JPS5831555B2 - exiyouhiyoujisouchi - Google Patents

exiyouhiyoujisouchi

Info

Publication number
JPS5831555B2
JPS5831555B2 JP50020063A JP2006375A JPS5831555B2 JP S5831555 B2 JPS5831555 B2 JP S5831555B2 JP 50020063 A JP50020063 A JP 50020063A JP 2006375 A JP2006375 A JP 2006375A JP S5831555 B2 JPS5831555 B2 JP S5831555B2
Authority
JP
Japan
Prior art keywords
segment
block
pulse
common
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50020063A
Other languages
Japanese (ja)
Other versions
JPS5193899A (en
Inventor
茂 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP50020063A priority Critical patent/JPS5831555B2/en
Publication of JPS5193899A publication Critical patent/JPS5193899A/ja
Publication of JPS5831555B2 publication Critical patent/JPS5831555B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Clocks (AREA)
  • Indicating Measured Values (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は、多数の表示素子を具備する液晶表示装置、殊
に時計の時刻表示部に利用し得る液晶表示装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a liquid crystal display device equipped with a large number of display elements, and particularly to a liquid crystal display device that can be used as a time display section of a watch.

この液晶表示装置を構成するネサガラス板は、通常透明
な導電性薄膜例えは酸化スズや酸化インジウム等を透明
ガラス板あるいは用途に応じて不透明ガラス板にコーテ
ィングして形成される。
The Nesa glass plate constituting this liquid crystal display device is usually formed by coating a transparent conductive thin film, such as tin oxide or indium oxide, on a transparent glass plate or an opaque glass plate depending on the application.

また、各電極間を接続する接続線及び電極へパルスを印
加するためのリード線等も、前記酸化スズや酸化インジ
ウム等の透明な導電性薄膜をコーティングして形威され
る。
Furthermore, the connection wires connecting each electrode and the lead wires for applying pulses to the electrodes are also coated with the transparent conductive thin film of tin oxide, indium oxide, or the like.

液晶表示装置が多数の表示素子を具備する場合には、こ
れらリード線や接続線が交錯し電気的に接触してしまう
不都合が生じる。
When a liquid crystal display device includes a large number of display elements, a problem arises in that these lead wires and connection wires intersect and come into electrical contact.

かかる場合に従来は、互に交錯する線と線との間に絶縁
物を介在して電気的接触を防虫していた。
In such cases, conventionally, an insulator was interposed between the intersecting lines to prevent electrical contact with insects.

しかし、このような絶縁物を介在して電気的接触を防上
する液晶表示装置にあっては製作が極めて困難であり、
また、そのコストも高くなる欠点を有していた。
However, it is extremely difficult to manufacture a liquid crystal display device that uses an insulator to prevent electrical contact.
Moreover, it also had the disadvantage of increasing its cost.

本発明は、かかる点に鑑みて、液晶表示装置を構成する
多数の電極を、平面上において接続線を互に交錯させる
ことなく電気的に接続し得る液晶表示装置を提供せんと
するものである。
In view of this, the present invention aims to provide a liquid crystal display device in which a large number of electrodes constituting the liquid crystal display device can be electrically connected on a plane without intersecting connection lines. .

以下例示図に基づき本発明の詳細な説明する。The present invention will be described in detail below based on illustrative drawings.

第1図に示す1は、60個の表示素子2・・・を有する
液晶表示体である。
Reference numeral 1 shown in FIG. 1 is a liquid crystal display having 60 display elements 2.

この液晶表示体1は、60個のセグメント電極3・・・
と12個のコモン電極4・・・とを具備する。
This liquid crystal display 1 includes 60 segment electrodes 3...
and 12 common electrodes 4...

60個のセグメント電極3・・・は、5個づつ12個の
ブロックに分割してあり、且つ前記セグメント電極3の
配列間隔はブロック内では狭くブロック間では広く形威
しである。
The 60 segment electrodes 3 are divided into 12 blocks of 5 each, and the arrangement interval of the segment electrodes 3 is narrow within a block and wide between blocks.

これら分割した各ブロック5・・・のセグメント電極3
・・・に対向してコモン電極4を配置しである。
Segment electrodes 3 of each of these divided blocks 5...
The common electrode 4 is arranged opposite to...

前記60個のセグメント電極3・・・は、第2図に示す
ごとく時計の分表示に利用する為に、現状に配置1ルで
ある。
The 60 segment electrodes 3 . . . are currently arranged in a single arrangement in order to be used for displaying the minutes of a clock as shown in FIG.

前記12個のブロック5・・・中初頭ブロックに位置す
る5個のセグメント電極3・・・を出発点とし、前記ブ
ロック5に分割した分割境界部30を経由して対応した
位置にある隣接ブロックのセグメント電極同士を接続線
31・・・にて電気的に接続し、順次蛇行状に直列に接
続しである。
Starting from the 12 blocks 5...the 5 segment electrodes 3... located in the middle early block, adjacent blocks are located at corresponding positions via the dividing boundary 30 divided into the blocks 5. The segment electrodes are electrically connected to each other by connecting wires 31, and are sequentially connected in series in a meandering manner.

これにて蛇行状に直列接続した5組のセグメント電極群
を構成しである。
This constitutes five segment electrode groups connected in series in a meandering manner.

他方、12個のコモン電極4・・・は、第3図に示すご
とく環状に配列してあり、第4図に示すごとく前記60
個のセグメント電極3・・・の分割ブロック5・・・に
対向して配置しである。
On the other hand, the 12 common electrodes 4 are arranged in a ring as shown in FIG.
The segment electrodes 3 are arranged opposite to the divided blocks 5 of the segment electrodes 3.

これらセグメント電極3・・・とコモン電極4・・・と
の間には液晶(図外)を介在しである。
A liquid crystal (not shown) is interposed between the segment electrodes 3 and the common electrodes 4.

詳細には、酸化スズや酸化インジウム等の透明な導電性
薄膜よりなるセグメント電極3・・・をコーティングし
たネサカラス32と、同様に酸化スズや酸化インジウム
等の透明な導電性薄膜よりなるコモン電極4・・・をコ
ーティングした別のネサガラス33との間にスペーサ(
図外)等を介して液晶を充填しである。
In detail, the Nesakarasu 32 is coated with a segment electrode 3 made of a transparent conductive thin film such as tin oxide or indium oxide, and the common electrode 4 is similarly made of a transparent conductive thin film such as tin oxide or indium oxide. A spacer (
(not shown), etc., and then filled with liquid crystal.

前記コモン電極4・・・の各々より導出したリード線3
4・・・は、コモン電極用の択一切替スイッチ6(以下
コモンスイッチ6という)の各出力端子C1・・・C1
2に電気的に接続しである。
Lead wires 3 led out from each of the common electrodes 4...
4... are respective output terminals C1...C1 of the common electrode selection switch 6 (hereinafter referred to as the common switch 6).
It is electrically connected to 2.

他方、前記初頭ブロック内に位置するセグメント電極3
・・・より導出したリード線35・・・は、セグメント
電極用の択一切替スイッチ7(以下セグメントスイッチ
7という)の出力端子S1・・・S5と電気的に接続し
である。
On the other hand, the segment electrode 3 located within the initial block
Lead wires 35 led out from... are electrically connected to output terminals S1...S5 of a segment electrode selection switch 7 (hereinafter referred to as segment switch 7).

コモンスイッチ6は、前記コモン電極4・・・に印加す
るパルスの入力端子8,9.10を具備する。
The common switch 6 includes input terminals 8, 9, and 10 for applying pulses to the common electrodes 4.

他方セグメントスイッチ7は、セグメント電極3・・・
に印加するパルスの入力端子1112を具備する。
On the other hand, the segment switch 7 connects the segment electrodes 3...
The input terminal 1112 is provided for applying a pulse to the input terminal 1112.

これらコモンスイッチ6及びセグメントスイッチ7は、
第5図及び第6図に示すごときスイッチと同等の択一切
替動作を行なうものであるが、電子的に構成しである。
These common switches 6 and segment switches 7 are
This switch performs the same selective switching operation as the switch shown in FIGS. 5 and 6, but is configured electronically.

このような電子的な択一切替スイッチとしては、第7図
及び第8図に示すごとき適宜数のトランスミッションゲ
ート13とインバーター14とから構成したスイッチが
存在する。
As such an electronic selection switch, there is a switch constructed from an appropriate number of transmission gates 13 and inverters 14 as shown in FIGS. 7 and 8.

第7図に図示したものはコモンスイッチ6である。What is illustrated in FIG. 7 is the common switch 6.

このコモンスイッチ6は、12組の択一切替スイッチ部
A1〜A12を具備している。
This common switch 6 includes 12 sets of selection changeover switch sections A1 to A12.

各択一切替スイッチ部は、出力端子を共通にした3個の
トランスミッションゲート1313.13と、各トラン
スミッションゲート13の制御信号入力端子に相補の信
号を与えるべく配置したインバータ14とを具備してい
る。
Each selection switch section includes three transmission gates 1313.13 having a common output terminal, and an inverter 14 arranged to provide a complementary signal to the control signal input terminal of each transmission gate 13. .

他方、第8図に図示したものは、セグメントスイッチ7
である。
On the other hand, the segment switch 7 shown in FIG.
It is.

このセグメントスイッチ7は、5組の択一切替スイッチ
部B1〜B5を具備している。
This segment switch 7 includes five sets of selection switch sections B1 to B5.

各択一切替スイッチ部は、出力端子を共通にした2個の
トランスミッション13,13と、このトランスミッシ
ョンゲート13の制御信号入力端子に相補の信号を与え
るべく配置したインバータ14とを具備している。
Each selection switch section includes two transmissions 13, 13 having a common output terminal, and an inverter 14 arranged to provide a complementary signal to the control signal input terminal of the transmission gate 13.

これら各トランスミッションゲート13・・・の入力端
子と電気的に接続したコモンスイッチ6の入力端子8,
9.10及びセグメントスイッチ7の入力端子11.1
2は、第9図に示すごとく、第1カウンタ装置17の各
出力端子に接続している。
The input terminal 8 of the common switch 6 is electrically connected to the input terminal of each of these transmission gates 13.
9.10 and input terminal 11.1 of segment switch 7
2 is connected to each output terminal of the first counter device 17, as shown in FIG.

この第1カウンタ装置17は、第10図に示すごとく、
遅延型のフリップフロップを4段連続したジョンソンカ
ウンタにて構成しである。
This first counter device 17, as shown in FIG.
It consists of four successive stages of delay-type flip-flops as Johnson counters.

この第1カウンタ装置の入力端子24は、分周装置16
の出力端子と接続しである。
The input terminal 24 of this first counter device is connected to the frequency dividing device 16.
It is connected to the output terminal of.

この分周装置16は高周波パルスを発生する発振装置1
5例えば水晶発振器を具備する発振回路に接続してあり
、この水晶発振器の高周波パルスを液晶の応答範囲の低
周波まで分周する。
This frequency dividing device 16 is an oscillation device 1 that generates high frequency pulses.
5. For example, it is connected to an oscillation circuit equipped with a crystal oscillator, and divides the high frequency pulse of this crystal oscillator to a low frequency within the response range of the liquid crystal.

前記第1段カウンタ装置17を構成するところの第1段
フリップフロップ20の出力端子Q20は、セグメント
スイッチ7の入力端子12と接続してあり、第2段フリ
ップフロップの一方の出力端子Q21は、コモンスイッ
チ6の入力端子10と接続してあり、他方の出力端子Q
21はコモンスイッチ6の入力端子8と接続してあり、
第3段フリップフロップ22の出力端子Q22は、セグ
メントスイッチ7の入力端子11と接続してあり、第4
段フリップフロップ23の出力端子Q23は、コモンス
イッチ6の入力端子9と夫々接続しである この第1カ
ウンタ装置17の出力端子27は、第2カウンタ装置1
8と接続しである。
The output terminal Q20 of the first stage flip-flop 20 constituting the first stage counter device 17 is connected to the input terminal 12 of the segment switch 7, and one output terminal Q21 of the second stage flip-flop is connected to the input terminal 12 of the segment switch 7. It is connected to the input terminal 10 of the common switch 6, and the other output terminal Q
21 is connected to the input terminal 8 of the common switch 6,
The output terminal Q22 of the third stage flip-flop 22 is connected to the input terminal 11 of the segment switch 7.
The output terminals Q23 of the stage flip-flops 23 are connected to the input terminals 9 of the common switch 6, respectively.The output terminals 27 of the first counter device 17 are connected to the second counter device 1.
It is connected to 8.

この第2カウンタ装置は、D形フリップフロップを適宜
段数連結したジョンソンカウンタや JKマスタースレ
イブ形ラフリップフロップ適宜段数連結したジョンソン
カウンタにて構成することができる。
This second counter device can be constructed of a Johnson counter in which an appropriate number of stages of D-type flip-flops are connected, or a Johnson counter in which an appropriate number of stages of JK master-slave type rough flip-flops are connected.

この第2カウンタ装置18の出力端子は、前記トランス
ミッションゲート13・・・の制御信号入力端子25(
P1〜P5)、26(qla、qlb。
The output terminal of this second counter device 18 is connected to the control signal input terminal 25 (
P1-P5), 26 (qla, qlb.

q1c=q12a、q12c)と連結しである。q1c=q12a, q12c).

次に、本発明の液晶表示装置の作用につき説明する。Next, the operation of the liquid crystal display device of the present invention will be explained.

発振器15にて発せられた高周波パルスは、分周装置1
6にて液晶の応答範囲の低周波にまで分周される。
The high frequency pulse emitted by the oscillator 15 is transmitted to the frequency dividing device 1
6, the frequency is divided to a low frequency within the response range of the liquid crystal.

この分周装置16にて分周された低周波パルスは、第1
カウンタ装置の入力端子24に供給される。
The low frequency pulse frequency-divided by this frequency dividing device 16 is
It is supplied to the input terminal 24 of the counter device.

前記第1カウンタ装置17の入力端子24に供給された
パルスは、各段フリツプフロツブのクロックパルスの役
目をなし、第1段フリップフロップ20の出力端子Q2
0、第2段フリップフロップ21の出力端子Q21.第
3段フリップフロップ22の出力端子Q22、第4段フ
リップフロップ23の出力端子Q23には、順次1/8
周期位相の相違したパルスが発せられる。
The pulses supplied to the input terminal 24 of the first counter device 17 serve as clock pulses for each stage flip-flop, and are supplied to the output terminal Q2 of the first stage flip-flop 20.
0, the output terminal Q21 of the second stage flip-flop 21. The output terminal Q22 of the third stage flip-flop 22 and the output terminal Q23 of the fourth stage flip-flop 23 have 1/8
Pulses with different periodic phases are emitted.

第2段フリップフロップ21の他の出力端子Q21には
、前記第2段フリップフロップの出力端子Q21の出力
パルスとは、1/2周期位相の相違するパルスが発せら
れる。
To the other output terminal Q21 of the second stage flip-flop 21, a pulse having a 1/2 cycle phase different from the output pulse of the output terminal Q21 of the second stage flip-flop is generated.

これにより、コモンスイッチ6の入力端子8,9,10
には、第11図に示すととき1/4周期位相の相違する
パルスVCOM1 、VCOM2.VCOM3が供給さ
れ、他方、セグメントスイッチ7の入力端子11゜12
には、1/4周期位相の相違するパルスVSeg1.V
Seg2が供給されることとなる。
As a result, the input terminals 8, 9, 10 of the common switch 6
As shown in FIG. 11, pulses VCOM1, VCOM2 . VCOM3 is supplied, and on the other hand, the input terminals 11 and 12 of the segment switch 7
The pulses VSeg1. with different 1/4 period phases are used. V
Seg2 will be supplied.

これら174周期位相の相違する三種のパルスと、1/
4周期位相の相違する二種のパルスとの組み合わせによ
り、コモン電極4とセグメント電極5との間に生じる電
位差は、第12図に示す通りとなる。
These three types of pulses with different 174-cycle phases and 1/
Due to the combination of two types of pulses having four different periods and phases, the potential difference generated between the common electrode 4 and the segment electrode 5 is as shown in FIG. 12.

即ち、パルスVSeg1とパルスVCOM1との組ミ合
わせ、パルス■Seg2とパルスVCOM1との組み合
わせ及びパルスVSeg1とパルスVCOM2との組み
合わせによる合成液の実効値は、3/4VPとなる(V
Pは、パルスのピークボルテージを示す)。
That is, the effective value of the synthetic liquid due to the combination of pulse VSeg1 and pulse VCOM1, the combination of pulse Seg2 and pulse VCOM1, and the combination of pulse VSeg1 and pulse VCOM2 is 3/4VP (V
P indicates the peak voltage of the pulse).

他方、パルスVSeg2とパルスVCOM2との組み合
わせ、パルスVSeg1とパルスVCOM3との組み合
わせ及びパルスVSeg2とパルス■C0M3との組み
合わせによる合成液の実効値は、1/4VPとなる。
On the other hand, the effective value of the synthetic liquid obtained by the combination of pulse VSeg2 and pulse VCOM2, the combination of pulse VSeg1 and pulse VCOM3, and the combination of pulse VSeg2 and pulse 2C0M3 is 1/4VP.

従って、パルスのピークボルテージVPの値を、1/2
VPが液晶のスレッショールド電圧となるように設定す
れは、第13図の表に示すごとき6通りの液晶表示素子
の点滅状態を最も良好な状態にて得ることができる。
Therefore, the value of the peak voltage VP of the pulse is reduced to 1/2
By setting VP to be the threshold voltage of the liquid crystal, it is possible to obtain the six best blinking states of the liquid crystal display element as shown in the table of FIG. 13.

この表にてONは、表示素子が点の状態、OFFは滅の
状態を示す。
In this table, ON indicates a state in which the display element is on, and OFF indicates a state in which the display element is off.

前記第1カウンク装置の出力端子27の出力パルスは、
第2カウンタ装置に入力される。
The output pulse of the output terminal 27 of the first count device is
input to the second counter device.

この第2カウンタ装置を構成する各段のD形フリップフ
ロップの出力端子からの信号は、トランスミッションゲ
ートの制御信号入力端子25 、26を介して各トラン
スミッションゲートに供給され、各トランスミッション
ゲートの動作を制御する。
Signals from the output terminals of the D-type flip-flops in each stage constituting this second counter device are supplied to each transmission gate via control signal input terminals 25 and 26 of the transmission gate, and control the operation of each transmission gate. do.

これら制御用信号は、殊に、コモンスイッチ6の制御用
信号入力端子26に印カ目される信号は、各択一切替ス
イッチ部内の−のトランスミッションゲートのみがオン
動作を取るように構成しである。
These control signals, especially the signals marked on the control signal input terminal 26 of the common switch 6, are configured so that only the - transmission gate in each selection changeover switch section takes an ON operation. be.

セグメントスイッチ7は、第8図に示すごとく、各択一
切替スイッチ部B1〜B5の2個のトランスミッション
ゲート13に対して、1個のインバータ14にて兼用し
であるが、第7図のコモンスイッチ6の択一切替スイッ
チ部のごとく1個のトランスミッションゲート13に対
して1個のインバータ14を設けた場合には、セグメン
トスイッチ7の制御用信号を、前記コモンスイッチ6の
制御用信号のごとく、各択一切替スイッチ部内の−のト
ランスミッションゲート13のみがオン動作を取るよう
に構成する必要がある。
As shown in FIG. 8, the segment switch 7 is used by one inverter 14 for the two transmission gates 13 of the selection switch sections B1 to B5, but the common inverter 14 in FIG. When one inverter 14 is provided for one transmission gate 13 as in the selection changeover switch section of the switch 6, the control signal for the segment switch 7 is changed to the control signal for the common switch 6. , it is necessary to configure so that only the - transmission gate 13 in each selection changeover switch section takes an ON operation.

これら制御用の信号にて、コモンスイッチ6の択一切替
スイッチ部A1〜A12及びセグメントスイッチ7の択
一切替スイッチ部B1〜B5内に位置するーのトランス
ミッションゲート13のみがオン動作を取る。
In response to these control signals, only the transmission gates 13 located in the selection changeover switch sections A1 to A12 of the common switch 6 and the selection changeover switch sections B1 to B5 of the segment switch 7 are turned on.

これにて、コモンスイッチ6の出力端子c1〜C12の
各々には、パルスVCOM1 。
With this, each of the output terminals c1 to C12 of the common switch 6 receives a pulse VCOM1.

VCOM2 、VCOM3のいずれか−のパルスのみが
供給され、他方、セグメントスイッチ7の出力端子81
〜S5の各々には、パルスVSeg1゜VSeg2のい
ずれか−のパルスのみが供給され、各対応するコモン電
極及びセグメント電極には、前記パルスが供給される。
Only the pulse of either VCOM2 or VCOM3 is supplied, while the output terminal 81 of the segment switch 7
~S5 are supplied with only one of the pulses VSeg1 and VSeg2, and the corresponding common electrodes and segment electrodes are supplied with the pulses.

次に、液晶表示体の表示動作を第4図に基づき説明する
Next, the display operation of the liquid crystal display will be explained based on FIG. 4.

まず、表示体の全ブロック5のコモン電極4・・・に印
加されるパルスをVCOM3にセットしておき、他方、
全セグメント電極3・・・に印加されるパルスをVSe
g2にセットしておく。
First, the pulses applied to the common electrodes 4 of all blocks 5 of the display body are set to VCOM3, and on the other hand,
VSe is the pulse applied to all segment electrodes 3...
Set it to g2.

かかる状態では、第13図に示す通り、各表示素子は滅
の状態となっている。
In this state, as shown in FIG. 13, each display element is in a blank state.

次に、第1ブロツクのコモン電極に印加されるパルス(
以下コモンパルスという)をVCOM3からVCOM2
にスイッチし、他のコモン電極に印加されるパルスはV
COM3(7)fま保持しておく。
Next, a pulse (
(hereinafter referred to as common pulse) from VCOM3 to VCOM2
and the pulse applied to the other common electrode is V
COM3(7)f is retained.

かかる状態にて、セグメント電極に印加されるパルス(
以下セグメントパルスという)を、セグメントスイッチ
7の出力端子s1・・・S5の順番に、VSeg2より
VSeglにスイッチする。
In this state, the pulse (
(hereinafter referred to as a segment pulse) are switched from VSeg2 to VSegl in the order of output terminals s1...S5 of the segment switch 7.

これにより、第1ブロツク内に位置する表示素子2・・
・は、順次滅の状態より点の状態に転移する。
As a result, the display element 2 located within the first block...
・transfers from the state of zero to the state of dots.

このとき、第1ブロツク内のセグノント電極と電気的に
接続されている第2フロツク以下第12ブロツクまでの
各対応するセグメント電極にも、夫々、前記接続線31
・・・を介して第1ブロツク内のセグメント電極に印加
されたパルスVSeg1が伝達されている。
At this time, each of the corresponding segment electrodes from the second block to the twelfth block, which are electrically connected to the segment electrode in the first block, is also connected to the connection line 31.
The pulse VSeg1 applied to the segment electrodes in the first block is transmitted through the segment electrodes in the first block.

しかし、これら第2ブロツク以下第12ブロツクまでの
各コモン電極には、いずれもコモンパルスVCOM3が
印加されているので、これらブロック内の各表示素子は
滅の状態を保持している。
However, since the common pulse VCOM3 is applied to each of the common electrodes from the second block to the twelfth block, each display element in these blocks maintains a blank state.

この状態にて、第1ブロツク内の全表示素子が点の状態
に転移すると、この第1ブロツクに印加されているコモ
ンパルスVCOM2は、■C0M1にスイッチされ、こ
れと同時に、前記セグメントパルスVSeg1は、VS
eg2にスイッチされる。
In this state, when all the display elements in the first block transition to the dot state, the common pulse VCOM2 applied to this first block is switched to C0M1, and at the same time, the segment pulse VSeg1 is switched to ,VS
Switched to eg2.

これと同時に、第2ブロツクに印加されているコモンパ
ルスVCOM3は、vCOM2にスイッチされ、そして
、この第2ブロツク内のセグメント電極に印加されるパ
ルスは、セグメントスイッチ7の出力端子si・ ss
の順にVSeg2よりVSeglにスイッチされる。
At the same time, the common pulse VCOM3 applied to the second block is switched to vCOM2, and the pulse applied to the segment electrodes in this second block is applied to the output terminals si and ss of the segment switch 7.
VSeg2 is switched to VSegl in this order.

これにより、この第2ブロツク内の各表示素子は、順次
酸の状態より点の状態に転移する。
As a result, each display element in this second block sequentially transitions from the acid state to the dot state.

この間、第1ブロツクのコモン電極には、コモンパルス
VCOM1が印加されているので、第1ブロツク内の表
示素子は点の状態を保持している。
During this time, since the common pulse VCOM1 is applied to the common electrode of the first block, the display elements in the first block maintain the dot state.

これにより、第1ブロツクの表示素子より第2ブロツク
の表示素子へと累積的に点灯し得る。
Thereby, the display elements of the second block can be cumulatively lit up from the display elements of the first block.

更に、第2ブロツクの全表示素子が点の状態に転移すれ
は、第2ブロツクのコモンパルスはVCOMlにスイッ
チされ、同時にセグメントパルスはVSeg2にスイッ
チされる。
Furthermore, when all the display elements of the second block transition to the dot state, the common pulse of the second block is switched to VCOM1, and at the same time the segment pulse is switched to VSeg2.

そして、第3ブロツクのコモンパルスは■C0M3から
VCOM2にスイッチされると共に、この第3ブロツク
内のセグメント電極に印加されるセグメントパルスは、
セグメントスイッチ7の出力端子S1・ S5の順に、
VSeg2よりVSeglにスイッチされる。
Then, the common pulse of the third block is switched from C0M3 to VCOM2, and the segment pulses applied to the segment electrodes in this third block are as follows:
In the order of output terminals S1 and S5 of segment switch 7,
Switched from VSeg2 to VSegl.

この間、第1ブロツク及び第2ブロツクには、コモンパ
ルスVCOM1が印加されているので、第1ブロツク及
び第2ブロツク内に位置する表示素子は点の状態を保持
している。
During this time, since the common pulse VCOM1 is applied to the first and second blocks, the display elements located in the first and second blocks maintain the dot state.

しかも、第4ブロツク以下第12ブロツクにはコモンパ
ルスVCOM3が印加されているので、各表示素子は、
滅の状態を保持している。
Moreover, since the common pulse VCOM3 is applied to the fourth block and the twelfth block, each display element
It remains in a state of extinction.

これにより、第3ブロツク内の表示素子は、順次点の状
態に転移し、第1ブロツクより第3ブロツクまでの表示
素子を累積的に点灯し得る。
As a result, the display elements in the third block are sequentially transferred to the point state, and the display elements from the first block to the third block can be lit cumulatively.

以下、同様の順序にて、各ブロックのコモンパルスは、
VCOM3よりVCOM2にスイッチされ、逐次セグメ
ントパルスがVSeg2よりVSeglにスイッチされ
る。
Below, in the same order, the common pulses of each block are:
VCOM3 is switched to VCOM2, and sequential segment pulses are switched from VSeg2 to VSegl.

これにより、各ブロック内の表示素子は順次酸の状態よ
り点の状態に至り、次のブロックに到達した瞬時点で、
コモンパルスがVCOM2がVCOMlにスイッチされ
、セグメントパルスがVSeglからVSeg2にスイ
ッチされ、そして、次位に位置するブロックのコモンパ
ルスがVCOM3からVCOM2にスイッチされる。
As a result, the display elements in each block sequentially transition from the acid state to the dot state, and at the instant when the next block is reached,
The common pulse is switched from VCOM2 to VCOM1, the segment pulse is switched from VSeg1 to VSeg2, and the common pulse of the next block is switched from VCOM3 to VCOM2.

これにより、累積的に点灯しているブロック内の各表示
素子を点の状態に保持したまま、未だ滅の状態にある表
示素子を点灯の状態に転移させ得る。
As a result, each display element in the block that is cumulatively lit can be maintained in a dot state, while display elements that are still in a non-lit state can be transitioned to a lit state.

そして、最終ブロックの表示素子が総て点の状態へ転移
すると、全ブロックに印加されるコモンパルスはVCO
M3にスイッチされ、全セグメント電極に印加されるセ
グメントパルスはVSeg:2にスイッチされ、最初の
状態に復元する。
Then, when all the display elements of the final block transition to the dot state, the common pulse applied to all blocks is VCO
The segment pulses switched to M3 and applied to all segment electrodes are switched to VSeg:2 and restored to the initial state.

これにより、全表示素子は滅の状態となる。これにて、
−周期が完了する。
As a result, all display elements are turned off. With this,
- The cycle is completed.

以上要するに、本発明における液晶表示装置は、セグメ
ント電極同士を電気的に接続するに、これらセグメント
電極をブロックに分割した分割境界部を経由して、対応
するセグメント電極同士を順次蛇行状に直列接続しであ
るので、同一平面上にて接続線を側ら交差させることな
く対応するセグメント電極同士を電気的に接続し得る。
In summary, in the liquid crystal display device of the present invention, in order to electrically connect segment electrodes to each other, corresponding segment electrodes are sequentially connected in series in a meandering manner via division boundaries where these segment electrodes are divided into blocks. Therefore, corresponding segment electrodes can be electrically connected to each other on the same plane without crossing the connecting lines from side to side.

しかも、セグメント電極の配列間隔をブロックの分割境
界部で広くしであるので、接続線の形成が容易であり、
殊に、本発明にあっては、前記電極及び接続線を酸化イ
ンジウム等の導電性薄膜をコーティングして形成する場
合には有効である。
Moreover, since the arrangement interval of the segment electrodes is widened at the dividing boundary of the block, it is easy to form connection lines.
The present invention is particularly effective when the electrodes and connection wires are coated with a conductive thin film of indium oxide or the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はセグメント電極とセグメントスイッチ及びコモ
ン電極とコモンスイッチとの結線状態を示す配線図、第
2図は分表示のために環状に配列したセグメント電極同
士の結線状態を前方より透視して示すパターン図、第3
図は第2図に図示のセグメント電極に対設するところの
環状に配列したコモン電極を前方より透視して示すパタ
ーン図、第4図は第2図のセグメント電極と第3図のコ
モン電極とを対向して配置した状態に於ける配線図、第
5図はコモン電極用の機械的な択一切替スイツチを示す
図、第6図はセグメント電極用の機械的な択一切替スイ
ッチを示す図、第7図はコモン電極用の電子的な択一切
替スイッチを示すロジック回路図、第8図はセグメント
電極用の電子的な択一切替スイッチを示すロジック回路
図、第9図は液晶表示素子の駆動装置のブロックダイヤ
グラム、第10図は第1カウンタ装置のロジック回路図
、第11図は第10図に示す第1カウンタ装置より発せ
られる五種のパルスを示すタイムチャート、第12図は
第11図に示す各パルスを合成した合成波を示すタイム
チャート、第13図はコモン電極に印加されるパルスと
セグメント電極に印加されるパルスとの組み合わせによ
る液晶表示素子の点滅状態を示す表である。 3・・・セグメント電極、4・・・コモン電極、6・・
・コモンスイッチ、7・・・セグメントスイッチ、13
・・・トランスミッションゲート、14・・・インバー
タ、15・・・発振器、16・・・分周装置、17・・
・第1カウンタ装置、18・・・第2カウンタ装置。
Figure 1 is a wiring diagram showing the connections between segment electrodes and segment switches, and common electrodes and common switches. Figure 2 is a diagram showing the connections between segment electrodes arranged in a ring to indicate minutes, seen from the front. Pattern diagram, 3rd
The figure is a pattern diagram showing the annularly arranged common electrodes arranged opposite to the segment electrodes shown in Fig. 2, seen from the front, and Fig. 4 shows the segment electrodes shown in Fig. 2 and the common electrodes shown in Fig. 3. Figure 5 is a diagram showing a mechanical selection switch for common electrodes, and Figure 6 is a diagram showing a mechanical selection switch for segment electrodes. , Figure 7 is a logic circuit diagram showing an electronic selection switch for common electrodes, Figure 8 is a logic circuit diagram showing an electronic selection switch for segment electrodes, and Figure 9 is a liquid crystal display element. 10 is a logic circuit diagram of the first counter device, FIG. 11 is a time chart showing five types of pulses emitted from the first counter device shown in FIG. 10, and FIG. 12 is a block diagram of the first counter device. FIG. 11 is a time chart showing a composite wave obtained by combining the pulses shown in FIG. 11, and FIG. 13 is a table showing the blinking state of the liquid crystal display element due to the combination of the pulse applied to the common electrode and the pulse applied to the segment electrode. . 3...Segment electrode, 4...Common electrode, 6...
・Common switch, 7...Segment switch, 13
... Transmission gate, 14... Inverter, 15... Oscillator, 16... Frequency divider, 17...
- First counter device, 18... second counter device.

Claims (1)

【特許請求の範囲】[Claims] 1 相対向する一対の電極間に液晶を介在してなる液晶
表示素子を多数具備する液晶表示装置において、前記液
晶表示素子に対応して設けられる多数のセグメント電極
を各ブロック内の電極数が同じで且つブロック内の電極
配列間隔よりもブロック間の電極配列間隔を広くした複
数のブロックに分割して形成すると共に、各ブロック毎
にコモン電極を設け、且つ解ブロックの対応するセグメ
ント電極同士を電気的に接続するに、各ブロックにおけ
る配列順位が同一のセグメント電極同士を前記ブロック
に分割した分割境界部を経由して順次蛇行状に直列接続
したことを特徴とする液晶表示装置。
1. In a liquid crystal display device equipped with a large number of liquid crystal display elements each having a liquid crystal interposed between a pair of opposing electrodes, a large number of segment electrodes provided corresponding to the liquid crystal display elements are arranged so that the number of electrodes in each block is the same. In addition, it is divided into a plurality of blocks in which the electrode arrangement interval between blocks is wider than the electrode arrangement interval within the block, a common electrode is provided for each block, and the corresponding segment electrodes of the solved block are electrically connected. A liquid crystal display device characterized in that segment electrodes having the same arrangement order in each block are successively connected in series in a meandering manner via division boundaries that divide the blocks.
JP50020063A 1975-02-17 1975-02-17 exiyouhiyoujisouchi Expired JPS5831555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50020063A JPS5831555B2 (en) 1975-02-17 1975-02-17 exiyouhiyoujisouchi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50020063A JPS5831555B2 (en) 1975-02-17 1975-02-17 exiyouhiyoujisouchi

Publications (2)

Publication Number Publication Date
JPS5193899A JPS5193899A (en) 1976-08-17
JPS5831555B2 true JPS5831555B2 (en) 1983-07-06

Family

ID=12016617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50020063A Expired JPS5831555B2 (en) 1975-02-17 1975-02-17 exiyouhiyoujisouchi

Country Status (1)

Country Link
JP (1) JPS5831555B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616893A (en) * 1979-07-20 1981-02-18 Seikosha Co Ltd All electronic analogue display watch
JPS6247578A (en) * 1985-08-27 1987-03-02 Rhythm Watch Co Ltd Analog display timepiece

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7303772A (en) * 1972-03-23 1973-09-25

Also Published As

Publication number Publication date
JPS5193899A (en) 1976-08-17

Similar Documents

Publication Publication Date Title
US3258696A (en) Multiple bistable element shift register
US4407587A (en) Electronic timer
US3749937A (en) Electrical dividing circuits
US4275316A (en) Resettable bistable circuit
US4011516A (en) Frequency correction arrangement
US4533213A (en) Liquid crystal display
JPS5831555B2 (en) exiyouhiyoujisouchi
JPS5831554B2 (en) exiyouhiyoujisouchi
US4060975A (en) Method and apparatus for driving electrochromic display device
GB1380570A (en) Logical circuit arrangements
US4371794A (en) Monolithic integrated circuit
WO1987005429A1 (en) Liquid crystal display having improved electrode drive circuitry
US3323067A (en) Reversible binary-coded counter using solid-state devices
US4154512A (en) Electrochromic indicator
US4169994A (en) Crystal oscillator and divider
GB1398237A (en) Liquid crystal display means
JPS5820956Y2 (en) exiyouhiyoujisouchi
JPS6349749Y2 (en)
SU641658A1 (en) Multiprogramme frequency divider
JPS6230598B2 (en)
JPS5820955Y2 (en) exiyouhiyoujisouchi
JPS6131877B2 (en)
JPH04251288A (en) Contrast improving circuit for liquid crystal display device
US3185859A (en) Delayed-response signal transfer circuit
GB2100896A (en) Digital shift register