JPS5830677B2 - 超導電性貯蔵装置 - Google Patents

Description

【発明の詳細な説明】 本発明は超導電メモリ装置に関し、これは、磁束の単位
化（量子化）をデータの貯蔵に利用する少なくとも１つ
のジョセフソン接合を有するメモリセルと情報の書込と
読取のための手段とよりなっている。

ジョセフソン素子と呼ばれる超導電回路は、超導電電極
間の極く薄い酸化物層或いは超導電体間の弱いリンクよ
り成る区域で通過できるトンネル電流を流せることは既
に知られている。

ジョセフソン接合の両側を通して、クーパ一対のトンネ
ル効果に基づく酸化物層両端に電圧降下のない純粋のジ
ョセフソン電流が、或いは超導電電極間に電圧降下を発
生する単電子によるトンネル電流が流れる。

この電圧降下はクーパ一対の拘束エネルギーに関係付け
られ、これは両種のキャリヤを分けるエネルギーギャッ
プに対応する。

最大ジョセフソン電流の値は例えばコントロールライン
上の電流による磁界を与えて影響させることができる。

ジョセフソン接合は、接合に流れる電流が最大ジョセフ
ソン電流をこえると、超導電状態から電圧状態即ちいわ
ゆる常導電状態にスイッチする。

そこでスイッチングは、例えばコントロール電流等で磁
界を手段として最大ジョセフソン電流を下げるか、又は
接合電流を増大させるか、又はこれら両方を同時に行っ
て起すことができる。

ジョセフソン接合の超導電状態へのリセットは接合電流
をオフにする（切る）か、ａ、 ｃ、ジョセフソン効
果等信の効果を利用して行える。

超導電メモリ構成は、超導電ループ中の恒久的なリング
電流を制御するゲートのスイッチングを利用する制御可
能なジョセフソン接合又はジョセフソンゲートよりなる
ものが知られている。

貯蔵される２進値は、このスイッチできるリング電流の
循環方向により表示される。

その１例が、米国特許第３６２６３１９号に示されてい
る。

比較的に大きい貯蔵セルはリング電流のスイッチングに
必要な２つのジョセフソン接合よりなっている。

恒久的なリング電流に結合させた磁束は数百磁束量子と
いう比較的高い値である。

超導電ループ中にトラップされる磁束は量子化できるの
で、この磁束の量子化をデータの貯蔵に用いることがで
きる。

リングセルを用いるメモリ構成を、極くわずかのフラッ
クスコンタム（磁束量子）のみがリング電流に結合する
ように、設計することができる□ Ｄ、Ｅ、Ｍｃ Ｃ
ｕｍｂｅｒは、シングルフラックスコンタムがリングセ
ル中にトラップされているか否かに対応して２進値を貯
えるメモリセルを提案している。

Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ ｉｅｄ Ｐｈｙ
ｓｉｃｓｌｌ ９６８−５、Ｖｏｌ！、−３９、Ａ６．
２５０３〜２５０８頁、ＩＴｕｎｎｅｌｉｎｇａｎｄ
Ｗｅａｋ−Ｌｉｎｋ ５ｕｐｅｒｃｏｎｄｕｃｔｏｒ
Ｐｈｅｎｏｍｅｎａ Ｈａｖｉｎｇ Ｐｏｔｅｎｔｉ
ａｌ Ｄｅｖｉｃｅ Ａｐｐｌ −１ｃａｔｉｏｎｓＪ
参照。

このようなメモリセルの技術的説明は、米国特許第３７
０５３９３号又はＩＢＭＴＤＢ Ｖｏ４１４、Ａ４．１
９７１−９．１３４５頁に見られる。

このメモリ構成では、セルはそこに磁気的に結合されて
いる２つの電流導体に２つの電流が一致することにより
スイッチされる。

この動作方法は磁束に結合したループにリング電流が誘
起されることに基づいている。

電流の和が、ループ中のジョセフソン接合の最大ジョセ
フソン電流をこえると、磁束のコンタムがセルに入り込
む。

メモリ構成の実質的改良が、スイス特許第５３９９１９
号に記述されている。

ここで基本理論が更に広く解明されている。

しかし、磁束の量子化は超導電ループよりなるメモリセ
ル以外にもデータの貯蔵のために用いられる。

フラックスコンタはジョセフソン接合自体中にてトラッ
プでき、そこで異なるコンタム数のいわゆるボルテクス
（渦）モードを形成する。

この分野での基本的論文が、Ｐｈｙｓ ｉｃａ ｌ
Ｒｅｖ ｉｅｗ。

■ｏ１．１６４、Ａ２．１９６７年１０月１０日、５３
８〜５４４頁にＣ−８Ｃ−８−Ｏとり、Ｊ、５ｃａｌａ
ｐｉｎｏにより「Ｖｏｒｔｅｘ ５ｔｒｕｃｔｕｒｅ
ａｎｄＣｒｉｔｉｃａｌ Ｃｕｒｒｅｎｔｓ ｉｎ
Ｊｏｓｅｐｈｓｏｎ Ｊｕｎｃｔｉｏｎｓｊとして刊行
されている。

隣接するボルテクスモードをメモリの目的に利用するジ
ョセフソン接合メモリ装置が既に提案されている（スイ
ス特許第５６０９４６）。

現在公知又は提案されている、貯蔵目的に磁束の量子化
を利用するジョセフソン接合よりなるメモリ構成はすべ
て非破壊読出しができない。

読取りにより消された情報を書きなおすことが常に必要
である。

更に、メモリ構成のいくつかは、情報の書込みに先立っ
て特別の予備的メモリサイクルを必要とする。

本発明の目的は、その主要部が高いバッキング密度を以
って、ＩＣ（集積回路）技術にて生産できる超導電メモ
リ構成を提供することである。

本発明の他の目的はメモリ動作において極くわずかのエ
ネルギー移転しか起さないメモリセルを提供することで
ある。

本発明は特に前記の種類の超導電メモリ構成で、前述の
欠点がなく、貯蔵情報の非破壊読取りができる装置及び
その動作方法を提供する問題を解決する。

本発明において、メモリ構成は各メモリセルが不足ダン
プされるようそれらのスイッチング特性を決めるパラメ
ータが設計されている点に特徴がある。

従来、ジョセフソン接合を用いる超導電メモリ構成の設
計に当っては、起り得る発振を確実に防ぐためにメモリ
セルを常に十分にダンプする努力がされて来た。

各メモリセルは、そのセルのスイッチング特性をきめる
特性のパラメータ、例えば等価回路の等価インダクタン
スＬ１等価キャパシタンスＣ１等価オーム抵抗Ｒ等を有
する。

不足ダンプは、いくつかの等価回路に有効なダンプ比ｙ
＝Ｌ／４ＣＲ２が１より小さく、即ち実際のダンピング
が臨界ダンピングより小さいことを意味する。

臨界ダンピングは、パルス撹乱がちょうど非周期的に消
える際に存在する。

弱い不足ダンプは過度反応が平衡化される前にいくらか
のオーバシュートを起す。

即ち等価回路の素子は特定の共振周波数での共振器を形
成する。

しかしダンプ因子は非線型性を有し、更にこれは用いら
れる動作点に依存する。

不足ダンプされたメモリセルのスイッチング動作が情報
の非破壊読取りを可能にすることが判った。

本発明のメモリは、フラックスコンタムの数において少
なくとも単位値だけ異なる安定状態を２進データの貯蔵
に利用し、貯えた情報の非破壊読取りのために、所定の
パルス系列が加えられた時に２進値の一方が貯えられて
いる場合は少なくとも２つのフラックスコンタムのトラ
ップを起こして第３の状態に移り、２進値の他方が貯え
られている場合はフラックスコンタムのトラップを起こ
さず、上記所定のパルスが除かれた時は第３の状態から
当初の状態に復帰するように、メモリセルの制御特性及
び不足ダンプの程度を設定したものである。

上記パルス印加時にフラックスコンタムのトラップに基
づく誘起電圧パルスが発生したか否かを検知すれば貯蔵
情報の読取りができる。

磁束の量子化のボルテクスモードの利用によりチップ上
に最小限の面積しか要しないメモリセルが好適な形で動
作できる。

そこで、１個のいわゆる長いジョセフソン接合例えばそ
の仮想長さが少なくともジョセフソン滲透深さの２倍あ
るジョセフソン接合を用いることができる。

これら接合は動作時に干渉計のようなカーブの特性を示
す。

特に、２つのジョセフソン接合を並列に有する純粋の干
渉計はこの特性をはっきり示す。

しかし、１個の形を整えたジョセフソン接合よりなるメ
モリセルも干渉計型特性を呈する。

第１図は、２つの点接触をジョセフソン接合として有し
これらが誘導りにより接続されている干渉計型メモリセ
ルの等価回路を示す。

セル中の抵抗性損失は等価抵抗Ｒにて示される。

各ジョセフソン接合は最大ジョセフソン電流■□を流し
うる。

適当な電源からのジョセフソン接合電流■２が両ジョセ
フソン接合に分流する。

メモリセルにはコントロール電流■ を誘導的に結合で
きる。

干渉計型メモリセルの１つの実施可能例が第２図に示さ
れている。

ＩＣ技術により、超導電基板（図示なし）上で、これか
ら絶縁されて金属Ｍ２が付着され２つのジョセフソン接
合の下方電極と電極電流へのターミナルの１方を形成す
る。

斜線部分区域に薄い酸化物層が付着される。

他の金属Ｍ３が上方電極とジョセフソン接合電流のター
ミナルの他方を形成するが、この電流は例えば、メモリ
マトリクスの第１軸方向のワード電流■ッてあってもよ
い。

第２軸方向に、誘導結合されたコントロールラインがビ
ット電流■８をコントロール電流として供給できる。

下記の理由により、ビット方向に似た方向で平行補助コ
ントロールラインが走りこれは両ジョセフソン接合の所
でメモリセルと交叉し補助コントロール電流■１Ｓｕｘ
を供給する。

実施は全部この型の選択方法をするようなメモリマトリ
クス構成となっている。

しかし、メモリマトリクスは他の型、例えば接合電流が
メモリセルのビット電流に対応し、ジョセフソン接合コ
ントロール電流がワード電流に対応するような型にも構
成できる。

１モードはシングルフラックスコンタムがセル中にトラ
ップされている場合０モードはトラップされていない場
合のメモリセルの状態に対応する。

フラックスコンタムのトラップはループの誘導性により
行える。

しかし長いジョセフソン接合のボルテクスモードでは、
ジョセフソン接合自体中に超導電電流が誘起される。

この場合この電流は一方の電極に沿って又他方の電極を
戻って流れ、ジョセフソン接合の酸化物層にて閉じられ
るループを形成する。

このループは、素子的なフラックスコンタムΦＯにほぼ
対応する磁束線を包含する。

誘導性が実質的に十分あれば、両方の最初のモードの重
なった区域がコントロール特性図の原点を含むことが可
能である。

この場合、シングルフラックスコンタムをスタンドバイ
電流の必要なしにメモリセル中に貯えることが可能であ
る。

干渉計型メモリセルのコントロール特性は、各モードに
原因する多数の重なった分岐よりなる。

第３図は第１図の等価回路を有するメモリセルのコント
ロール特性の一部を示す。

この図は正規化した接合電流■８／Ｉｍｏ対正規化した
コントロール電流Ｉ。

／ Ｉ ｍ。を示す。両型流とも磁界の不在時の最大ジ
ョセフソン電流■□。

により正規化されている。

コントロール特性の形は正規化シた誘導性と考えてよい
ディメンションのないパラメータλにより実際上きめら
れる。

これはλ＝２πＬＩ ／Φ０である。

ここでＬは前述の等価誘導、Ｉｍはジョセフソン電流で
ある。

従って、ＬＩ の積は、メモリセル中の最大磁束Φを
与える。

Φｏ＝ｈ／２ｅ＝２ ・１０” Ｖｓｅｃが素子的なフ
ラックスコンタムである。

第３図の特性は磁界がなく■ が■ と等しｍ
ｍＯ くなる（Ｉｍ＝Ｉｍｏ）場合に適用できる。

パラメータはλ−２πとなる。

更に共振器の品質係数はＱ＝０．４と想像される。

ジョセフソン接合の最大電流密度はＪｍａｘ＝１０４１
Ｖｃｄになりうる。

最初の３つのコンタム状態に対応する特性上の分岐のみ
を図示する。

指定したコンタム数０．１．２は各モードで０１１、又
は２個のフランクスコンタがメモリセル中にトラップさ
れることを示す。

コントロール特性の外包は多少鋭く尖った波形で、その
最大値は関連する区域中においてほぼ同じレベルにある
。

この外包をこえる接合電流値では、ジョセフソン接合は
電圧状態でしか存在しない。

個にのモードは部分的に重なっている。

重なった区域の境界は特別のテスト回路によるテスト法
により見付られる。

重なった区域では、動作点はその時の経過によりどちら
のモードにも所属できる。

安定点はトラップされたフラックスコンタの数によりき
まる超導電区域中に出来得る。

重なった区域の境は部分的に点線と実線で示しである。

即ち、更に正確な実験ではスイッチング特性は境界をこ
えると変化することが確められている。

接合電流とコントロール電流の適当な組み合せをして、
メモリセルを１つのモードから他のモードに重なった区
域の境をこえてスイッチさせることができる。

若しメモリセルが十分ダンプされているとスイッチング
は０から１、■から２、・・・・・・・・・というふう
にすぐ隣のモードの間で起る。

しかし、不足ダンプされたメモリセルではスイッチング
動作は成る状態からそのすぐとなりのモードでない状態
へのスイッチングが可能である。

例えば、０モードから２モードにスイッチでき、この時
１モードはスキップされ出現しない。

自由な発振を起せるシステムが不足ダンプされる条件は
、そのダンピング率ｙが１より小さいことを要する形で
表現できる。

第１図の等何回路のメモリセルに関しては、下記の式が
成り立つ。

Ｃはジョセフソン接合の容量を示す。

超導電メモリセルのダンピング率は、共振周波数ωｒ、
ａ、Ｃ，ジョセフソン効果のジョセフソン周波数ωｍ１
共振品質率Ｑ＝Ｒ／ωＬ等の他のパラメータによっても
定義できる。

このように定義するとダンピング率は次のようになる。

必要な共振品質率Ｑを評価するには上記の想定された価
、即ち電流密度Ｊ ＝１０’Ａ／ｃｒａ、 ａ
ｘ 正規化した誘導の又は磁束のパラメータλ、λ＝２πを
用いる。

用いられる物質のエネルギーギヤツブ電圧はＶ ＝２
．５ｍＶにある。

この場合ジョセフソン周波数はωｍ＝π２／２・Ｖ、／
Φ０−６．２５・１０１２・５ｅＣ１となる。

式（２）の分子に要る周波数比は次から導ける。

品質率Ｑを考えるに当り式（２）のダンピング率を１と
し、ジョセフソン接合の電流密度とパラメータλの値が
式（３）によって決められているものとする。

Ｑは０．１２２となる。これは、メモリセルが不足ダン
プされるためには、Ｊ ＝１０’Ａ／ａＸ −と最大磁束（λ−２π）に対し、ジョセフソン接合の
Ｑが０．１２より犬でなければならないことを意味する
。

この場合にのみ、メモリセルは要求された特性を呈し、
これはこのメモリセルを非破壊読取りのメモリ構成に応
用することを可能にする。

例えばＯモードから２モードへの転移スイッチングをす
るには、メモリセルをアドレスする電流が予定の方法と
順序で与えられなければならない。

０モードの境界は接合電流により、成る値以下で交叉さ
れており、この値は第３図の実線部分と点線部分の間に
ある点Ｘにて示されている。

（この値より上で交叉すると、不足ダンプされたメモリ
セルは超導電のゼロ状態から隣の超導電の１の状態にス
イッチせずに、電圧状態にすぐスイッチしてしまう）。

０状態から２状態へのスイッチングは２つのフラックス
コンタのトラップを伴って起る。

このフランクス変化は、適当なセンス回路により、誘起
電圧パルスとしてセンスされる。

選択回路をオフにした後乃至は対応する各パルスが停止
した後、メモリセルは不足ダンプされているので自動的
に元の即ちＯモードにリセットする。

第３図の制御特性例はＱ＝０．４に対し有効である。

共振器の品質は十分に高く、従ってメモリセルは不足ダ
ンプされている。

ボルテクスモードの境界は、良い近似性を以って、直線
にて表わすことができる。

フラックスコンタムのトラップされてない状態は、正規
化された接合電流■２／■ｍ。

を示す縦軸に関し対称的に在る。

点２から右に延びる直線は、正規化された制御電流■。

／■ｍ。の正の値の点Ｃにおいて横軸と交わる。

０状態の左方の境界は、対称的に、第２象限に入る。

カーブ（線）の他の枝路は制御電流の正の方向に並んで
おり、高次のボルテクスモードに対応している。

１状態の境界は点ＡとＤで横軸に達する。

２モードの左方の境界は点Ｂにおいて制御電流の軸と交
叉する。

説明を簡明にするため特性曲線の他の枝路は略しである
が、図示の区域で基本的概念の説明には十分であろう。

重複した区域では隣接する相異なるボルテクスモードの
安定動作点が存在できる。

例えば底辺ＡＣの３角形区域には少なくもゼロと１のモ
ードが存在でき、この中の底辺ＢＣの小３角形には更に
２モードが可能である。

さて、ここで底辺ＡＣの３角形から底辺ＢＣの３角形を
取り去った残りの領域に動作点があるとする。

接合電流のない所で、動作点を点Ａ、Ｂの間に規定する
スタンドバイ電流Ｉ ／Ｉ がｃｏ
ｍ。

流れている。

そこで、このメモリセルはＯ又は１モードのどちらにあ
ることもでき、これらボルテクスモードには例えば２進
値のＯ又は１がそれぞれ割当てできる。

座標の原点を含む程に、このＯモードと１モードの重な
った区域が広ければ、特定のスタンドバイ電流Ｉ
／Ｉ の印加なしｃ ｏ ｍ 。

に安定動作点が得られる。

メモリセルは当初１状態にある。

セルを選定するには、先ず特定の制御電流Ｉ ／Ｉ
がピッＣｌＴｌ Ｑ ト電流■Ｂとしてセルに与えられ、しかる後に特定の接
合電流Ｉ ／Ｉ がワード電流■ッとしｇ
ｍ。

て与えられる。

これら選択電流が第３図矢印にて示したようにこの順で
印加されると、メモリセルは点線の境界を横切るものの
元の１状態のままでいる。

即ち、動作点は、選択動作中宮に底辺ＡＤの制御特性の
３角区域内に入っている。

そして、これは１のボルテクスモードが存在できる区域
である。

コンタムの転移は起らない。メモリの２進値１は保たれ
る。

出力信号は発生されず、このことは色々な方法で感知で
きる。

守るべきただ１つの条件は、不足ダンプによりメモリセ
ルが電圧状態に転移する制御特性のモード境界横切りは
許されないことである。

これは図中実線で示した境界部分である。

従って点Ｘは迂回されねばならない。この場合、メモリ
セルはとることのできる値である２モードにもならずに
このことが達成された。

さて、当初メモリセルはＯ状態にあるとする。

再び上記のパルス順序が選択用に印加される。

しかし、今度は後続のコンタム状態に転移が起る。

メモリセルは２つのフラックスコンタのトラップした状
態、即ち２ポルテツクスモードにスイッチする。

フラックスの変化は電圧パルスを誘起して、これは適当
なセンス回路により検知できる。

選択電流乃至電流パルスの停止後、不足ダンプされたメ
モリセルは元のＯモードに自動的にリセットする。

従って、メモリされた２進値０はこの場合も保持される
。

情報の非破壊読出しをするには、下記の順序で選択電流
が印加されねばならない。

ビット電調８は点Ｘの横座標の値より大きくしかも点Ｃ
の横座標値よりも小さくなければならない。

ワード電流Ｉｗは点線のモード境界を通らねばならず、
制御特性の実線境界を横切るような接合電流値より小さ
くなければならない。

第３図に斜線により選択電流の動作可能区域が示されて
いる。

記述のメモリセルにより、情報は非破壊読出し時残留す
るので、読取専用メモリは容易に製作できる。

しかし、情報を書込む機能のために補助的制御電流■Ｈ
ｕｘを供給するコントロールラインも備えられている。

第２図に、ジョセフソン接合の区域でメモリセルを横切
って、このラインが示されている。

従って補助制御電流或いはその磁界により■ を減少さ
せることができる。

この方法でメモリセルの制御特性が変化され、ここで適
当なワード及びビット電流の印加により情報の書込みが
可能になる。

第４図は、外部磁界なしに、最大ジョセフソン電流をそ
の８０％に減少した場合に有効な図である。

従って、■ ＝０５８１ｍ。である。パラメーりλは、
今度は約λ＝５の値をとり、これはメモリセルの特性に
強く影響する。

電流値は外部磁界なしのジョセフソン電流により正規化
される。

この特性は接合電流（ワード電流）Ｉ、／Ｉ□。

対制御電流（ビット電流）■ｏ／■ｍｏを示す。

得られたメモリセル特性変化は、臨界点をこえるダンピ
ング値の減衰の過渡的な増加を起す。

これで、メモリセルはそのスイッチング特性の変化によ
り隣のボルテクスモードにスイッチできるので、情報の
書込みが可能である。

隣接するゼロ及び１のボルテクスモードに関する枝路だ
け示しである。

動作点は、底辺ＥＦ’の間にある両モードの重複区域に
の−み入る。

これはスタンドバイ電流Ｉ ／Ｉ により規定
されるＣＱ ｍＯ １”を書込むには、先ず点Ｘの横軸値より太きく点Ｆの
それよりも小さい値のビット電流■８が供給される。

すぐ後続してワードパルスが０モ一ド区域の境界の点線
部分を通り、その値は、実線の１モード境界より下に保
たれる。

この例では、Ｏ′”を書込むにはこのようなビット電流
パルスは印加する必要がない。

例えば上記の如き振巾のワード電流パルスがここで点線
の１モ一ド区域境界を横切る。

どちらの場合もメモリセルは書込まれた情報に対応する
モードになり、更にワード電流とビット電流が止められ
補助制御電流■Ｂ ｕ Ｘがオフにされた後もこのモー
ドを保ち、こうしてメモリセルは非破壊読取に必要なダ
ンピング特性を取り戻す。

第５図において、メモリ構成の一例が示されている。

メモリセル１０はマトリクスに配置され、１方の軸方向
において、総括して１２と示したビットドライバ及びデ
コード装置に接続されているこの回路は、列に沿って第
１のビット線に流れる制御電流■ 及び書込みに必要な
列に沿って第２のビット線に流れる補助制御電流■Ｍｕ
ｘを選択的に流す。

他方の座標軸において、ワードドライバ１４がメモリセ
ルの行にそのマトリクスの一端にて接続されており接合
電流パルス■ を供給する。

ワード線の他端はセンス増巾器１６に至る。これら回路
の細目は略す。

センス増巾器の実施した一例のみ以下に示す。

第２図に従って干渉計型メモリセルが設計できる。

第６図は他の実施例を示す。形を整えたジョセフソン接
合がＩＣ技術により作られる。

上方電極はそのメタライゼーションにより、狭い部分で
相接続している２つの斜線区域の薄い酸化物層の上を覆
っている。

ビット電流■８のための誘導結合されたコントロールラ
インが相対的に高い誘導を以ってこの狭い区域の上を絶
縁されて走っている。

補助制御電流ＩＭ ｕ Ｘを供給する補助制御ラインが
、両方の大きな区域を横切っているが、これら区域は、
その動作方法により誘導接続された一対のジョセフソン
接合と考えてよい。

従って、この成形したジョセフソン接合のメモリセルは
干渉計型制御特性を示す。

上記の例の場合と全く同様にこれをメモリ構成に用いる
ことができる。

フラックスの量子化は、メモリセルがフラックスの素子
的コンタムΦｏ ＝ ２・１０ Ｖｓの倍数にほぼ等
しい磁束を貯えることに基づいている。

貯えられるフラックスの量は０−ＬＩ 七Ｎ・ΦＯとな
る。

これはメモリ構成において、最大超導電電流Ｉ とメモ
リセルの誘導りが基本的なパラメ−タであることを示し
ている。

この重要なＬＩｍの積は、上記のメモリセルの特性パラ
メータλ＝２πＬＩｍ／Φ０の基本的部分でもある。

隣接するボルテクスモードの間の各転移はメモリセルの
エネルギー内容の変化をもたらし、これが情報の読取り
を可能にする。

２・１０ Ｖｓのフラックスコンタム程度の桁の磁束
変化は、ミリアンペア領域の電流の約１０ ンユール程
度のエネルギー変化を起す。

モード間のメモリセルスイッチングは極めて早く、極短
い電圧パルスを発生し、これは非常に感度の良いセンス
回路で検出される。

選択したメモリセルから情報を読取るには、ビット電流
■８及びワード電流■□に類似の適当な選択電流が上記
の方法にて印加され、制御特性の点Ｘを安全に上回する
。

メモリセルが１モードにある時には、モード境界を横切
ってもフラックスコンタムがトラップされない。

従って、この場合″１′”と解釈される電圧信号は発生
されない。

しかし、メモリセルがＯモードにある場合には２モード
への選択がされた時に２個のフラックスコンタのトラッ
プがあり、転移が起る。

電圧パルスδＶが発生されるが、ｆδＶ−ｄｔｋ２Φ０
であり、ここにｆｄｔはパルス期間でありΦ０はフラッ
クスコンタムを示す。

電圧δ■の半分は下方に、他の半分は上方に、選択され
たメモリセルに接続されたワードラインを走る。

ワードライン（第５図）の下端に、読取り信号を”０″
として検出するセンス増巾器１６がある。

第７図はセンス回路の第１の適当な実施例を示す。

ワード電流■ がメモリセル１０に流れる。ワードライ
ンは下方にローパスフィルタとなる第１の誘導１８を通
り接地に接続されている。

好ましくは、ワードラインは特性インピーダンスＺ０を
保っているよう設計される。

第１の誘導１８の上端は抵抗２０に接続され、第１の常
時導通しているジョセフソン接合２２に至る。

第１のジョセフソン接合２２は接地に接続されている。

第２の誘導２４は第２のジョセフソン接合２６のコント
ロールラインを通って接地される。

誘導１８．２４はワード電流■ の如き遅い信号には透
過性であるが、貯蔵されていた情報の読取り時に発生す
るパルスは阻止する。

これらパルスは抵抗２０を通り、適当な電源（図示なし
）から供給されている第１のジョセフソン接合２２の動
作電流■ｂｏに追加される。

動作電流■ｂｏはジョセフソン接合２２が常時その超導
電状態にあるように調節されている。

センス電流のピークが電流■ｂｏに加えられた時にのみ
、第２のジョセフソン接合２６の最大ジョセフソン電流
が超過され接合が急激に常導電状態にスイッチする。

こうして、動作電流■、。の実質的部分が第２の誘導２
４に移りコントロールラインを第２のジョセフソン接合
２６に流れる。

センス用のジョセフソン接合２６には、動作電流■
が流され、これは常時ジョセフソン接合 Ｏ ２６をその超導電状態に保っている。

ジョセフソン接合２６はコントロールライン中の電流が
増すとその常導電状態にスイッチする。

電流■ を Ｓ 流ス別のコントロールラインがセンス用ジョセフソン接
合の動作点をその最大感度を得るように調節する。

第８図は、適当なセンス回路の第２の実施例を示す。

選択されたメモリセル１０を通るワードラインはローパ
スフィルタとして働く誘導２８を通り接地に至る。

接地方向には隔離されたセンス用パルスは抵抗３０と第
１ジヨセフソン接合３２のコントロールラインを流れ第
２のジョセフソン接合３４に至る。

動作電流源３６が第２ジヨセフソン接合３４を電圧状態
に常時保つ。

抵抗３０と電源３６のバイアス電圧は、第２ジヨセフソ
ン接合３４の動作点がこのジョセフソン接合の自発的に
リセットする点の近くに来るよう選ばれている。

これは、ジョセフソン接合３４の両端の電圧降下下がジ
ョセフソン接合が超導電状態にリセットする電圧Ｖ ｍ
ｉ ｎに近く保たれていることを意味する。

発生された読取り電圧ピークはバイアス電圧から減算さ
れ、ジョセフソン接合両端の電圧は瞬間的にそのリセッ
ト電圧■ 、 より小さくなるが Ｉ ｎ ここで接合はその超導電にリセットする。

電流が第１ジヨセフンン接合３２のコントロールライン
で実質的に増加する理由はこれである。

この電流増加が、通常超導電であるセンス接合３２を常
導電状態にスイッチさせ、出力信号を得るために用いら
れる。

ここでも、動作点を最大感度の点に調節するための別の
コントロールラインが設けられている。

誘導で短絡されているジョセフソン接合を含む超導電メ
モリセルも本発明に従って設計できる。

これは、そのスイッチング特性を決めるダンピングが中
程度に不足ダンプされていることを意味する。

第９図はこのようなメモリセルの回路を示す。第１０図
はＩＣ型式での実現できる実施例を示す。

これらの動作方法は干渉計型メモリセルの実施について
上述したことと類似である。

第１の軸方向に、１つのラインがジョセフソン接合を含
んでいる。

メモリマトリックスでは、接合電流は例えばワード電流
に対応する。

ジョセフソン接合には誘導性ループＬが並列に接続され
ている。

第２の軸方向にビット電流パルスＩ８がコントロール信
号として供給され、メモリセルに誘導結合されている。

最大ジョセフソン電流■□は補助コントロール電流■Ｈ
ｕｘにより減少でき、これはビット方向に走る各コント
ロールラインにその結合磁界がジョセフソン接合を制御
するように供給される。

超導電基体（図示略）上に、第１の金属（形成物）Ｍ２
が付属されジョセフソン接合３８の下方電極と誘導ルー
プの第１の部分を形成する。

斜線部分に薄い酸化物層がある。

第２の金属Ｍ３がジョセフソン接合３８の上方電極と導
体ループの残部を形成し、このループは適当な位置、例
えば４０で第１の金属Ｍ２に電気的に接続されている。

この上部に、これらと隔てられて、ラインが設けられ、
誘導の上を走るビット電流■８、及びジョセフソン接合
２８の上に配置され補助コントロール電流■ａｕｘを流
す。

第１１図に、第９．１０図の型のメモリセルの動作を説
明するに適する制御特性の図を示す。

これは、磁界なしの最大ジョセフソン電流について正規
化した接合電流■８／■ｍｏと、コンタムメカニカルウ
ェーブ関数の位相差ψ＝２πΦ／Φ０を示す。

スタンドバイ電流をバイアスせずに、２つの動作点（Ｐ
、Ｑ）のみを得るためには特性パラメータλ ＝２πＬ
■ ／Φ０が限界３π／２〈λ〈７π／２内にあらねば
ならない。

λ の値は高位のモードが望まれる時にはより高い値に
選んでよい。

この場合、１フラツクスコンタムをこえるコンタムがメ
モリ動作に関連する。

第１１図はジョセフソン接合のあるメモリセル枝路及び
誘導りのある枝路へのワード電流の正規化したものの電
流分布を与える式（４）の図的解を示す。

この図で直線■′□の傾斜はλ。

＝５π／２に対応する。

動作点Ｐは、誘導にフラックスコンタムがトラップされ
ていないメモリセルのＯ状態に対応する。

動作点Ｑはフラックスコンタムのトラップされた１状態
に対応する。

干渉計型メモリセルについて上述したことと類似の方法
で情報の非破壊読取りが行われる。

本発明に従い、メモリセルは不足ダンプされている。

選択は適当なワード及びビット電流の組合せによって起
る。

メモリセルがＯ状態である時には、選択によりＯ状態か
ら２フラツクスコンタをトラップする２状態への可逆転
移が起される。

スキップされた１状態は感知されない。

第１１図で、０″の読取りはその転移時に動作点が先ず
点Ｐから発振によるオーバシュートにより１状態を辷回
して（鎖線にて）０状態での最大電流に対応する点にあ
る２状態への転移で終了することが示されている。

選択電流がオフにスイッチされた後、Ｏ状態の動作点Ｐ
への自動的リセットが発生する。

この転移も（鎖線）、■状態を辷回して起る。

１″の読取りは他のコンタム状態への転移なしに起せる
。

図面において、選択電流は動作点をＱからカーブの第１
の最大値より高い第２の最大値をこえてシフトすること
はできないことが判る。

フラックスコンタムがトラップされていないので、磁束
変化はなく、これはその誘起される電圧信号をセンスす
ることにより検知できる。

そこで、センス回路は選択電流の印加後のセンス信号の
不在を２進の１”と解釈するように設計されねばならな
い。

より高い値のλ も許されるが、これにおいても同様の
考慮が有効である。

例えば１個より多いトラップされたフラックスコンタム
分だけ異な、るメモリ状態に２進のゼロと１を割当てる
ことも可能である。

この場合も、本発明に従ってメモリセルが不足ダンプさ
れていれば、情報の非破壊読取りが可能である。

ここではある状態から２つをこえる数のフラックスコン
タだけ相違する状態にスイッチされる。

この際も、セルの臨界値未満のダンプにより完全な可逆
動作が可能である。

これは誘導で短絡されたジョセフソン接合よりなるメモ
リセルのみならず、最初に記述した干渉計型メモリセル
にも有効である。

更に選択信号から外れたものがメモリセルに誘導結合さ
れる必要もない。

又、メモリセルの選択には、その磁界で１乃至それ以上
の数のジョセフソン接合の最大ジョセフソン電流を制御
する電流を用いることもできること勿論である。

更に又、いわゆる書込接倒ＷＲＩ ＴＥＪＵＮＣＴＩＯ
Ｎ）も設置できる。

これはメモリセルへの情報の書込みにのみ用いられるジ
ョセフソン接合である。

本発明の本質的原理は、情報の非破壊読取りのための動
作方法を実現するメモリセルの臨界値より小さいダンピ
ングである。

【図面の簡単な説明】

第１図は干渉計型メモリセルの等何回路、第２図は第１
図のメモリセルの実施例の図、第３図は第１図のメモリ
セルの制御特性図、第４図は情報の書込みのために制御
電流を付加したメモリセルの制御特性図、第５図はメモ
リマトリックス配置の計画図、第６図は形を特定したジ
ョセフソン接合を有するメモリセルの実施例の図、第７
図及び第８図はそれぞれ第１．及び第２のセンス回路の
図、第９図は他の型のジョセフソン接合が誘導で短絡さ
れたメモリセルの回路図、第１０図は第９図のメモリセ
ルの実施例の図、第１１図は第９図及び第１０図のメモ
リセルの動作を説明する図である。 １０．３８・・・・・・ジョセフソン接合、１２・・・
・・・ビットドライバ、１４・・・・・・ワードドライ
バ、１６・・・・・・センス回路、１８．２４・・・・
・・誘導。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１つのジョセフソン接合を含む貯蔵セル
   を有し、上記貯蔵セルには磁束量子化により少なくとも
   １磁束量子だけ異なる２つの安定状態を利用して２値情
   報を貯蔵する超導電性貯蔵装置において、 上記貯蔵情報の読み出しにあたっては、所定の選択パル
   スの印加に応答して、貯蔵情報が一方の２進値の時には
   少なくとも２磁束量子だけ異なる第３の状態に上記貯蔵
   セルが遷移し貯蔵情報が他方の２進値の時には状態の遷
   移が起きず、且つ上記選択パルスの除去に応答して、上
   記第３の状態に遷移した貯蔵セルが当初の状態に復帰す
   るように、上記貯蔵セルの制御特性、不足ダンピングの
   程度及び上記選択パルスの大きさを設定する事によって
   上記貯蔵情報の非破壊読み出しを可能にした事を特徴と
   する超導電性貯蔵装置。