JPS5827592B2 - Tape remaining amount display device - Google Patents

Tape remaining amount display device

Info

Publication number
JPS5827592B2
JPS5827592B2 JP51078692A JP7869276A JPS5827592B2 JP S5827592 B2 JPS5827592 B2 JP S5827592B2 JP 51078692 A JP51078692 A JP 51078692A JP 7869276 A JP7869276 A JP 7869276A JP S5827592 B2 JPS5827592 B2 JP S5827592B2
Authority
JP
Japan
Prior art keywords
circuit
signal
counting
tape
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51078692A
Other languages
Japanese (ja)
Other versions
JPS533809A (en
Inventor
照雄 法師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP51078692A priority Critical patent/JPS5827592B2/en
Publication of JPS533809A publication Critical patent/JPS533809A/en
Publication of JPS5827592B2 publication Critical patent/JPS5827592B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【発明の詳細な説明】 本発明は、テープレコーダ等に用いられるリールに巻回
されたテープの残量を表示する為のテープ残量表示装置
に関し、特にテープの残量を電気的にかつ正確に表示し
得るテープ残量表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tape remaining amount display device for displaying the remaining amount of tape wound on a reel used in a tape recorder, etc., and particularly to a tape remaining amount display device for displaying the remaining amount of tape wound on a reel. The present invention relates to a tape remaining amount display device that can display the remaining amount of tape.

テープレコーダ等においては、使用テープの残量を正確
に知りたい場合が多々ある。
In tape recorders and the like, there are many cases where it is desired to accurately know the remaining amount of tape used.

例えば録音をしようとするソースの時間がわかっている
場合、途中迄使用されたテープが、前記ソースを完全に
録音出来る程度の残量を有しているか否かを知ることは
重要な問題である。
For example, if you know the time of the source you are trying to record, it is important to know whether the partially used tape has enough remaining capacity to completely record the source. .

従来、テープ量の確認手段としては、目視とテープカウ
ンクによる走行量の表示があるが、いずれも上述の如き
途中迄使用されたテープの残量を正確に認識する手段と
してはあまり適切なものではなかった。
Conventionally, methods for checking the amount of tape include visual inspection and displaying the amount of travel using a tape counter, but neither of these methods is very suitable as a means of accurately recognizing the remaining amount of tape that has been used up to the point described above. Ta.

又、従来、テープリールの回転速度を検出し、それを基
にメーター等を振らせてテープの残量を表示するものも
あるが、正確さの点で末だ満足のいくものとはなってい
なかった。
In addition, there are conventional devices that detect the rotational speed of the tape reel and display the remaining amount of tape by swinging a meter or other device based on that information, but they are not yet satisfactory in terms of accuracy. There wasn't.

更に、リール軸が1回転する間に、基準発振器から発生
する基準パルスがいくつ含まれるかを計数すれば、テー
プの現在絶対位置を定めることが出来、リール軸の回転
毎に前記計数を行うことにより、テープ走行に応じた位
置表示を行うことが出来る。
Furthermore, by counting the number of reference pulses generated from the reference oscillator during one revolution of the reel shaft, the current absolute position of the tape can be determined, and the above-mentioned counting is performed every time the reel shaft rotates. This makes it possible to display the position according to the tape running.

しかしながら、その様な方法では、リール軸の回転むら
やテープの厚みのバラツキ等の誤差により、順次表示が
行なえない場合があり、使用者に異和感を与えるという
欠点を有する。
However, such a method has the disadvantage that sequential display may not be possible due to errors such as uneven rotation of the reel shaft or variations in tape thickness, giving the user a sense of discomfort.

本発明は上述の点に鑑み成されたもので、テープ残量を
正確に表示出来るディジタル方式のテープ残量表示装置
を提供せんとするものである。
The present invention has been made in view of the above-mentioned points, and it is an object of the present invention to provide a digital tape remaining amount display device that can accurately display the remaining amount of tape.

テープレコーダ等において、テープリールの回転周期は
該テープリールに巻回されているテープの量に応じて変
化する。
In a tape recorder or the like, the rotation period of a tape reel changes depending on the amount of tape wound around the tape reel.

前記回転周期tは、テープの巻き径φに対し、テープの
再生速度をVとすれば、 で表わせる。
The rotation period t can be expressed as follows, where V is the playback speed of the tape and the winding diameter φ of the tape.

又、き径φとの関係は、 残量テープの巻き回数Nと巻 ノールの径をM、テープの厚 みをHとすれは、 となる。Also, the relationship with the diameter φ is Number of windings of remaining tape N and winding The diameter of the knoll is M, the thickness of the tape I'm H and I'm becomes.

従って巻き回数Nは、式より、 第(1)式及び第(2) となる。Therefore, the number of turns N is given by the formula: Equation (1) and (2) becomes.

又、残りテープの長さLと巻き回数Nとの関係は、 となり、 残り時間Tと巻き回数Nとの関係は、 となる。Also, the relationship between the length L of the remaining tape and the number of windings N is: Then, The relationship between the remaining time T and the number of windings N is becomes.

例えば、C−60という表示で定められているカセット
テープレコーダ用テープにおいては、H=20(μm)
、M = 21.85(mm)、■47.5(mm)、
であるから、残り巻き数Nと残り時間Tとはそれぞれ、 N=378(t−1,445) ・・・・・・・・・
・・・・・・(6)T=0.0013N2+1.444
2N・・・・・・・・・・・・・・・(7)となる。
For example, for cassette tape recorder tape specified by C-60, H=20 (μm)
, M = 21.85 (mm), ■47.5 (mm),
Therefore, the number of remaining windings N and the remaining time T are N=378 (t-1,445), respectively.
・・・・・・(6) T=0.0013N2+1.444
2N・・・・・・・・・・・・(7)

従って、理論上、テープリールの回転周期tがわかれば
、残り巻き数N及び残り時間Tが計算出来ることになる
Therefore, theoretically, if the rotation period t of the tape reel is known, the number of remaining turns N and the remaining time T can be calculated.

本発明は上述の原理に基き、残り巻き数Nもしくは残り
時間Tを計算し、その値を表示せんとするもので、以下
実施例に基き、図面を参照しながら説明する。
The present invention calculates the number of remaining windings N or the remaining time T based on the above-mentioned principle, and displays the calculated value.The present invention will be described below based on an embodiment with reference to the drawings.

第1図は本発明の一実施例を示すブロック図で、1はテ
ープが巻回されたテープリールの回転速度に応じたパル
スを発生する為のパルス発生回路、2は前記パルス発生
回路の出力信号よりゲート信号を発生する為のゲート回
路、3は一定周波数の信号を発生する為の発振器、4は
前記ゲート回路2の出力信号と発振器3の出力信号とを
用いて初期値設定計数を行うとともに、前記パルス発生
回路1の出力信号を用いて加減計数を行う計数回路、5
は該計数回路4が初期値設定計数を行うのか、加減計数
を行うのかを定める為の制御信号を発生する制御回路、
6は前記計数回路4を加算状態もしくは減算状態に切換
える切換信号発生回路、7は前記計数回路4の出力信号
により1駆動される表示回路である。
FIG. 1 is a block diagram showing an embodiment of the present invention, in which 1 is a pulse generation circuit for generating pulses according to the rotational speed of a tape reel around which tape is wound, and 2 is an output of the pulse generation circuit. A gate circuit for generating a gate signal from a signal, 3 an oscillator for generating a signal of a constant frequency, 4 performing initial value setting counting using the output signal of the gate circuit 2 and the output signal of the oscillator 3. and a counting circuit 5 that performs addition/subtraction counting using the output signal of the pulse generating circuit 1.
is a control circuit that generates a control signal for determining whether the counting circuit 4 performs initial value setting counting or addition/subtraction counting;
6 is a switching signal generation circuit for switching the counting circuit 4 to an addition state or a subtraction state, and 7 is a display circuit driven to 1 by the output signal of the counting circuit 4.

しかして、第1図の回路の詳細及び動作を説明すると、
前記パルス発生回路1は、テープリールの回転周期に応
じた間隔のパルスを発生する為のもので、第3図に示す
如くテープリールのシャフト等に固定された磁石により
開閉されるリードスイッチ8と、AND回路9及びイン
バータ10から戒る単安定マルチバイブレーク11とか
ら戒る。
Therefore, to explain the details and operation of the circuit shown in FIG.
The pulse generating circuit 1 is for generating pulses at intervals corresponding to the rotation period of the tape reel, and includes a reed switch 8 which is opened and closed by a magnet fixed to the shaft of the tape reel, etc., as shown in FIG. , the AND circuit 9 and the inverter 10, and the monostable multivib break 11.

前記AND回路9は、両入力端−FA及びBにrH1信
号が印加された時のみ出力端子XがrLJ信号となるも
ので、通常は、入力端子A及びBの信号がともにl’−
Hjであるから出力端子Xの信号は「L」となり、イン
バータ10の出力は「H」となっている。
In the AND circuit 9, the output terminal X becomes the rLJ signal only when the rH1 signal is applied to both input terminals -FA and B. Normally, the signals at the input terminals A and B are both l'-
Hj, the signal at the output terminal X is "L", and the output of the inverter 10 is "H".

磁石によりリードスイッチ8が閉成されると、入力端子
Aが「L」信号となり、出力端子XがrHJ信号となる
ので、インバータ10の出力はrLJとなり、コンデン
サ12が充電を完了してインバータ10の出力が「H」
に反転す迄その状態が続く。
When the reed switch 8 is closed by the magnet, the input terminal A becomes an "L" signal and the output terminal output is “H”
This state continues until it reverses.

従ってインバータ10の出力端子に得られる信号は第2
図イの如くなる。
Therefore, the signal obtained at the output terminal of the inverter 10 is
It will look like Figure A.

前記インバータ10の出力信号が「L」となっている期
間は略0.3ミlJ秒程度である。
The period during which the output signal of the inverter 10 is "L" is approximately 0.3 milliJ seconds.

前記ゲート回路2は、前記パルス発生回路1の出力信号
を用いてゲート信号を作成する為のもので、第4図に示
す如く、第1単安定マルチバイブレーク13と第2単安
定マルチバイブレーク14と、両単安定マルチバイブレ
ーク13及び14の出力が印加されるOR回路15とか
ら成る。
The gate circuit 2 is for creating a gate signal using the output signal of the pulse generating circuit 1, and as shown in FIG. , and an OR circuit 15 to which the outputs of the bistable multi-bibreaks 13 and 14 are applied.

前記第1単安定マルチバイブレーク13は、パルス発生
回路1の出力信号が「■7」になった瞬間にrLJの出
力信号を発生し、所定の時間経過後rHJに戻り、前記
第2単安定マルチバイブレーク14は、前記第1単安定
マルチバイブレーク13の出力信号がrHJになった瞬
間に「L」の出力信号を発生し、所定の時間経過後rH
Jに戻る。
The first monostable multi-byte break 13 generates an output signal of rLJ at the moment when the output signal of the pulse generation circuit 1 becomes "■7", returns to rHJ after a predetermined period of time, and outputs the output signal of the second monostable multi-byte break 13. The break 14 generates an "L" output signal at the moment the output signal of the first monostable multi-bi break 13 becomes rHJ, and after a predetermined time elapses, it outputs an "L" output signal.
Return to J.

その為、前記両単安定マルチバイブレーク13及び14
の出力信号が印加されるOR回路15の出力信号は、第
2図口の如く、rL1部分の時間が一定で「H」部分A
の時間がリールの回転周期tに従って変化する矩形波と
なる。
Therefore, the above-mentioned bistable multi-by-breaks 13 and 14
The output signal of the OR circuit 15 to which the output signal of is applied is, as shown at the beginning of Figure 2, the time of the rL1 part is constant and the "H" part A
The time becomes a rectangular wave that changes according to the rotation period t of the reel.

本発明においては、単安定マルチバイブレークを2個用
い、その出力をOR回路で結合するゲート回路を使用し
ているが、これは「L」の第2図口のAが雰となる迄「
■7」部分の周期を一定に保つ為である。
In the present invention, a gate circuit is used in which two monostable multi-by-breaks are used and their outputs are combined by an OR circuit.
■This is to keep the period of the "7" portion constant.

前記発振器3は、一定周波数の出力信号を発生する為の
もので、例えは、C−60のテープを使用した場合の周
波数は、第6式に基き、378Hzとする。
The oscillator 3 is for generating an output signal of a constant frequency. For example, when a C-60 tape is used, the frequency is 378 Hz based on equation 6.

ちなみにC−90のテープ使用の場合は567Hz、
C−120のテープ使用の場合は756Hzである。
By the way, when using C-90 tape, 567Hz,
When using C-120 tape, the frequency is 756 Hz.

このような周波数を用いるのは後段の計数回路における
計数をやりやすくする為で、上述の如く周波数を設定す
ることにより計数回路における初期値設定計数時の発振
器出力信号と、加減計数時のパルス発生回路出力信号と
を同等に取扱うことが可能となる。
The purpose of using such a frequency is to facilitate counting in the counting circuit in the subsequent stage.By setting the frequency as described above, the oscillator output signal during initial value setting counting in the counting circuit and the pulse generation during addition/subtraction counting It becomes possible to handle circuit output signals equally.

発振器3の出力信号を第2図ハに示す。The output signal of the oscillator 3 is shown in FIG. 2C.

前記制御回路5は、パルス発生回路1の出力信号を計数
し、最初の数パルスの間出力信号としてrLJを発生し
て、計数回路4に初期値設定計数を行なわしめ、その後
は出力信号としてrHJを発生して前記計数回路4に加
減計数を行なわしめるものである。
The control circuit 5 counts the output signal of the pulse generating circuit 1, generates rLJ as an output signal during the first few pulses, causes the counting circuit 4 to perform initial value setting counting, and thereafter outputs rHJ as an output signal. is generated to cause the counting circuit 4 to perform addition/subtraction counting.

第5図に示す実施例においては5進カウンタ16を用い
ているので、最初の4パルスを計数する間出力信号とし
て「L」を発生し、4パルス目の終了以後はrHJを発
生するように威されている。
Since the embodiment shown in FIG. 5 uses a quinary counter 16, it generates "L" as an output signal while counting the first four pulses, and generates rHJ after the end of the fourth pulse. being intimidated.

前記制御回路5に関し、第5図に基き更に具体的に説明
する。
The control circuit 5 will be explained in more detail with reference to FIG.

制御回路5の入力端子はAND回路17の一方の入力端
子Aで、該入力端子Aはモード切換スイッチ18を介し
てパルス発生回路1の出力端に接続されている。
The input terminal of the control circuit 5 is one input terminal A of the AND circuit 17, and the input terminal A is connected to the output terminal of the pulse generation circuit 1 via the mode changeover switch 18.

前記モードスイッチ18は、初期値計数を録音及び再生
時にのみ行なわんとする本発明の設計思想に基き設けら
れており、テープレコーダの操作釦に連動して切換えら
れる。
The mode switch 18 is provided based on the design concept of the present invention in which initial value counting is performed only during recording and playback, and is switched in conjunction with the operation button of the tape recorder.

5進カウンタ16の端子Eはノセット端子で、電源の投
入時もしくはイジェクト釦の操作に連動するイジェクト
スイッチ19の操作時にリセット信号が印加され、出力
端子Bを「■7」に、出力端子CをrLJに、出力端子
りを「H」の状態に保つ。
Terminal E of the quinary counter 16 is a set terminal, and a reset signal is applied when the power is turned on or when the eject switch 19 is operated in conjunction with the operation of the eject button, and output terminal B is set to "■7" and output terminal C is set to "7". rLJ, keep the output terminal in the "H" state.

次に動作を説明する。モード切換スイッチ18が録音再
生状態の図示の位置にあり、カウンタ16がリセットさ
れた状態においては、AND回路17の入力端子Bがr
Hl、入力端子AもrHJで、制御回路5の出力端子2
0には「H」の信号が現われている。
Next, the operation will be explained. When the mode selector switch 18 is in the position shown in the figure in the recording/playback state and the counter 16 is reset, the input terminal B of the AND circuit 17 is
Hl, input terminal A is also rHJ, output terminal 2 of control circuit 5
At 0, an "H" signal appears.

第1番目のパルスが印加されると、AND回路17の出
力端子Xに「L」信号が現われ、カウンタ16の入力端
子Aに歩進信号として印加されるので、カウンタ16の
出力端子B、 C及びDはそれぞれrLlrLl及びr
Llとなる。
When the first pulse is applied, an "L" signal appears at the output terminal and D are rLlrLl and r, respectively.
It becomes Ll.

従ってAND回路21の出力信号は「H」、インバータ
22の出力信号は1−HJとなり、OR回路23の出力
信号は「L」となる。
Therefore, the output signal of the AND circuit 21 is "H", the output signal of the inverter 22 is 1-HJ, and the output signal of the OR circuit 23 is "L".

その為、後段の計数回路4は初期値設定計数状態となる
Therefore, the counting circuit 4 at the subsequent stage enters the initial value setting counting state.

第2番目のパルスが印加されると、AND回路17の人
力はともに「H」であるから、カウンタ16の入力端子
にrLJが印加され、前記カウンタ16は歩進し、その
出力端子B。
When the second pulse is applied, since both the input signals of the AND circuit 17 are "H", rLJ is applied to the input terminal of the counter 16, and the counter 16 steps forward, and the output terminal B of the counter 16 is incremented.

C及びDに、rHJrLj及び「L」信号が導出され、
AND回路21の出力端子にrH1信号が、出力端子2
0にはrLJ信号が現われる。
rHJrLj and "L" signals are derived at C and D,
The rH1 signal is sent to the output terminal of the AND circuit 21, and the rH1 signal is sent to the output terminal 2 of the AND circuit 21.
At 0, the rLJ signal appears.

第3番目のパルスが印加されると、カウンタ16の出力
端子B、C及びDの信号は、rLJrHJ及びrLJと
なり、出力端子20には同じ< 「L j信号が導出さ
れる。
When the third pulse is applied, the signals at the output terminals B, C and D of the counter 16 become rLJrHJ and rLJ, and the same <"L j signal is derived at the output terminal 20.

第4番目のパルスが印加されると、カウンタ16の出力
端子B、C及びDの信号は、rHJrHJ及びrLJと
なり、AND回路21の出力端子及びAND回路17の
入力端子BにrLJ信号が現われ、インバータ22の出
力端子にrHJ信号が現われて、OR回路23の出力信
号は「H」に切換わる。
When the fourth pulse is applied, the signals at the output terminals B, C, and D of the counter 16 become rHJrHJ and rLJ, and the rLJ signal appears at the output terminal of the AND circuit 21 and the input terminal B of the AND circuit 17. The rHJ signal appears at the output terminal of the inverter 22, and the output signal of the OR circuit 23 is switched to "H".

第5番目以降のパルス印加に対しては、AND回路17
の入力端子Bの信号がr L Jであるから、該AND
回路17の出力端子XにはrHJ信号しか現われず、カ
ウンタ16の歩進信号となり得ないので、該カウンタ1
6は動作せず、出力端子20には継続して「I−(J信
号が得られる。
For the fifth and subsequent pulse applications, the AND circuit 17
Since the signal at input terminal B of is r L J, the AND
Only the rHJ signal appears at the output terminal X of the circuit 17, which cannot serve as a step signal for the counter 16.
6 does not operate, and the output terminal 20 continues to receive the "I-(J" signal.

カウンタ16は、電源を遮断し再び投入するか、イジェ
クト釦を押してリセットするかしない限り、同一状態を
保つ、制御回路5の出力信号を第2図二に示す。
The output signal of the control circuit 5 is shown in FIG. 2, in which the counter 16 remains in the same state unless the power is turned off and then turned on again or reset by pressing the eject button.

最初から伺パルス目迄出力信号を「L」に保つかは回路
の設計により任意に設定される。
Whether or not the output signal is kept at "L" from the beginning until the next pulse is arbitrarily set depending on the design of the circuit.

前記計数回路4は、制御回路5の出力信号に応じて、初
期値設定計数もしくは加減計数を行う。
The counting circuit 4 performs initial value setting counting or addition/subtraction counting in accordance with the output signal of the control circuit 5.

いま、制御回路5の出力信号が「L」であるとすれは、
前記計数回路4は、ゲート回路2の出力信号と、発振器
3の出力信号とを用いて初期値設定計数を行う。
Now, if the output signal of the control circuit 5 is "L", then
The counting circuit 4 performs initial value setting counting using the output signal of the gate circuit 2 and the output signal of the oscillator 3.

すなわち、第2図口のゲート期間Aに発振器出力の伺サ
イクルが入るかにより、初期値を定める。
That is, the initial value is determined depending on whether a cycle of the oscillator output occurs during the gate period A at the beginning of FIG.

発振器3の出力信号の周波数は、第6式で定められてお
り、ゲート期間Aに入るサイクル数が残り巻き数Nと等
しくなるよう設定されている。
The frequency of the output signal of the oscillator 3 is determined by Equation 6, and is set so that the number of cycles entering the gate period A is equal to the number N of remaining turns.

従って、計数回路4によって、前記サイクル数を計数し
、それを表示回路7で表示すれば残り巻き数Nが表示さ
れる。
Therefore, if the number of cycles is counted by the counting circuit 4 and displayed by the display circuit 7, the remaining number of turns N is displayed.

又、制御回路5の出力信号がrHJであるとすれば、パ
ルス発生回路1の出力信号を用いて加減計数を行う。
Further, if the output signal of the control circuit 5 is rHJ, the output signal of the pulse generation circuit 1 is used for addition/subtraction counting.

すなわち、初期値設定計数により計数されたカウント状
態からパルスを1つづつ加算もしくは減算することによ
り、初期値設定後のテープ移動状態を計数回路に伝達し
、各状態に応じた表示を行うことが出来る。
That is, by adding or subtracting pulses one by one from the count state counted by the initial value setting counter, the tape movement state after the initial value setting is transmitted to the counting circuit, and a display according to each state can be performed. I can do it.

しかして、加減計数はパルス数を計数して初期値に加算
もしくは減算するだけなので、テープレコーダが早送り
状態であろうと、巻き戻し状態であろうと計数すること
が可能で、これが本発明の1つの特徴とする点である。
Since the addition/subtraction counter simply counts the number of pulses and adds or subtracts them from the initial value, it is possible to count whether the tape recorder is in fast forward or rewind mode, and this is one of the features of the present invention. This is a characteristic point.

前記計数回路4は、その入力部に第6図に示す如き信号
選択回路を備える。
The counting circuit 4 includes a signal selection circuit as shown in FIG. 6 at its input section.

第6図において、第1AND回路24は3つの入力端子
A、B及びCを備え、入力端子Aは発振器3に接続され
、入力端子Bはゲート回路2に接続され、入力端子Cは
インパーク25を介して制御回路5に接続されている。
In FIG. 6, the first AND circuit 24 has three input terminals A, B and C, the input terminal A is connected to the oscillator 3, the input terminal B is connected to the gate circuit 2, and the input terminal C is connected to the impark 25. It is connected to the control circuit 5 via.

又、第2AND回路26は入力端子Aを制御回路5に、
入力端子Bをパルス発生回路1に接続されており、第1
及び第2AND回路24及び26の出力端子はOR回路
27の入力端子A及びBに接続されている。
Further, the second AND circuit 26 connects the input terminal A to the control circuit 5,
The input terminal B is connected to the pulse generation circuit 1, and the first
The output terminals of the second AND circuits 24 and 26 are connected to input terminals A and B of an OR circuit 27.

前記OR回路27の出力端子Xはカウンタ28に接続さ
れている。
The output terminal X of the OR circuit 27 is connected to a counter 28.

しかして、いま初期値設定計数状態であるとすれば、第
1AND回路24の入力端子Cに制御回路5からインパ
ーク25を介してrHJ信号が印加されている。
Therefore, if it is now the initial value setting counting state, the rHJ signal is applied from the control circuit 5 to the input terminal C of the first AND circuit 24 via the impark 25.

その状態でゲート回路2の出力信号がrHJとなると、
発振器3の出力信号に従って前記第1AND回路24は
rHJ信号と「L」信号を交互に導出する。
When the output signal of the gate circuit 2 becomes rHJ in this state,
According to the output signal of the oscillator 3, the first AND circuit 24 alternately derives the rHJ signal and the "L" signal.

一方、第2AND回路26の入力端子Aは、直接制御回
路5の出力端子に接続されているので、「■7」状態を
保ち、該第2AND回路26の出力端子には常に「H」
信号が導出される。
On the other hand, since the input terminal A of the second AND circuit 26 is directly connected to the output terminal of the control circuit 5, the "■7" state is maintained, and the output terminal of the second AND circuit 26 is always "H".
A signal is derived.

従ってOR回路27の出力端子には、発振器3の出力信
号に応じた「H」もしくはrLlの信号が導出され、カ
ウンタ28に印加されるので、該カウンタ28で計数が
行なわれ、残り巻き数Nがいくつであるかを記憶する。
Therefore, an "H" or rLl signal corresponding to the output signal of the oscillator 3 is derived from the output terminal of the OR circuit 27, and is applied to the counter 28, so that the counter 28 performs counting, and the remaining number of turns is N. Remember how many.

前記制御回路5の出力信号がrLlである間に、ゲート
信号は3細筆LAND回路24の入力端子Hに印加され
る。
While the output signal of the control circuit 5 is rLl, the gate signal is applied to the input terminal H of the three-fine LAND circuit 24.

従って初期値設定計数は3回行なわれることになり、正
確な計数を行うことが出来る。
Therefore, initial value setting counting is performed three times, and accurate counting can be performed.

次に加減計数について説明する。Next, addition/subtraction counting will be explained.

加減計数状態であるとすれば、制御回路5の出力信号は
「H」となり、第1AND回路24の入力端子Cには「
L」信号が、第2AND回路26の入力端子AにはrH
J信号が印加される。
If it is in the addition/subtraction counting state, the output signal of the control circuit 5 will be "H", and the input terminal C of the first AND circuit 24 will be "H".
The rH signal is input to the input terminal A of the second AND circuit 26.
J signal is applied.

従って第1 AND回路24の出力信号は常にrHlと
なり、第2AND回路26はパルス発生回路1より出力
信号が印加されると「L」信号を発生する。
Therefore, the output signal of the first AND circuit 24 is always rHl, and the second AND circuit 26 generates an "L" signal when the output signal from the pulse generation circuit 1 is applied.

従ってOR回路27の出力信号は、パルス発生回路1の
出力があった時のみrHJとなり、カウンタ28が歩進
される。
Therefore, the output signal of the OR circuit 27 becomes rHJ only when there is an output from the pulse generating circuit 1, and the counter 28 is incremented.

前記カウンタ28としては一般的なものでよく、1つの
パルスの印加により1進(アップカウント)もしくは1
退(ダウンカウント)するものである。
The counter 28 may be of a general type, and it can count up in 1 or 1 by applying one pulse.
It counts down.

前記カウンタ28がアップカウント状態かダウンカウン
ト状態かを設定するのは後述する切換信号発生回路6の
出力信号である。
Whether the counter 28 is in an up-counting state or a down-counting state is set by an output signal from a switching signal generating circuit 6, which will be described later.

前記OR回路27の出力信号を第2図ホに示す。The output signal of the OR circuit 27 is shown in FIG.

前記切換信号発生回路6は、計数回路4のカウンタ28
を、初期値設定計数の時及びテープレコーダが巻き戻し
状態にある時に、アップカウント状態に設定し、録音再
生状態で前記制御回路5の出力信号がrHJの時及び早
送り状態にある時に、ダウンカウント状態に設定する為
のものである。
The switching signal generating circuit 6 is connected to the counter 28 of the counting circuit 4.
is set to an up-counting state during initial value setting counting and when the tape recorder is in a rewinding state, and is set to a down-counting state when the output signal of the control circuit 5 is rHJ in the recording/playback state and when the tape recorder is in a fast forward state. This is for setting the state.

しかして、前記切換信号発生回路6は第7図の如く、O
R回路29と、巻き戻し釦に連動するスイッチ30とか
ら成り、前記OR回路29の入力端子Aは、前記制御回
路5の出力端子に接続され、入力端子Bは前記スイッチ
30を介して接地されるとともに、抵抗31を介して電
源に接続されている。
As shown in FIG.
It consists of an R circuit 29 and a switch 30 that is linked to a rewind button, and the input terminal A of the OR circuit 29 is connected to the output terminal of the control circuit 5, and the input terminal B is grounded via the switch 30. At the same time, it is connected to a power source via a resistor 31.

又、OR回路29の出力端子Bは前記計数回路4のカウ
ンタ28のアップダウン制御端子(U/D )に接続さ
れている。
Further, the output terminal B of the OR circuit 29 is connected to the up/down control terminal (U/D) of the counter 28 of the counting circuit 4.

前記カウンタ28の制御端子(U/D )は、rH1信
号が印加された時アップカウントを行い、rLJ信号が
印加された時ダウンカウントを行うように設定されてい
る。
The control terminal (U/D) of the counter 28 is set to count up when the rH1 signal is applied and to count down when the rLJ signal is applied.

いま計数回路4が初期値設定計数中であれは、制御回路
5の出力信号はrLJであるからOR回路29の入力端
子AにはrLJ信号が、又入力端子Bには電源からrH
J信号が印加される。
If the counting circuit 4 is currently performing initial value setting counting, the output signal of the control circuit 5 is rLJ, so the rLJ signal is input to the input terminal A of the OR circuit 29, and the rH signal is input to the input terminal B from the power supply.
J signal is applied.

従ってOR回路29の出力信号は「H」となり、カウン
タ28はアップカウント状態に設定される。
Therefore, the output signal of the OR circuit 29 becomes "H", and the counter 28 is set to an up-counting state.

次に巻き戻し中であるとすれば、制御回路5の出力信号
は「H」であるから、OR回路29の入力端子Aには「
H」信号が、入力端子Bにはスイッチ30が閉じている
から「L」信号が印加され、OR回路29の出力信号は
「H」となり、カウンタ28はアップカウント状態に設
定される。
Next, if rewinding is in progress, the output signal of the control circuit 5 is "H", so the input terminal A of the OR circuit 29 is "H".
Since the switch 30 is closed, the "H" signal is applied to the input terminal B, and the "L" signal is applied to the input terminal B, the output signal of the OR circuit 29 becomes "H", and the counter 28 is set to an up-counting state.

又、初期値計数完了後の録音再生状態であるとすればO
R回路29の入力端子Aには「H」信号が、入力端子B
にも「H」信号が印加され、前記OR回路29の出力信
号は「L」となってカウンタ28はダウンカウント状態
に設定される。
Also, if it is in the recording and playback state after initial value counting is completed, O
An "H" signal is input to the input terminal A of the R circuit 29, and an "H" signal is input to the input terminal B of the R circuit 29.
An "H" signal is also applied to the OR circuit 29, the output signal of the OR circuit 29 becomes "L", and the counter 28 is set to a down-counting state.

更に早送り中であるとすれば、OR回路29の両入力端
子ABには同様にrHJ信号が印加され、カウンタ28
はダウンカウント状態に設定される。
Furthermore, if fast forwarding is in progress, the rHJ signal is similarly applied to both input terminals AB of the OR circuit 29, and the counter 28
is set to a down count state.

前記切換信号発生回路6の出力信号を第2図へに示す。The output signal of the switching signal generating circuit 6 is shown in FIG.

最後に表示回路7について説明する。Finally, the display circuit 7 will be explained.

上述の如くして必要な諸信号が得られ、計数回路4のカ
ウンタ28に必要な情報が蓄積されたが、これを表示素
子(例えばネオン管や発光ダイオード)に伝達して表示
しなければならない。
As described above, the necessary signals have been obtained and the necessary information has been accumulated in the counter 28 of the counting circuit 4, but this must be transmitted to a display element (for example, a neon tube or a light emitting diode) for display. .

前記計数回路4のカウンタ28が記憶している情報は、
残り巻き数Nであり、表示する場合、前記残り巻き数N
を直接表示する方法と、該残り巻き数Nを残り時間Tl
こ変換してから表示する方法とがある。
The information stored in the counter 28 of the counting circuit 4 is as follows:
The remaining number of turns is N, and when displayed, the remaining number of turns is N.
Directly displaying the number of remaining turns N as the remaining time Tl
There is a method to convert this and then display it.

まず残り巻き数Nを直接表示する場合を説明する。First, a case where the remaining number of turns N is directly displayed will be explained.

例えばテープレコーダ用のテープの場合、C−60で略
742回、C−90で略1113回、C−120で略1
484回巻回されている。
For example, in the case of tapes for tape recorders, C-60 is approximately 742 times, C-90 is approximately 1113 times, and C-120 is approximately 1 time.
It is wound 484 times.

従って表示回路7及び計数回路4は4桁分必要となる。Therefore, the display circuit 7 and the counting circuit 4 are required for four digits.

第8図は残り巻き数Nを表示する場合の一例を示すもの
で、32.33,34及び10の位、及び1の位を計数
する素子を示す。
FIG. 8 shows an example of displaying the remaining number of turns N, and shows elements for counting 32, 33, 34, 10's, and 1's digits.

35はカウンタ28のそれぞれ1000の位、100の
位、又、36は前記1000の位を計数する素子32の
信号を1000の位を示す表示素子37の入力信号に変
換する第1変換回路、38は同様に100の位の変換回
路、39は10の位の変換回路、40は1の位の変換回
路で、前記力ワンク28の素子36,38,39及び4
0の4ビツト出力をそれぞれ、表示素子37.41.4
2及び43に適した7出力信号に変換する。
35 is the 1000's digit and the 100's digit of the counter 28, and 36 is a first conversion circuit that converts the signal of the element 32 for counting the 1000's digit into an input signal of the display element 37 indicating the 1000's digit; 38 Similarly, numeral 39 is a converting circuit for the 100's digit, 40 is a converting circuit for the 1's digit, and the elements 36, 38, 39 and 4 of the power wand 28 are connected to each other.
Display elements 37, 41, and 4 output 4 bits of 0, respectively.
Convert to 7 output signals suitable for 2 and 43.

第8図の如く、残り巻き数Nを表示するのであれば、カ
ウンタ28の出力をそのまま用いればよいので極めて簡
単に表示が行なえる。
As shown in FIG. 8, if the remaining number of turns N is to be displayed, the output of the counter 28 can be used as is, so the display can be done very easily.

そして別途に残り巻き数N対残り時間Tの換算表を設け
ておけば、残り時間Tが正確に表示出来る。
If a conversion table of the number of remaining windings N to the remaining time T is provided separately, the remaining time T can be displayed accurately.

又、残り巻き数Nを表示する代わりに残り時間を直接表
示することも本発明を用いることにより可能である。
Further, by using the present invention, it is also possible to directly display the remaining time instead of displaying the remaining number of windings N.

残り巻き数Nと残り時間Tとは第7式に示す如き関係を
有するので直線的には対応しない。
The remaining number of turns N and the remaining time T have a relationship as shown in Equation 7, so they do not correspond linearly.

その為、全体を複数の部分に分割し、それぞれの部分を
直線近似させることにより、残り巻き数Nと残り時間T
とを対応させることが出来る。
Therefore, by dividing the whole into multiple parts and linearly approximating each part, the number of remaining turns N and the remaining time T
It is possible to make them correspond.

すなわち、第9図に示す如く、第7式に示す曲線イに対
し、範囲Aを直線口で、範囲Bを直線へで、範囲Cを直
線二で、範囲りを直線ホでそれぞれ近似することにより
表示回路7の表示素子に残り時間を表示することが出来
る。
That is, as shown in Fig. 9, for curve A shown in equation 7, range A is approximated by a straight line, range B is approximated by a straight line, range C is approximated by a straight line 2, and range 1 is approximated by a straight line H. Accordingly, the remaining time can be displayed on the display element of the display circuit 7.

具体的には、第1図の計数回路4で計数した信号を6乃
至3分割し、10秒単位の残り時間表示回路に印加して
やればよい。
Specifically, the signal counted by the counting circuit 4 in FIG. 1 may be divided into 6 or 3 parts and applied to the remaining time display circuit in units of 10 seconds.

第9図の各範囲における残り巻き数Nと残り時間Tの関
係を第1表に示す。
Table 1 shows the relationship between the number of remaining turns N and the remaining time T in each range shown in FIG.

第1表に基き、実際の回路を設定し、表示させた場合の
時間の誤差は、すべて1分以内であったから、実用の際
はぼ十分なる表示機能であると言える。
Based on Table 1, when the actual circuit was set and displayed, the time errors were all within 1 minute, so it can be said that the display function is sufficient for practical use.

前記第1表はテープレコーダ用テープのC−60の場合
であり、C−90及びC−120の場合も同様の直線近
似を行なえば、はぼ正確な残り時間が表示出来る。
Table 1 above is for the tape recorder tape C-60, and if similar linear approximation is performed for C-90 and C-120, the remaining time can be displayed very accurately.

残り時間表示の為の回路は、第10図に示す如くブロッ
ク図で示される。
The circuit for displaying the remaining time is shown in a block diagram as shown in FIG.

第10図において、44は分割器で、複数個の人力パル
スに付き1個のパルスを出力するものである。
In FIG. 10, 44 is a divider which outputs one pulse for every plurality of manual pulses.

前記分割器44は6分割、5分割、4分割及び3分割の
4段階に切換可能である。
The divider 44 can be switched into four stages: 6 divisions, 5 divisions, 4 divisions, and 3 divisions.

又、45は10秒の位のカウンタ、46は1分の位のカ
ウンタ、47は10分の位のカウンタで、それぞれ計数
素子48,40及び50と表示素子51.52及び53
を有する。
Further, 45 is a counter for 10 seconds, 46 is a counter for 1 minute, and 47 is a counter for 10 minutes, with counting elements 48, 40 and 50 and display elements 51, 52 and 53, respectively.
has.

前記分割器44の分割比の切換えは、1分の位のカウン
タ46及び10分の位のカウンタ47から得られる制御
信号によって行なわれ、第1表に示す如き残り巻数Nの
関係で分割比が切換えられる。
The division ratio of the divider 44 is switched by control signals obtained from the one-minute counter 46 and tenths-place counter 47, and the division ratio is changed depending on the number of remaining turns N as shown in Table 1. Can be switched.

以上述べた如く、本発明に係るテープ残量表示装置は、
テープ残量がディジタル的に正確に表示出来るもので、
途中迄使用されたテープの残量を調べる際に非常に有効
である。
As described above, the tape remaining amount display device according to the present invention includes:
The remaining amount of tape can be displayed accurately digitally.
This is very effective when checking the remaining capacity of a partially used tape.

又、本発明に係るテープ残量表示装置を使用し、プリセ
ット装置及び自動停止装置を並用すれば、所望の位置で
テープの走行を停止することが出来、頭出し等の様々な
用途に使用可能である。
Furthermore, by using the tape remaining amount display device according to the present invention and also using a preset device and an automatic stop device, it is possible to stop the running of the tape at a desired position, and it can be used for various purposes such as cueing. It is.

特に本発明に係るテープ残量表示装置は、早送り戻き戻
し時においても計数が行なえるという従来にない機能を
発揮出来る優れたものである。
In particular, the tape remaining amount display device according to the present invention is excellent in that it can perform counting even during fast forwarding and reversing, which is an unprecedented function.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るテープ残量表示装置の一実施例を
示すブロック図、第2図はその各部分の波形を示す特性
図、第3図はパルス発生回路の一例を示す回路図、第4
図はゲート信号発生回路の一例を示す回路図、第5図は
制御回路の一例を示す回路図、第6図は計数回路の入力
段の一例を示す回路図、第7図は切換回路の一例を示す
回路図、第8図は表示回路の一例を示す回路図、第9図
は残り巻き数Nと残り時間Tとの関係を示す特性図、及
び第10図は残り巻数を表示する為のブロック図である
。 主な図番の説明、1・・・・・・パルス発生回路、2・
・・・・・ゲート回路、3・・・・・・発振回路、4・
・・・・・計数回路、5・・・・・・制御回路、6・・
・・・・切換信号発生回路、7・・・・・・表示回路。
FIG. 1 is a block diagram showing an embodiment of the tape remaining amount display device according to the present invention, FIG. 2 is a characteristic diagram showing waveforms of each part thereof, and FIG. 3 is a circuit diagram showing an example of a pulse generation circuit. Fourth
The figure is a circuit diagram showing an example of a gate signal generation circuit, Fig. 5 is a circuit diagram showing an example of a control circuit, Fig. 6 is a circuit diagram showing an example of an input stage of a counting circuit, and Fig. 7 is an example of a switching circuit. 8 is a circuit diagram showing an example of a display circuit, FIG. 9 is a characteristic diagram showing the relationship between the number of remaining turns N and the remaining time T, and FIG. 10 is a circuit diagram showing an example of a display circuit. It is a block diagram. Explanation of main drawing numbers, 1...Pulse generation circuit, 2.
...Gate circuit, 3...Oscillation circuit, 4.
... Counting circuit, 5 ... Control circuit, 6 ...
...Switching signal generation circuit, 7...Display circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 テープが巻回されたテープリールの回転周期に応じ
た間隔のパルスを発生するパヌス発生回路と、該パルス
発生回路の出力信号を成形してゲート信号を発生する為
のゲート回路と、一定周波数の信号を発生する発振器と
、制御信号を発生する制御回路と、前記制御信号が第1
状態の時、前記ゲート回路の出力信号と発振器の出力信
号とにより初期値設定計数を行い、前記制御信号が第2
状態の時、前記パルス発生回路の出力信号を用いて加減
計数を行う計数回路と、該計数回路を加算状態もしくは
減算状態に切換える切換回路と、前記計数回路の出力信
号により駆動される表示回路とから成ることを特徴とす
るテープ残量表示装置。
1. A panus generation circuit that generates pulses at intervals corresponding to the rotation period of the tape reel around which the tape is wound, a gate circuit that generates a gate signal by shaping the output signal of the pulse generation circuit, and a constant frequency pulse generation circuit. an oscillator that generates a signal; a control circuit that generates a control signal; and a control circuit that generates a control signal;
state, initial value setting counting is performed using the output signal of the gate circuit and the output signal of the oscillator, and the control signal is
a counting circuit that performs addition/subtraction counting using the output signal of the pulse generating circuit when in the state, a switching circuit that switches the counting circuit to an addition state or a subtraction state, and a display circuit that is driven by the output signal of the counting circuit. A tape remaining amount display device comprising:
JP51078692A 1976-06-30 1976-06-30 Tape remaining amount display device Expired JPS5827592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51078692A JPS5827592B2 (en) 1976-06-30 1976-06-30 Tape remaining amount display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51078692A JPS5827592B2 (en) 1976-06-30 1976-06-30 Tape remaining amount display device

Publications (2)

Publication Number Publication Date
JPS533809A JPS533809A (en) 1978-01-13
JPS5827592B2 true JPS5827592B2 (en) 1983-06-10

Family

ID=13668907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51078692A Expired JPS5827592B2 (en) 1976-06-30 1976-06-30 Tape remaining amount display device

Country Status (1)

Country Link
JP (1) JPS5827592B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819777A (en) * 1981-07-29 1983-02-04 Fujitsu Ten Ltd Display device for residual length of tape
JPS58137176A (en) * 1982-02-05 1983-08-15 Nippon Precision Saakitsutsu Kk Measuring device of tape remainder
JPS58143481A (en) * 1982-02-19 1983-08-26 Nippon Precision Saakitsutsu Kk Measuring device for tape running time
JPS58150811A (en) * 1982-03-03 1983-09-07 Nippon Precision Saakitsutsu Kk Tape measuring device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5095907U (en) * 1973-12-28 1975-08-11
JPS50156024U (en) * 1974-06-11 1975-12-24

Also Published As

Publication number Publication date
JPS533809A (en) 1978-01-13

Similar Documents

Publication Publication Date Title
US4217615A (en) Tape measurement and position system
JPS5827592B2 (en) Tape remaining amount display device
US4727446A (en) Method of determining the elapsed and/or still available playing time of a magnetic tape
JPH0786538B2 (en) Stopwatch device
US4000465A (en) Digital tachometer
US4308607A (en) Electronic timepiece
US4277674A (en) Tape running direction indicator
JPS5813991B2 (en) Tape counter devices such as tape recorders
US4419019A (en) Analog display type electronic timepiece
JPH0363155B2 (en)
US4292509A (en) Indicator for tape running direction and tape remnant amount
US3879755A (en) Tape feed control apparatus
US3681575A (en) Tape position marking and sensing device
JPS5810236Y2 (en) Tape recorder tape running time display device
JPS6128302Y2 (en)
JPS6032833B2 (en) Parent-child clock
JPS6037714Y2 (en) Tape running direction display device
JPS5827429Y2 (en) Control signal generation circuit
JPS596555Y2 (en) tape counter device
JPS587518Y2 (en) electronic tape counter
JPS589503B2 (en) tape counter
JPS5813515Y2 (en) Remaining amount display device for magnetic tape in magnetic recording/reproducing device
JPH0132221Y2 (en)
JPS6149749B2 (en)
JPS5837630B2 (en) Tape recorder counter device