JPS58253B2 - デンソウシンゴウノイジヨウケンシユツソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、周波数変調による波形伝送を用いて遠隔地点
の電気量を再現し、この信号により電力系統を保護する
装置において、伝送上の信号の異常を検出し、処理する
装置に関するものである。

第１図は従来の装置あるいは本発明の装置が適用される
保護継電装置の例を示す。

即ちＡ、Ｂ両電気所間の送電線ＴＬを保護するにあたり
、変流器ＣＴの２次電流がリレ一部へ導入され、レベル
変換された後、送信部で電圧周波数変換器により周波数
変調されて相手電気所へ送信される。

一方相手電気所から同様に周波数変調された信号が送ら
れて来るので、これを受信部で受け、これを復調した信
号と自端の信号とによりリレ一部が応動する。

この様な保護継電装置においては、伝送信号の異常によ
る不正動作を避けるため、的確な異常検出が必要である
。

このため従来、周波数範囲監視方式が用いられていた。

即ち、周波数変調伝送方式においては搬送周波数Ｆ０を
±ΔＦの範囲に変移して伝送するので、受信波はＦ。

−ΔＦ〜Ｆ０＋ΔＦの範囲内にある。

そこで受信波の周波数を監視し、その範囲を外れた場合
異常とする。

しかしこの方式は検出性能が低い。

雑音により周波数が変化しても上記範囲内に収まってい
れば異常は検出されないが、復調波は十分に異常である
場合が多い。

その顕著な例を第２図に示す。

同図ａは送信波、ｂは受信波であり、伝送遅延時間を省
略して示す。

この例ではＦ０＝１８００Ｈｚ、ΔＦ ＝ ６００ Ｈ
ｚであり、正常な周波数範囲は１２００〜２４００ Ｈ
ｚである。

ａは送信波のある一部分が１２００Ｈｚ、これに対応す
るｂの受信波では雑音により零点付近が乱されて２４０
０ Ｈｚに変化している。

この場合周波数範囲の監視では異常を検出することはで
きないが、信号は下限から上限へ変化しており十分に異
常である。

これ程極端な例でなくても、正常な周波数範囲内の変化
で無視できないケースは種々ありうる。

第３図はその例である。即ち１８００Ｈｚの信号が、雑
音により零点が推移して１５００Ｈｚになり、次の波が
２２５０ Ｈｚとなる例を表わしている。

この場合も異常は検出されないが、影響は第２図と類似
である。

本発明の第１の目的は伝送信号の異常を的確に行えるよ
うにした伝送信号の異常検出装置を得ることにある。

本発明の第２の目的は伝送信号の異常時に伝送信号異常
検出装置の出力により継電器装置の応動を制御するよう
にした保護継電装置を得ることにある。

以下第１発明から第５発明について説明するが、理解を
容易にするため第３発明から説明する。

第４図は第３発明の一実施例を示す図である。

同図においてＳＤは送信部、ＲＣは受信部、ＲＹはリレ
一部であり、これらは第１図と同様であり、本発明の説
明に必要な部分を示しである。

即ち送信部ＳＤにおいては、入力信号Ｉは送信フィルタ
ＳＦにより適当な電圧レベルに変換されかつ帯域制限さ
れた後電圧周波数変換器ＶＦを経由して相手端へ送信さ
れる。

相手端では受信部ＲＣで受けた搬送波ＲＷが整形回路Ｓ
１により整形され、その出力ＲＴが周波数電圧変換器Ｆ
Ｖにより復調され、リレ一部ＲＹに印加される。

なお通常必要な程度の受信フィルタの機能は整形回路Ｓ
１に含まれるものとする。

ＤＥＴは本発明の中心となる異常検出部である。

分周回路Ｓ２により信号ＲＴが１／２に分周されて、出
力Ｑおよび回を生ずる。

ＭＶはマルチバイブレータで、クロック信号ＣＫを発生
している。

Ａ１およびＡ２は論理積回路、ＣＴＲはアップダウンカ
ウンタで、論理積回路Ａ１の出力Ｃ１を受けるとアップ
カウント即ち加算方向に計数し、論理積回路Ａ２の出力
Ｃ２を受けるとダウンカウント即ち減算方向に計数する
。

これらの回路は集積回路等周知の方法で実現できるので
詳細は省略する。

ＴＧはタイミング発生回路で、出力Ｃ１の第１今回のパ
ルスを取出し、Ｃ３信号として出力する。

信号Ｃ３はアップダウンカウンタＣＴＲに印加され、ア
ップダウンカウンタＣＴＲを後述の様に初期セットする
。

また信号Ｃ３は論理判定回路ＬＧに印加される。

論理判定回路ＬＧは信号Ｃ３の直前のアップダウンカウ
ンタＣＴＲの出力を判定し、出力ＬＰを発生する。

出力ＬＰはリレ一部ＲＹに印加され、リレ一部ＲＹの応
動を制御する。

論理判定回路ＬＧの一例を第５図に示す。

この論理判定回路ＬＧは論理積回路Ａ３およびＡ４、論
理和回路ＯＲ１、否定回路Ｎ１、ＪＫフリップ・フロッ
プ回路ＦＦ等よりなっている。

第４図のアップダウンカウンタＣＴＲを説明の容易な様
に例えば４ビツトの２進計数回路とし、そのうちの例え
ば上位２ビツトの出力Ｂ４およびＢ３と、それらの反転
値Ｂ４およびＢ３がそれぞれ論理積回路Ａ３およびＡ４
に印加される。

論理積回路Ａ３およびＡ４の出力は論理和回路ＯＲ１を
経てＪＫフリップフロップ回路ＦＦのに端子に印加され
、また否定回路Ｎ１で反転された信号がＪ端子に印加さ
れる。

ＪＫフリップフロップ回路ＦＦのクロック入力端子ＣＰ
には信号Ｃ３が印加される。

周知のようにＪＫフリップフロップ回路ＦＦはＣＰ大入
力直前のＪ入力およびに入力によって出力が定まる。

これらの動作については動作説明のところで詳述する。

次に本発明の動作説明を行う。

表１および第６図の波形図は第４図および第５図の作用
を説明するためのものである。

搬送波ＲＷ〜クロック信号ＣＫは上述の通りである。

出力Ｃ１は出力Ｑとクロック信号ＣＫとの論理積、出力
Ｃ２は出力点とクロック信号ＣＫとの論理積で発生する
。

従って、アップダウンカウンタＣＴＲは出力Ｑの時間中
アップカウントし、出力点の時間中ダウンカウントする
。

アップダウンカウンタＣＴＲを上述の様に４ビツトの２
進計数器とすると、その計数結果の出力は表１のように
０，１，２．・・・、１５の１６通りの状態がある。

信号Ｃ３によってアップダウンカウンタＣＴＲを。

例えば、そのうちの１つの状態に初期セットすると、出
力Ｃ１の第２発註のパルスで２つの状態となり以下順次
アップカウントする。

次に出力Ｃ２によってダウンカウントし、出力Ｃ２の終
り、つまり信号Ｃ３パルスの直前のアップダウンカウン
タＣＴＲ出力は、出力Ｃ１のパルス数と出力Ｃ２のパル
ス数との差、即ち出力Ｑとそれに続く出力Ｑの幅の差を
表わす。

この様子を第６図に示すＮｏ。１〜Ｎｏ、４の４区間の
搬送波ＲＷについて説明する。

Ｎｏ、１区間では出力Ｃ１およびＣ２が共に６発で、信
号Ｃ３直前ではアップダウンカウンタＣＴＲのカウント
値は丁度０になっており、表１よりＢ３＝Ｂ４＝０であ
る。

従って第５図の論理積回路Ａ４の出力は１となるために
入力は１、Ｊ入力はＯとなる。

このようなステアリング入力Ｊ、に状態のときに信号Ｃ
３が到来するとＪＫフリップフロップ回路ＦＦはリセッ
トされて出力ＬＰは０となる。

あるいはもともと０であればその状態を続ける（周知の
ＪＫフリップフロップはこの様な機能をもっている）。

Ｎｏ、２区間は出力Ｃ１が９発、出力Ｃ２が５発の場合
で、信号Ｃ３直前のアップダウンカウンタＣＴＲは、計
数結果が４即ちＢ１＝Ｂ２＝Ｂ４＝０゜Ｂ３＝１となっ
ている。

従って第５図の論理積回路Ａ３およびＡ４の出力は共に
０、故にＫは０゜Ｊは１となっている。

そこで信号Ｃ３が到来するとＪＫフリップフロップ回路
ＦＦがセットされ、ＬＰ＝１となる。

これにより論理判定回路ＬＧはリレ一部ＲＹの応動を制
御する。

Ｎｏ、３区間は出力Ｃ１が５発、出力Ｃ２が１０発の場
合で、信号Ｃ３直前にはアップダウンカウンタＣＴＲの
計数結果は−５となり、＋１１の場合と同じくＢ１＝Ｂ
２＝Ｂ４＝１ 、Ｂ３＝０となっている。

この場合もＪ＝１．に＝０であるから、信号Ｃ３が到来
してもＪＫフリップフロップＦＦはセットされた状態を
継続し、信号ＬＰ＝１を出力する。

従って論理判定回路ＬＧは継続してリレ一部ＲＹの応動
を制御する。

Ｎｏ、４区間のケースは出力Ｃ１が５発、出力Ｃ２が６
発で、信号Ｃ３直前にはアップダウンカウンタＣＴＲの
計数内容は−１、即ち、Ｂ１＝Ｂ２＝Ｂ３＝Ｂ４−１で
あり、Ｊ＝０．に＝１である。

この時信号Ｃ３が到来するとＪＫフリップフロップ回路
ＦＦはリセットされ出力信号はＬＰ＝０となる。

この結果論理判定回路ＬＧはリレ一部ＲＹに対する制御
を停止する。

以上の様に、この例では出力Ｃ１が４発以上多いか、出
力Ｃ２が５発以上多い場合には出力ＬＰを生ずる。

つまり異常検出部ＤＥＴは受信波の周期を隣合うもの同
士比較して所定値以上の差があれは異常と検出し、出力
ＬＰを生じてリレ一部ＲＹの応動を制御する。

この関係を判定式で表現すると、Ｔ２−Ｔ１．＜ＴＣと
なり、出力Ｌｐはこの判定式が成立しないとき生ずる。

出力信号ＬＰを生じたときリレ一部ＲＹでどの様に処理
されるかは種々ある。

例えば出力ＬＰの生じている間リレ一部ＲＹの出力を停
止する手段、論理判定回路ＬＧとリレ一部ＲＹとの間に
オフディレータイマを挿入し出力ＬＰの時間を延長して
同様の処理をする手段、あるいはこの期間リレ一部ＲＹ
の感度を鈍くするとか判定時間を延長するとか周知の種
々の手段がある。

なお、この実施例では出力Ｃ１が４〜１１発多いときあ
るいは出力Ｃ２が５〜１２発多いとき有効でこれを超す
と検出不能となる。

例えば出力Ｃ１が１５発、出力Ｃ２が３発の場合、計数
結果は１２つまりＢ１＝Ｂ２＝０．Ｂ３＝Ｂ４＝１とな
って正常と判定する。

しかしこれは実用上十分なビット数を用いることによっ
て解決し、この事は本発明を特に制限するものではない
。

例えば８ビツトを使用すれば２５５まで計数でき、通常
の用途では十分である。

所でこの様な異常検出装置は保護継電装置にとって極め
て有効である。

即ち信号の正常時に誤って検出することがなく、しかも
異常時には高速度かつ高感度に検出できるからである。

先づ信号が正常な場合には、送信フィルタＳＦにより周
波数電圧変換器ＶＦ大入力急峻な波形が緩和されている
ので、送信波の周波数は急激には変化しない。

例えば入力電流の周波数が６０ Ｈｚ、搬送周波数Ｆ０
＝１８００Ｈｚ、変移幅ΔＦ＝６００Ｈｚの場合、定常
状態で、周波数それ自身は１２００Ｈｚ〜２４００Ｈｚ
の範囲、周期では０．８３ｍ５〜０，４２ｍ５の範囲を
変化するが、隣合う波の周期の差は最大的０．０６ｍ５
となる。

事故電流の立上りおよび波形歪を考慮しても、妥当な送
信フィルタＳＦにより、これと同程度以下に抑えること
ができる。

実用上は若干の余裕が必要とは云え、略々上記の正常値
を超す差が現われれば異常とみなすことができ、従来の
方式に比し極めて高感度に検出することができる。

また既に説明した様に遅くとも異常の生じた周期の次の
周期では検出可能であり十分高速度である。

以上は第３発明について述べたが、以下述べる他の発明
の実施例についても同様に実施可能である。

第４図では分周回路Ｓ２を設け、搬送波の１周期毎にア
ップカウントとダウンカウントとを切替える様にしたが
、半周期を用いて復調する場合には第７図に示す第２発
明のように、第４図の分周回路Ｓ２を廃止する代りに新
たに否定回路Ｎを挿入し、正の半周期と負の半周期とを
比較することができ、この場合には更に高速度となる。

この場合はＲＴ＝１の期間をアップカウントし、ＲＴ＝
０の期間をダウンカウントとすれば所期の動作が得られ
る。

あるいは分周回路Ｓ２の機能を若干変更し、一般に隣合
うｎ ／ ２周期（ｎは整数）の幅を比較することがで
きる。

この方法は入力電流の周波数に比し搬送周波数が十分高
く、１周期和度の擾乱に鈍感な場合に有効であり、不必
要な検出を避けることができる。

第８図はｎ＝５の場合の波形である。

第６図では説明の便宜上、出力ＱあるいはＱとクロック
信号ＣＫとの関係が常に境界に抵触しない様に画いた。

もしこのことが問題となるとしても、それは結局分解能
の問題であり、クロックパルスの周波数を必要なだけ高
くすればよい。

別の手段として例えば第９図も考えられる。

即ち第４図のマルチバイブレータＭＶ、論理積回路Ａ１
およびＡ２の代りに、マルチバイブレータＭＶ１および
ＭＶ２を設ける。

マルチバイブレータＭＶ１は出力Ｑに同期して出力Ｃ１
を、マルチバイブレータＭＶ２は出力Ｑに同期して出力
Ｃ２を発生させる。

出力Ｑ、Ｑ、Ｃ１およびＣ２は第４図の機能と同様であ
る。

第４図では出力Ｃ１が４発以上多い場合、出力Ｃ２が５
発以上多い場合と１発の差があったが、これは結局分解
能の問題であり、クロックパルスの周波数を妥当な値と
し、判定限界値を大きくすれば１発の差は無視できる。

しかし必要ならば第５図を若干変形してこの差を解消す
ることも可能である。

その例を第１０図に示す。即ち、第５図の論理積回路Ａ
３の入力に、論理積否定回路ＮＡ１の出力を追加する。

論理積否定回路ＮＡ１の入力は出力Ｂ１およびＢ２であ
り、表２にその動作を示す様に、計数結果が−１〜−３
で論理積回路Ａ３が１，０〜＋３で論理積回路Ａ４が１
となり、所期の目的を達する。

この様に比較的簡単な論理回路の構成により、任意の限
界値が得られるが、これらの変形は容易であり、詳細は
省略する。

第４図の構成では搬送波の２周期を１組とし、２周期毎
に１回の判定としたが、アップダウンカウンタＣＴＲを
２組置き交互に判定してもよい。

即ち１組は第４図と同様に出力Ｑでアップカウント、出
力Ｑでダウンカウントし、他の１組は出力Ｑでアップカ
ウント、出力Ｑでダウンカウントする。

この様にすれば各周期において前の周期との比較判定が
可能となり、検出速度は向上する。

第１１図はその構成例を示す。

即ち第４図の異常検山部ＤＥＴに対してアップダウンカ
ウンタＣＴＲ２。

タイミング発生回路ＴＧ２．論理判定回路ＬＧ２および
論理和回路ＯＲ２を追加したものである。

同図でアップダウンカウンタＣＴＲ２、タイミング発生
回路ＴＧ２および論理判定回路ＬＧ２は第４図のアップ
ダウンカウンタＣＴＲ，タイミング発生回路ＴＧおよび
論理判定回路ＬＧと同様であり単に入力出力Ｃ１とＣ２
とが入替っているのみである。

従って上述の様に動作する。ＯＲ２は論理和回路で論理
判定回路ＬＧの出力と論理判定回路ＬＧ２の出力との論
理和で出力ＬＰを生じる。

第４図の構成に若干追加し、周波数範囲の検定を併用し
てもよい。

第１２図は第４発明の回路構成図、第１３図はその動作
波形を示す。

第１２図のタイミング作成回路ＴＧＡは第４図に示すタ
イミング発生回路ＴＧにＣ２入力およびＣ４出力が追加
され、出力Ｃ４が論理判定回路ＬＧＡに印加されること
を示す。

出力Ｃ４は第１３図で示す様に出力Ｃ２の第１元口のパ
ルスである。

論理判定回路ＬＧＡは第４図に示す論理判定回路ＬＧと
類似の論理判定回路であるが、論理判定回路ＬＧに比し
若干機能が追加される。

即ち第４図では信号Ｃ３により、その直前の計数値つま
り出力Ｃ１のパルス数と出力Ｃ２のパルス数との差が判
定されたが、第１２図ではこれに加えて、信号Ｃ４によ
り、信号Ｃ４の直前のアップダウンカウンタＣＴＲの出
力即ちＣ１のパルス数が判定される。

詳細は図示しないが、第４図に示した第３発明の実施例
と類似の論理回路により、上下限の検査が可能であり、
従って周波数範囲の監視を併用することができる。

これの特性を図示すると第１４図となる。即ち信号Ｃ４
の直前のアップダウンカウンタＣＴＲ出力即ち第１の周
期Ｔ１を横軸に、信号Ｃ３直前のアップダウンカウンタ
ＣＴＲ出力つまり第１の周期Ｔ１と第２の周期Ｔ２との
差Ｔ１−Ｔ２を縦軸にとり許容範囲を示したものであり
、この範囲外で第１２図の論理判定回路ＬＧは出力ＬＰ
を生ずる。

第１４図を周期Ｔ１とＴ２との関係に変換して示すと第
１５図の様になる。

更に第１１図に対して、第１２図の趣旨を適用すると、
周期Ｔ２に対しても上下限の条件が加わるので第１６図
に示す特性が得られ、監視を一層厳重にする効果がある
。

第１２図の方式を更に延長し、信号Ｃ３によって判定さ
れる差の検出限界値を、信号Ｃ４で計数された出力Ｃ１
の個数により自動的に変更してもよい（第５発明）。

正常時において、隣合う周期の差は周期に比例的に現れ
るので、これに略々合致した検出限界を設けることによ
り、検出感度を向上することができる。

その構成例を第１７図に、その特性例を第１８図および
第１９図に示す。

第１７図でＲＧはレジスタ、ＬＧＢは論理判定回路で、
その他は第１２図と同様である。

レジスタＲＧは信号Ｃ４によって、その時点のアップダ
ウンカウンタＣＴＲの出力即ち上述と同様の周期Ｔ１を
記憶する。

論理判定回路ＬＧＢは信号０３時点にアップダウンカウ
ンタＣＴＲ出力即ちＴ２−Ｔ１を判定するのは論理判定
回路ＬＧと類似であるが、レジスタＲＧの記憶内容によ
って許容値を変える。

その様子を第１８図に示す。

第１８図を周期Ｔ１対周期Ｔ２の関係に変換すると第１
９図となる。

第１８図の実現は周知の論理回路で容易であり省略する
。

第１８図は必要に応じて精粗を選ぶことができ、段階の
少いものから連続的変化に近いもの等任意である。

また各段階での許容差の与え方も任意にとりうる。

このことは第１７図は一般に周期Ｔ１の関数Ｆ１（Ｔ１
）およびＦ２（Ｔ１）に対してＦｌ（Ｔ１）＜Ｔ２＜Ｆ
２（Ｔ１）を許容範囲とし、これから外れると出力ＬＰ
を生ずる特性を提供する。

以上の説明では全てディジタル判定に依存したが、同様
の手法はアナログ回路でも実現できる。

第２０図はその構成を示す図、第２１図は第２０図の動
作を説明する波形図である。

第２０図において、ＳＤは搬送波ＲＷを入力し、出力が
両極性に振れるようにこの入力信号ＲＷを分周する分周
回路、ＩＴＧは積分器、ＯＳはワンショットマルチ、Ｃ
ＭＰは比較器である。

分周回路ＳＤの出力信号である整形波形ＱＡは第４図の
出力Ｑに準じる搬送波の整形波形であり、第２１図に示
す様に両極性に振れる（零軸を境にして正方向および負
方向へ振れる）。

ＤＳおよびＩＳはワンショットマルチＯ８で作成された
判定パルスおよび初期セットパルスで整形波形ＱＡの立
上り時に第２１図に示す様に生じる。

積分器ＩＴＧは整形波形ＱＡを積分しその出力ＳＱＡは
第２１図に示す様に判定パルスＤＳの直前で整形波形Ｑ
Ａの正の幅と負の幅との差に応じた値となる。

判定パルスＤＳの期間この値が保持されると共に、この
値が所定値以内か否かが判定され、範囲外であれば出力
ＬＰが発生する。

出力ＬＰについては第４図に示した第３発明の実施例と
同様である。

初期セットパルスＩＳ期間に積分器が初期セットされる
。

即ち第２１図の出力ＳＱＡは破線で示す様に、丁度整形
波形ＱＡの立上り点から積分を開始した場合と等価な初
期値が出力ＳＱＡに与えられる。

以下これらの動作が繰返され第４図に示した第３発明の
実施例と同様に作用する。

これ迄の例は隣合う同一個数の周期を比較したが、これ
に限定されるものではない。

第２２図はその構成例、第２３図はその作用を示す図で
ある。

第２３図を参照しながら第２２図を説明する。

出力Ｑおよび点は第４図に示した第３発明の実施例と同
様で、受信波を整形したものである。

Ｓ３は分周回路で出力Ｑを１／２に分周し、出力りおよ
びその反転値りを生ずる。

マルチバイブレータＭＶは第４図に示した第３発明の実
施例と同様でありクロック信号ＣＫを発生する。

クロック信号ＣＫは分周回路Ｓ４に印加され、クロック
信号ＣＫの１／２分周パルスＣＫ１を発生する。

Ａ５．Ａ６およびＡ７は論理積回路であり、論理積回路
Ａ５は出力Ｑと分周パルスＣＫ１との論理積により信号
Ｃ１１を生じ、論理積回路Ａ６は出力Ｑ、クロック信号
ＣＫおよび出力りにより信号Ｃ１２を、論理積回路Ａ７
は出力り、クロック信号ＣＫおよびＱにより信号Ｃ２２
を生ずる。

ＣＴＲ１およびＣＴＲ２はそれぞれ第４図に示した第３
発明の実施例と同様のアップダウンカウンタで、信号Ｃ
１１により双方共アップカウント、信号Ｃ１２およびＣ
２２によりそれぞれダウンカウントする。

ＴＧｌおよびＴＧ２はタイミング作成回路で、それぞれ
信号Ｃ２２およびＣ１２の第１全回のパルスを選択して
信号Ｃ１３およびＣ２３として出力する。

ＬＧｌおよびＬＧ２は論理判定回路で、それぞれ信号Ｃ
１３およびＣ２３直前のアップダウンカウンタＣＴＲ１
、ＣＴＲ２の出力を判別し、第４図に示した第３発明の
実施例と同様の出力を生ずる。

これらの出力は論理和回路ＯＲ２を経由して出力ＬＰと
なる。

信号Ｃ１３およびＣ２３はそれぞれアップダウンカウン
タＣＴＲ１およびＣＴＲ２を０の状態に初期セットし次
の計数に備える。

第２３図に示す扁１の部分は周期Ｔ１．Ｔ２およびＴ３
から成るが、上記の動作はＴ１−（２・Ｔ２）＋Ｔ３を
検出することを意味する。

何故なら周期Ｔ１およびＴ３で信号Ｃ１１をアップカウ
ント、周期Ｔ２で信号Ｃ１２をダウンカウントするが、
信号Ｃ１２はクロック周波数が信号Ｃ１１に比し２倍だ
からである。

第４図で示した第３発明で説明した例では、この値は信
号正常時において最大約０．０２ｍ５であり、これを超
せば異常とみてもよい。

一方異常時の値は第４図で示した第３発明の１〜２倍で
あり、従って第４図で示した第３発明より高感度にする
ことができる。

所で Ｔ１−２・Ｔ２＋Ｔ３＝（Ｔ１−Ｔ２）−（Ｔ２
−Ｔ３）（１）＝（Ｔ１＋Ｔ２＋Ｔ３）−３Ｔ２
（２）＝３（（Ｔ１＋Ｔ２＋Ｔ３）／３−Ｔ２） （
３）であり種々の意味を持つ。

（１）式は隣合う周期の差の差つまり第２階差であり、
（２）式あるいは（３）式は接近した２組の複数個数の
周期の平均値を比較するものである。

なお、Ｎｏ、２以降の部分についてもＮｏ。

１の部分に準する。

更にこれを一般化すると次の様になる。

即ち接近した第１の期間と第２の期間とに注目し、第１
の期間がｍ／２周期、第２の期間はｌ／２周期（ｍ。

ｌは整数）より成り、第１の期間の平均周期と第２の平
均周期とを比較して、その差が所定値以上であることを
以て異常と判定する。

こゝで「接近」の意味は隣接する場合、一方が他方に含
まれる場合、一部を共有して接する場合等々がある。

これらの変形においても効果は既に述べたものと類似で
あり、また実現についてもこれ迄の説明から類推可能で
ある。

なお以上説明の第１発明ないし第５発明では第１図に示
す送電線保護継電装置を例として説明したが、これに限
定されるものではない。

複数の電気所の電流、電圧、有効電力あるいは無効電力
等の一部あるいは全部を一電気所へ伝送して総合判定す
るいわゆる総合後備保護継電装置、あるいは同様の手法
を用いる脱調保護継電装置等においても、また伝送手段
として周波数変調方式を用いる放送関係の分野において
も、全て適用できる。

以上の様に第１発明ないし第５発明は周波数変調におけ
る伝送情報を十分に活用して異常を検出し処理をするの
で、正常時の誤検出および異常時の見逃しの少い検出が
可能であり、不正動作のない伝送信号の異常検出装置及
びこれを使用する保護継電装置を構成することができる
。

【図面の簡単な説明】

第１図は搬送保護継電装置の概念図、第２図および第３
図は従来の方式の欠点を説明する波形図、第４図ないし
第２３図は第１発明の詳細な説明する図、第４図は第３
発明の一実施例を示す回路構成図、第５図は第４図の論
理判定回路ＬＧの一構成例を示す図、第６図は第４図お
よび第５図の作用を説明する波形図、第７図は第２発明
に適用される異常検出部ＤＥＴの実施例を示す回路構成
図、第８図は第４図の分周回路Ｓ２の機能を若干変更し
た場合の入出力の関係を示す波形図、第９図はパルスＣ
１，Ｃ２を生成する論理回路を変形して示す異常検出部
ＤＥＴの回路構成図、第１０図は第５図に示す論理判定
回路ＬＧの第２の例を示す構成図、第１１図は第３発明
に適用される異常検出部ＤＥＴの第２の実施例を示す回
路構成図、第１２図は第４発明に適用される異常検出部
ＤＥＴの実施例を示す回路構成図、第１３図はその作用
を説明するための図、第１４図ないし第１６図は第４発
明の特性図、第１７図は第５発明に適用される異常検出
部の回路構成図、第１８図および第１９図は第５発明の
特性図、第２０図はアナログ判定を行う異常検出部の回
路構成図、第２１図はその作用波形図、第２２図は第１
発明ないし第５発明に共通な「接近」する２つの周期の
比較を行うための異常検出部の回路構成図、第２３図は
その作用波形図である。 ＳＤ：送信部、ＲＣ：受信部、ＲＹ：リレ一部、ＤＥＴ
：異常検出部。

Claims (1)

1. 【特許請求の範囲】 １ 周波数変調された伝送信号を受信し、この受信した
   信号の任意の第１の期間の平均周期Ｔ１によって周期の
   許容範囲を定める手段と、上記第１の期間に隣接または
   接近する第２の期間の平均周期Ｔ２が上記許容範囲の範
   囲内にあるか否かを判定する手段とを有し、上記平均周
   期Ｔ２が上記許容範囲の範囲外のとき異常と判定するこ
   とを特徴とする伝送信号の異常検出装置。 ２ 周波数変調された伝送信号を受信し、この受信した
   信号の任意のｎ／２周期を第１の期間とし、この第１の
   期間の平均周期Ｔ１によって周期の許容範囲を定める手
   段と、上記第１の期間に隣接または接近するｎ／２周期
   を第２の期間とし、この第２の期間の平均周期Ｔ２が上
   記許容範囲の範囲内にあるか否かを判定する手段とを有
   し、上記平均周期Ｔ２が上記許容範囲の範囲外のとき異
   常と判定することを特徴とする伝送信号の異常検出装置
   。 ３ 周波数変調された伝送信号を受信し、この受信した
   信号の任意の第１の期間の平均周期Ｔ１と、この第１の
   期間に隣接または接近する第２の期間の平均周期Ｔ２と
   の差を測定する手段と、この差が一定値以内か否かを判
   定する手段を備え上記差が一定値以上のとき異常と判定
   することを特徴とする伝送信号の異常検出装置。 ４ 周波数変調された伝送信号を受信し、この受信した
   信号の任意の第１の期間の平均周期Ｔ１によって周期の
   許容範囲を定める手段と、上記第１の期間に隣接または
   接近する第２の期間の平均周期Ｔ２が上記許容範囲内に
   あるか否かを判定する手段とを有し、上記平均周期Ｔ２
   が上記許容範囲の範囲外のとき異常と判定するものにお
   いて、前記周期の許容範囲は第１の期間の平均周期Ｔ１
   が上下限値内のとき一定値とし、平均周期Ｔ１が上下限
   値外のとき許容範囲を存在させないことを特徴とする伝
   送信号の異常検出装置。 ５ 周波数変調された伝送信号を受信し、この受信した
   信号の任意の第１の期間の平均周期Ｔ１によって周期の
   許容範囲を定める手段と、上記第１の期間に隣接または
   接近する第２の期間の平均周期Ｔ２が上記許容範囲の範
   囲内にあるか否かを判定する手段とを有し、上記平均周
   期Ｔ２が上記許容範囲の範囲外のとき異常と判定するも
   のにおいて、周期の許容範囲は第１の期間の平均周期Ｔ
   １が上下限値内のときＴ１に比例的に変る値とし、上下
   限値外のとき許容範囲を存在させないことを特徴とする
   伝送信号の異常検出装置。