JPS5825247B2 - liquid crystal display element - Google Patents

liquid crystal display element

Info

Publication number
JPS5825247B2
JPS5825247B2 JP53143456A JP14345678A JPS5825247B2 JP S5825247 B2 JPS5825247 B2 JP S5825247B2 JP 53143456 A JP53143456 A JP 53143456A JP 14345678 A JP14345678 A JP 14345678A JP S5825247 B2 JPS5825247 B2 JP S5825247B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
lower plate
crystal display
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53143456A
Other languages
Japanese (ja)
Other versions
JPS5570818A (en
Inventor
幸宏 佐藤
弘 桜田
裕成 田中
清重 衣川
正 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53143456A priority Critical patent/JPS5825247B2/en
Publication of JPS5570818A publication Critical patent/JPS5570818A/en
Publication of JPS5825247B2 publication Critical patent/JPS5825247B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は液晶表示素子、特に基板の対向内面に被着形成
された電極自身の抵抗値を実質的に低減させた液晶表示
素子に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a liquid crystal display element, and particularly to a liquid crystal display element in which the resistance value of electrodes themselves formed on opposing inner surfaces of a substrate is substantially reduced.

一般に液晶表示素子は、対向する電極間に液晶を充填し
、表示すべきパターンに対応して選択した上記対向電極
間に電圧を印加することによって液晶に生ずる光学的変
化を利用して表示を行なう表示素子であり、消費電力、
駆動電圧が極めて小さく、表示パターンの形状も自由に
設計でき、かつ薄形の形状に構成できることから、電卓
用あるいはデジタル腕時計の数字、文字、記号の表示に
広く用いられている。
In general, liquid crystal display elements perform display by filling liquid crystal between opposing electrodes and applying a voltage between the opposing electrodes selected in accordance with the pattern to be displayed, making use of optical changes that occur in the liquid crystal. Display element, power consumption,
Because the driving voltage is extremely low, the shape of the display pattern can be freely designed, and it can be constructed into a thin shape, it is widely used for displaying numbers, characters, and symbols in calculators and digital watches.

第1図は従来の液晶表示素子の一例を示す要部斜視図で
あり、第2図は第1図の要部分解図である。
FIG. 1 is a perspective view of the main parts of an example of a conventional liquid crystal display element, and FIG. 2 is an exploded view of the main parts of FIG.

これらの図において、互いに対向配置された透光性ガラ
スよりなる上板基板1および下板基板2の対向内面には
透明導電膜からなる所定形状パターンの上板電極3およ
び下板電極4がそれぞれ被着形成され、さらにこの上、
下板電極3,40対向面には図示しない配向膜が被着形
成されている。
In these figures, an upper plate electrode 3 and a lower plate electrode 4 of a predetermined shape pattern made of a transparent conductive film are respectively formed on the opposing inner surfaces of an upper plate substrate 1 and a lower plate substrate 2 made of translucent glass and arranged to face each other. Adhesion is formed, and furthermore,
An alignment film (not shown) is formed on the opposing surfaces of the lower plate electrodes 3 and 40.

また、第2図に示すように上板基板1の内面に形成され
た下板電極3の一端は上板基板1の端部に延在され、電
圧を供給するための上板電極端子(以後上板端子と称す
る)5が形成されている。
In addition, as shown in FIG. 2, one end of the lower electrode 3 formed on the inner surface of the upper substrate 1 is extended to the end of the upper substrate 1, and an upper electrode terminal (hereinafter referred to as A terminal (referred to as an upper plate terminal) 5 is formed.

また、下板基板2の内面に形成された下板電極4の一端
は、この下板基板2の端部に延在されて上下接続部6が
形成されている。
Further, one end of the lower electrode 4 formed on the inner surface of the lower substrate 2 extends to the end of the lower substrate 2 to form a vertical connection portion 6.

そして、この上下接続部6と対向する上板基板1の端部
には上記上下接続部6と接続される他方の上下接続部7
が形成され、その一部が上板基板1の端部に延在されて
下板電極端子(以後下板端子と称する)8が形成されて
いる。
At the end of the upper substrate 1 facing this vertical connecting part 6, there is another vertical connecting part 7 connected to the vertical connecting part 6.
is formed, a part of which extends to the end of the upper substrate 1 to form a lower electrode terminal (hereinafter referred to as a lower plate terminal) 8.

そして、上記上下接続部6,7間には、例えば図示しな
い導電ペーストを介在させて下板電極4は下板端子8の
電気的に接続されることになる。
The lower plate electrode 4 is electrically connected to the lower plate terminal 8 by interposing, for example, a conductive paste (not shown) between the upper and lower connecting portions 6 and 7.

また、この上板基板1と下板基板2どの間は約10μm
の所定寸法幅に保持されるとともに、その端部が例えば
フリットガラスで形成されたシール材9によって封着さ
れ、この密閉空間内には例えば旋光性を有するネマチッ
ク形の液晶が封入されて液晶表示素子が構成されている
Also, the distance between the upper substrate 1 and the lower substrate 2 is approximately 10 μm.
The width is maintained at a predetermined width, and its edges are sealed with a sealing material 9 made of frit glass, for example, and a nematic liquid crystal having optical rotation, for example, is sealed in this sealed space to display a liquid crystal display. The element is configured.

このように構成された液晶表示素子は、第2図に示すよ
うに上板電極3、下板電極4のいずれの電極においても
1個の入力端子と組合せて使用する構造を有し、しかも
電極としてネサ膜を使用した場合、電極またはその端子
の長さが比較的長くなったり、駆動周波数が高くなると
、電極またはその端子の有する電気抵抗による電圧降下
の影響が大きくなり、液晶に加わる電圧値が場所や、駆
動周波数により変化して表示状態にむらが生じたり、時
分割駆動による動作マージンを小さくさせていた。
The liquid crystal display element configured in this manner has a structure in which each of the upper plate electrode 3 and the lower plate electrode 4 is used in combination with one input terminal, as shown in FIG. When using a Nesa film as an electrode, as the length of the electrode or its terminal becomes relatively long or the drive frequency increases, the effect of voltage drop due to the electrical resistance of the electrode or its terminal increases, and the voltage value applied to the liquid crystal increases. This changes depending on the location and driving frequency, resulting in uneven display conditions and reducing the operating margin due to time-division driving.

したがって本発明の目的は、上記の欠点を除去し、広い
動作マージンが得られかつ良好な表示品質が得られるよ
うにした液晶表示素子を提供することにある。
Therefore, an object of the present invention is to provide a liquid crystal display element that eliminates the above-mentioned drawbacks, provides a wide operating margin, and provides good display quality.

このような目的を達成するために本発明による液晶表示
素子は、電極の両端から入力電圧を供給するように電極
端子を構成したものである。
In order to achieve this object, the liquid crystal display device according to the present invention has electrode terminals configured so that input voltage is supplied from both ends of the electrodes.

以下図面を用いて本発明による液晶表示素子について詳
細に説明する。
The liquid crystal display element according to the present invention will be explained in detail below using the drawings.

第3図は本発明による液晶表示素子の一例を示す要部分
解図であり、第1図、第2図と同記号は同一要素となる
のでその説明は省略する。
FIG. 3 is an exploded view of essential parts showing an example of a liquid crystal display element according to the present invention, and since the same symbols as in FIGS. 1 and 2 represent the same elements, a description thereof will be omitted.

同図において、下板基板2上に形成された下板電極4の
他端側は、下板基板2の端部に形成された上下接続部1
0に接続され、また、この上下接続部10と対向する上
板基板10対向内面には上下接続部11が形成され、そ
の一部が上板基板1の端部に延在されて下板電極端子(
以後下板端子と称する)12が形成されている。
In the figure, the other end side of the lower plate electrode 4 formed on the lower plate substrate 2 is connected to the upper and lower connecting portion 1 formed at the end of the lower plate substrate 2.
0, and a vertical connection portion 11 is formed on the inner surface facing the upper substrate 10 that faces the upper and lower connection portions 10, a part of which extends to the end of the upper substrate 1 and is connected to the lower electrode. Terminal (
12 (hereinafter referred to as a lower plate terminal) is formed.

そして、上記上下接続部10.11間には図示しない導
電ペーストが介在されて電気的に接続され、下板基板2
上の下板電極4は上板基板1上の下板端子12に電気的
に接続されている。
A conductive paste (not shown) is interposed between the upper and lower connecting portions 10.11 to electrically connect the lower substrate 2.
The upper lower plate electrode 4 is electrically connected to the lower plate terminal 12 on the upper substrate 1.

このように構成された液晶表示素子において、下板電極
4には下板端子8,120両端、つまり2点から同一の
入力電圧が供給され、一方上板電極3には上板端子5か
も上記入力電圧とは別の電圧が供給されてこの上板電極
3と下板電極4間の図示しない液晶の電気光学的変化に
よって所定のパターン表示が行なわれる。
In the liquid crystal display element configured in this way, the same input voltage is supplied to the lower plate electrode 4 from both ends of the lower plate terminals 8 and 120, that is, from two points, and on the other hand, the same input voltage is supplied to the upper plate electrode 3 from the upper plate terminal 5. A voltage different from the input voltage is supplied, and a predetermined pattern is displayed by electro-optical changes in the liquid crystal (not shown) between the upper electrode 3 and the lower electrode 4.

この場合、下板電極4に所定の電圧を供給するのに、下
板端子8゜120両端(2点)から同一の電圧を供給す
るようにしたことによって、下板電極40両端間の全抵
抗値をRoとし、上記下板端子8,120両端に入力電
圧を供給すると、抵抗値が最大となる下板電極4の中央
部までの抵抗RはRo/4となり、下板電極4およびそ
の両端の下板端子8,12からなるライン上の電気抵抗
が大幅に低減し、電圧降下による影響が小さくなり、液
晶に加わる電圧値の場所や1駆動周波数による変化が小
さくなり、表示状態や動作マージンへの悪影響を解消す
ることができる。
In this case, in order to supply a predetermined voltage to the lower plate electrode 4, by supplying the same voltage from both ends (two points) of the lower plate terminal 8°120, the total resistance between both ends of the lower plate electrode 40 is reduced. When the input voltage is supplied to both ends of the lower plate terminals 8 and 120, the resistance R to the center of the lower plate electrode 4 where the resistance value is maximum is Ro/4, and the lower plate electrode 4 and its both ends are The electrical resistance on the line consisting of the lower plate terminals 8 and 12 is significantly reduced, the effect of voltage drop is reduced, and the voltage value applied to the liquid crystal changes less depending on the location and driving frequency, which improves the display state and operating margin. can eliminate the negative impact on

ここで、このように構成された液晶表示素子をさらに詳
細に説明すると次のようになる。
Here, the liquid crystal display element configured as described above will be explained in more detail as follows.

すなわち、従来一般の液晶表示素子の等価回路を示すと
第4図の如くなる。
That is, the equivalent circuit of a conventional general liquid crystal display element is shown in FIG.

同図において、Roは上記上板電極、下板電極を構成す
るネサ膜の抵抗(ネサ抵抗)、Rは上記液晶層の純抵抗
、Cは上記液晶層の容量、Zは上記液晶層のインピーダ
ンス、Voは上記上板端子と下板端子間に供給される入
力電圧、vLcは上記液晶に加わる電圧である。
In the figure, Ro is the resistance (NESA resistance) of the Nesa film constituting the upper and lower electrodes, R is the pure resistance of the liquid crystal layer, C is the capacitance of the liquid crystal layer, and Z is the impedance of the liquid crystal layer. , Vo is the input voltage supplied between the upper plate terminal and the lower plate terminal, and vLc is the voltage applied to the liquid crystal.

このような等価回路において、液晶層のインピーダンス
Zは RR Z −−−(1−jωCR) 1+jωCR1−ωCR また、液晶層に加わる電圧vLoは V Lc−−VO・・・・・・・・・(1)Ro+Z となり、ωCR>>1であるから Z−−・・・・・・・・・(2) ωC となる。
In such an equivalent circuit, the impedance Z of the liquid crystal layer is RR Z ---(1-jωCR) 1+jωCR1-ωCR Also, the voltage vLo applied to the liquid crystal layer is V Lc--VO... 1) Ro+Z, and since ωCR>>1, Z--... (2) ωC.

そしていま、液晶層の純抵抗R=109Ω、容量C−l
0−11F1.駆動周波数f=IKHzとした場合、ネ
サ抵抗Roがないとき、液晶層に加わる電圧を100%
として、ネサ抵抗ROに対するVtc/Voの関係は第
5図に示したようになる。
And now, the pure resistance R of the liquid crystal layer is 109Ω, the capacitance C-l
0-11F1. When driving frequency f = IKHz, when there is no Nesa resistance Ro, the voltage applied to the liquid crystal layer is 100%.
, the relationship between Vtc/Vo and the Nesa resistance RO is as shown in FIG.

また、液晶層の純抵抗R=109Ω、容量C−10−”
F、ネサ抵抗Ro=200KOとした場合の駆動周波数
に対するVLC/VOの関係は第6図に特性■で示した
ようになり、ネサ抵抗R。
In addition, the pure resistance R of the liquid crystal layer is 109Ω, and the capacitance C-10-”
F, Nesa resistance When Ro=200 KO, the relationship between VLC/VO and drive frequency is as shown by characteristic ■ in FIG. 6, and Nesa resistance R.

−6O0KQとした場合は同図に特性■で示したように
なる。
In the case of −6O0KQ, the characteristic becomes as shown by the characteristic ■ in the figure.

このような構成において、ネサ膜のシート抵抗は、通常
、400〜500℃の焼成を行なった場合、700〜1
400Ω/ sq である。
In such a configuration, the sheet resistance of the Nesa film is usually 700 to 1 when fired at 400 to 500°C.
It is 400Ω/sq.

そして、例えば80文字(40/2桁)のドツトマトリ
ックスの場合の走査(コモン)電極のパターン幅が約0
.5 mm、パターンの長さが約200 mrrvfl
−要とするため、パターン両端間のネサ抵抗は280〜
560にΩとなる。
For example, in the case of a dot matrix of 80 characters (40/2 digits), the pattern width of the scanning (common) electrode is approximately 0.
.. 5 mm, pattern length approximately 200 mrrvfl
- Since it is necessary, the NESA resistance between both ends of the pattern is 280~
It becomes Ω at 560.

このような電極の場合、前記第2図に示したように下板
電極4に下板端子8からのみ入力電圧を供給すると、こ
の下板電極4とこの下板電極4と対向する左側の上板電
極3間には入力電圧のほぼ100%の電圧が加わるが、
この下板電極4と対向する右側の上板電極3間には、第
5図から判るように駆動周波数f=IKHz で入力電
圧の98.3〜96.6%の電圧が加わることになる。
In the case of such an electrode, if input voltage is supplied to the lower plate electrode 4 only from the lower plate terminal 8 as shown in FIG. Almost 100% of the input voltage is applied between the plate electrodes 3, but
As can be seen from FIG. 5, a voltage of 98.3 to 96.6% of the input voltage is applied between the lower electrode 4 and the upper electrode 3 on the right side facing each other at a driving frequency f=IKHz.

そして、ドツトマトリックス素子は、通常1/7〜1/
16デユーテイの高時分割駆動を行なうため、動作マー
ジンは大体±4〜5%となり、表示ムラが生じ易くなる
The dot matrix element is usually 1/7 to 1/7
Since high time division driving with a duty of 16 is performed, the operating margin is approximately ±4 to 5%, which tends to cause display unevenness.

さらにはパターン幅が1/2となると、その影響は約2
倍となる。
Furthermore, when the pattern width is reduced to 1/2, the effect is approximately 2
It will be doubled.

したがって、上述したように下板電極40両端から入力
電圧を供給すれば、ネサ抵抗は、最大となる下板電極4
のパターン中央部でパターン両端間の抵抗の1/4とな
り、その部分における上板電極3と下板電極4間の電極
間電圧は入力電圧の99.7〜99.1%となる。
Therefore, if the input voltage is supplied from both ends of the lower plate electrode 40 as described above, the Nesa resistance will be the maximum at the lower plate electrode 40.
The resistance between both ends of the pattern is 1/4 at the center of the pattern, and the interelectrode voltage between the upper plate electrode 3 and the lower plate electrode 4 at that part is 99.7 to 99.1% of the input voltage.

したがって、下板端子8゜12への2点入力効果は明白
である。
Therefore, the two-point input effect to the lower plate terminal 8°12 is obvious.

ここで、上記同様の効果を得る手段として、パターン幅
を従来の4倍にする方法、ネサ膜の膜厚を4倍にする方
法が考えられるが、この場合、前。
Here, as a means to obtain the same effect as above, it is possible to make the pattern width four times that of the conventional method, or to make the thickness of the Nesa film four times as much as before.

者はドツトパターンが大きくなり、後者では尤の透過率
を低下させる等の欠点を有するため、好ましくない。
The former has drawbacks such as a larger dot pattern and the latter lowers the transmittance, which is not preferred.

次に、ドツトマトリックスは、高時分割駆動を行なうた
め、1駆動周波数は1/16デユーテイの場合、320
〜1280Hzとなる。
Next, since the dot matrix performs high time division driving, one drive frequency is 320 when the duty is 1/16.
~1280Hz.

この場合、ネサ抵抗Ro=200KQではV t、c
/ Voに1.2%、Ro=600KQではVLC/V
Oに3.4%の違いが生じ、動作マージンに大きな影響
を与える。
In this case, with Nesa resistance Ro=200KQ, V t, c
/ 1.2% for Vo, VLC/V for Ro=600KQ
A difference of 3.4% occurs in O, which greatly affects the operating margin.

もちろんこの駆動周波数の影響も下板電極4の両端間、
つまり2点入力により大幅に少な(することができる。
Of course, the influence of this driving frequency also affects the
In other words, by inputting two points, it is possible to significantly reduce the number of inputs.

なお、上記実施例において、本願は下板電極に適用した
場合についてのみ説明したが、本発明はこれに限定され
るものではな(、上板電極または上板電極と下板電極と
の両者に適用した場合についても前述と同様の効果が得
られる。
In the above embodiments, the present application has been described only in the case where it is applied to the lower plate electrode, but the present invention is not limited to this. When applied, the same effects as described above can be obtained.

以上説明したように本発明による液晶表示素子は、電極
への入力をその電極の電端(2点)から行なったことに
よって、電極長が長(なったり、駆動周波数が高くなっ
た時に生じる電極抵抗の増大による電圧降下を低減させ
、表示品質を向上させるとともに動作マージンを拡大さ
せることができる極めて優れた効果が得られる。
As explained above, in the liquid crystal display element according to the present invention, input to the electrodes is performed from the terminals (two points) of the electrodes. The extremely excellent effect of reducing the voltage drop due to the increase in resistance, improving display quality, and expanding the operating margin can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は従来の液晶表示素子の一例を示す要部
斜視図、要部分解図、第3図は本発明による液晶表示素
子の一例を示す要部分解図、第4図は液晶表示素子の等
価回路を示す図、第5図はネサ抵抗に対するvLc/v
oの関係を示す特性図、第6図は1駆動周波数に対する
vLc/voの関係を示す特性図である。 1・・・・・・上板基板、2・・・・・・下板基板、3
・・・・・・上板電極、4・・・・・・下板電極、5・
・・・・・上板電極端子(上板端子)、6,7・−・・
・・上下接続部、8・・・・・・下板電極端子(下板端
子)、io、1i・・・・・・上下接続部、12・・・
・・・下板電極端子(下板端子)。
1 and 2 are perspective views and exploded views of essential parts showing an example of a conventional liquid crystal display element, FIG. 3 is an exploded view of essential parts showing an example of a liquid crystal display element according to the present invention, and FIG. A diagram showing an equivalent circuit of a liquid crystal display element, FIG. 5 shows vLc/v with respect to Nesa resistance
FIG. 6 is a characteristic diagram showing the relationship between vLc/vo and one drive frequency. 1... Upper board, 2... Lower board, 3
...Top plate electrode, 4...Bottom plate electrode, 5.
...Top plate electrode terminal (upper plate terminal), 6,7...
...Upper and lower connection part, 8...Lower plate electrode terminal (lower plate terminal), io, 1i...Upper and lower connection part, 12...
...Lower plate electrode terminal (lower plate terminal).

Claims (1)

【特許請求の範囲】[Claims] 1 互いに対向配置された絶縁性の上板基板および下板
基板と、前記両基板の対向面上にそれぞれ被着形成され
た上板電極および下板電極と、前記両電極間に封入され
た液晶とを少なくとも有する液晶表示素子において、前
記電極の少なくとも1個の入力を該電極の両端から供給
することによって、電極自体の抵抗値を実質的に低減さ
せたことを特徴とする液晶表示素子。
1 An insulating upper substrate and a lower substrate arranged to face each other, an upper electrode and a lower electrode formed respectively on the opposing surfaces of the two substrates, and a liquid crystal sealed between the two electrodes. 1. A liquid crystal display element comprising at least one of the above electrodes, wherein the resistance value of the electrode itself is substantially reduced by supplying at least one input of the electrode from both ends of the electrode.
JP53143456A 1978-11-22 1978-11-22 liquid crystal display element Expired JPS5825247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53143456A JPS5825247B2 (en) 1978-11-22 1978-11-22 liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53143456A JPS5825247B2 (en) 1978-11-22 1978-11-22 liquid crystal display element

Publications (2)

Publication Number Publication Date
JPS5570818A JPS5570818A (en) 1980-05-28
JPS5825247B2 true JPS5825247B2 (en) 1983-05-26

Family

ID=15339116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53143456A Expired JPS5825247B2 (en) 1978-11-22 1978-11-22 liquid crystal display element

Country Status (1)

Country Link
JP (1) JPS5825247B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762026A (en) * 1980-10-01 1982-04-14 Hitachi Ltd Liquid crystal display element
JPS58149725U (en) * 1982-03-31 1983-10-07 三菱電機株式会社 liquid crystal display element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099563A (en) * 1973-12-29 1975-08-07

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099563A (en) * 1973-12-29 1975-08-07

Also Published As

Publication number Publication date
JPS5570818A (en) 1980-05-28

Similar Documents

Publication Publication Date Title
JPH0534673B2 (en)
US4260224A (en) Multi-layer liquid crystal panel
US4127321A (en) Liquid crystal display apparatus
JPS5825247B2 (en) liquid crystal display element
JPS61176035A (en) Plasma display panel
JPS60102613A (en) Large-sized liquid crystal full color display device
JP2964716B2 (en) Gas discharge display board
JPH11295706A (en) Plasma address liquid crystal display device
JPS62138834A (en) Active matrix type liquid crystal display device
JP2759677B2 (en) Electro-optic display cell
JPS5822749B2 (en) exciyou matrix panel
JP2850177B2 (en) Liquid crystal display device
JPH0827458B2 (en) Liquid crystal display element
GB2037449A (en) Liquid crystal cell
JPH0518736Y2 (en)
JPH0745065Y2 (en) Liquid crystal display element
JPS635756B2 (en)
JPH0682619A (en) Color filter and liquid crystal panel
JPS6027413Y2 (en) liquid crystal display device
JPS62268037A (en) Plasma display panel
JPS5923344Y2 (en) gas discharge display board
JP3321995B2 (en) Plasma addressed liquid crystal display
JPH0534710A (en) Direct-current driven flat display
JPH0154716B2 (en)
JPS649425A (en) Liquid crystal display element