JPS5824510Y2 - monostable multivibrator - Google Patents

monostable multivibrator

Info

Publication number
JPS5824510Y2
JPS5824510Y2 JP1977155618U JP15561877U JPS5824510Y2 JP S5824510 Y2 JPS5824510 Y2 JP S5824510Y2 JP 1977155618 U JP1977155618 U JP 1977155618U JP 15561877 U JP15561877 U JP 15561877U JP S5824510 Y2 JPS5824510 Y2 JP S5824510Y2
Authority
JP
Japan
Prior art keywords
transistor
trigger signal
voltage
capacitor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977155618U
Other languages
Japanese (ja)
Other versions
JPS5481258U (en
Inventor
旦司 砂揚
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP1977155618U priority Critical patent/JPS5824510Y2/en
Publication of JPS5481258U publication Critical patent/JPS5481258U/ja
Application granted granted Critical
Publication of JPS5824510Y2 publication Critical patent/JPS5824510Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Description

【考案の詳細な説明】 この考案は、再トリガ可能な単安定マルチバイブレータ
に関し、構成を簡素化して安価かつ小型にするとともに
、放電用のダイオードによりコンデンサの充電電荷をす
みやかに放電し、再トリガが行なえるまでの時間を短<
シ、さらに、微少なトリガ信号でも動作する単安定マル
チバイブレータを提供しようとするものである。
[Detailed description of the invention] This invention relates to a retriggerable monostable multivibrator, which simplifies the configuration to make it cheaper and smaller, and also quickly discharges the charge in the capacitor using a discharging diode to trigger the retrigger. Shorten the time it takes to perform <
Furthermore, the present invention aims to provide a monostable multivibrator that operates even with a very small trigger signal.

つぎにこの考案を、その1実施例を示した図面とともに
説明する。
Next, this invention will be explained with reference to drawings showing one embodiment thereof.

図面に示すように、負電圧パルスのトリガ信号が入力さ
れるトリガ信号入力端子1に、0.001μFの結合用
のコンデンサ9を介してPNP型のスイッチ用トランジ
スタ20ベースが接続され、トランジスタ2のコレクタ
に、型番5N7404のTTL集積回路のし1からなる
インバータ3の入力端子が接続されるとともに、トラン
ジスタ2のコレクタと接地点との間に2200のコレク
タ負荷用の抵抗7が設けられている。
As shown in the drawing, the base of a PNP switching transistor 20 is connected to the trigger signal input terminal 1 through which a negative voltage pulse trigger signal is input via a 0.001 μF coupling capacitor 9. The input terminal of an inverter 3 made of a TTL integrated circuit 1 having a model number 5N7404 is connected to the collector, and a resistor 7 of 2200 for collector load is provided between the collector of the transistor 2 and the ground point.

また、トランジスタ2のエミツタが直流電源端子8に接
続されるとともに、トランジスタ20ベースと直流電源
端子8との間に270にΩのベースバイアス用の抵抗6
が設けられている。
Further, the emitter of the transistor 2 is connected to the DC power supply terminal 8, and a base bias resistor 6 of 270Ω is connected between the base of the transistor 20 and the DC power supply terminal 8.
is provided.

そしてトリガ信号が入力される前には、トランジスタ2
のベースに抵抗6を介した端子8の5■の正電源電圧+
Vccが印加され、トランジスタ20ベースの電圧が高
レベル”H”に保持されてトランジスタ2が非導通に保
持され、トランジスタのコレクタの駈が接地レベルすな
わち低レベルat L”に保持され、インバータ3の出
力端子から出力される出力信号電圧が高レベル°°H”
に保持される。
And before the trigger signal is input, transistor 2
5■ positive power supply voltage + of terminal 8 via resistor 6 to the base of
Vcc is applied, the voltage at the base of the transistor 20 is held at a high level "H", the transistor 2 is held non-conductive, the collector of the transistor is held at the ground level, that is, the low level "at L", and the voltage of the inverter 3 is held at a low level "at L". The output signal voltage output from the output terminal is at a high level °°H”
is maintained.

また、トランジスタ2のベース18にΩの時定数用の抵
抗5が接続されるとともに、インバータ3の出力端子と
抵抗5との間に、47μFの時定数用のコンデンサ4が
設けられ、さらに、抵抗5とコンデンサ4の接続点と、
トリガ信号入力端子1との間に、トリガ信号入力端子1
にカソードが接続された型番181588の放電用のダ
イオード10が設けられ、トリガ信号が入力される以前
にはコンデンサ4の一端に、インバータ3の出力端子か
ら出力された高レベル°°H”の出力信号電圧が印加さ
れるとともに、コンデンサ4の他端に、抵抗5,6の直
列回路を介した端子8の正電源電圧+Vcczすなわち
高レベル゛H″の電圧が印加される。
Further, a resistor 5 for a time constant of Ω is connected to the base 18 of the transistor 2, and a capacitor 4 for a time constant of 47 μF is provided between the output terminal of the inverter 3 and the resistor 5. 5 and the connection point of capacitor 4,
between trigger signal input terminal 1 and trigger signal input terminal 1.
A discharging diode 10, model number 181588, whose cathode is connected to is provided, and before the trigger signal is input, the high level °°H" output from the output terminal of the inverter 3 is connected to one end of the capacitor 4. At the same time as the signal voltage is applied, the positive power supply voltage +Vccz of the terminal 8, that is, the high level "H" voltage is applied to the other end of the capacitor 4 via a series circuit of resistors 5 and 6.

つぎに、負電圧パルスのトリガ信号がトリガ信号入力端
子1に入力されると、トランジスタ20ベースの電圧が
低下し、トリガ信号によりトランジスタ2が導通トリガ
され、゛トランジスタ2が非導通から導通に反転し、端
子8からトランジスタ2のエミッタ、コレクタを介して
抵抗7に電流が流れ、トランジスタ2のコレクタの電圧
が、低しヘ)I””L”カラインバータ3のスレッシホ
ールド電圧より高い電圧に上昇し、インバータ3の出力
信号電圧が高レベル゛′H″から低レベル゛L″′に変
化する。
Next, when a trigger signal of a negative voltage pulse is input to the trigger signal input terminal 1, the voltage at the base of the transistor 20 decreases, and the trigger signal triggers the transistor 2 to conduct. Then, a current flows from the terminal 8 to the resistor 7 via the emitter and collector of the transistor 2, and the voltage at the collector of the transistor 2 becomes lower than the threshold voltage of the inverter 3. The output signal voltage of the inverter 3 changes from the high level "H" to the low level "L".

なお、インバータ3のスレッシホールド電圧が1.2V
〜1.4■に設定されている。
Note that the threshold voltage of inverter 3 is 1.2V.
It is set to ~1.4■.

そしてインバータ3の出力信号が低レベル”L”になる
と、端子8からトランジスタ2のエミッタ、ベースおよ
び抵抗5を介してコンデンサ4に電流が流れ、コンデン
サ4が充電され始め、このとき、トランジスタ20ベー
スの電圧が徐々に上昇し始めるが、トランジスタ2が導
通する電圧までは上昇しないため、トランジスタ2は導
通し続ける。
When the output signal of the inverter 3 becomes low level "L", current flows from the terminal 8 to the capacitor 4 via the emitter and base of the transistor 2 and the resistor 5, and the capacitor 4 starts to be charged. Although the voltage starts to rise gradually, it does not rise to the voltage at which transistor 2 becomes conductive, so transistor 2 continues to conduct.

さらに、コンデンサ4の充電がすすみ、トランジスタ2
のベースの電圧が上昇し、トランジスタ2のエミッタ、
コレクタを介して抵抗Tに流れる電流が減少し、トラン
ジスタ2のコレクタの電圧が、インバータ3のスレッシ
ホールド電圧以下に低下した瞬間、インバータ3の出力
信号電圧が低レベル゛′L”から高レベルt1H”に変
化し、トランジスタ20ベースの電圧が、トランジスタ
2を非導通にする電圧に上昇し、トランジスタ2は導通
から非導通に反転する。
Furthermore, charging of capacitor 4 progresses, and transistor 2
The voltage at the base of transistor 2 increases, and the voltage at the emitter of transistor 2,
At the moment when the current flowing through the resistor T through the collector decreases and the voltage at the collector of transistor 2 drops below the threshold voltage of inverter 3, the output signal voltage of inverter 3 changes from low level ``L'' to high level. t1H'', the voltage at the base of transistor 20 rises to a voltage that makes transistor 2 non-conductive, and transistor 2 flips from conducting to non-conducting.

そしてトランジスタ2の導通期間に、インバータ3の出
力端子から低レベル゛L″の矩形波パルスが出力され、
トランジスタ2の導通期間が、おもにコンデンサ4の容
量および抵抗5の抵抗値で設定されるため、矩形波パル
スのパルス幅カコンデンサ4の容量および抵抗5の抵抗
値で定まる。
Then, during the conduction period of the transistor 2, a low level "L" rectangular wave pulse is output from the output terminal of the inverter 3,
Since the conduction period of the transistor 2 is mainly set by the capacitance of the capacitor 4 and the resistance value of the resistor 5, the pulse width of the rectangular wave pulse is determined by the capacitance of the capacitor 4 and the resistance value of the resistor 5.

さらに、トランジスタ2が非導通に反転した後に、トリ
ガ信号が再び入力されると、負電圧のトリガ信号により
ダイオード10が導通し、コンデンサ4の充電電荷が、
ダイオード10の放電路ヲ介してすみやかに放電すると
ともに、トランジスタ2のベースの電圧が再び低下して
トランジスタ2が非導通から再び導通に反転し、再トリ
ガがすみやかに行なえ、前述と同様の動作により、トラ
ンジスタ2のコレクタの電圧が、インバータ3のスレッ
シホールド電圧より高い間に、インバータ3の出力端子
から低レベル゛L″の出力信号電圧が出力され、その後
、コンデンサ4の充電によりトランジスタ2のコレクタ
の電圧が、インバータ3のスレッシホールド電圧以下に
低下し、トランジスタ2が導通から非導通に反転する。
Furthermore, when the trigger signal is input again after the transistor 2 is inverted to non-conducting, the diode 10 becomes conductive due to the negative voltage trigger signal, and the charge in the capacitor 4 is
It is quickly discharged through the discharge path of the diode 10, and the voltage at the base of the transistor 2 drops again, causing the transistor 2 to switch from non-conducting to conducting again, allowing for quick re-triggering and the same operation as described above. , while the voltage at the collector of the transistor 2 is higher than the threshold voltage of the inverter 3, an output signal voltage of a low level "L" is output from the output terminal of the inverter 3, and then, by charging the capacitor 4, the voltage of the transistor 2 increases. The voltage at the collector drops below the threshold voltage of the inverter 3, and the transistor 2 is reversed from conductive to non-conductive.

そして以降は同様の動作により、トリガ信号が入力され
る毎に、トランジスタ2が所定期間導通してインバータ
3の出力端子から低レベル゛L”の矩形波パルスが出力
され、再トリガ可能な単安定マルチバイブレータとして
動作する。
From then on, by the same operation, every time a trigger signal is input, transistor 2 conducts for a predetermined period of time, and a rectangular wave pulse of low level "L" is output from the output terminal of inverter 3. Works as a multi-vibrator.

なお、トリガ信号がダイオード10を介さずにトランジ
スタ2のベースに入力されるため、トリガ信号が微少な
ときにも正確にトランジスタ2を導通トリガして動作さ
せることができる。
Note that since the trigger signal is input to the base of the transistor 2 without passing through the diode 10, the transistor 2 can be accurately triggered to conduct and operate even when the trigger signal is very small.

以上のように、この考案の単安定マルチバイフレータに
よると、簡単な回路構成の再トリガ可能な単安定マルチ
バイブレータを提供することができ、たとえばキー人力
用のチャタリング防止回路およびタイマなどに適用した
ときに、安価かつ小型なものにすることができるととも
に、放電用のダイオードによりコンデンサの充電電荷を
すみやかに放電し、再トリガが行なえるまでの時間を短
くすることができ、さらに、トリガ信号が微少なときに
も正確にトランジスタな導通トリガして動作させること
ができ、すぐれた実用的効果を奏する単安定マルチバイ
ブレータを提供することができるものである。
As described above, the monostable multivibrator of this invention can provide a retriggerable monostable multivibrator with a simple circuit configuration, and can be applied to, for example, chattering prevention circuits and timers for key manual operation. In some cases, it can be made inexpensive and compact, and the discharge diode can quickly discharge the charge in the capacitor, shortening the time until retriggering can be performed, and furthermore, the trigger signal can be It is possible to provide a monostable multivibrator that can be operated by accurately triggering conduction of a transistor even when the amount is small, and has excellent practical effects.

【図面の簡単な説明】[Brief explanation of drawings]

図面はこの考案の単安定マルチバイブレータの1実施例
の結線図である。 1・・・・・・トリガ信号入力端子、2・・・・・・ト
ランジスタ、3・・・・・・インバータ、4・・・・・
・時定数用のコンデンサ、5・・・・・・時定数用の抵
抗、10・・・・・・放電用のダイオード。
The drawing is a wiring diagram of one embodiment of the monostable multivibrator of this invention. 1...Trigger signal input terminal, 2...Transistor, 3...Inverter, 4...
・Capacitor for time constant, 5... Resistor for time constant, 10... Diode for discharge.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] トリガ信号入力端子のトリガ信号がベースに入力されて
導通トリガされるPNP型のトランジスタと、該トラン
ジスタのコレクタに入力端子が接続されたインバータと
、前記ベースに接続された時定数用の抵抗と、該抵抗と
前記インバータの出力端子との間に設けられ前記トラン
ジスタの導通により前記抵抗を介した電流で充電され前
記トランジスタを所定期間導通させる時定数用のコンデ
ンサと、前記抵抗と前記コンデンサの接続点と前記トリ
ガ信号入力端子との間に設けられ前記トリガ信号の入力
時に前記コンデンサの放電路を形成する放電用のダイオ
ードとを備えた単安定マルチバイブレータ。
a PNP transistor whose base is input with a trigger signal from a trigger signal input terminal to trigger conduction; an inverter whose input terminal is connected to the collector of the transistor; and a time constant resistor connected to the base; a time constant capacitor provided between the resistor and the output terminal of the inverter and charged with a current through the resistor due to conduction of the transistor to cause the transistor to conduct for a predetermined period; and a connection point between the resistor and the capacitor. and a discharge diode that is provided between the trigger signal input terminal and the trigger signal input terminal and forms a discharge path for the capacitor when the trigger signal is input.
JP1977155618U 1977-11-19 1977-11-19 monostable multivibrator Expired JPS5824510Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977155618U JPS5824510Y2 (en) 1977-11-19 1977-11-19 monostable multivibrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977155618U JPS5824510Y2 (en) 1977-11-19 1977-11-19 monostable multivibrator

Publications (2)

Publication Number Publication Date
JPS5481258U JPS5481258U (en) 1979-06-08
JPS5824510Y2 true JPS5824510Y2 (en) 1983-05-26

Family

ID=29144807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977155618U Expired JPS5824510Y2 (en) 1977-11-19 1977-11-19 monostable multivibrator

Country Status (1)

Country Link
JP (1) JPS5824510Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5060171A (en) * 1973-09-27 1975-05-23

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5060171A (en) * 1973-09-27 1975-05-23

Also Published As

Publication number Publication date
JPS5481258U (en) 1979-06-08

Similar Documents

Publication Publication Date Title
US4245167A (en) Pulse generator for producing fixed width pulses
JPS5824510Y2 (en) monostable multivibrator
US3300733A (en) Relaxation oscillator modulated by another relaxation oscillator
GB604434A (en) Improvements in electrical pulsing devices
US3178609A (en) Stabilized two-transistor flasher circuit
US3105924A (en) Threshold circuit
GB786877A (en) Improvements relating to electronic trigger circuits
US4679006A (en) 50% duty cycle relaxation oscillator with latch-up prevention circuit
JPS5826850B2 (en) Astable multivibrator
CN221042819U (en) Flexible self-resetting key on-off control circuit
US4041388A (en) Transistor circuit
JPS645383Y2 (en)
CN211905512U (en) Zero-crossing detection circuit
JPS635296Y2 (en)
JPS642174Y2 (en)
JPS5825453Y2 (en) DC power supply initialization circuit
SU1764150A1 (en) Triangular shaped voltage generator
JPH0237241Y2 (en)
JPS6218991Y2 (en)
JPS5915135Y2 (en) pulse modulator
US3934178A (en) Device for generating a signal for a predetermined interval after a power switch is opened
JPS5936035Y2 (en) thyristor oscillation circuit
SU1238229A1 (en) Transistor switch
SU656188A1 (en) Pulse generator
JPS6036906Y2 (en) Power supply voltage fluctuation display circuit