JPS5822902B2 - solid-state imaging device - Google Patents
solid-state imaging deviceInfo
- Publication number
- JPS5822902B2 JPS5822902B2 JP54029384A JP2938479A JPS5822902B2 JP S5822902 B2 JPS5822902 B2 JP S5822902B2 JP 54029384 A JP54029384 A JP 54029384A JP 2938479 A JP2938479 A JP 2938479A JP S5822902 B2 JPS5822902 B2 JP S5822902B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- wiring
- horizontal
- circuit
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003384 imaging method Methods 0.000 title claims description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Description
【発明の詳細な説明】
本発明はＳｉなどを用いた二次元固体撮像装置において
、従来、問題となっているブルーミング（Ｂｌｏｏｍｉ
ｎｇ ）現象を抑圧するためのオーバーフロードレイン
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention solves the problem of blooming, which has conventionally been a problem in two-dimensional solid-state imaging devices using Si or the like.
ng) This relates to an overflow drain for suppressing the phenomenon.
第１図は従来のＭＯ８型固体撮像装置の原理図であり、
マトリックス状に配列された多数の光ダイオード１から
なる感光部と、光ダイオード１に蓄積された光信号を読
み出すための垂直読出しスイッチ用ＭＯ８型ＦＥＴ２お
よび水平読み出しスイッチ用ＭＯ８型ＦＥＴ３と、それ
ぞれのスイッチを順序よく切換えるための垂直走査回路
のシフトレジスタ４および水平走査回路のシフトレジス
タ５とからなり、６は垂直走査線、７は垂直出力線、８
は水平走査線、９は水平出力線、１０は出力端、１１は
出力負荷抵抗、１２はビデオ電圧源である。Figure 1 is a diagram showing the principle of a conventional MO8 type solid-state imaging device.
A photosensitive section consisting of a large number of photodiodes 1 arranged in a matrix, an MO8 type FET 2 for a vertical readout switch and an MO8 type FET3 for a horizontal readout switch for reading out optical signals accumulated in the photodiodes 1, and their respective switches. It consists of a shift register 4 of a vertical scanning circuit and a shift register 5 of a horizontal scanning circuit for switching in order. 6 is a vertical scanning line, 7 is a vertical output line, and 8 is a vertical scanning circuit.
9 is a horizontal scanning line, 9 is a horizontal output line, 10 is an output terminal, 11 is an output load resistance, and 12 is a video voltage source.
垂直、水平の切換えスイッチ用ＭＯ８型ＦＥＴはシフト
レジスタの各段の出力から得られる出力パルスによって
それらのゲート電圧を制御し、スイッチ動作を得ている
。The MO8 type FETs for the vertical and horizontal changeover switches have their gate voltages controlled by output pulses obtained from the outputs of each stage of the shift register to obtain switch operation.
ところで、この固体撮像装置においては、入射光量が一
定量以上の強い光の当っている光ダイオ−ド１に蓄積さ
れる電荷は飽和して垂直出力線７にあふれ出し、同じ垂
直出力線７につながれている他の光ダイオード１の読出
しに影響を与え、画面上に白い縦縞の入るブルーミング
と呼ばれる現象が生じ、画質を著るしく劣化させる。By the way, in this solid-state imaging device, the charge accumulated in the photodiode 1 that is exposed to strong light of a certain amount or more becomes saturated and overflows to the vertical output line 7, This affects the readout of other connected photodiodes 1, causing a phenomenon called blooming in which white vertical stripes appear on the screen, significantly degrading the image quality.
この対策として、光ダイオード１にソースを接続した過
剰電荷取出し用ＭＯＳ型ＦＥＴを設け、このＦＥＴのゲ
ートに電圧制御線を、ドレインに過剰電荷取出し線を接
続したものがある。As a countermeasure against this problem, a MOS type FET for extracting excess charge is provided whose source is connected to the photodiode 1, and a voltage control line is connected to the gate of this FET, and an excess charge extraction line is connected to the drain of this FET.
しかし、固体撮像装置の面積は一定であるため、このよ
うな素子および配線を新たに設けると、それだけ光ダイ
オードの面積が減り、感度が低減する。However, since the area of a solid-state imaging device is constant, if such elements and wiring are newly provided, the area of the photodiode is reduced accordingly, and the sensitivity is reduced.
とくに、ゲート電圧制御線および過剰電荷取出し線によ
ってしめられる面積は大きく、著るしく感度を劣化させ
る。In particular, the area occupied by the gate voltage control line and the excess charge extraction line is large, which significantly degrades the sensitivity.
さらに、より進んだ対策として開発されたオーバーフロ
ードレインを用いた固体撮像装置は光ダイオード１にス
イッチ用ＭＯ８型ＦＥＴとは別にトランジスタを設け、
そのドレインにある直流バイアスを印加しておき、過剰
電荷をこれに逃がすものである。Furthermore, a solid-state imaging device using an overflow drain developed as a more advanced countermeasure has a transistor installed in the photodiode 1 in addition to the MO8 type FET for switching.
A certain DC bias is applied to its drain, and excess charge is released to it.
したがって、この装置においても、もう一本の過剰電荷
取出し用配線が必要になってくるため、光ダイオードの
面積が減少し、入射光の利用率や最大蓄積電荷量が低下
する。Therefore, in this device as well, another wiring for extracting excess charge is required, which reduces the area of the photodiode and reduces the utilization rate of incident light and the maximum amount of accumulated charge.
本発明は、以上の余分な線を従来の垂直出力線に兼用さ
せることによって、上記のような特性の劣化を防止した
ものである。The present invention prevents the above-mentioned deterioration of characteristics by making the above-mentioned extra line also serve as the conventional vertical output line.
本発明は、上記の目的を達成するために、光ダイオード
と次段の垂直走査線との間にダイオードやトランジスタ
のようなりランプ回路を設けたものである。In order to achieve the above object, the present invention provides a lamp circuit such as a diode or a transistor between the photodiode and the next vertical scanning line.
以下、本発明を実施例により詳細に説明する。Hereinafter, the present invention will be explained in detail with reference to Examples.
第２図は本発明の詳細な説明するための図である。FIG. 2 is a diagram for explaining the present invention in detail.
図において、１は光ダイオード、２は垂直読出しスイッ
チ用ＭＯ８型トランジスタ、３は水平読出し用ＭＯ８型
トランジスタ、４は垂直走査回路のシフトレジスタ、５
は水平走査回路のシフトレジスタ、６は垂直走査線、７
は垂直出力線、８は水平走査線、９は水平出力線、１０
は出力端、１１は出力負荷抵抗、１２はビデオ電圧源で
ある。In the figure, 1 is a photodiode, 2 is an MO8 type transistor for a vertical readout switch, 3 is an MO8 type transistor for horizontal readout, 4 is a shift register for a vertical scanning circuit, and 5 is a vertical readout switch MO8 type transistor.
is the shift register of the horizontal scanning circuit, 6 is the vertical scanning line, and 7 is the shift register of the horizontal scanning circuit.
is a vertical output line, 8 is a horizontal scanning line, 9 is a horizontal output line, 10
is an output terminal, 11 is an output load resistance, and 12 is a video voltage source.
第３図に示すように、垂直走査回路のシフ１へレジスタ
４は時間的に■１．■２．ｖ３．■４．・・・・・・の
順にパルスを出力し、水平走査回路のシフトレジスタ５
はＨｌ ＋ Ｈ２ｔ Ｈ３＋・・・・・・の順にパルス
を出力する。As shown in FIG. 3, the shift 1 register 4 of the vertical scanning circuit is temporally 1. ■2. v3. ■4. The pulses are output in the order of... and the shift register 5 of the horizontal scanning circuit is
outputs pulses in the order of Hl + H2t H3+...
ここまでは第１図の従来例と同様であるが、本発明にお
いては、１番目の垂直走査線６につながる光ダイオード
１と次段の（ｉ＋１）番目の垂直走査線６との間にダイ
オードやトランジスタのようなりランプ回路２１を設け
るものである。The process up to this point is the same as the conventional example shown in FIG. A lamp circuit 21 made of a transistor or the like is provided.
ここで、光ダイオード１が次段の垂直走査線６よりクラ
ンプ回路２１のしきい電圧ＶＴＤだけ低い電位になると
光ダイオード１さ次段の垂直走査線６とが導通し、その
他の場合、とくに光ダイオード１より垂直走査線６の方
が低い電圧の場合には電気的にオフするものとする。Here, when the photodiode 1 has a potential lower than the next stage vertical scanning line 6 by the threshold voltage VTD of the clamp circuit 21, the photodiode 1 and the next stage vertical scanning line 6 are electrically connected. When the voltage of the vertical scanning line 6 is lower than that of the diode 1, it is electrically turned off.
ここで、垂直走査回路のシフトレジスタ４は、垂直読み
出しスイッチ用ＭＯ８型ＦＥＴ２をオフ状態にするとき
、垂直読み出しスイッチ用ＭＯ８型ＦＥＴ２のゲートに
つながる線が外部電源又は接地と低インピーダンスでつ
ながる回路構成とする。Here, the shift register 4 of the vertical scanning circuit has a circuit configuration in which, when the vertical readout switch MO8 type FET 2 is turned off, a line connected to the gate of the vertical readout switch MO8 type FET 2 is connected to an external power supply or ground at low impedance. shall be.
このような回路構成を第４図に示す。図ａは従来より良
く知られた回路構成を示す。Such a circuit configuration is shown in FIG. Figure a shows a conventionally well known circuit configuration.
これはインパーク回路と転送ゲート回路からなり、転送
ゲートには２相のクロックパルスφ１．φ２が交互に印
加されている。This consists of an impark circuit and a transfer gate circuit, and the transfer gate has two-phase clock pulses φ1. φ2 is applied alternately.
そして固体撮像素子としては図中、６で示した出力線の
パルスを垂直スイッチパルスとして用いるものである。The solid-state imaging device uses the pulse of the output line indicated by 6 in the figure as a vertical switch pulse.
図すは各インパークにブーストラップ回路のソースフォ
ロアを設けたもので、レベル変動、電源変動に対し強く
し、各出力パルスのバラツキ、特に振幅のバラツキをな
くしたものである。The figure shows a bootstrap circuit source follower installed in each impulse, making it resistant to level fluctuations and power supply fluctuations, and eliminating variations in each output pulse, especially variations in amplitude.
図Ｃは垂直スイッチパルスの高、低レベルをｖＤ、ｖｓ
に変換したい場合の回路例である。Figure C shows the high and low levels of the vertical switch pulse as vD, vs
This is an example of a circuit when you want to convert to .
トランジスタ２１を非飽和領域で動作させると、各出力
パルスの低、高レベルのバラツキを解消出来る。By operating the transistor 21 in a non-saturation region, variations in the low and high levels of each output pulse can be eliminated.
以下、第２図および第３図を用い、第２図の光ダイオー
ド■に注目して本発明の詳細な説明する。Hereinafter, the present invention will be described in detail with reference to FIGS. 2 and 3, focusing on the photodiode (2) in FIG.
いま、水平、垂直走査パルスＨｉ、Ｖｉの高レベル、低
レベルをそれぞれｖＨ，ｖ□とする。Now, assume that the high level and low level of the horizontal and vertical scanning pulses Hi and Vi are vH and v□, respectively.
また、出力端のビデオバイアス電圧を■■とする。Also, the video bias voltage at the output end is assumed to be ■■.
具体的には、ＶＨ＝９Ｖ、Ｖ、、＝ＩＶ、ＶＶ−ＩＶと
する。Specifically, VH=9V, V, , =IV, VV-IV.
その他の数値として、クランプ回路２１のしきい電圧Ｖ
ＴＤを０．５■、垂直読出しスイッチ用ＭＯ８型トラン
ジスタ２のしきい電圧ＶＴＲを１．５■とする。As other numerical values, the threshold voltage V of the clamp circuit 21
It is assumed that TD is 0.5■ and the threshold voltage VTR of MO8 type transistor 2 for vertical readout switch is 1.5■.
また、簡単のために、ＭＯ８型トランジスタの基板バイ
アス効果はないものとする。Further, for simplicity, it is assumed that there is no substrate bias effect of the MO8 type transistor.
（１）垂直走査パルス■２がオンし、水平走査パルスＨ
２がオンすると、光ダイオード■に蓄積されている信号
電荷は出力端１０に読み出され、光ダイオード■はビデ
オ電圧ＶＶ（−１Ｖ）にセットされる。(1) Vertical scanning pulse ■2 turns on, horizontal scanning pulse H
When the photodiode 2 is turned on, the signal charge accumulated in the photodiode 2 is read out to the output terminal 10, and the photodiode 2 is set to the video voltage VV (-1V).
（２）つぎに、垂直走査パルス■３がオンすると、■３
はＶＨ（−９Ｖ）と高い電位になるので、クランプ回路
２１は導通状態となり、光ダイオード■は、
■□−ｖＨＶＴＤ ・・・・・・・・・（１）
の電圧に持ち上げられる。(2) Next, when vertical scanning pulse ■3 turns on, ■3
Since becomes a high potential of VH (-9V), the clamp circuit 21 becomes conductive, and the photodiode ■ becomes ■□-vHVTD (1)
voltage.
いまの場合、■Ｈ−９■ＶＴＤ＝０．５Ｖなので、
ＶＩ（、＝８．５Ｖ
となり、８．５Ｖに光ダイオード■はリセットされるこ
とになる。In this case, ■H-9■VTD = 0.5V, so VI(, = 8.5V, and the photodiode ■ will be reset to 8.5V.
これと同じ動作が光ダイオード■と横に同じ行の光ダイ
オードで行なわれる。The same operation is performed with a photodiode in the same row next to photodiode (2).
（３）垂直走査パルス■３がオフすると、■３はｖＬ（
＝ＩＶ）となり、光ダイオード■より低い電圧になるの
で、クランプ回路２１はオフとなる。(3) When vertical scanning pulse ■3 turns off, ■3 becomes vL(
= IV), and the voltage is lower than that of the photodiode (2), so the clamp circuit 21 is turned off.
このとき、垂直読出しスイッチ用ＭＯ８型トランジスタ
２もオフとなっており、垂直走査パルス■３がオフした
時点から信号電荷の蓄積が始まることになる。At this time, the MO8 type transistor 2 for the vertical readout switch is also turned off, and accumulation of signal charges starts from the time when the vertical scanning pulse (3) is turned off.
（４）つぎのサイクル（フレーム）に移って、垂直走査
パルス■２がオンする直前まで信号電荷の蓄積が行なわ
れており、入射光に応じて光ダイオード■の電位ｖＡは
低下してくる。(4) Moving to the next cycle (frame), signal charges are accumulated until just before the vertical scanning pulse (2) turns on, and the potential vA of the photodiode (2) decreases in accordance with the incident light.
（５）ブルーミングを起さない程度の入射光の場合は垂
直走査パルス■２がオンし、かつ水平走査パルスＨ２が
オンすると、信号電荷は出力され、光ダイオード■はビ
デオ電圧ＶＶ（−１，Ｖ）にセットされる。(5) In the case of incident light that does not cause blooming, when the vertical scanning pulse ■2 is turned on and the horizontal scanning pulse H2 is turned on, the signal charge is output and the photodiode ■ is connected to the video voltage VV (-1, V).
（６）従来素子ではブルーミングを起こすような強い光
が入射された場合、光ダイオード■の電位はどんどん低
下し、基板電位ＶＳＵＢ（−０Ｖ）から接合ダイオード
のくくりつけ電位Ｖｂｉ（−０，６Ｖ）を引いた電位に
近づこうとする。(6) When strong light that causes blooming is incident on a conventional element, the potential of the photodiode (■) gradually decreases, and the potential of the junction diode decreases from the substrate potential VSUB (-0V) to the bonded potential Vbi (-0.6V). It tries to approach the potential minus .
ところが、垂直走査線６の電位はＶＬ（−１Ｖ）になっ
ているので、光ダイオード■が、
ＶＣ＝ＶＬ −ｖ’ｒｎ −・・−・・−・・
（２）以下になろうとすると、クランプ回路２１が作動
し、過剰の電荷は次段の垂直走査線６に吸い取られ、光
ダイオード■は（２）式の■ｃにクランプされる。However, since the potential of the vertical scanning line 6 is VL (-1V), the photodiode ■ VC=VL -v'rn -...
(2) When the value becomes less than or equal to (2), the clamp circuit 21 is activated, the excess charge is absorbed by the next stage vertical scanning line 6, and the photodiode (2) is clamped to (2) c in the equation (2).
いまの場合、■Ｌ−１■、■ＴＤ−０，５■なので、 Ｖｃ＝０．５Ｖ である。In this case, ■L-1■, ■TD-0,5■, so Vc=0.5V It is.
（７）つぎに、■２がオンすると、光ダイオード■はビ
デオ電圧にセットされ、信号電荷が出力される。(7) Next, when ■2 is turned on, photodiode ■ is set to the video voltage and a signal charge is output.
以上が本発明の動作原理であるが、本発明によれば、別
の配線を必要とせずに所定のオーバーフロードレインを
設けることが可能となる。The above is the operating principle of the present invention. According to the present invention, it is possible to provide a predetermined overflow drain without requiring separate wiring.
ところで、クランプ回路２１であるが、第５図はクラン
プ回路となり得る素子を示している。By the way, regarding the clamp circuit 21, FIG. 5 shows elements that can be used as a clamp circuit.
同図ａはｐ−ｎダイオード２２、ｂはＭＯ８型トランジ
スタ２３、ｃはパンチスルートランジスタ（ＭＯ８型ト
ランジスタでゲートのないもの）２４、ｄはショットキ
ーダイオード２５であり、図中、６′はすべて垂直走査
線側、１′は光ダイオード側を示している。In the figure, a shows a p-n diode 22, b shows an MO8 type transistor 23, c shows a punch-through transistor (an MO8 type transistor without a gate) 24, and d shows a Schottky diode 25. In the figure, 6' is all On the vertical scanning line side, 1' indicates the photodiode side.
同図はすべてｎチャンネルのＳｉセンサに関するもので
、ｐチャンネルのＳｉセンサでは、同図ａとｄのダイオ
ードの向きは逆になる。All of the figures relate to n-channel Si sensors; in a p-channel Si sensor, the directions of the diodes a and d in the figure are reversed.
第２図のクランプ回路２１に第５図の回路要素を適用す
れば、本発明が実現できるわけである。The present invention can be realized by applying the circuit elements shown in FIG. 5 to the clamp circuit 21 shown in FIG. 2.
第６図は第５図ａのｐ −ｎダイオード２２を、第７図
は第５図すのＭＯ８型トランジスタ２３を第２図のクラ
ンプ回路２１に用いた場合の本発明の実施例を示す図で
ある。6 shows an embodiment of the present invention in which the p-n diode 22 shown in FIG. 5a is used, and FIG. 7 shows an embodiment of the present invention in which the MO8 type transistor 23 shown in FIG. It is.
（２）式かられかるように、いずれの場合でも、基板電
圧ＶＳＵＢは（２）式の■ｃより低い電圧である方が効
果は太きい。As can be seen from the equation (2), in any case, the effect is greater when the substrate voltage VSUB is lower than (2)c in the equation (2).
つまり、ＶＳＴＪＢ＜ＶＬ−ＶＴＤ ・・・・・・
・・（３）の条件がある方が望ましいことはいうまでも
ない。In other words, VSTJB<VL-VTD...
...It goes without saying that it is more desirable to have the condition (3).
ところで、強い光が入射している場合、第８図に示すク
ランプ回路２３を通じてブルーミングによる電荷が垂直
走査線６に流入してくる。By the way, when strong light is incident, charges due to blooming flow into the vertical scanning line 6 through the clamp circuit 23 shown in FIG.
したがって、垂直走査回路のシストレジスフ４にはその
電荷を吸い取る能力が要求されるが、回路方式上必ずし
も上記の条件は満足されるものではない。Therefore, the system resistor 4 of the vertical scanning circuit is required to have the ability to absorb the charges, but the above condition is not necessarily satisfied due to the circuit system.
その場合には、第８図に示したように、垂直走査線６に
クランプ回路６１を挿入すればよい。In that case, a clamp circuit 61 may be inserted into the vertical scanning line 6 as shown in FIG.
つまり、ブルーミングによる電荷はクランプ回路６１を
通して端子６２から外部へ吸い出され、垂直走査回路の
シフトレジスタには何ら悪影響をおよぼさないし、また
、特別な能力も要求されない。That is, charges due to blooming are sucked out from the terminal 62 through the clamp circuit 61, and do not have any adverse effect on the shift register of the vertical scanning circuit, and no special ability is required.
以上詳述したところから明らかなように、本発明によれ
は、光ダイオードに蓄積される過剰電荷を取り出すため
の余分の配線を設けることなく、ブルーミングの原因と
なる過剰電荷を取り出すことができる。As is clear from the above detailed description, according to the present invention, the excess charge that causes blooming can be extracted without providing an extra wiring for extracting the excess charge accumulated in the photodiode.
第１図は従来の固体撮像装置の原理図、第２図は本発明
の固体撮像装置の原理図、第３図は第２図において、回
路に与える垂直パルス■１、水平パルスＨｉおよび光ダ
イオード■の電圧の関係を示す図、第４図は本発明の装
置に用いる垂直走査回路のシフトレジスタの回路構成例
を示す図、第５図は本発明の装置に用いるクランプ回路
の実施例を示す図、第６図及び第７図は本発明の装置の
実施例の回路構成を示す図、第８図は本発明の装置の他
の実施例の説明図である。
１・・・・・・光ダイオード、２・・・・・・垂直読出
しスイッチ用ＭＯ８型ＦＥＴ、３・・・・・・水平読出
しスイッチ用ＭＯ８型ＦＥＴ、 ４・・・・・・垂直
走査回路のシフトレジスタ、５・・・・・・水平走査回
路のシフトレジスタ、６・・・・・・垂直走査線、７・
・・・・・垂直出力線、８・・・・・・水平走査線、９
・・・・・・水平出力線、１０・・・・・・出力端、１
１・・・・・・出力負荷抵抗、１２・・・・・・ビデオ
電圧源、１３・・・・・・ＭＳＯ型トランジスタ、２１
・・・・・・クランプ回路、２２・・・・・・ｐ −ｎ
ダイオード、２３・・・・・・ＭＳＯ型トランジスタ、
２４・・・・・・パンチスルートランジスタ、２５・・
・・・・ショットキーダイオード。Fig. 1 is a principle diagram of a conventional solid-state imaging device, Fig. 2 is a principle diagram of a solid-state imaging device of the present invention, and Fig. 3 is a diagram of the principle of a solid-state imaging device according to the present invention. Figure 4 shows an example of the circuit configuration of the shift register of the vertical scanning circuit used in the device of the present invention; Figure 5 shows an example of the clamp circuit used in the device of the present invention. 6 and 7 are diagrams showing the circuit configuration of an embodiment of the device of the present invention, and FIG. 8 is an explanatory diagram of another embodiment of the device of the present invention. 1...Photodiode, 2...MO8 type FET for vertical readout switch, 3...MO8 type FET for horizontal readout switch, 4...Vertical scanning circuit Shift register of 5... Horizontal scanning circuit shift register, 6... Vertical scanning line, 7...
...Vertical output line, 8...Horizontal scanning line, 9
...Horizontal output line, 10...Output end, 1
1... Output load resistance, 12... Video voltage source, 13... MSO type transistor, 21
......clamp circuit, 22...p -n
Diode, 23...MSO type transistor,
24... Punch-through transistor, 25...
...Schottky diode.
Claims (1)
個の受光素子と、該受光素子の各々に対応した垂直読出
しスイッチと、同一列上に存在する上記垂直読出しスイ
ッチの出力端を共通接続する第一配線と、該第−配線に
接続された水平読出しスイッチと、該水平読出しスイッ
チの出力端を共通接続する出力配線と、同−行止に存在
する上記垂直読出しスイッチの制御端を共通接続する第
二配線と、上記水平読出しスイッチの制御端に水平走査
パルスを印加する水平走査回路と、上記垂直読出のスイ
ッチの制御端に上記第二配線を介し垂直走査パルスを印
加する垂直走査回路とを有する固体撮像装置において、
上記受光素子の各々に過剰電荷取出し用クランプ回路を
付設し、該クランプ回路の出力端を次段の上記第二配線
に接続した固体撮像装置。 ２、特許請求の範囲第１項記載の固体撮像装置において
、上記過剰電荷取出し用クランプ回路は、ｐ −ｎダイ
オード、ＭＯ８型トランジスタ、パンチスルートランジ
スタまたはショットキーダイオードからなる固体撮像装
置。 ３ 特許請求の範囲第１項記載の固体撮像装置において
、上記第二配線に直列にクランプ回路が付設されている
固体撮像装置。[Scope of Claims] 1. A plurality of light receiving elements arranged in the horizontal (row) direction and vertical (column) direction, a vertical readout switch corresponding to each of the light receiving elements, and the above-mentioned vertical readout switches located on the same column. A first wiring that commonly connects the output ends of the readout switches, a horizontal readout switch that is connected to the first wiring, an output wiring that commonly connects the output ends of the horizontal readout switches, and the vertical line that exists in the same line. A second wiring that commonly connects the control end of the readout switch, a horizontal scanning circuit that applies a horizontal scanning pulse to the control end of the horizontal readout switch, and a vertical scanning circuit that connects the control end of the vertical readout switch through the second wiring. In a solid-state imaging device having a vertical scanning circuit that applies pulses,
A solid-state imaging device, wherein each of the light receiving elements is provided with a clamp circuit for extracting excess charge, and an output end of the clamp circuit is connected to the second wiring of the next stage. 2. A solid-state imaging device according to claim 1, wherein the clamp circuit for extracting excess charge comprises a p-n diode, an MO8 type transistor, a punch-through transistor, or a Schottky diode. 3. The solid-state imaging device according to claim 1, wherein a clamp circuit is provided in series with the second wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54029384A JPS5822902B2 (en) | 1979-03-15 | 1979-03-15 | solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54029384A JPS5822902B2 (en) | 1979-03-15 | 1979-03-15 | solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5527694A JPS5527694A (en) | 1980-02-27 |
| JPS5822902B2 true JPS5822902B2 (en) | 1983-05-12 |
Family
ID=12274634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54029384A Expired JPS5822902B2 (en) | 1979-03-15 | 1979-03-15 | solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822902B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108531U (en) * | 1982-01-18 | 1983-07-23 | マツダ株式会社 | Automobile change lever device |
| JP5458582B2 (en) | 2009-01-28 | 2014-04-02 | ソニー株式会社 | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus |
-
1979
- 1979-03-15 JP JP54029384A patent/JPS5822902B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5527694A (en) | 1980-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490291B2 (en) | Solid state imaging device and camera system | |
| US6054704A (en) | Driven capacitor storage pixel sensor and array | |
| US7545425B2 (en) | Solid-state image pickup device and camera system | |
| EP1515540B1 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US6963371B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| US4450484A (en) | Solid states image sensor array having circuit for suppressing image blooming and smear | |
| US8390714B2 (en) | Solid-state imaging device and camera system | |
| EP0022323B1 (en) | Solid-state imaging device | |
| JP3309630B2 (en) | Switching circuit and charge transfer device using the same | |
| US4267469A (en) | Solid-state imaging device having a clamping circuit for drawing out excess charge | |
| US5748232A (en) | Image sensor and driving method for the same | |
| JPH0414545B2 (en) | ||
| JPS5822902B2 (en) | solid-state imaging device | |
| KR19990072919A (en) | Solid state image pickup device, driving method therefor and camera | |
| JP3675593B2 (en) | Bias circuit, solid-state imaging device, and camera system | |
| JPS6362480A (en) | Solid-state image pickup device | |
| US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
| KR820002403Y1 (en) | Solid state image device having a clamping circuit for drawing out excoss charge | |
| KR100414862B1 (en) | Switching circuits and charge transfer devices using them | |
| JPS5820186B2 (en) | solid-state imaging device | |
| JPH05161071A (en) | Solid-state image pickup device | |
| JPS6121669A (en) | Contact sensor and its driving method | |
| JPH05161070A (en) | Solid-state image pickup device | |
| JPH05161074A (en) | Solid-state image pickup device |