JPS5822896B2 - Sign determination method - Google Patents
Sign determination methodInfo
- Publication number
- JPS5822896B2 JPS5822896B2 JP53132033A JP13203378A JPS5822896B2 JP S5822896 B2 JPS5822896 B2 JP S5822896B2 JP 53132033 A JP53132033 A JP 53132033A JP 13203378 A JP13203378 A JP 13203378A JP S5822896 B2 JPS5822896 B2 JP S5822896B2
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- information
- address
- point
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、データ伝送を行なうための変復調装置(MO
DEM)の符号判定方式に関するもので、特にx、y座
標の値をROMにより比較して判定面を求める場合に、
上記X、y座標の値のそれぞれの絶対値をまずROMに
より比較し、それからそれらの正負を考察して判定面を
求めて、最終的な符号判定を行なうようにしたものに関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a modulator/demodulator (MO) for data transmission.
This relates to the sign determination method of DEM), especially when determining the determination plane by comparing x and y coordinate values using ROM.
The present invention relates to a system in which the absolute values of the X and y coordinate values are first compared using a ROM, and then the sign is determined by considering the sign and the negative, and the final sign is determined.
電話回線を使用してデータを伝達する場合、MODEM
が使用される。When transmitting data using a telephone line, MODEM
is used.
このMODEMは、1秒間に送れるビット数により多く
のタイプのものがあるが、その伝送ビット数を高めるた
めに9600ビット/秒のものが研究されている。There are many types of MODEMs depending on the number of bits that can be transmitted per second, but a 9600 bits/second model is being researched to increase the number of bits that can be transmitted.
そして国際電信電話諮問委員会(CCITT)から、上
記9600ビット/秒のMODEMには直交振幅変調方
式を採用すべきことが勧告されている。The International Telegraph and Telephone Consultative Committee (CCITT) has recommended that the quadrature amplitude modulation method be adopted for the above-mentioned 9600 bits/second MODEM.
これは伝送すべき情報を4ビツト毎に1つの情報に変換
して伝送し、受信側で再び4ビツト情報に復調するもの
であり、したがって実際の変調処理は2400Hzで行
なわれる。This converts the information to be transmitted into one piece of information every 4 bits, and then demodulates the information into 4-bit information again on the receiving side.Therefore, the actual modulation process is performed at 2400 Hz.
そしてこの情報は振幅と位相により識別されるように構
成されている。This information is configured to be identified by amplitude and phase.
この点を第1図にもとづき、更に詳細に説明する。This point will be explained in more detail based on FIG.
いま平面にX軸、y軸の座標を定めたとき、X軸、y軸
にそれぞれ、1.2.3.4.5の割合の大きさにスケ
ールを定め、X軸上の3の点をA、5の点をA′とする
。Now, when we set the coordinates of the X and y axes on the plane, we set the scales to the proportions of 1, 2, 3, and 4.5 for the X and y axes, respectively, and set the 3 points on the Let the point of A, 5 be A'.
そしてAは4ビツト情報「0000」を表わすものとし
、A’は[1000]を表わすものとする。It is assumed that A represents 4-bit information "0000" and A' represents [1000].
また、x、yが1,1.の点をB、3,3の点をB′、
3.−3の点をDとし、Bは「0001」を、B′は「
1001」を、Dは「1111」を表わすものとする。Also, x, y are 1, 1. The point of is B, the point of 3,3 is B',
3. -3 point is D, B is "0001", B' is "
1001'' and D represents ``1111''.
このようにして、第1図に示す如き位置に4ビット情報
1−0000Jから[1111Jまでの16個の点即ち
信号点を定めるものとする。In this way, 16 points or signal points of 4-bit information from 1-0000J to [1111J are determined at the positions shown in FIG. 1.
各信号点は座標の原点からの距離が振幅となり、その点
と原点とを結んだ線とy軸との角度が位相角になるよう
に変調された直交振幅変調波で送信される。Each signal point is transmitted as a quadrature amplitude modulated wave modulated such that its amplitude is the distance from the origin of the coordinates, and its phase angle is the angle between the line connecting that point and the origin and the y-axis.
ここで直交振幅変調波とは振幅変調と位相変調の組合わ
されたものである。Here, the orthogonal amplitude modulated wave is a combination of amplitude modulation and phase modulation.
例えば、いま実際に「00001001」という情報を
伝送する場合には、これを4ビツト情報「0000」及
び「1001」に区切る。For example, when actually transmitting the information "00001001", this is divided into 4-bit information "0000" and "1001".
モして1’−0000Jは点Aとして変換されるので、
振幅が3で位相が0度に変調されたアナログ波としてM
ODEMより伝送され、「1001」は点B′として変
換されるので、振幅が3JΣで位相が45度に変調され
たアナログ波として伝送される。Since 1'-0000J is converted as point A,
M as an analog wave modulated with an amplitude of 3 and a phase of 0 degrees.
Since it is transmitted from the ODEM and "1001" is converted as point B', it is transmitted as an analog wave with an amplitude of 3JΣ and a phase modulated at 45 degrees.
そしてこれらの受信先のMODEMにおいて、それぞれ
l”−0O00J及び[1001jとして復調し、これ
を連結して「00001001」という送信データが受
信されるものとなる。Then, in the receiving MODEM, these are demodulated as l''-0O00J and [1001j, respectively, and these are concatenated to receive transmission data "00001001".
しかしながら、送信側から送出される信号は歪のない信
号であっても、実際に送信回線を伝送して受信されるま
でに、周知の如く、種種の影響を受けて雑音が混入され
、例えば点Cという情報を送信しても受信したときは点
Cに集束されたものとならず、C′で示した点線で示す
如く、かなりの範囲のブレが生ずるものとなる。However, even if the signal sent from the transmitting side is a distortion-free signal, by the time it is actually transmitted through the transmission line and received, noise is mixed in due to the influence of various types, for example, Even if information C is transmitted, when it is received, it will not be focused on point C, but will be blurred over a considerable range, as shown by the dotted line C'.
したがって、このようなブした信号が受信されても、こ
れを点Cであるという符号判定することが必要である。Therefore, even if such a blank signal is received, it is necessary to determine the sign that it is point C.
そのために、従来では、第2図に示す如く、平面を、各
信号点が1個存在する16個の領域に分け、例えば点A
の存在する領域AO内に受信信号が存在したときは、こ
れを点Aと判定するように、ROMの如き記憶装置でア
ドレスの対照表を作成しておく。For this purpose, conventionally, as shown in FIG. 2, the plane is divided into 16 areas each having one signal point, such as point A
An address comparison table is created in a storage device such as a ROM so that when a received signal is present in the area AO where the point A exists, this is determined to be the point A.
即ちXの値がX1及至X2の範囲に存在し、yの値が+
y1及至−y1の範囲の受信信号を、すべて点Aと見做
すように、各点に対する領域の対照表を作成しておくこ
とが行なわれている。That is, the value of X exists in the range of X1 to X2, and the value of y is +
A comparison table of areas for each point is prepared so that all received signals in the range from y1 to -y1 are regarded as point A.
そして上記16個の領域を分けるためにy軸を+2から
−2までの領域を16にわけ、y軸もまた+2から−2
までの領域を16にわけて座標を定めているために、上
記ROMに格納されている対照表はy軸用に4ビツト必
要とし、y軸用にも4ビツト使用し、アドレス用のビッ
トとして合計8ビツトを使用している。In order to divide the above 16 regions, the y-axis is divided into 16 regions from +2 to -2, and the y-axis is also divided into 16 regions from +2 to -2.
Since the coordinates are determined by dividing the area up to 16, the comparison table stored in the ROM requires 4 bits for the y-axis, and uses 4 bits for the y-axis as well as address bits. A total of 8 bits are used.
また、一方信号伝送回線では位相シックがあり、このた
め信号点が原点を中心として位相角方向に振動する現象
がある。On the other hand, there is phase sickness in the signal transmission line, which causes a phenomenon in which the signal point oscillates in the phase angle direction around the origin.
例えは、第2図に示す点Cにおいては、点Cを中心に矢
印方向に振動する現象がある。For example, at point C shown in FIG. 2, there is a phenomenon of vibration in the direction of the arrow around point C.
しかるに点Cの場合は±16.9度位相が移動するとそ
の領域を超えて他の判定面に侵入してしまうことになる
。However, in the case of point C, if the phase moves by ±16.9 degrees, it will exceed that area and invade other determination planes.
しかも、第2図に示す如き判定領域では、すべての判定
領域が±16.9度で他の判定領域に侵入するものでは
なく、非常に不均一となっている。Moreover, in the determination areas as shown in FIG. 2, all of the determination areas do not intrude into other determination areas at ±16.9 degrees, and are extremely non-uniform.
このために、例えば点Cの判定領域の不均一を改善する
ために、y軸及びy軸に1目盛づつ領域を拡長ずれば、
今度は隣接した点E及び点Fの判定領域が狭くなりすぎ
るという欠点が生ずる。For this purpose, for example, in order to improve the non-uniformity of the determination area at point C, if the area is expanded and shifted by one scale on the y-axis and the y-axis,
This time, a disadvantage arises in that the determination area for adjacent points E and F becomes too narrow.
これを改善するにはy軸、y軸の+2から−2までの領
域をそれぞれ32等分して判定平面を決めれば可能であ
るが、この方法では]”(、OMのアドレス用ビットと
して10ビツトが必要となり、4倍の容量のROMが必
要である。To improve this, it is possible to determine the decision plane by dividing the region from +2 to -2 on the y-axis and y-axis into 32 equal parts, but in this method] This requires 4 times the capacity of the ROM.
したがって、本発明はこのような問題点を改善するため
の符号判定方式をROMの容量を大きくすることなく可
能にするものであって、そのために、座標位置に応じて
一定の情報を表わす複数の信号点を平面上に設けるとと
もに該平面を複数の領域に分割して形成した各領域に上
記信号点が1個存在するようになし、受信情報がある領
域にあるとき該受信情報をその領域内に存在する信号点
の情報であると判定する符号判定方式において、上記受
信情報中符号ビットを除き、X座標値とX座標値をそれ
ぞれ絶対値化する絶対値化回路と、当該絶対値化回路で
絶対値化されたX座標値とX座標値により索引される記
憶装置と、該記憶装置により出力される索引情報と上記
符号ビットにより上記受信情報が上記領域のいずれにあ
るかを判定する符号判定回路とを備え、上記符号判定回
路では入力される上記索引情報を上記符号ビットの論理
条件によりビット反転処理を行ない最終の受信出力とす
ることを特徴とする。Therefore, the present invention enables a code determination method to improve such problems without increasing the capacity of the ROM. A signal point is provided on a plane, and the plane is divided into a plurality of areas, so that one signal point exists in each area, and when received information is in a certain area, the received information is transmitted within that area. In the code determination method for determining that the information is information of a signal point existing in the received information, an absolute value converting circuit that converts the X coordinate value and the X coordinate value into absolute values, excluding the code bit in the received information, and the absolute value converting circuit an X-coordinate value converted into an absolute value and a storage device that is indexed by the X-coordinate value; and a code that determines in which of the regions the received information is located based on the index information output by the storage device and the code bit. and a determination circuit, and the code determination circuit performs bit inversion processing on the inputted index information according to the logic condition of the code bit, and outputs the final received output.
次に本発明の一実施例を第3図、第4図及び第5図にも
とづき説明する。Next, one embodiment of the present invention will be described based on FIGS. 3, 4, and 5.
第3図は本発明により使用される符号判定パターンであ
り、第4図イは本発明の一実施例の回路構成図であり、
同口は説明図面であり、また第5図は本発明の詳細な説
明するフロー・チャートである。FIG. 3 is a code determination pattern used in the present invention, and FIG. 4A is a circuit configuration diagram of an embodiment of the present invention.
The same figure is an explanatory drawing, and FIG. 5 is a flow chart explaining the present invention in detail.
図中、1はX座標用のアドレス・レジスタ、2はX座標
用のアドレス・レジスタ、3及び4は絶対値化回路、5
はROM、6は符号判定回路、7はX座標用のアドレス
・レジスタ、8はX座標用のアドレス・レジスタ、9は
ROMである。In the figure, 1 is an address register for the X coordinate, 2 is an address register for the X coordinate, 3 and 4 are absolute value conversion circuits, and 5
is a ROM, 6 is a sign determination circuit, 7 is an address register for the X coordinate, 8 is an address register for the X coordinate, and 9 is a ROM.
本発明では、第3図に示す如く、平面をy軸、y軸とも
に+2乃至−2の区域を32に分ける。In the present invention, as shown in FIG. 3, the plane is divided into 32 areas from +2 to -2 on both the y-axis and the y-axis.
そのためにX座標用のアドレス及びX座標用のアドレス
にそれぞれ5ビツトづつを使用する。For this purpose, 5 bits are used each for the address for the X coordinate and the address for the X coordinate.
これは、第2図に示す従来の符号判定パターンのアドレ
スがy軸、y軸いずれも4ビツトを使用したものに比べ
れば1ビツト余分に使用しており、その分だけ座標が細
分化できることを示している。This means that the address of the conventional sign determination pattern shown in Figure 2 uses 1 extra bit compared to the address that uses 4 bits on both the y-axis and y-axis, and the coordinates can be subdivided by that amount. It shows.
この結果、各信号点の存在する情報領域を第3図に示す
如く定めることができる。As a result, the information area where each signal point exists can be determined as shown in FIG.
この第3図に示す情報領域によれば、例えば点Cの存在
する情報領域では、±24.3度の位相変動まで許容さ
れることになり、第2図における場合の位相変動が±1
6.9度であった場合に比較して大きく改善されている
。According to the information area shown in FIG. 3, for example, in the information area where point C exists, a phase variation of ±24.3 degrees is allowed, and the phase variation in the case of FIG. 2 is ±1.
This is a significant improvement compared to the case where the temperature was 6.9 degrees.
勿論、第3図においては、点Fの存在する情報領域では
+30度まで位相変動が許容され、点Cの存在する情報
領域との位相変動の割合が、第2図の場合に比較してか
なり接近しており、この観点からも均等化されているこ
とがわかる。Of course, in Figure 3, phase fluctuations up to +30 degrees are allowed in the information area where point F exists, and the ratio of phase fluctuations with respect to the information area where point C exists is considerably larger than in the case of Figure 2. They are close to each other, and it can be seen that they are equalized from this perspective as well.
し、かも本発明においては、受信情報がどの領域にある
のかを判定する場合に、y軸及びy軸のアドレス・ビッ
トとしてそれぞれ5ビツトづつ使用している。However, in the present invention, when determining in which area the received information is located, five bits are used each as the y-axis and y-axis address bits.
しかしながら、第4図イに示す如く、受信情報のX座標
情報とX座標情報は、それぞれX座標用のアドレス・レ
ジスタ1及びX座標用のアドレス・レジスタ2に格納さ
れたあとで絶対値化回路3及び4により絶対値化される
。However, as shown in FIG. 4A, the X coordinate information and the X coordinate information of the received information are stored in the X coordinate address register 1 and the X coordinate address register 2, respectively, and then the absolute value conversion circuit 3 and 4 are converted into absolute values.
この絶対値化回路によりその出力は正または負を示す符
号の1ビツト分が省略された、X座標、X座標ともに4
ビツトのアドレス情報として出力され、これがR,0M
5に格納された4ビツト情報の対照テーブルと比較され
、第1象限上での位置が判定される。This absolute value conversion circuit outputs 4 for both the X coordinate and the X coordinate, with one bit of the sign indicating positive or negative omitted.
This is output as bit address information, and this is R,0M.
The position on the first quadrant is determined by comparing with the comparison table of 4-bit information stored in 5.
そして、第1象限上で、「0001」、「0000」。Then, on the first quadrant, "0001" and "0000".
「1000j 、 「1001j 、 「0O1
0j及び「1010」のいずれかの領域にあるものと判
定され、その結果、上記6種の2進データのいずれかが
選定された第1象限判定ビットが符号判定回路6に送出
される。``1000j, ``1001j, ``0O1
The first quadrant determination bit is determined to be in one of the areas 0j and "1010", and as a result, the first quadrant determination bit in which one of the six types of binary data is selected is sent to the sign determination circuit 6.
符号判定回路6では、上記受信情報のX座標アドレス及
びX座標アドレスがそれぞれ正であるか負であるかを、
上記X座標用のアドレス・レジスタ1及び上記X座標用
のアドレス・レジスタ2の各符号ビット1′及び2′か
ら情報伝達を受けている。The sign determination circuit 6 determines whether the X-coordinate address and the X-coordinate address of the received information are positive or negative, respectively.
Information is transmitted from code bits 1' and 2' of the address register 1 for the X coordinate and the address register 2 for the X coordinate.
そしてこの正または狛により、上記ROM5から送出さ
れた上記第1象限判定ビットを次の如く制御する。The first quadrant determination bit sent from the ROM 5 is controlled as follows based on this positive or negative value.
即ち、第5図に示す如く、上記第1象限判定ビットをr
Qt Q2 Qa Q4Jとしたとき、(1)先ずQ4
が「0」か否かを判定し、「0」でなければy軸アドレ
スの+または−を判定する。That is, as shown in FIG. 5, the first quadrant determination bit is
When Qt Q2 Qa Q4J, (1) First, Q4
It is determined whether or not is "0", and if it is not "0", it is determined whether the y-axis address is + or -.
そして−であればQ2を反転し、つまりQ2が「0」な
らばrlJに、また「1」ならば「0」に反転し、次い
でX座標アドレスかX座標アドレスのいずれか一方のみ
が−であるか否かを判定する。Then, if -, Q2 is inverted, that is, if Q2 is "0", it is inverted to rlJ, and if it is "1", it is inverted to "0", and then only either the X coordinate address or the X coordinate address is -. Determine whether it exists or not.
もしも上記アドレスのいずれか片方のみが−であれば更
にQ3を反転させ、このようにして得られた出力を最終
の受信出力とする。If only one of the above addresses is negative, Q3 is further inverted, and the output thus obtained is the final received output.
(2)上記Q4が「0」であれば、今度はQ3が「0」
か否かを判定する。(2) If the above Q4 is “0”, then Q3 is “0”
Determine whether or not.
もしもQ3が「0」であればX座標アドレスが−か否か
を判定し、狛であれば0.2を反転させて最終の受信出
力とする。If Q3 is "0", it is determined whether the X-coordinate address is -, and if it is a square, 0.2 is inverted and used as the final received output.
(3)Q3が「0」でなければX座標アドレスが−か否
かを判定し、負であればQ2を反転させて最終の受信出
力とする。(3) If Q3 is not "0", it is determined whether the X coordinate address is -, and if it is negative, Q2 is inverted and used as the final received output.
以上の説明を実例により説明する。The above explanation will be explained using an example.
いま「0100Jを送信したとする。Now suppose that ``0100J'' is sent.
このとき受信側ではROM5から「0000」として出
力され、X座標アドレスは−である。At this time, on the receiving side, "0000" is output from the ROM 5, and the X coordinate address is -.
第5図のフロー・チャートによりまずQ4が「0」か否
か判定される。According to the flow chart of FIG. 5, it is first determined whether Q4 is "0" or not.
Q4=0であるので、次にQ3が10」か否か判定され
これもYESである。Since Q4=0, it is next determined whether or not Q3 is 10, which is also YES.
そして今度はX座標アドレスが−か否か判定されるが、
これもYESなので、Q2が反転されることになり、そ
の結果として得られた「0100」が符号判定回路6に
おいて判定ビットとして決定され、この判定ビットが受
信データとして出力される。Then, it is determined whether the X coordinate address is - or not,
Since this is also YES, Q2 is inverted, and the resulting "0100" is determined as a determination bit in the sign determination circuit 6, and this determination bit is output as received data.
また「1101」を送信した場合には、受信側のROM
5から「1001」が出力され、X座標アドレスもX座
標アドレスもいずれも−であることが符号判定回路6に
伝達される。Also, if "1101" is sent, the receiving side's ROM
5 outputs "1001", and the fact that both the X coordinate address and the X coordinate address are - is transmitted to the sign determination circuit 6.
したがって、まずQ4=1でありX座標アドレスは負で
あるの]□
でQ3が反転されるが、X座標アドレスもX座標アドレ
スも両方とも−のため他のビットは反転されることがな
い。Therefore, first, Q4=1 and the X coordinate address is negative] Q3 is inverted at □, but since both the X coordinate address and the X coordinate address are negative, other bits are not inverted.
したがって符号判定回路6では「1101」が判定ビッ
トとして決定され、この判定ビットが受信データとして
出力される。Therefore, the sign determination circuit 6 determines "1101" as the determination bit, and this determination bit is output as received data.
本発明では、X座標アドレス及びX座標アドレスともに
絶対値をとりそれぞれ4ビツトとしてからROM5に格
納された対照表と比較する。In the present invention, the absolute value of both the X-coordinate address and the X-coordinate address is set to 4 bits, and then compared with the comparison table stored in the ROM 5.
そのため該ROM5に格納された対照表は4ビツトづつ
の第1象限分のみでよく、全領域の%の対照表のみ用意
すればよいので該ROM5の容量は小さいものですむ。Therefore, the comparison table stored in the ROM 5 only needs to be for the first quadrant of 4 bits each, and only the comparison table for % of the total area needs to be prepared, so the capacity of the ROM 5 can be small.
ちなみに、第4図口で示す如く、受信されたX座標アド
レス5ビツトとX座標アドレス5ビツトをそれぞれレジ
スタ7.8で受けたのちにROM9で比較する場合には
、各5ビツトづつの対照表が必要となり、本発明と比較
して4倍の容量のROMを必要とする。By the way, as shown in Figure 4, when the received 5 bits of the X coordinate address and 5 bits of the This requires a ROM with a capacity four times that of the present invention.
以上説明した如く、本発明によれば、各情報領域をブレ
に対して均等化することが回部になり、しかも信号点の
判定に際し、アドレスの絶対値により対照することが可
能になったのでROMの容量をほとんど大きくする必要
はない。As explained above, according to the present invention, it is possible to equalize each information area against blurring, and it is also possible to compare the absolute value of the address when determining a signal point. There is almost no need to increase the capacity of the ROM.
なお以上の説明は9600ビット/秒のMODEMにつ
いて第1図の如き信号点配置の例につき行なわれたもの
であるが、勿論、本発明はこれに限定されるものではな
い。Although the above explanation has been made for the example of the signal point arrangement as shown in FIG. 1 for a 9600 bit/sec MODEM, the present invention is of course not limited to this.
第1図は信号点の説明図、第2図は従来の符号判定パタ
ーン、第3図は本発明にかかる符号判定パターン、第4
図イは本発明の一実施例の回路構成図、口は説明図面、
第5図は本発明の詳細な説明するフロー・チャートであ
る。
図中、1はX座標用のアドレス・レジスタ、2はX座標
用のアドレス・レジスタ、3及び4は絶対値化回路、5
は1’(0M16は符号判定回路、7はX座標用のアド
レス・レジスタ、8はX座標用のアドレス・レジスタ、
9はROMをそれぞれ示す。FIG. 1 is an explanatory diagram of signal points, FIG. 2 is a conventional sign determination pattern, FIG. 3 is a sign determination pattern according to the present invention, and FIG.
Figure A is a circuit configuration diagram of an embodiment of the present invention, and Figure A is an explanatory drawing.
FIG. 5 is a flow chart illustrating the invention in detail. In the figure, 1 is an address register for the X coordinate, 2 is an address register for the X coordinate, 3 and 4 are absolute value conversion circuits, and 5
is 1' (0M16 is a sign determination circuit, 7 is an address register for the X coordinate, 8 is an address register for the X coordinate,
9 each indicates a ROM.
Claims (1)
を平面上に設けるとともに該平面を複数の領域に分割し
て形成した各領域に上記信号点が1個存在するようにな
し、受信情報がある領域にあるとき該受信情報をその領
域内に存在する信号点の情報であると判定する符号判定
方式において、上記受信情報中符号ビットを除き、X座
標値とX座標値をそれぞれ絶対値化する絶対値化回路と
、当該絶対値化回路で絶対値化されたX座標値とX座標
値により索引される記憶装置と、該記憶装置により出力
される索引情報と上記符号ビットにより上記受信情報が
上記領域のいずれにあるかを判定する符号判定回路とを
備え、上記符号判定回路では入力される上記索引情報を
上記符号ビットの論理条件によりビット反転処理を行な
い最終の受信出力とすることを特徴とする符号判定方式
。1 A plurality of signal points representing certain information according to coordinate positions are provided on a plane, and the plane is divided into a plurality of areas, so that one signal point exists in each area, and the received information is In a code determination method that determines that received information is information of a signal point existing in a certain area when the received information is in that area, the X coordinate value and the an absolute value converting circuit for converting to an absolute value; an X coordinate value converted into an absolute value by the absolute value converting circuit; and a storage device indexed by the X coordinate value; and a sign determination circuit that determines in which of the regions the information is located, and the sign determination circuit performs bit inversion processing on the inputted index information according to the logic condition of the sign bit to obtain a final received output. A sign determination method characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53132033A JPS5822896B2 (en) | 1978-10-26 | 1978-10-26 | Sign determination method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53132033A JPS5822896B2 (en) | 1978-10-26 | 1978-10-26 | Sign determination method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5558648A JPS5558648A (en) | 1980-05-01 |
JPS5822896B2 true JPS5822896B2 (en) | 1983-05-12 |
Family
ID=15071919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53132033A Expired JPS5822896B2 (en) | 1978-10-26 | 1978-10-26 | Sign determination method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5822896B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01188144A (en) * | 1988-01-22 | 1989-07-27 | Canon Inc | Data deciding method |
JPH04292041A (en) * | 1991-03-20 | 1992-10-16 | Fujitsu Ltd | Carrier control signal generation circuit in eight-phase demodulator |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4871557A (en) * | 1971-12-21 | 1973-09-27 | ||
JPS5219019A (en) * | 1975-07-31 | 1977-01-14 | Milgo Electronic Corp | Binary equalizing method and device for audio band phase modulation modem |
JPS52109318A (en) * | 1976-03-10 | 1977-09-13 | Sharp Corp | Data transmitting system utilized multi-vector signal method |
-
1978
- 1978-10-26 JP JP53132033A patent/JPS5822896B2/en not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4871557A (en) * | 1971-12-21 | 1973-09-27 | ||
JPS5219019A (en) * | 1975-07-31 | 1977-01-14 | Milgo Electronic Corp | Binary equalizing method and device for audio band phase modulation modem |
JPS52109318A (en) * | 1976-03-10 | 1977-09-13 | Sharp Corp | Data transmitting system utilized multi-vector signal method |
Also Published As
Publication number | Publication date |
---|---|
JPS5558648A (en) | 1980-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4630287A (en) | Secondary channel signalling in a QAM data point constellation | |
US5448592A (en) | Coded QAM system | |
US4076956A (en) | Decision network for receiver of PSK digital signals | |
CA1231397A (en) | Waveform shaping apparatus | |
US3849595A (en) | Facsimile signal transmission system | |
US4047153A (en) | Statistical data detection method and apparatus | |
EP0229923B1 (en) | Multilevel qam transmission system introducing supplementary signal points | |
JPS5822896B2 (en) | Sign determination method | |
US4442530A (en) | Digital transmitter with vector component addressing | |
JPH05260100A (en) | Transmitted signal processing method | |
US4035625A (en) | Method and apparatus for performing binary equalization in voice-band phase-modulation modems | |
US4750191A (en) | D/A converter capable of producing an analog signal having levels of a preselected number different from 2N and communication network comprising the D/A converter | |
US4860320A (en) | Method for recovering a control signal for controlling the phase of a local carrier signal | |
EP0940909B1 (en) | Digital FM demodulation circuit | |
US4461011A (en) | Method and apparatus for converting binary information into a high density single-sideband signal | |
US6154502A (en) | Signal constellation slicer | |
US5802104A (en) | Method and apparatus for vector modulation in a communication system | |
US6239666B1 (en) | Uniform amplitude modulator | |
US3821481A (en) | Three channel psk data modem apparatus | |
US6785343B1 (en) | Rectangular-to-polar conversion angle quantizer | |
JPS62133842A (en) | Multi-value orthogonal amplitude modulation system | |
JPS5854703B2 (en) | Judgment circuit | |
JPS5836868B2 (en) | Signal vector determination circuit for 8-phase phase modulation | |
KR100194919B1 (en) | Sinusoidal data generator | |
JPH0234553B2 (en) |