JPS58221430A - Method for controlling keyboard - Google Patents
Method for controlling keyboardInfo
- Publication number
- JPS58221430A JPS58221430A JP57103322A JP10332282A JPS58221430A JP S58221430 A JPS58221430 A JP S58221430A JP 57103322 A JP57103322 A JP 57103322A JP 10332282 A JP10332282 A JP 10332282A JP S58221430 A JPS58221430 A JP S58221430A
- Authority
- JP
- Japan
- Prior art keywords
- polling
- key
- cpu
- data
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はCPUの負担を軽減し、たキーざ一ド制御方式
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a keypad control system that reduces the burden on a CPU.
シリアルインターフェースのキーゲート制御方式は各種
あるが、その中でデータエントリイ装置の様(=データ
抜は等、キー人力データの不正確さを強度に嫌う装置で
はキー人力データの正確さを確保するため、CPUから
のポーリング(二よるキーぎ一ド制御を行なっているこ
とが多い。There are various key gate control methods for serial interfaces, but among them, in devices such as data entry devices (= data omission, etc.) that strongly dislike the inaccuracy of key human data, it is necessary to ensure the accuracy of key human data. , polling from the CPU (keyed control is often performed).
第1図はその一例を示したものである。FIG. 1 shows an example.
この例によれば、キーゲート装置12に内蔵されたキー
が一ドコントローラ(KBC121)はキーマトリクス
122のスキャンを行ない、得られるキーデータをシリ
アルデータに変換し、双方向の信号線X3を介してCP
UIIへ送る。According to this example, the key controller (KBC121) built into the key gate device 12 scans the key matrix 122, converts the obtained key data into serial data, and transmits the key data via the bidirectional signal line X3. Te CP
Send to UII.
この送出タイミングをCPUIIからのポーリング(ポ
ーリング機構ZZZ)に対する応答として行なうことを
特徴としている。It is characterized in that this sending timing is performed as a response to polling (polling mechanism ZZZ) from the CPU II.
この方式によればポーリングデータ中にンーケンスチェ
ックビットを付加することによりキ−人力データ抜けを
防止することができる等、正確度の高いキーボード制御
が可能となる。しかしながらこの方式では予期せるキー
人力に対処するため、且つキーオペレータの最大入力ス
ピードに追従するため:二CPUは常時、充分短い間隔
でポーリングを行なう必要がある。実験的にはデータエ
ントリイのキーオペレータの最大入力スピードに追従す
るためには20ミリ秒<ms>以下のポーリング回数は
18万回となる。According to this method, by adding a sequence check bit to the polling data, it is possible to prevent key data from being omitted manually, thereby enabling highly accurate keyboard control. However, in this method, in order to cope with the expected key force and to keep up with the maximum input speed of the key operator, the two CPUs must always poll at sufficiently short intervals. Experimentally, in order to follow the maximum input speed of the data entry key operator, the number of polling times of 20 milliseconds (ms) or less is 180,000 times.
ところが平均的なキーオペレータの入力量は1時間あた
り最大2万キーといわれており、CPUが発行するポー
リングのうち有効なものは2/18中11%に過ぎない
。残りの89%のポーリングを発行するために要するC
PUの処理時間はそのままオーバヘッドとなりCPUの
処理効率を下げるといった欠点を有していた。However, it is said that the average key operator inputs up to 20,000 keys per hour, and only 11% of the polls issued by the CPU are effective in 2/18. C required to issue the remaining 89% of polls
This has the disadvantage that the processing time of the PU directly becomes an overhead and reduces the processing efficiency of the CPU.
本発明は上記欠点に鑑みてなされたものであり、ポーリ
ング及びキーデータが伝達される双方向の信号線を介し
てデータ伝送がなされるキー4−ド制御において、キー
ゲートがCPUに対しデータ伝送を要求しているときの
みCPUのポーリングの発行を許可する構成とすること
により、CPUの負担を軽減したキービード制御方式を
提供することを目的とする。The present invention has been made in view of the above-mentioned drawbacks, and in key 4-key control where data is transmitted via a bidirectional signal line through which polling and key data are transmitted, the key gate transmits data to the CPU. An object of the present invention is to provide a key bead control method that reduces the burden on the CPU by allowing the CPU to issue polling only when the CPU is requesting the polling.
本発明は、ポーリング及びキーデータが伝達される双方
向の信号線を介してデータ伝送が行なわれるキーゲート
制御(=おいて、制御部にキーボードがCPUに伝達す
べきデータを保持していることを検出しリクエスト信号
を駆動する機構と、リクエスト信号なCPUに伝達する
信号線と、リクエスト信号を検出し、キーど一ドに対す
るポーリングを許可/不許可する機構とを設け、キーゲ
ートがCPUに対しデータ伝送を要求するときのみCP
Uのポーリングの発行を許可することにより、キーボー
ドポーリングのためのCPUのオーバヘッドを減じたも
のである。The present invention is a key gate control system in which data is transmitted via a bidirectional signal line through which polling and key data are transmitted. A mechanism for detecting the request signal and driving the request signal, a signal line for transmitting the request signal to the CPU, and a mechanism for detecting the request signal and permitting/disallowing polling for the key card are provided. CP only when requesting data transmission
By allowing U to issue polls, the CPU overhead for keyboard polling is reduced.
以下、第2図以降を使用して本廃明実施例につき詳細に
説明する。Hereinafter, this embodiment will be described in detail using FIG. 2 and subsequent figures.
第2図は本発明が実現される装置の実施例を示すブロッ
ク図である。FIG. 2 is a block diagram showing an embodiment of an apparatus in which the present invention is implemented.
図において、21V!、CPU、22はキーデート装置
であり、両者はシリアルデータ伝送ライン23ならびに
後述するリクエストライン24を介して接続される。シ
リアルデータ伝送ライン23はポーリング及びキーデー
タが伝達される双方向の信号線である。In the figure, 21V! , CPU, 22 are key date devices, and both are connected via a serial data transmission line 23 and a request line 24, which will be described later. The serial data transmission line 23 is a bidirectional signal line through which polling and key data are transmitted.
211はポーリング機構である。ポーリング機構211
はCPU2Zに内蔵され、キーボード装置仁2に対しポ
ーリングを行ないその応答としてキーデータを取込む。211 is a polling mechanism. Polling mechanism 211
is built in the CPU 2Z and polls the keyboard device 2 and takes in key data in response.
このポーリング機構trxは双方向のシリアルデータ伝
送ライン23を介しキーボードコントローラ21Kに接
続される。This polling mechanism trx is connected to the keyboard controller 21K via a bidirectional serial data transmission line 23.
キーボードコントローラ221はキーが一ド装置2−2
に内蔵され、キーマトリクス222をスキャン(スキャ
ンライン223)し、リターンライン224を介してキ
ーデータを検出し、CPU21へ伝達する。The keyboard controller 221 has keys that are connected to the keyboard device 2-2.
It scans the key matrix 222 (scan line 223), detects key data via the return line 224, and transmits it to the CPU 21.
225はリクエストライン駆動機構である。225 is a request line driving mechanism.
リクエストライン駆動機構225は信号ライン226を
介して伝達されるキーボードコントローラ221のデー
タ伝送要求を検知しリクエスト信号を発生する。このリ
フ呈ストライン駆動機構225の出力はリクエストライ
ン24を介1、”CCPU2Zに内蔵されたリクエスト
ライン検出機構212へ伝達される。リクエストライン
検出機構212はリクエスト信号ライン24上を伝播す
るリクエスト信号を検出し、その信号の有無を信号ライ
ン213を介してポーリング機構211へ伝達する。The request line driving mechanism 225 detects a data transmission request from the keyboard controller 221 transmitted via a signal line 226 and generates a request signal. The output of the stress line drive mechanism 225 is transmitted via the request line 24 to the request line detection mechanism 212 built into the CCPU 2Z. The presence or absence of the signal is transmitted to the polling mechanism 211 via the signal line 213.
第3図は本発明の動作を示すタイミングチャートである
。上から順に、リクエスト信号ライン2イ上を伝播する
信号、シリアルデータ伝送ライン23上を伝播する信号
P(ポーリングデータ)、KD(キーデータ)のそれぞ
れのタイミンクな示す。FIG. 3 is a timing chart showing the operation of the present invention. In order from the top, the timings of the signal propagated on the request signal line 2A, the signal P (polling data) and KD (key data) propagated on the serial data transmission line 23 are shown.
以下、第2図に示した本発明実施例の動作につき第3図
のタイミングチャートを用いて詳細に説明する。Hereinafter, the operation of the embodiment of the present invention shown in FIG. 2 will be explained in detail using the timing chart shown in FIG. 3.
本発明実施例ではポーリング間隔を20ミリ秒(FF&
8)としている。すなわちポーリング機構222は20
rrLS毎にポーリングを発行しようと試みる。時点の
ではキーは押されていないためキーデートコントローラ
221はCPU21に伝送すべきデータを保持していな
い。リクエストライン駆動機構225はキーデートコン
トローラ22・Iが伝送すべきデータを保持していない
時はリクエストライン25をオフにしている。リクエス
トライン検出機構212はリクエストライン24がオフ
であることを検出し、ポーリング機構211に伝達する
。ポーリング機構211はこれにより、キーボード装置
2−2がデータ伝送を要求していないことを知り、時点
のではポーリングを発行しない。In the embodiment of the present invention, the polling interval is set to 20 milliseconds (FF&
8). That is, the polling mechanism 222 has 20
Attempts to issue a poll every rrLS. Since no key is pressed at this point, the key date controller 221 does not hold data to be transmitted to the CPU 21. The request line driving mechanism 225 turns off the request line 25 when the key date controller 22.I does not hold data to be transmitted. The request line detection mechanism 212 detects that the request line 24 is off, and transmits it to the polling mechanism 211. The polling mechanism 211 thereby learns that the keyboard device 2-2 does not request data transmission, and does not issue polling at this time.
時点のと■の間で1個のキーが押される(図中△印)と
、リクエストライン駆動機構225はこれを検知し、リ
クエストライン24をオンにする。リクエストライン検
出機構212はこれを検知し、キーボード装置22がデ
ータ伝送を要求していることをポーリング機構zrrに
伝達する。When one key is pressed between time points and ■ (indicated by △ in the figure), the request line drive mechanism 225 detects this and turns on the request line 24. The request line detection mechanism 212 detects this and transmits to the polling mechanism zrr that the keyboard device 22 requests data transmission.
これにより時点0において、ポーリング機構211はポ
ーリングを発行しそれに対するキーデータを受信する。As a result, at time 0, the polling mechanism 211 issues a poll and receives key data for it.
リクエストライン駆動機構212はキーボードコントロ
ーラ221がデータ送信を終了し、それ以上伝送すべき
データがないことを検出するとリクエストライン24を
オフする。従って時点■ではポーリングは送出されない
。The request line driving mechanism 212 turns off the request line 24 when the keyboard controller 221 finishes transmitting data and detects that there is no more data to transmit. Therefore, no polling is sent out at time ■.
次に時点■と0の間で2キーが同時に押される(図中ム
印)と、同様にリクエストライン24がオーフし時点0
でポーリングが発行される。Next, when the 2 keys are pressed at the same time between time points ■ and 0 (marked with a square mark in the figure), the request line 24 is similarly turned off and time 0
A poll is issued.
キーボードコントローラ221はこれに対するデータを
送出した後も更に伝送すべきデータを保持しているため
リクエストライン駆動機構225はリクエストライン2
4をオンに保持し続ける。従って時点のでもポーリング
が発行される。このポーリングに対するデータが伝送さ
れた後、リクエストライン24はオフとなり、時点[F
]、0.■ではポーリングは発行されない。Since the keyboard controller 221 still holds data to be transmitted even after transmitting the data for this, the request line driving mechanism 225
Continue to hold 4 on. Therefore, a poll is issued even at the moment. After the data for this poll has been transmitted, the request line 24 is turned off and at time [F
], 0. In ■, polling is not issued.
以上説明の如く本発明によれば正確である反面、不要な
I−リング発行によるCPUのオーバーヘッドが重いと
いう欠点のあった従のJ−リングによるキーゲート制御
に対し、簡単なノ1−ドウエアを付加することにより、
その利点をすべて保持したまま不要なポーリングの発行
を禁止し、CPUのオーバーヘッドを低減したキーゲー
ト制御を実現できる。As explained above, the present invention is accurate but has the drawback of heavy CPU overhead due to unnecessary I-ring issuance. By adding
It is possible to realize key gate control that inhibits the issuance of unnecessary polling and reduces CPU overhead while retaining all of its advantages.
【図面の簡単な説明】
第1図は従来のキーボード制御を実現する装置の構成例
を示すゾロツク図、第2図は本発明を実現する装置の実
施例を示すブロック図、第3図は本発明実施例の動作を
示すタイミングチャートである。
21・・・CPU、ξ2・・・キーボード装置、23・
・・リクエスト信号ライン、24・・・シリアルデータ
伝送ライン、211・・・ポーリング機構、212・・
・リクエストライン検出機構、221・・・キーぎ一ド
コントローラ、225パ・リクエストライン駆動機構。[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a Zoroku diagram showing an example of the configuration of a device for realizing conventional keyboard control, FIG. 2 is a block diagram showing an embodiment of a device for realizing the present invention, and FIG. 5 is a timing chart showing the operation of the embodiment of the invention. 21...CPU, ξ2...Keyboard device, 23.
...Request signal line, 24...Serial data transmission line, 211...Polling mechanism, 212...
・Request line detection mechanism, 221...Key keyed controller, 225 request line drive mechanism.
Claims (1)
を介してデータ伝達が行なわれるキーボード制御におい
て、キーが一ドに対しポーリングを行ない、その応答と
してキーデータを取込むポーリング機構と、キーボード
のデータ伝送要求を検知しリクエスト信号を発するリク
エストライン駆動機構と、このリクエスト信号をCPU
に対し伝達する信号線と、そのリクエスト信号を検出し
、上記ポーリング機構に伝達するリクエストライン検出
機構とを有し、キーゲートがCPUに対しデータ伝送を
要求しているときのみCPUのポーリングの発行を許可
することを特徴とするキーゲート制御方式。In keyboard control where data is transmitted via a bidirectional signal line through which polling and key data are transmitted, there is a polling mechanism in which a key polls a single key and receives key data in response, and a polling mechanism that captures key data in response. A request line drive mechanism that detects a transmission request and issues a request signal, and a CPU that transmits this request signal.
and a request line detection mechanism that detects the request signal and transmits it to the polling mechanism, and issues CPU polling only when the key gate requests data transmission from the CPU. A key gate control method characterized by allowing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57103322A JPS58221430A (en) | 1982-06-16 | 1982-06-16 | Method for controlling keyboard |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57103322A JPS58221430A (en) | 1982-06-16 | 1982-06-16 | Method for controlling keyboard |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58221430A true JPS58221430A (en) | 1983-12-23 |
Family
ID=14350951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57103322A Pending JPS58221430A (en) | 1982-06-16 | 1982-06-16 | Method for controlling keyboard |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58221430A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60178525A (en) * | 1984-02-23 | 1985-09-12 | Sharp Corp | Interface system |
JPS60225927A (en) * | 1984-04-25 | 1985-11-11 | Ascii Corp | Keyboard interface in composite function cpu |
-
1982
- 1982-06-16 JP JP57103322A patent/JPS58221430A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60178525A (en) * | 1984-02-23 | 1985-09-12 | Sharp Corp | Interface system |
JPS60225927A (en) * | 1984-04-25 | 1985-11-11 | Ascii Corp | Keyboard interface in composite function cpu |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010458A (en) | Peripheral Equipment Control | |
JP2002297336A (en) | Printer system | |
JPS58221430A (en) | Method for controlling keyboard | |
JPH11306097A (en) | Terminal control system | |
JP3286079B2 (en) | Computer system with data transfer delay control function | |
JP2588214B2 (en) | Key code control device | |
JPH0277928A (en) | Interface circuit for recorder | |
JPS63288317A (en) | Printer | |
JP2000010715A (en) | Data input device and data transfer system | |
JP2740446B2 (en) | One-key shiftable keyboard device | |
JPH02258358A (en) | Communication controller in laser printer | |
JPS58101323A (en) | Keyboard controlling system | |
JPH01103466A (en) | Control in page-type printer device | |
JPH0227460A (en) | Interruption holding register control system | |
JPS60199248A (en) | Keyboard control system | |
JPS5981950A (en) | Data transfer control system | |
JPS62244681A (en) | Printer | |
JPS60193061A (en) | Data transmission system | |
JPS61228553A (en) | Data processor | |
JPH04250550A (en) | Information processor | |
JPH08287019A (en) | Data processor | |
JPS5714931A (en) | Interruption controlling system | |
JPH0647976A (en) | Detecting apparatus for exhaustion of printing paper | |
JPS6337497A (en) | Keyboard controller | |
JPH0682348B2 (en) | I / O control method |