JPS582153Y2 - Gate control circuit of gate turn-off thyristor - Google Patents

Gate control circuit of gate turn-off thyristor

Info

Publication number
JPS582153Y2
JPS582153Y2 JP15070176U JP15070176U JPS582153Y2 JP S582153 Y2 JPS582153 Y2 JP S582153Y2 JP 15070176 U JP15070176 U JP 15070176U JP 15070176 U JP15070176 U JP 15070176U JP S582153 Y2 JPS582153 Y2 JP S582153Y2
Authority
JP
Japan
Prior art keywords
gate
turn
thyristor
circuit
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15070176U
Other languages
Japanese (ja)
Other versions
JPS5367757U (en
Inventor
平田昭生
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP15070176U priority Critical patent/JPS582153Y2/en
Publication of JPS5367757U publication Critical patent/JPS5367757U/ja
Application granted granted Critical
Publication of JPS582153Y2 publication Critical patent/JPS582153Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Thyristor Switches And Gates (AREA)
  • Power Conversion In General (AREA)

Description

【考案の詳細な説明】 この考案はゲートターンオフサイリスタのゲート制御回
路の改良に関する。
[Detailed Description of the Invention] This invention relates to an improvement of a gate control circuit for a gate turn-off thyristor.

ゲートターンオフサイリスク(以下GTOサイリスクと
称す)は周知のごとくゲート端子Gとカソードに間に正
のゲート制御信号を印加すると導通し、負のゲート制御
信号を加えると非導通となる特性を有する半導体素子で
ある。
As is well-known, gate turn-off silicon (hereinafter referred to as GTO silicon) is a semiconductor that has the property of becoming conductive when a positive gate control signal is applied between the gate terminal G and the cathode, and non-conductive when a negative gate control signal is applied between the gate terminal G and the cathode. It is element.

GTOサイリスクを導通状態から非導通状態とするには
、G’lDサイリスタのアノードとカソードに間に流れ
ている主回路電流Iaに対し約1/2〜1/4の負のゲ
ート電流を数10 usec間流す必要があるが、GT
Oサイリスタは順電圧阻止特性を回復しはじめるとゲー
ト端子Gとカソード端子に間のインピーダンスが増加す
る。
To change the GTO thyristor from a conductive state to a non-conductive state, apply a negative gate current of about 1/2 to 1/4 of the main circuit current Ia flowing between the anode and cathode of the G'ID thyristor by several tens of tens of times. It is necessary to flow between usec, but GT
When the O thyristor begins to recover its forward voltage blocking characteristics, the impedance between the gate terminal G and the cathode terminal increases.

端子G−に間のインピーダンスが増加すると、前述のご
とく主回路電流の1/2〜1/4の負のゲート電流を流
し込んでいるために端子G−に間に負の過電圧が発生す
る。
When the impedance between the terminal G- and the terminal G- increases, a negative overvoltage is generated between the terminal G- and the negative gate current that is 1/2 to 1/4 of the main circuit current as described above.

GTOサイリスクは端子G−に間に印加する負電圧は数
V以下に抑制しなければGTOが破壊する。
The GTO will be destroyed if the negative voltage applied to the terminal G- is not suppressed to a few volts or less.

前記負の過電圧を抑制するため、第1図のごと<GTO
サイリスタ11のゲート端子Gとカソード端子にとの間
にダイオード12と定電圧ダイオード13の直列回路を
接続したものがある。
In order to suppress the negative overvoltage, as shown in FIG.
There is one in which a series circuit of a diode 12 and a constant voltage diode 13 is connected between the gate terminal G and the cathode terminal of the thyristor 11.

この直列回路には図示極性のゲート電源E1−オフ用ス
イッチoff−8Wの直列回路と、オン用スイッチon
−8W−ゲート電源E2(ゲート電源E1と逆極性に挿
入されている。
This series circuit includes a series circuit of the gate power supply E1 with the polarity shown - an OFF switch OFF - 8W, and an ON switch ON.
-8W- Gate power supply E2 (inserted with opposite polarity to the gate power supply E1.

)との直列回路をそれぞれ並列に接続しである。) are connected in parallel.

この回路においてオン用スイッチ0n−8Wを投入する
とGTOサイリスタ11のゲート端子Gとカソード端子
に間に正方向のゲート電流が流れてGTOサイリスタ1
1はターンオンし、逆にオフ用スイッチoff−8Wを
投入するとターンオフする。
In this circuit, when the ON switch 0n-8W is turned on, a positive gate current flows between the gate terminal G and the cathode terminal of the GTO thyristor 11.
1 is turned on, and conversely, when the off switch OFF-8W is turned on, it is turned off.

しかしながらGTOサイリスタ11に流す主回路電流は
数100〜100OA程度になり、負のゲート電流が数
10OAとなる。
However, the main circuit current flowing through the GTO thyristor 11 is on the order of several 100 to 100 OA, and the negative gate current is on the order of several 10 OA.

従ってインバータ回路などの高周波回路に第1図のごと
き構成の回路を使用したとき各GTOサイリスタのター
ンオフ動作ごとに定電圧ダイオード13に前述のごとき
数10OAの負のゲート電流が数usec〜数10us
ec間分流することになり、また軽負荷と重負荷時には
分流する電流幅が変化するなど問題がある。
Therefore, when a circuit having the configuration as shown in Fig. 1 is used in a high frequency circuit such as an inverter circuit, a negative gate current of several tens of OA as described above is generated in the constant voltage diode 13 for each turn-off operation of each GTO thyristor for several seconds to several tens of us.
This causes problems such as the current width being shunted between ec and the width of the shunted current changing between light and heavy loads.

つまり従来のGTOサイリスクのゲート制御回路の構成
においてはターンオフ動作時に次のような欠点がある。
In other words, the configuration of the conventional gate control circuit for GTO Cyrisk has the following drawbacks during turn-off operation.

(1)端子G−に間を所定の負電圧以下とするため定電
圧ダイオード13などの保護素子を挿入するが、GTO
サイリスタ11が大容量化すると保護素子の定格も過大
となり、その設計も困難である。
(1) A protection element such as a constant voltage diode 13 is inserted between terminals G- to keep the voltage below a predetermined negative voltage.
When the capacity of the thyristor 11 increases, the rating of the protection element also becomes excessive, making its design difficult.

(2)前記保護素子に流れる負のゲート電流は実際のタ
ーンオフ動作に必要以上の電流となるので、これが損失
となる。
(2) The negative gate current flowing through the protection element is more current than necessary for the actual turn-off operation, resulting in a loss.

この考案はこのような欠点を除去するためなされたもの
で、保護素子の定格を軽減でき、ターンオフ動作で余っ
たエネルギを有効に活用できるゲートターンオフサイリ
スクの制御回路を提供することを目的とする。
This invention was devised to eliminate such drawbacks, and the purpose is to provide a control circuit for gate turn-off risks that can reduce the rating of the protection element and effectively utilize the energy left over from the turn-off operation. .

以下この考案の一実施例について第2図を参照して説明
する。
An embodiment of this invention will be described below with reference to FIG.

GTOサイリスタ11のゲート端子Gとカソード端子に
との間にダイオード12と定電圧ダイオード13との直
列回路が接続されている。
A series circuit including a diode 12 and a constant voltage diode 13 is connected between the gate terminal G and the cathode terminal of the GTO thyristor 11.

このダイオード13のカソード側にコンデンサ14を接
続し、このコンデンサ14と前記定電圧ダイオード13
との間に抵抗器15−半導体スイッチ16−抵抗器17
の直列回路が接続されている。
A capacitor 14 is connected to the cathode side of this diode 13, and this capacitor 14 and the voltage regulator diode 13
Resistor 15 - semiconductor switch 16 - resistor 17 between
series circuit is connected.

この抵抗器17と半導体スイッチ16との接続点に抵抗
器18、ダイオード19の一端がそれぞれ接続され、抵
抗器18の他端は前記ダイオード12と定電圧ダイオー
ド13との接続点に接続され、ダイオード19の他端は
抵抗器17に接続されている。
One end of a resistor 18 and a diode 19 are connected to the connection point between the resistor 17 and the semiconductor switch 16, respectively, and the other end of the resistor 18 is connected to the connection point between the diode 12 and the voltage regulator diode 13. The other end of 19 is connected to resistor 17.

前記抵抗器15にトランジスタ20のコレクタが接続さ
れ、このエミッタが前記抵抗器17に接続され、このベ
ースが前記半導体スイッチ16と抵抗器17との接続点
に接続されている。
A collector of a transistor 20 is connected to the resistor 15, an emitter of the transistor 20 is connected to the resistor 17, and a base thereof is connected to a connection point between the semiconductor switch 16 and the resistor 17.

前記トランジスタ20に直列に抵抗器21−半導体スイ
ッチ22の直列回路およびゲート電源23がそれぞれ接
続されている。
A series circuit of a resistor 21 and a semiconductor switch 22 and a gate power supply 23 are connected in series to the transistor 20, respectively.

ゲート電源23と半導体スイッチ22との接続点に、半
導体スイッチ24の一端が接続されこの他端には抵抗器
25を介してトランジスタ26のベースが接続され、ト
ランジスタ26のエミッタが前記トランジスタ20のエ
ミッタとゲート電源23との接続点に接続され、またト
ランジスタ26のコレクタはインピーダンス素子27を
介して前記トランジスタ20のコレクタに接続されてい
る。
One end of a semiconductor switch 24 is connected to the connection point between the gate power supply 23 and the semiconductor switch 22, and the base of a transistor 26 is connected to the other end via a resistor 25, and the emitter of the transistor 26 is connected to the emitter of the transistor 20. The collector of the transistor 26 is connected to the collector of the transistor 20 via an impedance element 27.

このような構成のものにおいて、GTOサイリスタ11
を導通させるには半導体スイッチ22を第3図のように
時刻t1でオンしてゲート電源23−半導体スイッチ2
2−抵抗器21−コンデンサ14−GTOサイリスク1
1−ゲート電源23のループで正のゲート電流を流して
GTOサイリスタ11をターンオンさせる。
In such a configuration, the GTO thyristor 11
To conduct, the semiconductor switch 22 is turned on at time t1 as shown in FIG.
2-Resistor 21-Capacitor 14-GTO Cyrisk 1
1- A positive gate current is caused to flow in the loop of the gate power supply 23 to turn on the GTO thyristor 11.

GTOサイリスタ11は保持電流以上の主回路電流が流
れると導通状態を保持するから、半導体スイッチ22は
所定時間後に開放する。
Since the GTO thyristor 11 maintains a conductive state when a main circuit current greater than the holding current flows, the semiconductor switch 22 opens after a predetermined time.

このときコンデンサ14はいままで図示極性に充電され
ていたものが充電停止される。
At this time, the capacitor 14 that has been charged to the polarity shown is stopped.

GTOサイリスタ11を非導通させるには半導体スイッ
チ16を第3図のように時刻t2でオンすると、トラン
ジスタ20がオンし、これによりコンデンサ14−トラ
ンジスタ2O−GTOサイリスタ11−コンデンサ14
のループで負のゲート電流をコンデンサ14の充電電荷
を放電させることによって行う。
To make the GTO thyristor 11 non-conductive, turn on the semiconductor switch 16 at time t2 as shown in FIG.
A negative gate current is applied in the loop by discharging the charge in the capacitor 14.

このときトランジスタ26はトランジスタ20と導通期
間がラップするように半導体スイッチ24を第3図のよ
うに時刻t2でオンし、t4でオフさせ、半導体スイッ
チ16は第3図のように時刻t2でオンさせ、時刻t3
でオフさせるようにする。
At this time, the semiconductor switch 24 is turned on at time t2 and turned off at t4 as shown in FIG. 3 so that the conduction period of the transistor 26 and the transistor 20 overlap, and the semiconductor switch 16 is turned on at time t2 as shown in FIG. and time t3
to turn it off.

従ってトランジスタ26と20は時刻12−13間はと
もに導通ずる。
Therefore, transistors 26 and 20 are both conductive between times 12-13.

このように負のゲート電流を流してGTOサイリスタ1
1がターンオフし、順電圧阻止特性を回復しはじめると
ゲート端子Gとカソード端子に間の負極性電圧が増加し
てくるから、この電圧を所定値以内とするようにダイオ
ード12と定電圧ダイオード13との直列回路がGTO
サイリスタ11のゲート端子Gとカソード端子に間の電
圧が所定の電圧に達すると、ダイオード12と定電圧ダ
イオード13との接続点aの電位が確立してトランジス
タ20のベースには抵抗器18と15のバイアスによっ
て負のバイアス電圧が印加され、トランジスタ20は非
導通状態となる。
In this way, by passing a negative gate current, the GTO thyristor 1
1 turns off and begins to recover the forward voltage blocking characteristic, the negative polarity voltage between the gate terminal G and the cathode terminal increases. The series circuit with GTO
When the voltage between the gate terminal G and cathode terminal of the thyristor 11 reaches a predetermined voltage, the potential at the connection point a between the diode 12 and the constant voltage diode 13 is established, and the resistors 18 and 15 are connected to the base of the transistor 20. A negative bias voltage is applied by the bias of , and the transistor 20 becomes non-conductive.

このとき半導体スイッチ24がオン状態にありトランジ
スタ20と26の導通期間が前述のごとくラップしてい
るからコンデンサ14の放電電流は、コンデンサ14−
インピーダンス素子27−トランジスタ26−〇TOサ
イリスタ11−コンデンサ14のループで負のゲート電
流として流れる。
At this time, since the semiconductor switch 24 is in the on state and the conduction periods of the transistors 20 and 26 overlap as described above, the discharge current of the capacitor 14 is
It flows as a negative gate current in the impedance element 27-transistor 26-〇TO thyristor 11-capacitor 14 loop.

このとき流れる負のゲート電流はインピーダンス素子2
7で制限され長時間流れ続けるが、GTOサイリスタ1
1は公知のごとく定常状態でdv/dt耐量が小さく、
これを向上させるためには定常状態で負のゲート電流を
流すとよい特性が得られるから、ターンオフの余剰エネ
ルギーである前記コンデンサ14の充電電流はGTOサ
イリスタ11のdv/dt耐量の増加のため使用される
The negative gate current flowing at this time is the impedance element 2
7 and continues to flow for a long time, but GTO thyristor 1
1 has a small dv/dt tolerance in steady state as is well known;
In order to improve this, good characteristics can be obtained by flowing a negative gate current in a steady state, so the charging current of the capacitor 14, which is the surplus energy of turn-off, is used to increase the dv/dt withstand capacity of the GTO thyristor 11. be done.

その後再度GTOサイリスタ11を導通させるため半導
体スイッチ22をオンする時、トランジスタ26はオフ
するように半導体スイッチ22は操作される。
Thereafter, when the semiconductor switch 22 is turned on again to make the GTO thyristor 11 conductive, the semiconductor switch 22 is operated so that the transistor 26 is turned off.

このように考案ではGTOサイリスタ11のターンオフ
時ゲート端子Gとカソード端子に間電圧が所定値に達し
たことを、ダイオード12一定電圧ダイオード13、抵
抗器18−15−半導体スイッチ16およびトランジス
タ20からなる検出器により検出し、所定電圧に達した
時負のゲート電流を流すトランジスタ20が非導通とな
るので、GTOサイリスタ11の端子G−に間の電圧が
所定値に達してから過大な負のゲート電流は流れない。
In this way, when the GTO thyristor 11 is turned off, it is determined that the voltage between the gate terminal G and the cathode terminal has reached a predetermined value. The transistor 20, which is detected by the detector and which flows a negative gate current when a predetermined voltage is reached, becomes non-conductive. No current flows.

さらにトランジスタ20が非導通のとき前記負のゲート
電流はインピーダンス素子2Tで制限したループで転流
して流すので、GTOサイリスタ11の端子G−に間電
圧を所定の負電圧以上に抑制する定電圧ダイオード13
に流れる電流を抑制するとともに前述の負のゲート電流
を流し続けることによってdv/dt耐量が向上する。
Further, when the transistor 20 is non-conductive, the negative gate current is commutated and flows in a loop limited by the impedance element 2T, so a constant voltage diode is connected to the terminal G- of the GTO thyristor 11 to suppress the voltage between the terminals and the terminal G to a predetermined negative voltage or higher. 13
The dv/dt withstand capability is improved by suppressing the current flowing through the gate and continuing to flow the above-mentioned negative gate current.

従ってこの考案によれはGTOサイリスクのゲート、カ
ソード間電圧を所定値に抑制する保護素子の定格を、大
容量GTOサイリスクにおいて太幅に軽減でき、GTO
サイリスクのターンオフによる余剰エネルギーをdv/
dt耐量向上用に使用できるので、損失が少なく、経済
的で小形なゲート制御回路を提供できる。
Therefore, according to this invention, the rating of the protection element that suppresses the voltage between the gate and cathode of the GTO SIRISK to a predetermined value can be significantly reduced in the large-capacity GTO SIRISK.
Excess energy from Cyrisk's turn-off is converted into dv/
Since it can be used to improve dt tolerance, it is possible to provide an economical and compact gate control circuit with little loss.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のゲートターンオフサイリスクのゲート制
御回路の一例を示す回路図、第2図はこの考案によるゲ
ートターンオフサイリスクのゲート制御回路の一実施例
を示す回路図、第3図は同実施例の半導体スイッチの動
作を説明するためのタイムチャートである。 11・・・・・・ゲートターンオフサイリスク、12.
19・・・・・・ダイオード、13・・・・・・保護素
子例えば定電圧ダイオード、14・・・・・・コンデン
サ、16.22゜24・・・・・・半導体スイッチ、2
0.26・・・・・・トランジスタ、23・・・・・・
ゲート電源、27・・・・・・インピーダンス素子。
FIG. 1 is a circuit diagram showing an example of a gate control circuit for a conventional gate turn-off switch, FIG. 2 is a circuit diagram showing an example of a gate control circuit for a gate turn-off switch according to this invention, and FIG. 3 is a circuit diagram showing the same example. 5 is a time chart for explaining the operation of the semiconductor switch of the embodiment. 11...Gate turn-off sirisk, 12.
19...Diode, 13...Protective element such as constant voltage diode, 14...Capacitor, 16.22°24...Semiconductor switch, 2
0.26...Transistor, 23...
Gate power supply, 27... impedance element.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ゲートターンオフサイリスクのゲート端子およびカソー
ド端子間に定電圧ダイオード等の保護素子を接続したも
のにおいて、前記ゲートターンオフ時にゲート端子とカ
ソード端子間に生ずる負電圧が所定値に達したことを検
出する検出手段を設け、前記ゲートターンオフサイリス
クの負のゲート電流を流すループ内に並列的に接続され
たその閉路時間路インピーダンスが大きな値となる第1
のスイッチとこれより低いインピーダンス値となる第2
のスイッチのうち、前記検出手段の検出出力が所定値を
こえたとき前記第2のスイッチを開路し、前記第1のス
イッチを閉路させて負のゲート電流を減少させることを
特徴とするゲートターンオフサイリスタのゲート制御回
路。
Detection that detects when the negative voltage generated between the gate terminal and the cathode terminal reaches a predetermined value at the time of gate turn-off in a gate turn-off circuit in which a protection element such as a constant voltage diode is connected between the gate terminal and the cathode terminal. a first circuit whose closed circuit impedance has a large value and is connected in parallel within the loop through which the negative gate current of the gate turn-off circuit flows;
switch and a second switch with a lower impedance value.
Among the switches, the gate turn-off is characterized in that when the detection output of the detection means exceeds a predetermined value, the second switch is opened and the first switch is closed to reduce the negative gate current. Thyristor gate control circuit.
JP15070176U 1976-11-10 1976-11-10 Gate control circuit of gate turn-off thyristor Expired JPS582153Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15070176U JPS582153Y2 (en) 1976-11-10 1976-11-10 Gate control circuit of gate turn-off thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15070176U JPS582153Y2 (en) 1976-11-10 1976-11-10 Gate control circuit of gate turn-off thyristor

Publications (2)

Publication Number Publication Date
JPS5367757U JPS5367757U (en) 1978-06-07
JPS582153Y2 true JPS582153Y2 (en) 1983-01-14

Family

ID=28758990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15070176U Expired JPS582153Y2 (en) 1976-11-10 1976-11-10 Gate control circuit of gate turn-off thyristor

Country Status (1)

Country Link
JP (1) JPS582153Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175970A (en) * 1982-04-08 1983-10-15 Fuji Electric Co Ltd Reverse bias current supply system to switching semiconductor element
JPS62188272A (en) * 1987-02-03 1987-08-17 Semiconductor Res Found Semiconductor device including static induction thyristor

Also Published As

Publication number Publication date
JPS5367757U (en) 1978-06-07

Similar Documents

Publication Publication Date Title
US4743858A (en) R. F. power amplifier
JP2664678B2 (en) Power supply circuit
US4298809A (en) Gate circuit for gate turn-off thyristor
JPS582153Y2 (en) Gate control circuit of gate turn-off thyristor
US4277811A (en) Static type circuit breaker
US3967138A (en) Device for firing thyristor
JP3278487B2 (en) Rechargeable power supply
US4424558A (en) Freely commutating chopper circuit
JP3551338B2 (en) Reverse conduction voltage clamp circuit
JPS591062B2 (en) Gate control circuit of gate turn-off thyristor
JP2652584B2 (en) Switching power supply
JP2664295B2 (en) Gate circuit of gate turn-off thyristor
JPS61161018A (en) Displacement current compensating device of electrostatic induction thyristor
SU1111242A2 (en) Transistor inverter
JPS6112471B2 (en)
SU1610560A1 (en) Single-ended d.c. voltage stailizer
JPH0227633Y2 (en)
JPH05146143A (en) Rush current preventive circuit
JPH0837738A (en) Battery charging circuit
JPH0226812B2 (en)
JPS6037712B2 (en) gate control circuit
JPS6042502Y2 (en) Protection device for multi-source power amplifier circuit
JPS59175325A (en) Overcurrent breaking circuit
JPS6148344B2 (en)
JPS6125354Y2 (en)