JPS582152Y2

JPS582152Y2 - ゲ−トタ−ンオフサイリスタのゲ−ト制御装置

Info

Publication number: JPS582152Y2
Application number: JP15069776U
Authority: JP
Inventors: 斎藤涼夫
Original assignee: 株式会社東芝
Priority date: 1976-11-10
Filing date: 1976-11-10
Publication date: 1983-01-14
Also published as: JPS5367754U

Description

【考案の詳細な説明】この考案は、自己消弧形半導体素子（一般にゲートター
ンオフサイリスクと呼ばれるが、以下ＧＴＯと略称する
）のゲート制御回路に関するものである。

ＧＴＯはゲートＧとカソードにの間に正のゲート制御信
号を印加すると導通し、負のゲート制御信号を印加する
と非導通となる特性を有する半導体素子である。

正のゲート制御信号はゲートターンオンゲインが高く、
一般のサイリスタのターンオン信号と同様に小容量の信
号で済むが、負のゲート制御信号はゲートターンオフゲ
インが２〜４程度しかなく、しかもゲート電流の立ち上
がりが一般のサイリスタの数十倍を要求されるため、主
回路電流の１／２〜１／４相応の大電流を数１０μｓｅ
ｃ以下の非常に短い時間に流さなければターンオフでき
ないという特性がある。

このようなゲート制御信号を得るには、たとえばインバ
ータ等において多数のＧＴＯが用いられている場合には
、それぞれのゲート回路の直流電源を別々に絶縁し、コ
ンデンサ等の放電電流を直接にＧＴＯのゲートＧとカソ
ードにの間に印加するという手段がとられていた。

このようなゲート回路の構成をとると、ゲート回路の直
流電源が別々に必要なこと及び比較的犬容量のターンオ
フ回路が必要なことから不経済でもあり、また信頼性に
も問題が生ずる恐れがある。

これに対し各ゲート毎にパルストランスで絶縁してゲー
トを制御すれば前記の欠点を防ぐことができるが、従来
の手段ではパルストランスを数個用いてオンパルス及び
オフパルスを別々に発生していたので、その特長が充分
発揮できなかった。

この考案は、このような欠点の改善のためなされたもの
であり、直流電源とパルストランスの１次側の少なくと
も一巻線の間にそれぞれが並列接続されたコンデンサを
設けることにより、オンパルス及びオフパルスの発生回
路を非常に簡単な構成とし、信頼性を向上させるととも
に、制御回路と主回路を絶縁できるゲートターンオフサ
イリスクの制御装置を提供することを目的とする。

以下、この考案の一実施例を第１図の構成図と第２図の
動作波形図で説明する。

第１図において、１０はパルストランスの１次側の制御
回路を構成するパルス発生回路であり、１１は直流電源
、１２はトランジスタ、１３は限流用インピーダンス、
１４と１５はコンデンサ１８に蓄えられた電荷を反転さ
せるためのりアクドルとサイリスタ、１６はダイオード
、１７はオフパルス用サイリスタ、１９はオフパルス用
コンデンサ、２０はＧＴＯ（Ａはアノード、Ｋはカソー
ド、Ｇはゲート）、２１は抵抗器、２２はダイオード、
２３はコンデンサ、２４は定電圧ダイオード、２５はダ
イオード、３０はパルストランスでＰＴｌは１次側巻線
、ＰＴ２は２次側巻線を示し、上記各部品は図示の如く
回路組みされる。

また第２図において、ａはコンデンサ１８を通してパル
ストランス３０の１次側巻線ＰＴ１へ流れる電流ＩＣ
１、ｂはコンデンサ１８の電圧Ｅｃ１．ｃはサイリスタ
１５に流れる電流■Ｓ１．ｄはコンデンサ１９の電圧Ｅ
ｃ２．ｅは１次側巻線ＰＴ、へ流れる電流ＩＰＴＩであ
る。

次に動作を説明する。

第１図において、第２図の時刻ｔ、にＧＴＯ２０をター
ンオンさせるとすれば、時刻ｔ１に、トランジスタ１２
をオンする。

この時、オン電流は直流電源１１→トランジスタ１２→
限流用インピーダンス１３→コンデンサ１８→パルスト
ランスの１次巻線ＰＴ１→直流電源１１と流れ、ＧＴＯ
のゲートＧとカソードにの間に正のゲート信号を与える
。

限流用インピーダンス１３を挿入するのは、ゲートクー
ンオンゲインが高いため、それほど大きな電流を必要と
しないためである。

これと同時に、コンデンサ１８と並列に接続されたコン
デンサ１９には、ダイオード１６を通して充電電流が流
れ、時刻ｔ２においてコンデンサ１８がある電圧まで充
電された時、サイリスタ１５をオンすると、充電された
電荷はコンデンサ１８→リアクトル１４→サイリスタ１
５→コンデンサ１８と流れて反転し、サイリスタ１５は
ターンオフし、再び充電々流が流れる。

この時コンデンサ１９に蓄えられた電荷はダイオード１
６により阻止されて放電しない。

このようにＧＴＯ２０がオン期間はコンデンサ１８には
常に充放電々流が流れるので、パルストランス３０を通
し、ＧＴＯ２０のゲートＧとカソードにの間にオンパル
スを加え続ける。

時刻ｔ３において、ＧＴＯ２０をターンオフするとすれ
ば、トランジスタ１２をオフし、サイリスタ１７をオン
する。

すると、コンデンサ１９に第１図に示される極性で蓄え
られた電荷は瞬時に放電し、パルストランス３０の２次
巻線ＰＴ２側には、大きなターンオフ電流が流へこれが
ＧＴＯ２０のゲートに負の制御信号として加えられるこ
とから、ＧＴＯ２０をターンオフさせる。

なお、第１図において、抵抗器２１．ダイオード２２及
びコンデンサ２３は、ターンオフ電流でコンデンサ２３
を充電しておき、パルス状の電流が流れた後、ゲートＧ
とカソードにの間に負のバイアスを与える回路であり、
また定電圧ダイオード２４及びダイオード２５はゲート
Ｇとカソードにの間に発生する電圧をクリップする回路
であるが、それぞれの回路とも、ＧＴＯの保護のために
挿入してあり、この考案の主旨には影響しない。

以上のようにしてＧＴＯ２０はターンオフするが、ター
ンオフ電流が流れる時、コンデンサ１８に蓄えられてい
た電荷も共に放電し、次のターンオン時にそなえること
になり、次のターンオン時がくると、前と同じ動作を繰
り返す。

第３図は、この考案の他の実施例を示したものである。

第３図において、パルストランス３１の１次側には、２
つの１次巻線ＰＴＩ、ＰＴ１２を設け、第１図に示した
実施例であるパルス発生回路１０を２回路設けて制御回
路を構成している。

第３図の動作は第１図に示される実施例と全く同じであ
るが、オンパルスを発生させるタイミングをこれら２個
のパルス発生回路１０相互間でずらし、結果的にパルス
トランス３１の１次側に印加されるオンパルスをパルス
発生回路１０の各々におけるオンパルスのリップル周期
の例えば半分に取ることにより、パルストランス３１の
２次側ＰＴ２には比較的リップルの少ないオン信号を得
ることができ、しかもこれら２個のパルス発生回路１０
でオフパルスを同時に発生させれば、１回路当りの容量
は比較的小さくてよいという利点がある。

なお、第３図には、パルストランス３１の１次側に２つ
のパルス発生回路を設けて制御回路を構成したが、２つ
に限られないことはいうまでもない。

第４図は更に他の実施例を示したものである。

第４図においては、第３図に示した２回路のパルス発生
回路１０の一方に代えて、直流電源１１１゜トランジス
タ１２１、限流用インピーダンス１３１、リアクトル１
４１、サイリスタ１５１およびターンオフパルス発生用
のコンデンサ１８１からなる補助パルス発生回路３２を
設けている。

この第４図の実施例ではオンパルスについてはパルス発
生回路１０より第１図の場合と同様にパルストランス３
１に印加するが、オフパルスについてはパルス発生回路
１０のオフパルス発生に同期してトランジスタ１２１ま
たはサイリスタ１５１をオン（第１図におけるオンパル
スの発生動作と同様）とすることにより補助パルス発生
回路３２からオフパルスを発生させこれら両オフパルス
を同時にパルストランス３２の１次側に印加する。

この実施例の場合、第１図の場合に比して立上りが速く
、しかも大電流のターンオフパルスが得られるので第１
図の構成だけではターンオフパルスの立上り速度および
電流が不足する場合に適用して効果がある。

この場合も第１図に示したパルス発生回路１０を用いて
制御回路を構成しているので、第１図の場合と同様の構
成の簡単化、信頼性の向上等の効果がある。

なお、第４図における直流電源１１１は、パルス発生回
路１０の中にある直流電源１１と共用（共用した場合の
構成は特に図示していない。

）できることは熱論のことである。以上詳述のように、
この考案によれば、直流電源とパルストランス１次側の
少なくとも一巻線との間に、オンパルス及びオフパルス
発生回路用のそれぞれのコンデンサを設け、スイッチン
グ素子を用いて切換えてオンパルス及びオフパルスを発
生させるようにしたので、回路を構成する部品数を減ら
すことができるとともに、制御回路と主回路を絶縁する
ことができるので、信頼性が高く、しかも経済的なＧＴ
Ｏのゲート制御装置を得ることができる。

【図面の簡単な説明】

第１図は本考案の一実施例の回路図、第２図は同実施例
の動作波形図、第３図及び第４図はそれぞれ他の実施例
の回路図である。１０・・・パルス発生回路、１１，１１１・・・直流電
圧、１２，１２１・・・トランジスタ、１３，１３１・
・・限流用インピーダンス、１４，１４１・・・リアク
トル、１５，１５１．１７・・・サイリスク、１６゜
２２．２５・・ダイオード、１８，１８１．１９゜
２３・・・コンデンサ、２０・・・ゲートターンオフサ
イリスク（ＧＴＯ）、２１・・・抵抗器、２４・・定電
圧ダイオード、３０，３１・・・パルストランス、３２
・・・補助パルス発生回路。

Claims

【実用新案登録請求の範囲】

（１）２次巻線をゲートターンオフサイリスタのゲート
とカソード間に接続された所要数の１次巻線を持つパル
ストランスと、直流電源、この直流電源と前記パルスト
ランスの１つの１次巻線との間にゲートターンオン時オ
ンされる半導体スイッチを介して接続されたターンオン
パルス用コンデンサ、ゲートターンオン時このターンオ
ンパルス用コンデンサに充放電を繰返させ正のターンオ
ンパルスを前記パルストランスを通してゲートターンオ
フサイリスクのゲートに供給させる充放電繰返し回路、
および前記ターンオンパルス用コンデンサと並列に設け
られたターンオフパルス用コンデンサ、ゲ−トターンオ
フゲインされこのターンオフパルス用コンデ′ンサの充
電電荷を前記パルストランスを通して放電させゲートタ
ーンオフサイリスクのゲートに負のターンオフパルスを
供給させる半導体スイッチで構成されたパルス発生回路
を有する制御回路とを具備してなるゲートターンオフサ
イリスタのゲート制御装置。
（２）パルストランスの１次巻線を複数設け、制御回路
を、前記複数の１次巻線の各々にパルス発生回路を設け
た構成としこれら各パルス発生回路によるターンオンパ
ルスのタイミングを互いにずらすようにしたことを特徴
とする実用新案登録請求の範囲第（１）項記載のゲート
ターンオフサイリスタのゲート制御装置。
（３）パルストランスの１次巻線を複数設け、制御回路
を、前記複数の１次巻線のうち一部の１次巻線に接続さ
れたパルス発生回路と、残りの１次巻線に接続され前記
パルス発生回路のターンオフパルスの発生に同期してタ
ーンオフパルスのみを発生する補助パルス発生回路とで
構成したことを特徴とする実用新案登録請求の範囲第（
１）項記載のゲートターンオフサイリスタのゲート制御
装置。