JPS5820229B2 - Electric motor control device - Google Patents

Electric motor control device

Info

Publication number
JPS5820229B2
JPS5820229B2 JP47016508A JP1650872A JPS5820229B2 JP S5820229 B2 JPS5820229 B2 JP S5820229B2 JP 47016508 A JP47016508 A JP 47016508A JP 1650872 A JP1650872 A JP 1650872A JP S5820229 B2 JPS5820229 B2 JP S5820229B2
Authority
JP
Japan
Prior art keywords
output
transistor
circuit
terminal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP47016508A
Other languages
Japanese (ja)
Other versions
JPS4886023A (en
Inventor
光雄 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP47016508A priority Critical patent/JPS5820229B2/en
Publication of JPS4886023A publication Critical patent/JPS4886023A/ja
Publication of JPS5820229B2 publication Critical patent/JPS5820229B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Motor And Converter Starters (AREA)
  • Control Of Velocity Or Acceleration (AREA)
  • Control Of Direct Current Motors (AREA)

Description

【発明の詳細な説明】 本発明は比較的大容量の直流電動機の速度制御に適する
トランジスタサーボ増幅器による電動機制御装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a motor control device using a transistor servo amplifier suitable for speed control of a relatively large capacity DC motor.

この種制御装置の回路図を第1図に示す。A circuit diagram of this type of control device is shown in FIG.

第1図に於てAはパルス幅変調入力が与えられる端子で
、この端子が正(以後正電位を’ 1 ” O電位をW
! 091という)であるとトランジスタQ5オン従っ
てトランジスタQ1 はオフとなり、このときトランジ
スタQ2はオンになるから電動機MOの端子XはOVと
なる。
In Figure 1, A is the terminal to which the pulse width modulation input is applied, and this terminal is positive (hereinafter, positive potential is referred to as '1'', O potential is referred to as W).
! 091), the transistor Q5 is turned on, so the transistor Q1 is turned off, and at this time, the transistor Q2 is turned on, so that the terminal X of the motor MO becomes OV.

一方端子BはA端子入力をインパークIを通した反転出
力であるから、このとき端子Bは0″となり、トランジ
スタQ6はオフでトランジスタQ3はオン、又トランジ
スタQ4はオフであるから電動機MOの端子Yは100
■となる。
On the other hand, terminal B is the inverted output of terminal A input through impark I, so at this time terminal B becomes 0'', transistor Q6 is off, transistor Q3 is on, and transistor Q4 is off, so the motor MO Terminal Y is 100
■It becomes.

つぎに端子Aが0″になるとX端子は100■、X端子
はOVとなる。
Next, when the terminal A becomes 0'', the X terminal becomes 100■, and the X terminal becomes OV.

そこで電動機制御で電動機MOを停止させるには第2図
aで示すように、例えば周波数IKHzのパルス幅変調
入力Aの0″と°゛1″の幅を同じにすればよく、端子
X、Yの電位はIKHzの前半では端子Xが100■、
端子が0■、後半では端子X=OV、端子Y=100V
になることが連続的に起り、電動機にはIKHzの交流
矩形波が与えられる。
Therefore, in order to stop the motor MO by motor control, as shown in Fig. 2a, for example, the widths of 0" and °1" of the pulse width modulation input A with a frequency of IKHz should be made the same, and the widths of the terminals X, Y In the first half of IKHz, the potential of terminal X is 100■,
Terminal is 0■, terminal X=OV, terminal Y=100V in the second half
This occurs continuously, and an IKHz alternating current rectangular wave is applied to the motor.

即ち、その直流電圧成分は0であるから電動機はIKH
zの交流には応答せず、従って電動機は停止している。
In other words, since its DC voltage component is 0, the motor is at IKH.
It does not respond to the alternating current at z, so the motor is stopped.

ここで第2図すに示すように端子Aの1”の期間を0″
の期間より長(すると、端子XはOVになっている期間
が長く、端子Yは100■になっている期間が長いので
、直流電圧成分は端子Xは0■側、端子Yは100V側
に偏し、電動機MOは回転する。
Here, as shown in Figure 2, the 1" period of terminal A is 0".
(Then, the period in which terminal bias, the motor MO rotates.

この回転が正転とすると、逆転するには、端子Aの1″
の期間を0″の期間より短くすれば良い。
Assuming that this rotation is normal rotation, in order to reverse rotation, 1" of terminal A must be
The period of 0'' may be made shorter than the period of 0''.

即ち、直流成分として端子Xは100■側に、端子Yは
OV側に偏するので、電動機は逆転する。
That is, as a DC component, the terminal X is biased toward the 100 cm side, and the terminal Y is biased toward the OV side, so that the motor rotates in reverse.

この第1図回路で示される制御回路ではつぎのような欠
点がある。
The control circuit shown in FIG. 1 has the following drawbacks.

その1つは大容量の直流電動機を駆動するには最終段ト
ランジスタQ1.Q2.Q3.Q4のコレクタ抵抗は大
きな電流をオン、オフすることが必要なため、これらの
ベース電流もまた大きなことが必要であり、このベース
電流を制御しているベース電流制御用のトランジスタQ
5.Q6のコレクタ抵抗は0■から100Vまで変化し
なければならないので、トランジスタQ5 、Qeは非
常に大きな電力トランジスタが必要となり、不経済とな
ることである。
One of them is the final stage transistor Q1 to drive a large capacity DC motor. Q2. Q3. Since the collector resistor of Q4 needs to turn on and off a large current, the base current of these also needs to be large, and the base current control transistor Q that controls this base current
5. Since the collector resistance of Q6 must vary from 0V to 100V, transistors Q5 and Qe require very large power transistors and are uneconomical.

またそのコレクタ抵抗の電圧損失も大きくなる。Moreover, the voltage loss of the collector resistance also becomes large.

第2には、端子Aが0”から1″に変化した瞬間トラン
ジスタQ1 はオンからオフに変化し、トランジスタQ
2はオフからオンに変化するはずであるがトランジスタ
のスイッチング遅れにより、トランジスタQ1 は直ち
にオフになれず、その電荷蓄積時間だけオン状態にとど
まっているので、トランジスタQ1.Q2で100■の
電源が短縮され破損することである。
Second, the moment the terminal A changes from 0'' to 1'', the transistor Q1 changes from on to off, and the transistor Q1 changes from on to off.
Transistor Q1.2 should change from off to on, but due to the switching delay of the transistor, transistor Q1 cannot turn off immediately and remains on for the charge accumulation time. In Q2, the power supply of 100cm is shortened and damaged.

これは端子Aが1″から0゛′になるとき、トランジス
タQ3.Q4でも同様なことが起りうる。
The same thing can happen with transistors Q3 and Q4 when terminal A changes from 1'' to 0''.

さらに、最終段トランジスタQ1.Q2.Q3゜Q4に
流れる電動機電流がこれらのトランジスタの許容値以上
になると、もはやこれらのトランジスタは完全にオン、
オフすることができず、熱損失が増加してトランジスタ
を破壊する。
Furthermore, the final stage transistor Q1. Q2. When the motor current flowing through Q3゜Q4 exceeds the allowable value of these transistors, these transistors are no longer completely on.
It cannot be turned off, increasing heat loss and destroying the transistor.

さらに第1図の回路では、最終段トランジスタに4個の
大電力トランジスタが必要で不経済である。
Furthermore, the circuit shown in FIG. 1 requires four high-power transistors as the final stage transistor, which is uneconomical.

従って本発明は比較的大容量の電動機の制御に適し、更
にはトランジスタ破壊事故を防止しうるトランジスタサ
ーボ増幅器による電動機制御装置を提供することを目的
とする。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a motor control device using a transistor servo amplifier that is suitable for controlling a relatively large-capacity motor and can prevent transistor breakdown accidents.

この目的を達成するため、本発明の1実施例に係る電動
機制御装置は、被制御電動機及び第1の直流電源と第1
の閉回路を構成する第1のスイッチング用のトランジス
タ並びに、前記被制御電動機及び第1の直流電源と第2
の閉回路を構成し、前記第1のトランジスタに直列接続
された第2のスイッチング用のトランジスタを含むトラ
ンジスタサーボ増幅器と第1の出力が1″から0゛′に
なって微少時間後他方の出力が0“から1′′になり、
他方の出力が゛1パから0“′になって微少時間後一方
の出力がO゛から1゛になる180°相差の2つの短形
波出力を生じるパルス幅変調回路と、おのおの出力変圧
器を有し前記パルス幅変調回路の2つの位相差出力をそ
れぞれ入力とし、これら入力が1″のときこの入力周波
数より充分高い周波数の出力を前記各出力変圧器の2次
巻線に生ずる一対のベース電流駆動回路とを設け、前記
第1及び第2のベース電流、駆動回路の出力をそれぞれ
第1及び第2の整流器によって整流し前記第1及び第2
のトランジスタに導き、各整流出力により各トランジス
タのベースを、駆動するようにしたものである。
In order to achieve this objective, a motor control device according to an embodiment of the present invention includes a controlled motor, a first DC power source, and a first DC power source.
a first switching transistor constituting a closed circuit of the controlled motor, the first DC power supply and the second switching transistor;
A transistor servo amplifier constitutes a closed circuit, and includes a second switching transistor connected in series to the first transistor, and the first output changes from 1'' to 0'', and after a short period of time, the other output changes. changes from 0" to 1",
A pulse width modulation circuit that generates two rectangular wave outputs with a phase difference of 180 degrees, and the output transformer for each output transformer. and has two phase difference outputs of the pulse width modulation circuit as inputs, and when these inputs are 1'', an output of a frequency sufficiently higher than the input frequency is generated in the secondary winding of each of the output transformers. a base current drive circuit, the first and second base currents and the output of the drive circuit are rectified by first and second rectifiers, respectively, and the first and second base currents are rectified by the first and second rectifiers.
The base of each transistor is driven by each rectified output.

斯かる装置によれば、第1に各出力で各トランジスタの
ベースを低電圧にて大電流駆動できるので、第1図に示
した装置の如く、終段トランジスタ駆動用の大電力トラ
ンジスタ(Q5.Q6)をベス電流駆動回路に用いる必
要がなくなる。
According to such a device, firstly, each output can drive the base of each transistor with a large current at a low voltage, so as in the device shown in FIG. 1, a large power transistor (Q5. There is no need to use Q6) in the base current drive circuit.

第2に前記微少時間を各終段トランジスタがスイッチオ
フする場合の電荷蓄積時間に相当するように選定してお
くことにより、前記直列接続トランジスタが同時にオン
状態をとることを防止でき、従って電源短絡によるトラ
ンジスタ乃至装置の破壊を防止しうる。
Second, by selecting the minute time to correspond to the charge accumulation time when each final stage transistor switches off, it is possible to prevent the series-connected transistors from being on at the same time, thereby preventing a power supply short-circuit. This can prevent damage to transistors or devices due to

更に、前記第1及び第2の閉回路の共通電流路から過電
流を検出して前記ベース電流駆動回路の出力を所定時間
遮断させる回路手段を設け、各トランジスタの過電流破
壊を防止することが出来る。
Further, circuit means may be provided to detect overcurrent from a common current path of the first and second closed circuits and shut off the output of the base current drive circuit for a predetermined period of time, thereby preventing damage to each transistor due to overcurrent. I can do it.

以下、図面を参照して本発明の一実施例を説明する。Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

本発明制御装置は第3図に示すように、パルス幅変調回
路1、ベース電流駆動回路2a 、 2b 。
As shown in FIG. 3, the control device of the present invention includes a pulse width modulation circuit 1 and base current drive circuits 2a and 2b.

電流制御限回路3,4そして最終段1ヘランジスクサ一
ボ増幅器5から構成される。
It is composed of current control limiting circuits 3, 4 and a final stage 1 helange amplifier 5.

サーボ増幅器5のQl、Q2は終段電力NPN トラン
ジスタでQlとQ2 は図示のように夫々直列に接続さ
れ、Q。
Ql and Q2 of the servo amplifier 5 are final stage power NPN transistors, and Ql and Q2 are respectively connected in series as shown in the figure.

のコレクタは直流電源E1 の例えば1oovの正端子
に、Q2のエミッタは直流電源E2の例えば100■の
負端子に接続し、電源E1 の負端子と電源E2の正端
子を相互接続点をOV電位であるアースに接続する。
The collector of Q2 is connected to the positive terminal of DC power supply E1, for example, 100cm, and the emitter of Q2 is connected to the negative terminal of DC power supply E2, for example, 100cm. Connect to ground.

前記トランジスタQ1 のエミッタとQ2のコレクタを
接続し、この点とアース間にリアクトルLと、電動機M
Oと、抵抗R3の直列回路を挿入する。
The emitter of the transistor Q1 and the collector of Q2 are connected, and a reactor L and a motor M are connected between this point and the ground.
Insert a series circuit of O and resistor R3.

またトランジスタQ1.Q2のコレクタ、エミッタ間に
夫々図示極性の整流器D1.D2を設ける。
Also, transistor Q1. A rectifier D1.Q2 with the polarity shown is connected between the collector and emitter of D1.Q2. D2 is provided.

これら各整流器はトランジスタQt 、Q2に逆電圧が
加わるのを防止するものである。
Each of these rectifiers prevents reverse voltage from being applied to transistors Qt and Q2.

各トランジスタQ1.Q2のベースとエミッタ間には夫
々抵抗R1R2を挿入すると共に、ベース側が正端子、
エミツク側が負端子となるよう夫々ブリッヂ形全波整流
器S1.S2の一対の直流出力端子を接続する。
Each transistor Q1. Resistors R1R2 are inserted between the base and emitter of Q2, and the base side is the positive terminal,
A bridge type full wave rectifier S1. A pair of DC output terminals of S2 are connected.

つぎにベース電流駆動回路2a(詳細は後述する)の変
圧器T1の2次巻線Kを前記整流器S1の交流入力端子
に、またベース電流駆動回路2bの変圧器T2の2次巻
線Mを整流器S2の交流入力端子に接続する。
Next, the secondary winding K of the transformer T1 of the base current drive circuit 2a (details will be described later) is connected to the AC input terminal of the rectifier S1, and the secondary winding M of the transformer T2 of the base current drive circuit 2b is connected to the AC input terminal of the rectifier S1. Connect to the AC input terminal of rectifier S2.

また端子がアース電位に接続されている抵抗R3の他端
子を電流制限回路3゜4の各々の入力端子C,Dに接続
する。
Further, the other terminal of the resistor R3 whose terminal is connected to the ground potential is connected to each input terminal C, D of the current limiting circuit 3.4.

電流制限回路3の出力端子v1 をベース電流1駆動回
路2aの入力端子■2に接続し、電流制限回路4の出力
端子W1 をベース電流駆動回路2bの入力端子W2に
接続する。
The output terminal v1 of the current limiting circuit 3 is connected to the input terminal 2 of the base current 1 driving circuit 2a, and the output terminal W1 of the current limiting circuit 4 is connected to the input terminal W2 of the base current driving circuit 2b.

ベース電流駆動回路2a、2bの各入力端子X1X2
には1″と0″との間隔が等しい例えば10KHzの短
形波人力■Xが供給される。
Each input terminal X1X2 of base current drive circuit 2a, 2b
For example, rectangular wave power (X) of 10 KHz with the same interval between 1'' and 0'' is supplied to.

つぎにパルス幅変調回路1の出力端子A1 をベース電
流駆動回路2aの入力端子A2にパルス幅変調回路1の
出力端子B1をベース電流1駆動回路2bの入力端子B
2に接続する。
Next, the output terminal A1 of the pulse width modulation circuit 1 is connected to the input terminal A2 of the base current drive circuit 2a, and the output terminal B1 of the pulse width modulation circuit 1 is connected to the input terminal B of the base current 1 drive circuit 2b.
Connect to 2.

パルス幅変調回路1の入力端子Rには正負対称な例えば
IKHzの三角波人力VRが供給され、入力端子Eには
制御直流電圧VBが加えられる。
An input terminal R of the pulse width modulation circuit 1 is supplied with a triangular wave VR of, for example, IKHz, which is symmetrical in positive and negative directions, and a control DC voltage VB is applied to an input terminal E.

前記パルス幅変調回路1は第4図のように構成される。The pulse width modulation circuit 1 is constructed as shown in FIG.

第4図で11はシュミットトリガ−回路で、R端子への
三角波とE端子への直流電圧をアナログ的に加算したも
のが、正のときその出力Yは1″、負のとき0″になる
ものである。
In Figure 4, 11 is a Schmitt trigger circuit, which adds the triangular wave to the R terminal and the DC voltage to the E terminal in analog form, and when it is positive, the output Y is 1'', and when it is negative, it is 0''. It is something.

12,13はナンド回路で、入力がすべて1″のときの
みその出力は0″で、入力のいずれかが0″のときその
出力は1”′になるものである。
Numerals 12 and 13 are NAND circuits whose output is 0'' only when all inputs are 1'', and whose output is 1'' when any of the inputs is 0''.

また14,15,16はインバータ回路で、入力が1″
のときその出力はfl Oll、入力が0″のときその
出力が°゛11パるものである。
Also, 14, 15, and 16 are inverter circuits, and the input is 1"
When , the output is fl Oll, and when the input is 0'', the output is 11 plus.

抵抗R101整流品D1o、及びコンデンサctotよ
り成る回路は、X 点の出力が?! 151から°0゛
になったとき整流器DIOIによってG点電位を瞬間的
に0″にするもので、X 点が0″になっている期間中
G点は0″になっている。
What is the output at point X of the circuit consisting of resistor R101, rectifier D1o, and capacitor ctot? ! When the voltage changes from 151 to 0, the rectifier DIOI instantly sets the G point potential to 0'', and the G point remains 0'' while the X point is 0''.

罰点電位が0″から1″になると抵抗R1otを通して
コンデンサCl0Iを充電し゛G″点電位は一定時間後
に1″になり、以?i’AI”点がII 1 ff+の
間IT Gff1点は1″である。
When the penalty point potential changes from 0'' to 1'', the capacitor Cl0I is charged through the resistor R1ot, and the ``G'' point potential becomes 1'' after a certain period of time, and then? While the i'AI'' point is II 1 ff+, the IT Gff1 point is 1''.

同様に抵抗R7、。2、電流器D1o2 及びコンデ
ンサClO2より成る回路は酉 点が0″から111
Itになる時間遅れを持って°゛H″点が”011から
1″に変化する。
Similarly, resistor R7. 2. The circuit consisting of current generator D1o2 and capacitor ClO2 has a point from 0'' to 111
The °H" point changes from "011" to "1" with a time delay reaching It.

このパルス幅変調回路1の動作は以下の如くである。The operation of this pulse width modulation circuit 1 is as follows.

いま端子Eに加えられる直流電圧がOvのときIKHz
の三角波の正負によって、シュミットトリガ−回路11
の出力゛Y′′は第5図aのYの如く変化する。
When the DC voltage now applied to terminal E is Ov, IKHz
Depending on the sign of the triangular wave, the Schmitt trigger circuit 11
The output ``Y'' changes as shown by Y in FIG. 5a.

第5図aの時刻イのとき出力Yは0″から1゛′に変化
し、インバータ14の出力は′0″になり、ナンド回路
13の出力B1は91111に変化、一定時間復時刻す
でH″点はn 1 Hになるので点70 はこのときか
らex Ostになる。
At time A in Fig. 5a, the output Y changes from 0'' to 1'', the output of the inverter 14 becomes 0'', the output B1 of the NAND circuit 13 changes to 91111, and the time has returned for a certain period of time. Since the H'' point becomes n 1 H, the point 70 becomes ex Ost from this point on.

このとき直ちにG点も0″になる。B1は°1′”のま
まである。
At this time, point G also immediately becomes 0''. B1 remains at 1'''.

その後時刻ハでシュミットトリガ−回路11の出力は1
″から0″に変化しナンド回路12の出力がAI は1
′′に変化しナンド回路12の出力がΩ は1″に変化
し、インバータ14の出力は1′′に変化する。
After that, at time C, the output of the Schmitt trigger circuit 11 is 1.
The output of the NAND circuit 12 changes from `` to 0'' and the output of the NAND circuit 12 becomes 1.
'', the output of the NAND circuit 12 changes to 1'', and the output of the inverter 14 changes to 1''.

この後一定時間の時刻二でT G l“点は1′′にな
るので白点はこのときから0″になる。
After this, at time 2, which is a certain period of time, the T G l" point becomes 1", so the white point becomes 0" from this time.

そして時刻ホで出力t+ y”は再び1“になり、以後
同様の動作がIKHzの周期で繰り返される。
Then, at time E, the output t+y'' becomes 1'' again, and thereafter the same operation is repeated at a cycle of IKHz.

インパーク15の出力+1 A1 ff+、16の出力
”Bl’は、各々A1 、B1 のインバータ波形とし
て第5図aのAI、Blの如くなる。
The output +1 A1 ff+ of the inpark 15 and the output "Bl" of the inverter 16 become the inverter waveforms of A1 and B1, respectively, as AI and Bl in FIG. 5a.

即ち、制御直流圧が0■のとき出力端子Al 、Blの
出力は1″になっている時間は等しく、各々180°位
相が異なり、出力A1とB1が同時に1′°になること
がなく、出力++ A I +1が1′′から0″ に
なって一定時間後、出力e+ B 111が′0゛から
゛′11パり、出力IT B 1 +1が1″から0″
になってから一定時間後、出力u A 1 ++が゛0
パから1″になることをここで注意されたい。
That is, when the control DC pressure is 0■, the outputs of the output terminals Al and Bl are at 1'' for the same amount of time, and their phases are 180° different, so that the outputs A1 and B1 are never 1'° at the same time. After a certain period of time after the output ++ A I +1 goes from 1'' to 0'', the output e+ B 111 goes down from '0'' to '11', and the output IT B 1 +1 goes from 1'' to 0''.
After a certain period of time, the output u A 1 ++ becomes ゛0
Please note here that it becomes 1″ from PA.

つぎに端子Eに印加される制御直流電圧が正のときは、
第5図すの如くシュミットl−IJガー回路11の入力
は正側にバイアスされるので、出力II Y99の”1
″になる期間が長くなり、従って出力”A1″の”1″
になる期間が出力”B1″の°゛1″になる期間より長
くなる。
Next, when the control DC voltage applied to terminal E is positive,
As shown in Figure 5, the input of the Schmitt l-IJ Gar circuit 11 is biased to the positive side, so the output II
” becomes longer, so the output “A1” becomes “1”.
The period during which the output "B1" becomes "1" is longer than the period during which the output "B1" becomes "1".

n Al ’91.”B1″の両方が°゛0″になる期
間はa図の場合と同様である。
n Al '91. The period in which both "B1" become "0" is the same as in the case of figure a.

また制御電圧が負のときは上記と反対に出力”A1″の
1″の期間が短くなり、出力”B1″の”1″の期間が
長くなる。
Moreover, when the control voltage is negative, contrary to the above, the period when the output "A1" is "1" becomes short, and the period when the output "B1" is "1" becomes long.

このようにして制御直流電圧を変えることによりパルス
幅変調出力をとり出すことが出来る。
By changing the control DC voltage in this manner, a pulse width modulated output can be obtained.

これら変調出力”A1″及びパB1′′はベース電流駆
動回路2 a t 2 bに与えられる。
These modulated outputs "A1" and B1'' are given to the base current drive circuit 2a t 2b.

次にベース電流1駆動回路2a、2bを第6図で説明す
る。
Next, the base current 1 drive circuits 2a and 2b will be explained with reference to FIG.

なお、この2つの回路構成、動作は全く同様なので、以
下では便宜上回路2aだけ述べる。
Note that since these two circuit configurations and operations are completely similar, only the circuit 2a will be described below for convenience.

この回路2aは、入力端子A2及びV2のいづれかが0
″のとき、又は両方共に°゛0″のとき、出力端子たる
2次巻線Kには出力が生じないものである。
In this circuit 2a, either input terminal A2 or V2 is 0.
'', or when both are 0'', no output is generated at the secondary winding K, which is the output terminal.

出力端子には変圧器T1 でアース電位から絶縁されて
いる。
The output terminal is insulated from ground potential by a transformer T1.

第6図の22,23はナンド回路で、入力がすべて°1
″のときのみその出力が0”で、入力のいづれかが0゛
′のときその出力が”1″になるもの、また21はイン
バータ回路で、入力が”1″のときその出力が°0′′
、入力が0“のときその出力が°゛1′′となるもので
ある。
22 and 23 in Figure 6 are NAND circuits, and all inputs are °1
The output is 0 only when the input is 0, and the output is 1 when any of the inputs is 0, and 21 is an inverter circuit whose output is 0 when the input is 1. ′
, when the input is 0'', the output is 1''.

このベース電流駆動回路2aの動作は次の如くである。The operation of this base current drive circuit 2a is as follows.

入力端子A2.V2が両方共に”1″のときは、10K
Hzの矩形波人力■Xが”1″の期間ナンド回路22の
出力は°°0″でトランジスタQ201はオフ、Q20
5はオンである。
Input terminal A2. When both V2 are “1”, 10K
Hz rectangular wave input ■When X is "1", the output of the NAND circuit 22 is °°0", transistor Q201 is off, Q20
5 is on.

一方インバータ21の出力は0″であり、従ってナンド
回路22の出力は1″でトランジスタQ202はオン、
Q204はオフであるから、変圧器T1の1次巻線CT
−P間に電源E3の電圧が加わる。
On the other hand, the output of the inverter 21 is 0'', so the output of the NAND circuit 22 is 1'', and the transistor Q202 is on.
Since Q204 is off, the primary winding CT of transformer T1
The voltage of the power source E3 is applied between -P.

つぎに矩形波人力■Xが゛0パになると、今度はトラン
ジスタQ203がオフ、Q2o4がオンになり、変圧器
T1の1次巻線CT−Q間に電源E3の電圧が加わる。
Next, when the rectangular wave power (X) becomes zero, the transistor Q203 is turned off, the transistor Q204 is turned on, and the voltage of the power source E3 is applied between the primary windings CT and Q of the transformer T1.

このようにして、入力端子X1に与えられる1、0KH
zの矩形波が1゛′と0″に交互に変化する毎に、変圧
器T1の1次巻線CTとP及びCTとQ間に電源E3の
電圧が交互に印加されるので、2次巻線端子Kに10K
Hzの矩形波出力が得られる。
In this way, 1,0KH given to input terminal X1
Every time the square wave of z changes alternately between 1'' and 0'', the voltage of the power source E3 is alternately applied between the primary windings CT and P and between CT and Q of the transformer T1, so that the secondary 10K to winding terminal K
A square wave output of Hz is obtained.

また端子A2.■2いづれかが1′′でない場合はナン
ド回路22,23の出力は1”になり、トランジスタQ
201 t Q202はオン、トランジスタQ203
t Q204はオフとなり、2次巻線端子Kに出力電圧
は生じない。
Also, terminal A2. ■If either of 2 is not 1'', the output of NAND circuits 22 and 23 becomes 1'', and the transistor Q
201 t Q202 is on, transistor Q203
t Q204 is turned off and no output voltage is produced at the secondary winding terminal K.

このベース電流駆動回路2aの出力端子Kに10KHz
の矩形波が生じているとき、K端子出力の電圧は第3図
に示すように、トランジスタ、サーボ増幅器5のブリッ
ジ型整流器S1 により電流され、トランジスタQ1
のベース、エミッタ間に直流電圧を生ぜしめ、トランジ
スタQ1をオンにする。
10KHz is applied to the output terminal K of this base current drive circuit 2a.
When a rectangular wave of
A DC voltage is generated between the base and emitter of the transistor Q1, thereby turning on the transistor Q1.

また出力端子Kに10KHzの形波が生じていないとき
トランジスタQ、がオフになる。
Further, when a 10 KHz waveform is not generated at the output terminal K, the transistor Q is turned off.

抵抗R1はこのときトランジスタQ1を完全にオフにす
るため、すなわちペースエミッタ間電圧をO■にするた
めのものである。
The resistor R1 is used to completely turn off the transistor Q1 at this time, that is, to set the pace emitter voltage to O.

一方ベース電流、駆動回路2bの出力端子Mに10KH
zの短形波出力が生じたとき、M端子出力はブリッヂ型
整流器S2 で整流されてトランジスタQ1 のベース
エミッタ間に電圧を印加してこれをオンにする。
On the other hand, the base current is 10KH at the output terminal M of the drive circuit 2b.
When a square wave output of z occurs, the M terminal output is rectified by bridge rectifier S2 to apply a voltage between the base and emitter of transistor Q1 to turn it on.

そして出力端子Mに10KHz矩形波が生じてないとき
は、トランジスタQ2がオフになる。
When a 10 KHz rectangular wave is not generated at the output terminal M, the transistor Q2 is turned off.

抵抗R2はこのときトランジスタQ2を完全にオフにす
るため、すなわちベース、エミッタ間電圧をO■にする
ためである。
The purpose of the resistor R2 is to completely turn off the transistor Q2 at this time, that is, to set the voltage between the base and emitter to O■.

つぎに上記のことをもとにして、電流制限回路3.4の
出力V1.W1を”1′′と仮定したときの第3図の回
路の全体的動作を説明する。
Next, based on the above, the output V1. of the current limiting circuit 3.4. The overall operation of the circuit shown in FIG. 3 will be explained assuming that W1 is "1".

尚、電流制限回路3,4については後述する。Note that the current limiting circuits 3 and 4 will be described later.

パルス幅変調回路1の出力A1が”1′′のとき、ベー
ス電流駆動回路2aの2次巻線Kに矩形波出力が生じる
ので、トランジスタQ1 がオン、出力A1が0″のと
き、トランジスタQ1がオフとなる。
When the output A1 of the pulse width modulation circuit 1 is "1", a rectangular wave output is generated in the secondary winding K of the base current drive circuit 2a, so the transistor Q1 is on, and when the output A1 is 0", the transistor Q1 is turned on. is turned off.

また、パルス幅変調回路1の出力B1が°“1′′のと
きベース電流駆動回路2bの2次巻線Mに矩形波出力が
生じるので、トランジスタQ2がオンし、出力B1が0
″のときトランジスタQ2はオフとなる。
Furthermore, when the output B1 of the pulse width modulation circuit 1 is ``1'', a rectangular wave output is generated in the secondary winding M of the base current drive circuit 2b, so the transistor Q2 is turned on and the output B1 is 0.
'', the transistor Q2 is turned off.

いまパルス幅変調回路1の制御直流電圧VBがOVの第
5図aの場合から説明すると、a図の期間4〜口ではA
1は’0”Blも0″であるからトランジスタQ、 、
Q2がオフ、期間口〜ハではA1は’1”、Blは0
″であるからトランジスタQ1 がオンとなり、+10
0V端子→トランジスタQ1 →リアクトルL→電動機
MO→抵抗R3→接地点を通じて電動機MOに矢部方向
に電流が流れる。
Let us now explain the case of FIG. 5a where the control DC voltage VB of the pulse width modulation circuit 1 is OV.
1 is '0'' and Bl is also 0'', so transistor Q, ,
Q2 is off, A1 is '1' and Bl is 0 from the beginning of the period to the beginning of the period.
'', transistor Q1 turns on and +10
Current flows in the direction of the arrow in the motor MO through the 0V terminal → transistor Q1 → reactor L → motor MO → resistor R3 → ground point.

期間ハル二ではトランジスタQt 、Q2の両方がオ
フ、期間二〜ホではA1は′0″、B1は°°1″であ
るから、トランジスタQ2がオンになり、接地点→抵抗
R3→電動機MO→リアクトルL→トランジスタQ2→
−100■端子を通じて電動機MOに矢印とは逆方向に
電流が流れる。
In period HAR2, both transistors Qt and Q2 are off, and in periods 2 to E, A1 is '0'' and B1 is °°1'', so transistor Q2 is turned on, and the ground point → resistor R3 → motor MO → Reactor L→Transistor Q2→
A current flows through the -100■ terminal to the motor MO in the opposite direction to the arrow.

期間口〜ハと、二〜ホでは、電動機MOに流れる電流の
方向は逆であるが、その期間は等しいので電動機に加わ
る直流成分は等しく、IKHzの高周波に電動機は応答
しないので、電動機は停止している。
In periods 1~C and 2~E, the direction of the current flowing through the motor MO is opposite, but since the periods are the same, the DC component applied to the motor is equal, and the motor does not respond to the high frequency of IKHz, so the motor stops. are doing.

電動機に直列に入っているリアクトルLは電動機電流の
交流分を少なくするために挿入されている。
A reactor L connected in series with the motor is inserted to reduce the alternating current component of the motor current.

つぎにパルス幅変調回路1の制御直流電圧VEが正のと
き第5図すの場合を説明すると、出力A1が°′1″に
なっている期間が出力B1が1″になっている期間より
長いので、電動機MOに流れる電流の直流分はこれら期
間の差(制御直流電圧に比例する)だけ矢印方向に流れ
るので、電動機MOは正回転し、その回転速度は制御直
流電圧に比例する。
Next, to explain the case shown in Figure 5 when the control DC voltage VE of the pulse width modulation circuit 1 is positive, the period in which the output A1 is 1'' is longer than the period in which the output B1 is 1''. Since the length is long, the DC component of the current flowing through the motor MO flows in the direction of the arrow by the difference between these periods (proportional to the control DC voltage), so the motor MO rotates forward and its rotational speed is proportional to the control DC voltage.

逆にパルス幅変調回路1の制御直流電圧VEが負のとき
、出力A1の1”の期間が出力B1の°1″の期間より
短かいので、電動機MOには矢印と逆方向の電流が長期
間流れて電動機MOは逆転し、その速度は制御電圧に比
例する。
Conversely, when the control DC voltage VE of the pulse width modulation circuit 1 is negative, the 1'' period of the output A1 is shorter than the 1'' period of the output B1, so the electric current in the direction opposite to the arrow is long in the motor MO. After a period of time, the motor MO reverses, the speed of which is proportional to the control voltage.

このように、パルス幅変調回路1に加える制御直流電圧
Eを制御することにより、電動機の正逆転、可変速及び
停止制御が行われる。
In this manner, by controlling the control DC voltage E applied to the pulse width modulation circuit 1, forward/reverse rotation, variable speed, and stop control of the motor are performed.

つぎに、前記電流制限回路3,4を説明する。Next, the current limiting circuits 3 and 4 will be explained.

この回路3,4はトランジスタサーボ増幅器5のトラン
ジスタQ、。
The circuits 3 and 4 are transistors Q of a transistor servo amplifier 5.

Q2が定格電流を越えた電流を流すと破損するので、ト
ランジスタ電流が定格値を越えないようその電流値を制
限するものである。
If a current exceeding the rated current flows through Q2, it will be damaged, so the current value is limited so that the transistor current does not exceed the rated value.

即ち、いまパルス幅変調回路1の出力AIが1″の期間
、トランジスタQ1 がオンし、このトランジスタQ1
に流れる電流はすべて抵抗R3を流れる。
That is, during the period when the output AI of the pulse width modulation circuit 1 is 1'', the transistor Q1 is turned on, and this transistor Q1
All current flowing through resistor R3 flows through resistor R3.

この電流がトランジスタの定格電流を越すと電流制限回
路3の入力電圧は正電位の一定電圧値を越す。
When this current exceeds the rated current of the transistor, the input voltage of the current limiting circuit 3 exceeds a constant positive voltage value.

すると、この回路3の出力電圧■1は0”′になって、
ベース電流5駆動回路2aの出力は0″になりトランジ
スタQ1 がオフどなり、このトランジスタQ1 に流
れる電流をOにしてトランジスタの定格電流を越えない
ようにこれを保護する。
Then, the output voltage ■1 of this circuit 3 becomes 0''',
The output of the base current 5 drive circuit 2a becomes 0'', turning off the transistor Q1, and the current flowing through the transistor Q1 is set to 0 to protect it from exceeding the rated current of the transistor.

一方パルス幅変調回路1の出力B1が”1′′の期間ト
ランジスタQ2がオンし、このトランジスタQ2に流れ
る電流が抵抗R3を流れる。
On the other hand, the transistor Q2 is turned on while the output B1 of the pulse width modulation circuit 1 is "1'', and the current flowing through the transistor Q2 flows through the resistor R3.

この電流がトランジスタの定格電流を越すと、電流制限
回路4の入力電圧は負電位の一定電圧値を越す。
When this current exceeds the rated current of the transistor, the input voltage of the current limiting circuit 4 exceeds a constant voltage value of negative potential.

すると、この回路4の出力電圧W1は°゛0″になって
ベース電流1駆動回路2bの出力は0になり、トランジ
スタQ2がオフとなり、トランジスタQ2の定格電流を
越えないようにこれを保護する。
Then, the output voltage W1 of this circuit 4 becomes 0, the output of the base current 1 drive circuit 2b becomes 0, and the transistor Q2 is turned off to protect it from exceeding the rated current of the transistor Q2. .

このような動作の電流制御回路3の例を第7図に制限回
路4の例を第8図に示す。
An example of the current control circuit 3 operating in this manner is shown in FIG. 7, and an example of the limiting circuit 4 is shown in FIG. 8.

第7図で入力端子Cの入力電圧が一定値を越すと、整流
器D401抵抗R4o1を通じてコンデンサC401が
急激に充電されるので、コンデンサC401の電位は直
ちに一定値となり、シュミットトリガ−回路31の出力
v1は0″になる。
When the input voltage at the input terminal C exceeds a certain value in FIG. becomes 0''.

よってトランジスタQ1がオフになる。Therefore, transistor Q1 is turned off.

これにより、C点電位は低減するが、このC点電位は低
減してもコンデンサC401の電位は抵抗R402J
R403を通じ徐々に放電するので、一定時間はシュミ
ットトリガ−回路31の出力■1は”0″を保っている
As a result, the potential at point C decreases, but even if the potential at point C decreases, the potential of capacitor C401 remains the same as that of resistor R402J.
Since the discharge gradually occurs through R403, the output (1) of the Schmitt trigger circuit 31 remains at "0" for a certain period of time.

そして一定時間後、コンデンサC401の電位が予定値
まで低下することにより、再びシュミットトリガ−回路
31の出力■1はN 1 ?1となり、これによりトラ
ンジスタQ1 がオンになり得る状態になる。
Then, after a certain period of time, the potential of the capacitor C401 decreases to the predetermined value, so that the output ■1 of the Schmitt trigger circuit 31 becomes N1? again. 1, which allows transistor Q1 to turn on.

この動作遅れは電流限回路で一定時間電流をしゃ断して
電流値を十分下げるためである。
This delay in operation is due to the current limiting circuit cutting off the current for a certain period of time to sufficiently lower the current value.

次に、パルス幅変調回路1の出力B1が、e+ 1 j
lの期間でトランジスタQ2がオン状態でこのQ2電流
が定格電流値を越すと、第8図の電流制限回路4で入力
端子りの入力電圧が、負の一定値を越すと整流器D50
1抵抗R5o1を通じてコンデンサC501が急に充電
され、シュミットトリガ41 の出力W1は0“′にな
る。
Next, the output B1 of the pulse width modulation circuit 1 is e+ 1 j
When the transistor Q2 is in the ON state and the Q2 current exceeds the rated current value during the period l, the input voltage at the input terminal of the current limiting circuit 4 in FIG. 8 exceeds a certain negative value, the rectifier D50
The capacitor C501 is suddenly charged through the resistor R5o1, and the output W1 of the Schmitt trigger 41 becomes 0''.

かくしてトランジスタQ2がオフする。Thus, transistor Q2 is turned off.

これによりD点電位はOの方に変わるが、コンデンサC
501の電位は抵抗R5o2を通じて徐々に放電するの
で、一定時間はシュミットトリガ−回路41の出力W1
は0゛′を保っている。
As a result, the potential at point D changes toward O, but capacitor C
Since the potential of 501 is gradually discharged through the resistor R5o2, the output W1 of the Schmitt trigger circuit 41 remains constant for a certain period of time.
remains at 0゛'.

そして一定時間後コンデンサC501の電位が予定値ま
で下がると、再びシュミットトリガ−回路41の出力W
1は1″となり、これによりトランジスタQ2はオンに
なり得る正常な動作に戻る。
After a certain period of time, when the potential of the capacitor C501 drops to the expected value, the Schmitt trigger circuit 41 outputs W again.
1 becomes 1'', which returns transistor Q2 to normal operation where it can turn on.

つぎに上記本発明の詳細な説明する。Next, the above invention will be explained in detail.

電動機MOが比較的容量の大きい場合、第3図の最終段
トランジスタQ1.Q2をオンにするには、これらのト
ランジスタのベース電流は非常に大きな値が必要で(今
説明上3Aと仮定する)あるが、一方これらトランジス
タのベース、エミッタ間の駆動電圧は2■程度あれば十
分であるから、ベース電流駆動回路2 a 、2 bの
出力、変圧器T1.T2の2次巻線電圧は2■程度で十
分である。
When the motor MO has a relatively large capacity, the final stage transistor Q1. In order to turn on Q2, the base current of these transistors needs to be very large (assumed to be 3A for the sake of explanation), but on the other hand, the driving voltage between the base and emitter of these transistors must be about 2. is sufficient, so the outputs of the base current drive circuits 2a, 2b and the transformers T1. It is sufficient for the secondary winding voltage of T2 to be about 2.

そこで本発明では、ベース電流駆動回路2 a t 2
bは第6図に示す2辷うに、変圧器T1. T2によ
って1次電圧が降圧されて2次側に生じるようにしてい
る。
Therefore, in the present invention, the base current drive circuit 2 a t 2
b is the transformer T1.b along the two sides shown in FIG. The primary voltage is stepped down by T2 and generated on the secondary side.

例えば第6図の電源E3の電圧を24Vとすれば、変圧
器T1の巻線比は24V:2Vの比でよい。
For example, if the voltage of the power source E3 in FIG. 6 is 24V, the turns ratio of the transformer T1 may be 24V:2V.

従って第6図のトランジスタQ203 t Q204の
容量は24VX2のコレクタ耐電圧で、コレクタ耐圧は
3A÷24/2=0.25Aのコレクタ電流容量でよい
ことになる。
Therefore, the capacitance of the transistors Q203 t Q204 in FIG. 6 is a collector withstand voltage of 24VX2, and the collector current capacity is 3A/24/2=0.25A.

一方従来の第1図の回路では、ベース駆動用トランジス
タQ5 、Qaのコレクタ耐圧は100■以上コレクタ
電流は3A必要となり、電力容量の比較では本発明は従
来のものに比し24−VX2XO125A/100VX
3A=1/2.5でよいことになる。
On the other hand, in the conventional circuit shown in FIG. 1, the collector breakdown voltage of the base driving transistors Q5 and Qa is 100μ or more, and the collector current is required to be 3A.Comparing the power capacity, the present invention has a power capacity of 24-VX2XO125A/100VX compared to the conventional circuit.
3A=1/2.5 is sufficient.

本発明は第3図の回路に限るのみでなく、第9図、第1
0図に示すように、NPN、PNPNPNトランジスタ
、Q2を組み合せたもの、あるいは第3図、第9図、第
10図のNPN型トランジスタをPNP型トランジスタ
に置き換え、PNP型トランジスタをNPN型トランジ
スタに置き換え電源E1.E2の極性を変えたものに適
用できる。
The present invention is not limited to the circuit shown in FIG. 3, but also the circuit shown in FIGS.
As shown in Figure 0, a combination of NPN, PNPNPN transistor, Q2, or replacing the NPN type transistor in Figures 3, 9, and 10 with a PNP type transistor, and replacing the PNP type transistor with an NPN type transistor. Power supply E1. It can be applied to those with different polarity of E2.

又11図、第12図に示すように、トランジスタQ1と
Q3を並列に、トランジスタQ2 、Q4を並列にした
回路を用いてサーボ増幅器の電流容量を増大させること
ができる。
Furthermore, as shown in FIGS. 11 and 12, the current capacity of the servo amplifier can be increased by using a circuit in which transistors Q1 and Q3 are connected in parallel, and transistors Q2 and Q4 are connected in parallel.

第11図はブリッジ型整流器S1.S2によって2つの
トランジスタを並列に、駆動する方式であり第12図は
ベース電流駆動回路2a、2bの変圧器T1.T2の2
次側に2巻線に、L、M、Nを用意し、これにより各ト
ランジスタのベース電流を、駆動する方式である。
FIG. 11 shows the bridge type rectifier S1. This is a system in which two transistors are driven in parallel by S2, and FIG. 12 shows the transformers T1. T2 no 2
In this method, L, M, and N are prepared as two windings on the next side, and the base current of each transistor is driven by these.

尚、第11図、第12図で2個に留まらず3個以上の多
数のトランジスタを並列に接続し、大容量のサーボ増幅
器を作ることが出来る。
In addition, as shown in FIGS. 11 and 12, a large capacity servo amplifier can be made by connecting not only two but three or more transistors in parallel.

又第11図、第12図の各トランジスタは第9図、第1
0図のようにPNP型、NPN型のトランジスタの組合
せでも得られる。
Also, each transistor in FIGS. 11 and 12 is similar to that in FIGS.
As shown in Fig. 0, it can also be obtained by a combination of PNP type and NPN type transistors.

以上記載の本発明によれば、比較的大容量の電動機駆動
に適し、しかもトランジスタ破損等の事故を除去しうる
トランジスタサーボ増幅器による電動機制御装置が提供
できる。
According to the present invention described above, it is possible to provide a motor control device using a transistor servo amplifier that is suitable for driving a relatively large-capacity motor and can eliminate accidents such as damage to transistors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電動機制御回路の一例を示す結線図、第
2図a、bは上記電動機制御回路の動作を説明するため
のパルス波形図、第3図は本発明の一実施例に係る電動
機制御装置の回路図、第4図は本発明の装置に用いるパ
ルス幅変調回路の一例を示す結線図、第5図a、bは第
4図の回路の動作説明図、第6図は本発明の装置に用い
るベース電流駆動回路の一例を示す結線図、第7及び第
8図は本発明の装置に用いる電流制限回路の一例を示す
結線図、第9乃至第12図はいずれも本発明の装置に用
いるトランジスターサーボ増幅器の変型例を示す回路図
である。 MO・・・・・・被制御電動機、Q1〜Q4・・・・・
・電動機制御用トランジスタ、Q5.Q6・・・・・・
ベース駆動用トランジスタ、■・・・・・・インバータ
、1・・・・・・パルス幅変調回路、2 a 、2 b
・・・・・・ベース電流駆動回路、3.4・・・・・・
電流制限回路、5・・・・・・トランジスタサーボ増幅
器、11・・・・・・シュミットトリガ−回路、12.
13・・・・・・ナンド回路、14〜16・・・・・・
インバータ、21・・・・・・インパーク、22,23
・・・・・・ナンド回路、31,41・・・・・・シュ
ミットトリガ−回路。
FIG. 1 is a wiring diagram showing an example of a conventional motor control circuit, FIG. 2 a and b are pulse waveform diagrams for explaining the operation of the motor control circuit, and FIG. 3 is a diagram showing an example of the present invention. A circuit diagram of a motor control device, FIG. 4 is a wiring diagram showing an example of a pulse width modulation circuit used in the device of the present invention, FIGS. 5 a and b are explanatory diagrams of the operation of the circuit in FIG. A wiring diagram showing an example of the base current drive circuit used in the device of the invention, FIGS. 7 and 8 are wiring diagrams showing an example of the current limiting circuit used in the device of the invention, and FIGS. FIG. 3 is a circuit diagram showing a modification of the transistor servo amplifier used in the device of FIG. MO...Controlled motor, Q1 to Q4...
・Motor control transistor, Q5. Q6...
Base driving transistor, ■... Inverter, 1... Pulse width modulation circuit, 2 a, 2 b
...Base current drive circuit, 3.4...
Current limiting circuit, 5...transistor servo amplifier, 11...Schmitt trigger circuit, 12.
13...Nand circuit, 14-16...
Inverter, 21... Impark, 22, 23
...Nand circuit, 31,41...Schmitt trigger circuit.

Claims (1)

【特許請求の範囲】 1 第1の直流電源を第1のスイッチング用トランジス
タを介して被制御電動機に接続して当該被制御電動機に
第1の方向の電流を流す第1の閉ループと、第2の直流
電源を第2のスイッチング用トランジスタを介して上記
被制御電動機に接続して当該被制御電動機に第2の方向
の電流を流す第2の閉ループとを交互に形成することに
よって上記被制御電動機を駆動する電動機制御装置にお
いて、(a) 互いに180°の位相差をもち、かつ
パルス幅変調された第1及び第2のパルス出力を発生す
るパルス幅変調回路と、 (b) 上記第1及び第2のパルス出力をそれぞれ受
けてそのパルス幅区間の間高周波出力を形成し、この高
周波出力をそれぞれ出力変圧器を介して送出する第1及
び第2のベース電流駆動回路と(c) 上記第1及び
第2のベース電流駆動回路から送出された上記高周波出
力を整流して得た直流出力を第1及び第2のスイッチン
グ用トランジスタのベースにオン制御信号として与える
ことにより、当該箱1及び第2のスイッチング用トラン
ジスタを交互にオン動作させる第1及び第2の整流器と を具えたことを特徴とする電動機制御装置。
[Scope of Claims] 1. A first closed loop that connects a first DC power source to a controlled motor via a first switching transistor to flow a current in a first direction to the controlled motor; The controlled motor is connected to the controlled motor through a second switching transistor to alternately form a second closed loop in which a current in a second direction flows through the controlled motor. (a) a pulse width modulation circuit that generates first and second pulse outputs that have a phase difference of 180° and are pulse width modulated; (b) the first and second pulse outputs that are pulse width modulated; (c) first and second base current drive circuits each receiving the second pulse output and forming a high frequency output during its pulse width interval, and transmitting the high frequency output through the respective output transformers; The DC output obtained by rectifying the high frequency output sent from the first and second base current drive circuits is applied to the bases of the first and second switching transistors as an ON control signal. A motor control device comprising first and second rectifiers that alternately turn on two switching transistors.
JP47016508A 1972-02-18 1972-02-18 Electric motor control device Expired JPS5820229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP47016508A JPS5820229B2 (en) 1972-02-18 1972-02-18 Electric motor control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47016508A JPS5820229B2 (en) 1972-02-18 1972-02-18 Electric motor control device

Publications (2)

Publication Number Publication Date
JPS4886023A JPS4886023A (en) 1973-11-14
JPS5820229B2 true JPS5820229B2 (en) 1983-04-22

Family

ID=11918200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP47016508A Expired JPS5820229B2 (en) 1972-02-18 1972-02-18 Electric motor control device

Country Status (1)

Country Link
JP (1) JPS5820229B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129810A (en) * 1976-05-03 1978-12-12 Ampex Corporation Switching motor control system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1021892A (en) * 1962-02-20 1966-03-09 Ass Elect Ind Improvements in and relating to motor control circuits
JPS449844Y1 (en) * 1966-02-02 1969-04-21

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1021892A (en) * 1962-02-20 1966-03-09 Ass Elect Ind Improvements in and relating to motor control circuits
JPS449844Y1 (en) * 1966-02-02 1969-04-21

Also Published As

Publication number Publication date
JPS4886023A (en) 1973-11-14

Similar Documents

Publication Publication Date Title
EP0500789B1 (en) An uninterrupted power supply system having improved power factor correction circuit
EP0019932A1 (en) Continuous power source with bi-directional converter
US4128793A (en) Power circuit for variable frequency, variable magnitude power conditioning system
WO2013171800A1 (en) Power conversion device
US4317165A (en) Inverter having improved efficiency and regulation
JPS62268366A (en) Electronic power source
JPS5820229B2 (en) Electric motor control device
JP6916389B2 (en) Uninterruptible power system
US3611111A (en) Inverter commutation voltage limiter
JPH0287963A (en) Mos-fet gate drive circuit
JPS5842712B2 (en) transistor warmer
US4247887A (en) AC--AC Converter device
JPH1141938A (en) Dc power supply equipment
JPS6126310B2 (en)
JP2773534B2 (en) DC power supply
SU603071A1 (en) Single-phase frequency doubler
JP2732155B2 (en) Switching element control device and device using the same
Dhananjaya et al. A Study of Dual Active Bridge Converter Performance
JPS6051497A (en) Control circuit of motor
KR200212794Y1 (en) An apparatus for controlling of asymetric bipolar output using a single power source
JPS62203562A (en) Power unit
JPS5814713Y2 (en) transistor inverter
RU2020716C1 (en) Reversible electric drive
JPS6049413A (en) High voltage source unit
JPS603638Y2 (en) DC-AC converter protection circuit