JPS58196749A - 変復調装置用ソフトストラツピング - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 れる変復調装置に関するものである。

従来では通常、変復調装置はある特定の動作モ　　　　
　　　１、一ドあるいは配列モードへ手動により保持さ
れていた。そのような動作モードあるいは配列モードの
例には、速度、マルチポート、半２重あるいは完全２車
２地点間あるいはマルチポート、中央あるいは遠隔変復
調装置、その他が食まれる。たとえは、本発明の譲受人
により譲受されたアメリカ合衆国特許！４２７０２０２
には、変復調装置のデータ送信リンクにおいてマルチポ
ート変復調装置の各ポートを動作させる手段について記
述している。

変復調装置の異なる配列あるいは使用に対する使用考の
要求を各種の変復調装置が満足するために変復ａ装置の
設計に複雑さが増加したことは、製造中に設置者および
／または操作者によってセットされるストラップ（ｓｔ
ｒａｐ）の回数および複雑さの増加をもたらした。さら
には、ストラップを終了するために変復調装置を不活発
にしてその結果データ送信時間を損失することがしばし
ば必要であった。促米においては、たとえばビット数７
秒で示されるｆｆｆｌ調’Ａｔｆｉの動作速度を変化さ
せるたとえば装置前面パネル上の複数の押ボタンによっ
て作動される仮数のスイッチを使用して、ストラップの
変化と類似させて変復調装置の配列を非常に限定された
範囲で変化させることが可能であった。複数のスイッチ
は、所望の変化たとえば変復調装置の動作速度の変化を
達成するため（こ変復調装置内部の回路の適当な部分に
堅固にワイヤで接続されていた。

従来においては、１つのネットワークにおいてネットワ
ーク制御装置とともに複数の変復調装置を配列すること
が一般的であった。その一例は、その記載が引用によっ
てここに統合されている１９８１年３月１９日に出願さ
れた出願番号庭２６５１７５のオウサーエッチ．ルーズ
ヴエリその他の「変復調装置の診断方法と制御システム
」に開示されている。その変復調装置は、変復調装置の
状態と作動変数とを監視しその情報をネットワーク制御
装置へ送信する回路を備えていた。また、ネットワーク
制御装置は、不ットワーク上の複数の変復調装置を登録
してネットワーク制御装置への状態と作動パラメータに
関する情報の送信を命令することができるのが一般的で
あった。また、ネットワーク制御ＩＭＭは，ネットワー
ク十の１つあるいは複数の変復調装置の故障情報を受信
して選択された試験ルーチンの変復調装置を動作させて
その結果をネットワーク制御装置へ送信させることに用
いられた。これは、従来では、変復調装置と旨速度のデ
ータ送信には用いられないが変復調装置が用いられる送
信には用いられるネットワーク制御装置とに接続された
送信りン−りの一部に４５けるたとえば７５　ｂｐｓや
ＦＳＫデータ送信等の低速度のデータ送信に使用される
遠距離計測電送リンクＩこおいて実行されていた。遠隔
変調装置によって実施された命令試験ルーチンの結果の
表示ととど・に　ネットワーク上の遠隔変調装置の状態
と配列のネットワーク制御装置における表示が可能であ
った。ａイｇリンク上の変復調装置がネットワーク制ａ
装置の干渉なしでリンク上の他の変復調装置の状態と配
列を質問し上記他の変復調装置≦こおける試験を開始す
る、あるいは上記の干渉なしで特定の遠隔変復調装置に
おける故障状態を報知される能力を有することがしはし
ば好ましいことが見い出されていた。

この技術分野においては、また変復調装置へ電力を供給
することなしに変復調装置を再配列するとともにデータ
送信を遮断することなく確実にストラップを児成させる
手段が必要であることも見い出されていた。またーたと
えばある地点の変復調装置から同じデータリンク上の複
数の遠隔変復調装置ヲ再配列しかつ再ストラップするこ
とができるのも好ましい。

本発明は、たとえば変復調装置のシャシ−の外側部分た
とえば前面パネル上に入力手段を有するデータリンクと
付随する表示手段とを含んだ変復調装置に関する。入力
手段と表示手段とは、マイクロプロセッサあるいは記憶
されたメモリを有する他の適当ｒｌＬ８１回路のデータ
プロセッサ、＆こ連結されている。上記メモリは、電気
的に変えつる不揮発性のプログラマブルＲＵＭたとえば
ゼネラルインス、トウルメントによってＦ！Ａ造された
Ｒ１４００あるいは代わりとしては上記のようｆ、ｉ　
Ｅ　Ａ　ＲＯＭ　　　　　”と不揮発性のＲＯＭであっ
てよい。マイクロプロセッサあるいは他の適切ｒ、；Ｌ
５１回路のデータプロセッサは、また外部の入力制御信
号源、たとえは中央地点に位置するネットワーク制御装
置、データ送信りツク上の変復調装置、あるいはデータ
リンク上のデータ端末設備（以下１）ＴＥと略す）と連
結されてよい。

本発明の特徴は、変復調装置と付属メモリとを内蔵する
マイクロプロセッサを使用してストラップか十分にソフ
トウェアにしたがって実施されることにある。変復Ａ装
置内部の他のマイクロプロセッサあるいはＬＳＩ回路と
接続されたストラップ用マイクロプロセッサが、変復調
装置の配列を達成する。ストラップ用マイクロプロセッ
サは、変復調装置において該ストラップ用マイクロプロ
セッサと対向する操作者によって、またその付属メモリ
はたとえは変復調装置の前面パネル上の入力部および表
示品によって影響されやすい。操作者は、前面パネルを
操作することによって電流ストラップの配タリ表示、あ
る予め選択された標準的あるいは特殊なストラップ配列
の実施、ある予め選′択された標準的あるいは特殊なス
トラップ配列の小さな変更、あるいは全数実施６■能ｆ
ｊストラップ配列のある特定のひとつの実施等を命令す
ることができる。さらに、製造時あるいは設置時に迅速
かつ正確に実施されつるこれらすべては、変復調装置ｉ
ｌをあつかう通常人の意図する装置の使用に最も適した
ストラップ配列を達成する。さら（こは、ストラップが
このようにして本発明により各変復調装置間において改
善されうる。他の試験および監視機能は、ネットワーク
制御装置あるいはＵｒＨの干渉の必要性なしに前面パネ
ルから、各変復調装置間において達成され得ない。しか
しながら、上記の干渉は、命令と試験監視と状態報告、
あるいは遠隔変復装置のストラップの変更達成に使用さ
れてよい。データリンク上の変復調装置は、このようｌ
こして当Ｍ変復調装置へ電力を供給することなく、また
データ送信を少しもあるいは全く遮断することなく迅速
かつ正確にたとえは再配列されることができる。

第１図には、変復調装置１２の正面パネル１０が示され
ている。Ｒ”＋１而パネル１ｏは、多数の命令部ボタン
１６を仔する命令部１４と、たとえは複数のＬＣＤある
いはＬＥＩ）にてなる７セグメントのデジタル表示器２
０とを有している。前面パネル１０は、また表示部に、
１局地″　１試験”　および“遠隔”を示す表示ライト
２２と、ステップダウン制御ボタン２４およびステップ
アップ制卸ボタン２６とを付している。さらに、表示パ
ネル１８１こは、表示パネル１８に表示された情報を複
数の場合に分けて示すラベル２８が備えられている。

第２図Ｉこは、本発明４こよる変復調装置１２内部にお
ける前向パネル１０とテスト、データ速度および配列用
マイクロプロセッサ３０との接続関係が示されている。

上記変復調装置１２は、たとえは本出願の譲受人に譲受
されたポルシュワイズのアメリカ合衆国特許出願番号Ａ
’４０４４３０７、および１９８１年９月２１日に出願
された基１７６７の［１１２ｉ易化されたデジタルデー
タ受信装置］と題されたコルマー■の特許出願に開示さ
れているように、送イ冨リンク３２でのデジタルデータ
の受１ｄ送信を実施するソフトウェアを有しているタイ
プに属する装置である。該変復調装置１２は、受信プロ
グラム３６中のプログラムにしたがって入力されたデー
タを処理して、たとえば復調、解読してデータを遠隔変
復調装置あるいはＤ　ｒＥから送信された電文に変換す
る受信孔３４を有している。また変復調装置１２は、送
信プログラム４゜にしたがって出力されるデータを処理
して、変調。

符号化してデータを暗号化する送信部３８を有していや
。また、変復調装置１２は、変復調装置１２内の多数の
ボートを介して送信受信されるデータを多重化するマル
チポート部４２によって制御されるマルチボート能力を
有することができる。

試験データ速度および配列用マイクロプロセッサ（以下
選択マイクロプロセッサと称す）３０は、たとえば不揮
発性リードライトメモリにてなるメモリ４４と接続され
ている。さらに、不揮発性リードオンリメモリ４６は選
択マイクロプロセッサ３０に接続されている。

典型的な変復調装置１２内部の選択マイクロプロセッサ
３０と他のマイクロプロセッサとの関係は、第３図に詳
細に示されている。変復調装置１２には、送信受信プロ
グラム３６．、４０を実施して変復調装置内部で送信の
ための変調復調を制御するように第３図に追加して示さ
れた相互連結関係において作動する変復副装置制御装置
用マイクロプロセッサ４１が含まれている。また同様″
に、マルチボートマイクロプロセヅサ４２とＴＸマイク
ロプロセッサ４３とが示されている。ＴＸマイクロプロ
セッサ４３は、変復調装置内で複数の監視ルーチンを誘
専し、またたとえば上述したルーズヴ工りの出願に開示
されているように遠隔変復調装置の制御機能を達成する
のに用いられる。共通バス４５は、１バイト（即ち８ビ
ツト〕・のＲＡ　Ｍ４７と上記のマイクロプロセッサ３
０．４１．４２および４３を接続している。情報はＲＡ
Ｍ４７を介してこれらのマイクロプロセッサ３０．４に
４２および４３向で交換される。さらに、変復調装置１
２内置（ｉ用マイクロプロセッサ４１は、機能信号すし
Ｉ“・ＮＡを選択制卸装置用マイクロプロセッサ３０へ
供給するととも１こマルチボート可能信号ＭＰＥＮＡと
・ｌ−Ｘ可能信号−ｒ　Ｘ　Ｅ　Ｎ　Ａの両信号をそれ
ぞれマルチポート制御装置用マイクロプロセッサ４２と
ｌ’　Ｘ制卸装置用マイクロプロセッサ４３とへ供給す
る。また、選択制御装置用マイクロプロセッサ３０は、
共通バス４５を利用して、′ｒＸ可能信号ＴＸＥＮＡと
マルチボート可能信号ＭＰＥＮＡとをマルチボート制御
装置用マイクロプロセッサ４２と’ｆＸ制御装置用マイ
クロプロセッサ４３とへ供給する。

一時点に３０．４１．４２あるいは４３のうちのヒトつ
のマイクロ・プロセッサのみが、共通バス４５を利用で
きる。変復調装置制御装置用マイクロプロセッサ４１は
、各（ｂａｕｄ）毎に、−万では受信データを送り他方
では送信データを受けとって、マルチポート制ａ装置用
マイクロプロセッサ４２と通信する。また、マイクロプ
ロセッサ４１は、各３２ポー毎にアナログパラメータの
命令を受けとりアナログパラメータの返答を送って−Ｉ
Ｘ制机制置装置用マイクロプロセッサ４３信する。

女復調装置制仇′ｌ！、：直用マイクロプロセッサ４１
は、選択制御装置用マイクロプロセッサ３０に共通バス
４５を介して制卸を与えて、選択制卸装置用マイクロプ
ロセッサ３０が、ｌＬＡＭ４７への読み取りおよび／ま
たは書き込みのために、０ＣＥＮＡにしたがってＲＡＭ
４７を介してマイクロプロセッサ４１．４２および／ま
たＧ；４３間でストラップ情報および／または状態情報
または試験情報を交換できるようにする。

ソフトウェアの記憶は１（×８ビット）ノｆイトを示礎
として行なわれている。完全な情報交換は、まず２つの
マイクロプロセッサ間の命令あるいは依頼の交換、次に
データあるいは返答の交換よりなる。たとえは、選択制
御装置用マイクロプロセッサ３　Ｑ　ＣＸ、複数のボー
トのひとつたとえばマルチポートのボートＡの状態を送
信してほしいとし）う依頼をＲＡＭ４７を介してマルチ
ボー半制碑装置用マイクロプロセッサ４２へ送ってもよ
い。もしも選択制御装置用マイクロプロセッサ３０への
通信かＭ能しディ（Ｒ）、ＡＩ）Ｙ　）であれは、マル
チボート制御装置用マイクロプロセッサ４２からの依頼
あるいは命令、たとえばＥＡＲＯＭ４４に記憶された当
該送信装置のクロックストラップ配タリを読み取り送信
してほしいといった依頼が上述の１に続く。これら２つ
の依頼は、予め選択された時間たとえは５０μｓによっ
て分離される。別の予め選択された時間遅延たとえば３
　ｂａｕｄｓの後に、適当なＥＡＲＯＭ４４内のメモリ
位置に記憶された当該データを有する選択制御装置用マ
イクロプロセッサ３０が送信装置のクロックストラップ
の状態に応答して、マルチボート制御装置用マイクロプ
ロセッサ４２はたとえば５０μｓ遅れてボートＡの状態
を送信する。

変復調装置制卸装置用マイクロプロセッサ４１とマルチ
ボート制卸装置用マイクロプロセッサ４２あるいはＴ”
Ｘ割判装置用マイクロプロセッサ４３との間の当該協定
たとえばデータおよびアナログ　　　　　１パラメータ
の交換には複数の可能な例外がある。

たとえは、　ｂａｕｄ毎に変復調装置制御装置用マイク
ロプロセッサ４１はマルチボート制？ｍ装置用マイクロ
プロセッサ４２からの送信データを依頼して、選択され
た遅延時間たとえば４０μｓのちに、マルチボート制卸
装置用マイクロプロセッサは送信データを変復調装置制
御装置用マイクロプロ七゛ンサ４１へ送出する。他の例
では、各ノインド毎に変復調装置制御装置用マイクロプ
ロセッサはマルチボート制卸装置用マイクロプロセッサ
４２へ受信データを送出し、マルチボート制卸装置用マ
イクロプロセッサ４２から返答を受は取る必要がない。

最終的な例では、変復調装置割ａ装置用マイクロプロセ
ッサ４１は、たとえばまさしく　３２　ｂａｕｄｓ毎に
′Ｉｘ制御装置用マイクロプロセッサ４３ヘアナログパ
ラメータの命令の依頼を送出し、たとえば遅延時間４０
ＩＩＳ後薔こ、ＴＸ制机装置用マイクロプロセッサ４３
は変復調装置制卸装置用マイクロプロセッサ４１ヘアナ
ログパラメータの命令を送出する。また、変復調装置制
御装置用マイクロプロセッサは、’ｒ　ｘ制伸装置用マ
イクロプロセ゛ンサ４３へたとえば３３ｂａｕｄ毎にア
ナログノでラメータのデータを返答の必要なしに送出す
ることかできる０ マイクロプロセッサ３１４１．４２および４３は、３棟
類の異なる依頼、即ち読み取り依頼と書き込み依頼と特
殊な依頼とともに互いに通信してよい。マイクロプロセ
ッサ３０．４１，４２あるＧ）ζま４３のひとつが他の
マイクロプロセッサから７’−夕を得る必要がある場合
の読み取り依頼にお０ては一該マイクロプロセッサは、
予め選択されたピットセット、通常は送出される１／寸
イトある＆Ｎ４：！複数バイトに最も有効なビット数の
ビ゛ント七′ントを有す読み取り依頼命令を一１／寸イ
トあるＩＩＮＧま複数バイトの形態にて送出する。その
熟答スロ゛ント番こは、３０．４１％４２あるいは４３
のうちの他のマイクロプロセッサが、それに送出された
１／＜イトあるいは複数バイトによって指定されたメモ
ＩＪ位置内−に検出されるデータを送出する。このよう
にして、マイクロプロセッサ３０．４１．４２あるいは
４３のひとつが効果曲番こ他のマイ夛ロプロセッサ内の
メモリ位置を読み取る。マイクロプロセッサ３０，４１
．４２あるいは４３のひとつあるいは複数へ３０．４１
．４２あるいは４３の他のマイクロプロセッサによって
迅速に送出されるに相違γｊいシステム状態あるいは配
列変化が生じたときには、常に、上記他のマイクロプロ
セッサ３０゜４１．４２あるいは４３は、それが書き込
み命令であることを示す予め選択されたピットセットに
て書き込み命令を送出する。

４２あるいは４３のひとつは、上述したようにその返答
スロットに返答を送出しないけれども、上記他のマイク
ロプロセッサ３０，４１．４２あるいは４３からデータ
を受けとるため１こ上記スロットを開いている。しかし
ながら上述したように、このようなマイクロプロセッサ
３ｏ、４１．４２あるいは４３はすべて同じ依頼スロッ
ト内で書き込み命令を交換することができる′。

特殊な依頼は続み取りあるいは書き込みのどちらかのタ
イプであって、あらゆる握手的なタイプの交換はこのカ
テコ゛リーに嘱する。特殊な依頼の例には、同期依頼、
不依頼、継続と作動の依頼等が含まれる。同期依頼は一
変復調装置制御装置用マイクロプロセッサ４１と選択制
御装置用マイクロプロセッサ３０とを同期させるのに使
用される。

不依頼は、依頼命令を送出されたマイクロプロセ　　　
　　１ツサ３０．４１．４２あるいは４３が上述したよ
・うにその依頼スロット内に送出すべき未処理の依頼を
有していないときに使用される。継続依頼は。

上記の辺答スロットからデータを受けとるマイクロプロ
セッサ３０．４１．４２あるいは４３が、１バイト以上
の情報を必要とするときに使用され、継続依頼は効果的
１こ前もって送出された依頼を継続する。作動依頼は、
たとえば３ｏ、４１．４２あるいは４３のうちの別のマ
イクロプロセッサ内部で一連の処理を開始するの１こ使
用される。その返答は、処理がある時間だけ遅れる場合
には待機であり、返答が早急（こ要求されない場合は返
答の送出の遅延を許可する承認であったりするだろう。

特殊な依頼は、特殊な辺答、たとえば同期回答、不回答
、待機回答、書き込み承認、および特殊な承認（こよっ
て応答される。不回答は不依頼と対応して使用される。

待機回答は処理の遅延が必要である場合（こ使用される
。書き込み承認は書き込み依頼を承認するため番こ送出
される。特殊な承認は作動依頼と対応して使用される。

表１１こは、本発明によるＲＡＭの詳細を示す。

複数のＲＡ　Ｍ　ｌこ共通して、ストラップＪｌ−Ｊ１
６と対応する各メモリ位置は、そのメモリ位置の記憶内
容を読み取るかあるいはそのメモリ位置１こ書き込むか
を決定する読み取り命令と書き込み命令の両方、たとえ
ば表１中のＪｌにおいては（１６進数の）８０とＣＱの
両方を有している。各メモリ位置は、２進数桁ＤＱ−Ｄ
７からなる１（Ｘ８ビツト）である。Ｄ７は、各時点に
おいて”ｌｏｗ”に維持されており、あとになってから
、メモリ位置の１バイトが変化したか否かを検出する手
段に用いることができる。

すべてのストラップメモリ位ｆｌＪ１−Ｊ１６および複
数の他のメモリ位置は、読み取り命令と書き込み命令の
両方を有している。第１ストラツプＪ１は、変復調装置
のあらゆる機能１こ共通している。さらに、変復調装置
が全体として多重化配列とＴＸ配列（即ち、遠隔変復調
装置の制御とＴＸ機能）を備えているので、第１ストラ
ツプＪ１は。

標準的なストラップテーブルと特殊なストラップテーブ
ルとを含んでいる。このよう１こして、２進数Ｄ５−Ｄ
４は、１つのＲＯＭ４５内に記憶された変復調装置テー
ブルと対応しており、変復調装置テーブルは、ストラッ
プＪ１の２進数桁Ｄ５−Ｄ４のいずれかに要求されたな
らば、ストラップＪ　２−Ｊ　５用のＲＡ　Ｎｉ内のメ
モリ位置ヘロードされる。この手段Ｉこよれば、ストラ
ップＪｌ中の２進数ｉｊ　Ｄ　５−１）　４かすべて“
ｌＯＷ”即ち０００”である場合には、予め選択された
標準的な変復調装置のストラップ配列は、ＲＯＭメモリ
からストラップＪ２−Ｊ５と対応したＲＡＭ４４のメモ
リ位置ヘロードされることはない。これらのメモリ位置
の状態がＥＲＯＭ４４に入力されたテーブルによって決
定されるにもかかわらず、ＥＲＯＭ４４は使用者の所望
する特殊な配列に応じて設けられる。これによって、ス
トラップＪｌ中の２進数Ｄ６−Ｄ４、即ち“００１．０
１０．０１１．・−・１１１”を使用して、“０００”
以外の７種類の可能な指定コードが、標準的な構成テー
ブルへ入力される。上記の各コードは、ストラップＪ２
−Ｊ５の各２進数桁ｒ）５−ＤＱとして選択された値を
有するｆめ選択された標準的なストラップ配列と対応し
ている。そして、ストラップＪ２−Ｊ５報トしてＲＯＭ
４６内に記憶される。この例では、２進数１−７と対応
した変復調装置の配列テーブルには、ｔｌ）Ｖ２７−Ｖ
Ｓ２の２地点間モード、（２）Ｆ、Ｌ、の２地点間モー
ド、（３１Ｆ、Ｌ、−中央地点の複数のドロップモード
、（４１Ｆ、Ｌ、−遠隔地点の複数のドロップモード、
（５）Ｖ２７−中央地点の複数のドロップモード、　＋
６）Ｖ　２７−遠隔地点の複数のドロップモード、（７
）ＭＰＳ４８−遠隔地点の複数のドロップモードといっ
た７つの配列モードが含まれることかり能であろう。選
択マイクロプロセッサ３０は、ＲＯＭ４０内の各バイト
の情報を読み取り、それらをＲＡＭ４４ヘロードして、
ＲＡＭ４４の各ストラップメモリ位置がストラップＪ２
−Ｊ５゛と対応されて、ストラップＪ１の複数ビットＤ
６−Ｄ４ｉこよって指定された適当なテーブルが解読さ
れる。　　　　　　　　　　　　　　　　　　　　　１
同様に、複数ピッ）　Ｄ　３−１）　２が“００”であ
る場合には、予め選択注文されてＥＡＲＯＭ４４内に記
憶された特殊なマルチポート配列が使用されている。そ
して、”００”以外に選択された複０Ｍ４６内１こ残さ
れている。これら指定コードは、ストラップＪ６−Ｊ１
２における３種類の標準化されたストラップの変形と対
応するＥＲＯＭ４４内のメモリ位置ヘロードされる。こ
のように、各コード°０１°、“１０”、および°１１
ゝはＲＯＭ４°６の複数のメモリ位置の選択されたひと
つを指定するものであって、各コードには７ビツトの情
報が含まれており、この情報は、ストラップＪ６−Ｊ１
２１こおける予め選択された３種類の可能な標準状態の
ひとつと対応する複数の２進数桁Ｄ５−ＤＱにてなる予
め選択されたテーブルに相当する。この場合もまた、複
数ビットＤ１−ＤＱか°００”ならば、複数のメモリ位
置の選択に注文テーブルが含まれている。そして、複数
ビットり１−■）０が°００”でないならば、その複数
ビットが記憶されたＲ　ＯＭ４６内のメモリ位置は、遠
隔ゆ復調装置制御用に選択されたストラップ配列、／　
Ｔ’　ＸストラップＪ１３−Ｊ１６における３種類の可
能なテーブルの１つと対応する。

テーブル化された複数の特殊な配列は、本出願の譲受人
によって製作された゛マイクロゼタ”変復調装置用のも
のであって、本明細書中（こ記載した以外のことは本発
明にとって重要でない。それら特殊な配列は、本明細書
中の例によって、動作している単一の変復調装置に与え
られる。

第４図に示すように、変復調装置選択制御装置用マイク
ロプロセッサ３０は、ＣＰＵ６０と入出力インターフェ
イス６２と内部ＲＡＭ６４とを含んでいる。ＣＰＵ６０
は、不揮発性ＲＯＭ４５および不揮発性プログラマブル
ＥＡＲＯＭ４４と接続されており、また、入出力インタ
ーフェイス６２を介して前面パネル１０と送信リンク６
６とに接続されている。送信リンク６６上には、たとえ
ば、単一あるいは複数の遠隔変復調装置６８、単一のネ
ットワーク制御装置、および単一あるいは複数のデータ
端末設備（１２を下ＤＴＥと略す）ユニット７２等が設
置されている。この送信リンク６６を介して、選択制御
装置は、たとえば状態、始動試験を監視したり、あるい
は複数の遠隔変復調装置６８１こ配列をセットしたりす
ることができる。また、選択制御装置は、遠隔変復調装
置６８、ネットワーク制御装置７０あるいはＤＴＥ７２
のひとつから適当な命令を受けとって、変復調装置１２
に同じような機能をもたせることができる。さら１こ１
局地変復調装置１２の所定の複数の警報状態はＣＰＵ５
Ｑｌこよって検出され、ＣＰＵ６Ｑは、これら警報を表
示パネル１８上に表示し、かつ／または、送信リンク６
６を介して遠隔変復調装置６８の適当なひとつ、ネット
ワーク制御装置７０および／あるいはＤＴＥ７２へ、そ
れら警報を送信して、遠隔変復調装置の表示パネル１８
上にそれらを表示するようにプログラムされている。

がＩ面パネルの命令押ボタン１６の使用例のひとつとし
て、キーモード動作がある。本発明によるソフトウェア
の配列を用いて、変復調装置が製作１１、 時あるいは設置時１こ配列されたのち；こ、配列の変更
か所望されたならば、選択マイクロプロセッサ３０は、
“キー”の登録を要求して前面パネル１２ラムされるこ
とか可能である。

たとえば、“＊°と表示された、あるいは°入力１と表
示された押ボタンを押すことによって、表示パネルは、
”ＬＯＧ−−−、”と表示し、表示中の空白は、０−９
の数字を指示するか、あるいはたとえばすべて０を指示
する。カーソルステップダウンボタン２４あるいはカー
ソルステップアップボタン２６を押し下げることによっ
て、操作者は、表示パネル上の上述した空白（こ、表示
パネル１８を右から左へ横断して１回に１つの数字２０
をセットしながら、３桁の数字をセットすることができ
る。それから、操作者は、再び“入力”ボタンを押して
、上記３桁の数字キーがマイクロプロセッサのメモ１月
こ記憶されたキーと比較される。

もしも、入力された数字キーが正しければ、ソフトウェ
アのロックが解除され、それから、操作者は、他のモー
ド、たとえば配列の変更や命令試験　　　　　　１等を
実施することができる。変復調装置１２の配列″とパラ
メータとを表示して状態を監視することは、数字キーを
入力しなくても実施できる。送信ネットワークが許ｑな
く干渉されることを強力に防御するために、各変復調装
置１２は、それに固有な合い８葉である３桁の数字キー
を有する。

“状態”ボタン１６が前向パネル１０上にて押されると
、選択マイクロプロセッサ３０は、変復調装置制御装置
用マイクロプロセッサ４１に変復調装置の動作速度状態
、Ｄ　Ｂ　Ｍ内の受信レベルおよび信号品質に関する情
報を要求する。次に、表示パネル１８が作動して、第１
図に示す表示パネル１８上の各数字区分にこの情報が表
示される。

変復調装置のアナログパラメータ状態と試験状態もまた
、°状態”ボタン１６を連続的に押し下げること１こよ
って表示可能である。

配列の検査および／または修正が望まれて、“配列°押
ボタン１６が押し丁げられると、選択マイクロプロセッ
サ３０は、指定されたストラップ配列と対応するランダ
ムアクセスメモリ内のメモリ位置を指定する。そして、
第５図に示すように、表示パネル１８が作動して、その
ストラップ配列か左端の３つの数字区分に表示されて、
たとえば“ＪＯ５”と表示される。第５図のさらｌこ右
隣りの数字区分２０において、その中心１こある水平な
セグメントが°＝”を意味するように照明される。

残された４つの数字区分の垂直なセグメントは、表１中
の適当なストラップ、即ちＪ５のメモリ（こ記憶された
ストラップ状態を指示する。このよう１こして、表１お
よび第５図に示すよう番こ、表示パネル１８上の最右端
の桁２０の右下にある垂直なセグメント８０によって、
ストラップＪ５のメモリ位置における２進数ＤＱの位置
が、“ｌｏｗ”であることが指示される。最右端の桁２
０の左上１こある垂直なセグメント８２が照明されるこ
とによって、ＲＡＭ４４内のストラップＪ５のメモリ位
置における２進数Ｄ１の位置が“ｈｉｇｈ”　であるこ
とが指示される。同様１こして、２進数Ｄ　５−　Ｄ２
の位置が、セグメント８４．８６．８８．９０および９
２によって“ｌｏＷ”であることが指示されうる。表１
のストラップＪｌ−Ｊ１６において、表１に示されるよ
うに、２進数Ｄ７の位置はすべてのストラップ中で０に
セットされているので、°−′の右隣りの桁２０の左下
にあるセグメントは照明されない。このように、表１に
よれば、ストラップＪ５によって指示されるこの状態は
、選択されたコード゛０００°と対応する送信装置調整
系列である。主要なＲＴＳは、ＤＴＥ内において一定に
維持されるよりもむしろ制御される。送信装置ｔこおけ
る選択されたクロック発振器は、コード１０と対応する
たとえば内部クロック発振器である。

表示パネル１８上の内示用に選択されたストラップを変
更することが望まれる場合には、点灯しているカーソル
点９４ば、“＊”ボタン１６を押し下げること１こよっ
て、第５図１こ示すように＠Ｊ”を表示する数字桁と０
５°を表示する数字桁との間に位置するまで表示パネル
１８を横断して進められてもよい。カーソルダウンボタ
ン２４を押し下げること１こよって、複数の数字桁が、
０４．０３．０２．０１．１６．１５その他を順次循環
表示するであろう。０５で開始してカー゛ノＪレア゛ン
プボタン２６を押し下げた場合１こは、複数の数字桁が
０６．０？、０８−−−１６．０１．０２その他を順次
循環表示するだろう。この間に、°Ｊ”と隣接した複数
の数字桁が循環表示すること１こよって、新しいストラ
ップのメモリ位置が選択されて、この新しいメモリ位置
と対応して、メモリ位置の２進数Ｄ６−Ｄｏの表示が変
化するだろう。

選択されたストラップのメモリ位置内の２進数桁Ｄ５−
ＤＱの１つあるいは複数の位置を修正することが所望さ
れた場合には、“＊”ボタン１６を使用して、カーソル
点９４を”−”数字桁の右端の位置まで進めることによ
って、上記所望は達成される。その結果、２進数桁Ｄ６
と対応した最左端位置１こ設けられた第１の垂直セグメ
ントが、点灯し始めるだろう。また、メモリ内の２進数
桁Ｄ６の位置を“ｌｏｗ　”から°ｈｉｇｈ”へ（即ち
“０”から”１”へ）変更することが望まれる場合には
、カーソルアップボタン２６を押し下げることによ　　
　　１つで、この変化はバッツァレジスタヘロードされ
テ、　Ｅ　Ａ　ＲＯＭ　４４への入力が準備されて、表
示か変更される。その結果、Ｄｏと対応した位置におい
て、上方の垂直セグメントが照明する一方、下方の垂直
セグメントが消灯するだろう。

選択されたストラップ、たとえばＪＯ５と対応するメモ
リ位置内の他の１つあるいは複数の数字を変更すること
が望まれる場合には、“＊”ボタンが押し下げられるこ
とによって、点灯カーソルが、表示パネル１８を横断し
て所望の位置まで、たとえば最右端の数字桁２０の最右
端に位置し２進数桁Ｄ１と対応する垂直セグメントの隣
りまで。

進められる。そして、カーソル点はこの位置で点灯する
だろう。また、第５図に示されるように。

２進数桁Ｄ１は”　ｈｉｇｈ　”であるので、カーソル
ダウンボタン２４を押し下げることによって、上記変更
は、バツファレジスタヘロードされて、表示パネル上（
こメモリ位置の位置が°ｈｉｇｈ″カラ”　ｌｏｗ”へ
変化されたことが指示されるだろう。

適当な変更の最終点検が選択されて、°入力”押ボタン
１６を押し下けること（こよって、新しいストラップ配
列がＥＡＲＯＭ４４内の適当なメモリ位置へ入力される
ので、もしもこの時１こ、“配夕１ビボタン１６が押し
下げられたならば、表示パネルによって丁度変更された
ばかりである２進数Ｄ６−ＤＯの値が照明表示されるだ
ろう。

表１に示すように、複数の特殊な試験を実施して変復調
装置１２内の複数種の状態を点検するようＩこ、−前面
パネル１０を介して変復調装置１２を配列することが可
能である。本発明１こよれば、ＥＡＲＯＭ４４内の読み
取り／書き込み命令メモリ酸１１９０−９４には、選択
された変復調装置の動作速度状態を指示する複数の２進
数１およびＯが記憶されている。たとえば、メモリ酸１
９　ｏｒこおける２進数ビット位置Ｄ　５−１３４の値
が１００”であれば、変復調装置の選択された送信速度
は４８００　ｂｐｓ　であることが指示されるだろう。

またたとえば、メモリ位置９２１こおける同じ２進数ビ
ット位置の値が１００”であれば、マノーチポート用変
復調装置においてポー）Ｄの正常な送信速度は４８００
　ｂｐｓ　であることが指示されるだろう。メモリ酸［
９５−９７１こは、複数の試験ルーチンと対応する２進
数にてなる情報が含まれているので、複数の試験ルーチ
ンが、変復調装置制御Ｈａのソフトウェア１こよって変
復調装置内部に形成される。

−Ｌｒｈパネル１０の残されたボタン１６もまた、上述
されたのと同様の方法によって複数の機能を果す。たと
えば、“試験°ボタン１６を押し下げることによって、
たとえばセルフ・ポール、セルフ・エラー、端末相互通
しく以下Ｅ、Ｅ、と略す）、エラーおよびＥ　、Ｅ　、
ボール、等の試験メニューが循環表示されて、所望の試
験メニューを選択することができる。選択制御装置用マ
イクロプロセッサ３０内のＲＡ　Ｍ　６．４の表１１こ
示すＴＥＳＴＩ、Ｔ　Ｅ　Ｓ　Ｔ　２、Ｔ　Ｅ　Ｓ　Ｔ
　３　ノ、ｔ　モリ位置番コバ、試験機能制御情報が記
憶されており、この情報は、試験ルーチンを１云送した
り鏝史したりするために書き込まれたり読み取られたり
することが可能である。上記情報は、ＥＡＲＯＭ４４内
には記憶されていないので、変復調装置は、電力供給に
故障が生じた場合でも正常に動作できる。

ユニットを選択すること（こよって、変復調装置１２の
操作者は、たとえば遠隔変復調装置の所望の複数の数字
コードを表示パネル上１こ表示することができる。また
、“入力”ボタンを押し下げて上記コードを入力するこ
とによって、上記操作者は、２５５までの３ケタの数字
番こてなるデジタル信号を、ＲＡＭ６４内のメモリ位置
ＲＤＲＯＲへ入力することができる。これ１こよって、
選択制御装置用マイクロプロセッサ３０およ−び送信リ
ンク６６を介して上記変復調装置と通信して、しかるの
ちに変復調装置１２の適当なボタンを押せば、たとえば
状態を点検したり、配列を変更したりあるいは試験を管
理したりすることを、まるでこれらの機能が本明細書に
記載されている通りに変復調装置１２内で実行されてい
るように実行される。

ポートを選択すること番こよって、操作者は、マルチポ
ート用変復調装置である変復調装置１２の　　　　　　
１特定のポートを選択できる。また、操作者は、適当な
制御ボタン１６の使用を追加して、変復調装置の状態変
数を表示したり、その送信速度あるいは試験モードを変
更したりすることかできる。

“ループ”ボタン１６は、局地変復調装置１２あるいは
遠隔変復調装置６８の特殊なループ形式の試験を選択し
管理するためのものである。ループ試験の情報もまた、
ＴＥＳＴＩ、ＴＥＳＴ２および’１’　Ｅ　Ｓ　Ｔ　３
に記憶されている。°クリア２ボタンは、変復調装置１
２をループ試験から解除するために押される。

°コール゛ボタンを使用して、所望のコード化された電
文と特定の温熱変復調装置６８に対応する所望のコード
とが選択され、送信リンク６６を介して上記遠隔変復調
装［６８へ上記電文が送信される。電文は、たとえば１
−１０．１１−１５の数字によってコード化されてよく
、このコード化（こよって、遠隔変復調装置側の操作者
は、遠隔変復調装置の表示パネル１８上に表示された数
字より、電文の意味を知ることができる。

“クリア”ボタンが一度押されると、あらゆる機能、た
とえば進行中の試験機能や遠隔変復調装置のアドレス機
能等がクリアされて、変復調装置１２は、通常の動作状
態に復帰する。

遠隔変復調装置６８が前面パネル１０を介してアドレス
されているときには、”遠隔”ライト２２が点灯する。

また試験が試験モードの変復調装置１２によって管理さ
れているときには、°試験２ライト２２が点灯する。さ
もなければ、変復調装置１２へ電力が供給されて、“局
地”ライト２２が点灯する。

表１中の使用において、アプリビアジョン（ａｂｒｅｖ
ｉａｔｉｏｎ）は以下の意味を有する：　Ｆ、Ｂ　ｌ−
立下りバック１（立下りバック速度）；Ｉ）Ｌ−デジタ
ルループ；Ｅ丁−エラー試験：ＤＴ−動的試験（ポーリ
ング）；ＥＮ、ＥＲ−イネーブルエラーカウンタ；ＡＩ
−ゝＬｏｏｐｓ−アナログラインループ二ＭＳＬＰ−変
復調装置側ループ；ＬＳＬＰ−ライン側ループ；ＣＸＲ
ｏｎ−搬送波トーンオン＞　Ｔ　Ｘ　１ｎ−−ｒｘ制御
装置設置完了；ＭＰｉｎ−マルーチポート設置完了；　
１’　Ｐ　Ｅ−試験パターンイネーブル；ＭＤＳＲ−主
要な変復調装置データセット完了；ｖ５４１’）Ｌ−Ｖ
５４互換性ｒジタルループ；Ｋ。

Ｅ、Ｂ、−受信弾性緩衝域；　Ｌ　Ｒ０Ｅ／Ａ、Ｂ、−
ローカル保持イネーブル／アンサーバック；ＲＸＤａｔ
ａＣｌａｍｐ−受信データクランプ；ＣＴ’Ｓ　　ＤＬ
Ｙ−遅延送出クリフ　；、Ｒ’ｒＳ　ｃｏｎ　−ＲＴ　
Ｓ継続；ＥＸＴ／１ＮＴ−外部あるいは内部クロック；
Ｙ４Ｐａｔｔｅｒｎ−ポートオン・オフシュミレータ；
Ｍ　Ｐ　ｌ）　Ｓ　Ｒ−マルチポートデータセット完了
：５ＮＲＡ−スイッチネットワーク遠隔アタフター；エ
ンコード；５ＱＧ−信号品質良；　Ｌｏｃｋ　ＦＰ　−
前面パネルロック（唯一状態アンロツタ）　；Ｌｏｃｋ
Ｓ【　−ロックストラップス（状態と試験以外のすべて
をロック）；ＲＭＣ，−遠隔変復調装置制御；ＴＸ−Ｔ
ＸＸ制御装置ＭＤＣＤＯＮ−変復調装置データ搬送波検
出オン；ＭＤＣＤＳＷ−変復調装置データ搬送体検出切
替え完了；Ｄ、Ｐ、Ｆ、Ｏｏ−デジタル電源異常出力；
ＳＥＣ，ＲＴＳ−副チー？ンネルＲ”Ｉ’Ｓ　；　Ｓ　
ＥＣ、ＣＤ０Ｎ　　＠１１搬送波検出オン：５ＥＣ１Ｃ
ＤＳＷ−副搬送波検出切替え完了；ＦＳＫ、ＥＮＡ−Ｆ
ＳＫ使用可能、Ｆ　Ｓ　ＫＳＷ−Ｆ　Ｓ　Ｋ切替え完了
；Ｌ）、Ｐ、Ｆ、Ｉ、−デジタル電源異常人力；ＡＴＸ
Ｃ：　　Ａｌａｒｍ−ポートＡ送信クロック異常報知；
　Ａ　ＲＸ　ＣＡｌ　ａｒｍ−ボートＡ受信クロック異
常報知。ＲＡＭ内において、メモリ位置９８−９Ｆは、
′ボートのＥＩＡ状態で　　　　１あるＥＩＡＳＴＩ−
８を記憶する。それらＥＩＡｓ”ｒ　１−Ｂは、前面パ
ネルに表示され、さらに２秒間累積され、８ビツトの情
報にコード化されて、この情報が遠隔変復調装置あるい
はネットワーク制御装置へ送出される。コード化された
ＥＩＡ、ＥＩＡＥＮｌ−８（Ｄ８−８Ｆ）はＤ８−ＤＦ
を使用してＴＸ制御装置へ書き込まれている。９Ｂ−９
Ｂはポート信号の’ｈｉｇｈ’状輻を記憶しており、ｇ
Ｃ−ｇＦはポート信号の’ｌｏｗ″状態を記憶している
。ＭＴＳＴＭＤは試験モードの変復調装置を表し；ＩＩ
）ＣＤは内部データ搬送波検出を表し；ＩＲＴＳは送出
の内部要求を表し；ＡＲＤＬはポー）ＡのＥＩＡの遠隔
デジタルループ入力を表し；ＡＦＢはＥＩＡからのポー
トＡの立下り／インク入力（ポートＡの動作速度選択）
を表わす。

本発明の以上の記述は、特許法上の要求と一致しまた説
明と図解を目的として、特定の好ましｌ、）実施態様１
こ向けられているｇしかしな力くら、この技術の熟練者
にとっては、明白に、本発明の装置と手段の両方におけ
る多数の修正、変形例力（、本発明の範囲と思想から離
れることなくなされることが可能である。たとえば、本
明細書の■己述によれば、特定のストラップ配列、およ
びＲＯＭあるいはＲＡＭ内に記憶された試験モードと状
傅点恢は、図解した手段によってなされ、またその手段
の他の多くの変形例があれば、本発明にしたがって使用
されることが可能であろう。さらに、本発明はこの技術
の熟練によって可能となる適当な修正例に適用できるこ
とも、この技術の熟練者にとって明白であろう。出願人
の意図によれば、本発明の真の思想と範囲内にあるのと
同等である上記のような修正例と変形例のすべては、前
述した特許請求の範囲に包含される。

命　　　　　　　令 恍み取り　　　書き込み　　名　　称　　　Ｄ７　　　
　　Ｄ６　　　　　Ｄ５９Ａ　　　　　　　　　　　　
ＥＩＡＳＴ３　　　　Ｑ　　　　　　　　　　ＤＳＲ９
Ｂ　　　　　　　　　　　　ＥＩＡＳＴ４　　　　Ｑ　
　　　　　　　　　’［）ＳＲ警告　−か■ １）ＳＲ ｇＤ　　　　　　　ＥＩＡＳ′ｒ６　　ＱＬ）ＳＲ ９Ｅ　　　　　　　ＥＩＡＳ’ｌ’７　０１）ＳＲ ｇＦ　　　　　　　ＥＩＡＳＴ８　０ ２８８− −　　（次頁に続く） 回　　　　　　　　答 Ｄ４　　　　　１）３　　　　　１）２　　　　　１）
Ｉ　　　　　　ＤＯポートＡ１１ｌ ＲＴＳ　　　　Ｃ：１’Ｓ　　　　　”ｒＸｌ）　　　
　１）Ｃ１）　　　　　ＲＸＩ）ポートＢ ポートＣ ポートｌ）■ｌ ポートＡ　　ＬＯＷ ｋ丁ダ　　　でｒｃ；；　　　　　　ＴＸ６　　　Ｔ５
ａ　　　　　　ｋＸ６ポー゛ト　Ｂ　　　　　　　臆Ｖ ポートＣＬ（Ｗ ポートＤＬＯｖｖ （注）特殊回答（１６の回答が使用可北回　　　　　　
　答 叩　　　１　　　　　　名　　　　称　　　　　　　　
１）７ＢＩ　　ＷＲ’１ＡＣＫ　　　Ｉ Ｂ２　５ＰＡＲＥ　　　Ｉ Ｂ３　５ＰＡＲＥ　　　Ｉ Ｂ４　　ＷＡｌｌＲＥＰ　　Ｉ Ｂ５　５ＰＡＲＥ　　　Ｉ Ｂ６　５ＹＮＡＣＫ　　　Ｉ Ｂ７　　Ｎ０ＲＥＰ　　　１ で、単に１つを現在使用中） Ｄ５　　１）５　　１）４　　１）３　　　Ｄ２　　１
）１　　１）Ｑｏｌｌｏｏｏｌ ０１１００１０ ０１１００１１ ０１１０１００ ０１１０１０１ ０１１０１１０ ０１１０１１１　　　　” （注）１′ｘはＭ、Ｃ，を介してＭＣＵからアナログ、
４ラメ命　　　　　　　令 読み取り　　　書き込み　　　　Ｄ７　　　　１）６（
ＥＶＥＮ　） （０ＤＩ）　） Ｂｏ　　　　　　　　　　　　　　０ Ｂ４　　　　　　　　　　　　　０ ＢＢ　　　　　　　　　　　　　　Ｏ ＢＣＯ Ｃｏ　　　　　　　　　　　　　０ Ｃ４０ ＣＢ　　　　　　　　　　　　　　０ −夕を依頼する。

表　　　　　１　　　　　（次頁へ続く）回　　　　　
　　答 １）５　　　　１）４　　　　　Ｄ３　　　　１）２’
　　　　　Ｉ）１　　　　１）Ｑ等化器タップセツティ
ング実在 等化器タップセツティング実在しない ラジアルエラー タンジエンタルエラー クロ゛シ・クスロー 周波数転位 位相ジ′４り 位相時々断 振　　幅

【図面の簡単な説明】

第１図はストラップ用マイクロプロセッサおよび表示パ
ネルと人力インタフェースで接続された本発明による変
復調装置の前面パネルを示す正面図、第２図は本発明の
一実施例を示す変復調装置のブロック図、第３図は本発
明による変復調装置内部の複数のマイクロプロセッサの
相互連結関係を小すブロック図、第４図は本発明による
選択用マイクロプロセッサおよびその前面パネルを介す
るあるいは遠隔地点から接続されたそのインタフェース
を示すブロワ、り図、第５図は本発明による表示パネル
の動作を示す正面図である。 １２・・・変復調装置、１０・・・前面パネノペ２０・
・・数字区分、３０・・・試験データ速度・配列用マイ
クロプロセッサ、４１・・・変復調装置制御装置用マイ
クロプロセッサ、４３・・・ＴＸ制御装置用マイクロプ
ロセッサ、４２・・・マルチボート制御装置用マイクロ
プロセッサ、４６・・・ＲＯＭ、４７・・・ＲＡＭ、４
４・・・ＥＡＲＯＭ、６２・・・入出力インターフェイ
ス、６６・・・送信リンク、６０・・・ＣｐｔＪ、６８
・・・遠隔変復調装置、７０・・・ネットづ−ク制御装
置、７２・・・データ端末設備（ＤＴＥ）、８０，８２
，８４，８６，８８，９０゜９２・・・垂直セグメント

Claims (1)

1. 【特許請求の範囲】 （１）データ変復調装置において： 変復調装置へ入力を供給する入力手段と；選択された可
   能な複数種の反復調装置配列の選択されたひとつと対応
   する情報を記憶する不揮発性メモリと； 選択された複数種の反復調装置配列と対応する情報を記
   憶する変更可能メモリと； 上記入力手段からの入力に応答して、上記不揮発性メモ
   リめ選択された内容を変更可能メモリにロードする手段
   と； 変復調装置内において上記変更可能メモリに含まれた情
   報に応答して、変復調装置を配列する手段とを備えたこ
   とを特徴とする変復調装置。 （２）上記入力手段からの入力に応答して、選択された
   変復調装置配列と対応する情報を上記変更可能メモリに
   選択的にロードする手段をさらに備えた特許請求の範囲
   第１項に記載された変復調装置。 （３）データ変復調装置において： 変復ａ装置へ入力を供給する入力手段と；選択さ乳だ可
   能な複数種の変復調装置配列の選択されたひとつと対応
   する情報を記憶する変更可能メモリと； 上記入力手段からの入力に応答して、選択された可能な
   複数種の変復調装置配列と対応する情報を変更可能メモ
   リにロードする手段と；上記変更可能メモリに含まれた
   情報に応答して、変復調装置を配列する手段とを備えた
   ことを特徴とする変復調装置。 （４）複数種の可能な変復調装置配列の選択されたひと
   つと対応する情報を記憶する不揮発性メモリと； 上記入力手段からの入力に応答して、上記不揮発性メモ
   リの内容を赦更可能メモリにロードする手段とをさらに
   備えた特許請求の範囲第３項に記載された変復調装置。 （５）当該変復調装置を送信リンク上の別の夏復調装置
   と接続する送信リンクと； 他の変復調装置からの上記送信リンクを介した予め選択
   された信号の受信と応答して、上記不揮発性メモリの内
   容を上記変更可能メモリにロードする手段とをさらに備
   えた特許請求の範囲第１項１こ記載された変復調装置。 （６）当該変復調装置を送信リンク上の別の変復調装置
   と接続する送信リンクと； 他の変復調装置からの上記送信リンクを介した予め選択
   された信号の受信と応答して、選択された可能な複数棟
   の変復調装置配列の選択されたひとつと対ルｂする情報
   を上記変更可能メモリに選択的にロードする手段とをさ
   らに備えた特許請求の範囲＄２項に記載された変復調装
   置。 （７〕当該変復調装置を送信リンク上の他の変復調装置
   と接続する送信リンクと； 他の変復調装置からの上記送信リンクを介した予め選択
   された信号の受信と応答して、選択された”Ｉ能な複数
   棟の変復調装置配列の選択されたひとつと対応する情報
   を上記変更可能メモリに選択範囲第３項に記載された変
   復調装置。 （８）当該変復調装置を送信リンク−Ｌの他の変復調装
   置と接続する送信リンクと： 他の変復調装置からの上記送信リンクを介した予め選択
   された信号の受信と応答して、上記不揮発性メモリの内
   容を上記変更可能メモリにロードする手段とをさらに備
   えた特許請求の範囲第４項に記載された変復調装置。 （９）可能な選択された複数の異なる変復調装置配列の
   予め選択されたひとつと対応する各テーブル内に、情報
   を記憶するように配列された上記不揮発性メモリと； 上記不揮発メモリの内容を上記変更可能メモリにロード
   −ｒ？−とともに、上記変更可能メモリがロードされる
   ことによって異なる複数の上記テーブルが選択される選
   択手段を含んでいる手段とをさらに備えた特許請求の範
   囲第１項に記載された変復調装置。 （１０）可能な選択された複数の異なる変復調装置配列
   のηめ選択されたひとつと対応する各テーブル内に、情
   報を記憶するように配列された上記不揮発性メモリと； 上記不揮発メモリの内容を上記変更可能メモリにロード
   するとともに、上記変更可能メモリがロードされること
   によって異なる複数の上記テーブルが選択される選択手
   段を含んでいる手段とをさ、らに備えた特許請求の範囲
   第４項に記載された変復調装置。 （１１）可能な選択された複数の異なる変復調装置配列
   の予め選択されたひとつと対応する各テーブル内に、情
   報を記憶するように配列された上記不揮発性メモリと； 性 上記不揮シモリの内容を上記変更可能メモリ゛にロード
   するとともに、上記変更可能メモリがロードされること
   番こよって異なる複数の上記テーブルが黄択される選択
   手段を含んでいる手段とをさらに備えた特許請求の範囲
   第５項に記載された変復調装置。 （１２）可能な選択された複数の異なる変復調装置配列
   の予め選択されたひとつと対応する各テーブル内に、情
   報を記憶するように配夕１」された」−把手揮発性メモ
   リと； 上記不揮発メモリの内容を上記変更”Ｊ能メモリにロー
   ドするとともに、上記変更可能メモリがロードされるこ
   とによって異なる複数の上記テーブルが選択される選択
   手段を含んでいる手段とをさらに備えた特許請求の範囲
   第８項に記載された変復調装置。 （１３）上記送信リンク上の他の変復調装置の状態動作
   パラメータを監視する手段をさらに備えた特許請求の範
   囲第７４に記載された変復調装置。 （１４）上記送信リンク上の他の変復調装置の動作パラ
   メータの状態を監視する手段をさらに備えた特許請求の
   範囲第８項に記載された変復調装置。 （１５）上記送信リンク上の他の変復調装置の試験を開
   始する手段をさらに備えた特許請求の範囲第１３項に記
   載された変復調装置。 （１６）上記送信リンク上の他の変復ｆＪＭ装置の試験
   を開始する手段をさらに備えた特許請求の範囲第１４項
   に記載された変復調装置。 （１７）複数の水平セグメントと、上方および下方にあ
   る複数の垂直セグメントとを備えた複数の数字桁を含む
   とともに、上記第１のメモリあるいは変史口■能メモリ
   に記憶された情報を表示する表示手段と： 隣接した複数の数字桁中の上方あるいは下方にある垂直
   セグメントを照明して、１バイトのメモリの複数の各ビ
   ットにおける°ｈｉｇｈ’″状態あるいは”ｌｏｗ”状
   態をそれぞれ示すしるしを表示する手段とをさらに備え
   た特許請求の範囲第１項に記載された変復調装置。 Ｃｌ８）１Ｍ数の水平セグメントと、上方および下方に
   ある複数の垂直セグメントとを備えた複数の数字桁を営
   むとともＩこ、上記第１のメモリあるいは変型可能メモ
   リに記憶された情報を表示する表示手段と；″ 隣接した複数の数字桁中の上方あるいは下方にある垂直
   セグメントを照明して、１バイトのメモリの複数の各ビ
   ットにおける”ｈｉｇｈ”状態あるいは“ＩＯＷ”　状
   態をそれぞれ示すしるしを表示する手段とをさらに備え
   た特許請求の範囲第３項に記載された変復調装置。 （１９）選択されたり能な複数の変復調装置配列のびと
   つと対応する情報を読み取り可能メモリに記↑、＠する
   手順と； 上記記憶情報と応答して変復調装置を配列するために、
   上記メモリから上記情報を電気的に読み取って、それを
   回路手段へ供給する手順と；を備えて、選択された形態
   に変復調装置を配列するために変復調装置をストラップ
   することを特徴とする方法。