JPS58196722A - Da converter - Google Patents

Da converter

Info

Publication number
JPS58196722A
JPS58196722A JP8079582A JP8079582A JPS58196722A JP S58196722 A JPS58196722 A JP S58196722A JP 8079582 A JP8079582 A JP 8079582A JP 8079582 A JP8079582 A JP 8079582A JP S58196722 A JPS58196722 A JP S58196722A
Authority
JP
Japan
Prior art keywords
switch
section
power supply
disconnection
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8079582A
Other languages
Japanese (ja)
Other versions
JPS6217416B2 (en
Inventor
Yasuo Furukawa
靖夫 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Takeda Riken Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Takeda Riken Industries Co Ltd filed Critical Advantest Corp
Priority to JP8079582A priority Critical patent/JPS58196722A/en
Publication of JPS58196722A publication Critical patent/JPS58196722A/en
Publication of JPS6217416B2 publication Critical patent/JPS6217416B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/78Simultaneous conversion using ladder network
    • H03M1/785Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Abstract

PURPOSE:To average variance in resistance value and to obtain a high-precision conversion output, by comparing a section of a ladder network with variation in input digital value and replacing it at a sufficiently high speed. CONSTITUTION:The ladder network connected annularly is disconnected by one of disconnection switches S9-S16 to constitute a current-mode ladder network D/A converter at this time. The disconnection switches S9-S16 which turn off shift successively, so the ladder network also rotates starting at one section L1 up to a section L8 successively and a weight current is also switched successively. Changeover switches S25 and S32 corresponding to an input digital value are also switched successively and synchronously. Then, the output of an output terminal 18 is averaged by a smoothing circuit 26 to average an analog output due to variance in resistance between the sections L1-L8. Further, this process is applicable to a voltage ladder network type D/A converter.

Description

【発明の詳細な説明】 この発明は抵抗ラダネットワークを用いてデジタル籠を
アナログ値に変換するDAffi換器に関し、特にその
構成抵抗素子のバラツキによる影醤を小にしようとする
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DAffi converter that converts a digital cage into an analog value using a resistance ladder network, and is particularly intended to reduce the effects caused by variations in its constituent resistance elements.

〔従来技術〕[Prior art]

第1図は従来のラダネットワークを用いた電流モード形
DA賢換器を示す。直列抵抗器11とシャント抵抗器1
2とよりなるセクションLIL意・・・・Lnを直列に
接続したシダネットワーク13が設けられ、うfネット
ワーク13の一端は定電流源14に接続され、他端は抵
抗器15を通じて定電流源14の他端である共通電位点
に接続される。ラダネットワーク13の各セクションL
1〜Lnのシャント抵抗器120他端はそれぞれ切替ス
イッチ81〜Snの可wJ接点に接続される。切替スイ
ッチ81〜Snの各一方の固定接点は共通電位点に接続
され、各他方の固定接点は演算増幅器160反転入力側
に1#!綬される。演算増幅器16の出力側及びその反
転入力倒閣に帰還抵抗器17が接続され、演算増幅口1
6の非反転入力側は共通電位点に接続される。
FIG. 1 shows a current mode type DA switching device using a conventional ladder network. Series resistor 11 and shunt resistor 1
A fern network 13 is provided in which sections LIL and Ln are connected in series, one end of the network 13 is connected to a constant current source 14, and the other end is connected to the constant current source 14 through a resistor 15. It is connected to the common potential point at the other end. Each section L of Lada network 13
The other ends of the shunt resistors 120 1 to Ln are connected to the wJ contacts of the changeover switches 81 to Sn, respectively. One fixed contact of each of the changeover switches 81 to Sn is connected to a common potential point, and the other fixed contact of each of the changeover switches 81 to Sn is connected to the inverting input side of the operational amplifier 160. Ribbed. A feedback resistor 17 is connected to the output side of the operational amplifier 16 and its inverted input, and the operational amplifier port 1
The non-inverting input side of 6 is connected to a common potential point.

2ダネツトワーク13の各直列抵抗器11、抵抗器15
,17の各抵抗値はR,?ダネットワ〜り13の各シャ
ント抵抗器12の抵抗値は2Rとされである。切替スイ
ッチSs〜Snは2進入カデ 1ジタル値の各対応ビッ
トで制御され、そのビットが@0”の場合は共通電位点
、′″1″の場合は演算増幅器16の反転入力側に接続
される。nビットの入力デジタル値の最上位ピッ)MS
Bによシ切替スイッチS1が、蛾下位−ビットLSBK
よシ切替スイッチSnが制御される。セクションL1〜
Lnの各シャント抵抗器12に流れる電流11〜in+
!2進重みが付けられたものとなる。この場合、高いn
1度の変換精度を得るKFi抵抗器11,120各抵抗
値の精度を高いものとする必要がある。
2 series resistors 11 and 15 of the network 13
, 17, each resistance value is R, ? The resistance value of each shunt resistor 12 of the Dunnett network 13 is set to 2R. The changeover switches Ss to Sn are controlled by each corresponding bit of the binary input digital value, and when the bit is @0'', it is connected to the common potential point, and when it is '1'', it is connected to the inverting input side of the operational amplifier 16. MS (most significant bit of n-bit input digital value)
B selector switch S1 selects the lower bit LSBK.
The changeover switch Sn is controlled. Section L1~
Current 11~in+ flowing through each shunt resistor 12 of Ln
! It is binary weighted. In this case, high n
It is necessary to make each resistance value of the KFi resistors 11 and 120 highly accurate to obtain a conversion accuracy of 1 degree.

〔発明の概要〕[Summary of the invention]

この発明の目的はラダネットワークのセクションを入力
デジタル値の変化と比較して充分高速に入れかえること
により抵抗値のバラツキを平均化して高精度の変換出力
を得る仁とができるDA変換器を提供することにある。
An object of the present invention is to provide a DA converter that can average out variations in resistance values and obtain highly accurate conversion outputs by replacing sections of a ladder network at a sufficiently high speed compared to changes in input digital values. There is a particular thing.

この発明の一例によれば直列抵抗器、シャント抵抗器よ
シなるN個のセクションが順次、切離スイッチを介して
リング状に接続され、各セクションの直列抵抗器と並列
に短絡スイッチが接続され、各シャント抵抗器の他端に
切替スイッチの可動接点がそれぞれ接続され、これら可
動接点の一方の固定接点は共通電位点に接続され、他方
の固定接点は電流モード形の場合は共通の出力端子に接
続され、電圧モード形の場合は共通の電源に接続される
。また各セクションの接続点は電流モード形の場合は給
電スイッチを通じて定電流源に接続され、電圧モード形
の場合は出力スイッチを通じて共通の出力端子に接続さ
れる。
According to an example of the invention, N sections including series resistors and shunt resistors are sequentially connected in a ring shape through disconnection switches, and a shorting switch is connected in parallel with the series resistor of each section. , a movable contact of a changeover switch is connected to the other end of each shunt resistor, one fixed contact of these movable contacts is connected to a common potential point, and the other fixed contact is connected to a common output terminal in the case of a current mode type. In the case of voltage mode type, it is connected to a common power supply. Further, the connection point of each section is connected to a constant current source through a power supply switch in the case of a current mode type, and connected to a common output terminal through an output switch in the case of a voltage mode type.

切離スイッチの1つがオフにされ、その切離スイッチの
一方側に接続される給電スイッチ(又は出力スイッチ)
はオンにされ、他方側に接続される切替スイッチ社共通
電位点に接続され、その切替スイッチが共通電位点に接
続された側のi!I接するセクションの短絡スイッチが
オンにされる。更に入力デジタル値の各ビットと対応し
て、各切替スイッチが何れかに切替え接続される。この
ような各スイッチの設定状態を、上記セクションのリン
グ上の相対位置を保持して切離スイッチを一定鵬期で順
次オフにすると共に他のスイッチの制御をスイッチ制御
部で行う。このスイッチ制御によりセクションの位置が
順次入れ替えられて、各セクシフン間のバラツキが平均
化される。
One of the disconnection switches is turned off, and a power supply switch (or output switch) connected to one side of that disconnection switch
is turned on and connected to the common potential point of the changeover switch connected to the other side, and the i! of the side whose changeover switch is connected to the common potential point! The shorting switch of the I-contacting section is turned on. Further, corresponding to each bit of the input digital value, each changeover switch is connected to one of the changeover switches. The setting state of each switch is maintained by maintaining the relative position on the ring of the section, and sequentially turning off the disconnection switch at a constant interval, and controlling the other switches by the switch control section. By this switch control, the positions of the sections are sequentially changed, and variations among the sections are averaged out.

〔第1実施例〕 第2図はこの発明を電流キード形に適用した一例を示し
、抵抗値Rの抵抗器1108個が切離スイッチS・〜S
目の各1個づつを順次弁してリング状に接続され、各切
離スイッチと抵抗器11の一方の接続点に抵抗値2Rの
抵抗器12の一端がそれぞれ接続されて各1個の抵抗器
11.12のセクションL1〜L―がリング状に接続さ
れた2ダネツトワークが構成される。各抵抗器11には
それぞれ短絡スイッチ81マ〜S14が各1個ずつ並列
に接続される。各セクションの接続点における抵抗器1
1及び切離スイッチの接続点はそれぞれ給電スイッチ8
1〜Ssを通じて定電流源14に接続される。各抵抗器
12の他端は切替スイッチ8as〜Ssmの各可動接点
にそれぞれ接続され、各切替スイッチ3mm〜Smmの
一方の固定接点は共通電位点に接続され、各他方の固定
接点祉出力熾子18に接続される。
[First Embodiment] FIG. 2 shows an example in which the present invention is applied to a current keyed type, in which 1108 resistors with a resistance value R are connected to disconnection switches S.
One end of the resistor 12 having a resistance value of 2R is connected to one connection point of each disconnection switch and one of the resistors 11 to form one resistor. A two-way network is constructed in which sections L1 to L- of the vessels 11 and 12 are connected in a ring shape. One short-circuiting switch 81 to S14 is connected to each resistor 11 in parallel. Resistor 1 at the connection point of each section
1 and the connection point of the disconnection switch is the power supply switch 8.
1 to Ss are connected to the constant current source 14. The other end of each resistor 12 is connected to each movable contact of the changeover switches 8as to Ssm, one fixed contact of each changeover switch 3mm to Smm is connected to a common potential point, and the other fixed contact of each of the changeover switches 8as to Ssm is connected to a common potential point. 18.

1つの切離スイッチSs@がオフとされ、そのオフとさ
れた切離スイッチS目の一端の給電スイッチS1はオン
とされ、他端の切替スイッチSag  は共通電位点に
接続される。オフとされた切離スイッチS目の切替スイ
ッチSs寓を共通電位点に接続した側の#績セクシW/
の短絡スイッチSssとはオンにされる。1つの切離ス
イッチSx@をオフにした時に1セクシヨンL1〜Lマ
の縦続接続よりなるラダネットワークが構成され、その
−熾のセクションL1は電源14に接続され、他端のセ
クションLマでは抵抗器11が短絡スイッチSm5Kよ
シ短絡され、セクションLmの抵抗器12中の抵抗値R
とセクションLマの抵抗器12とによシラダネットワー
クとしての1つのセクションを構成し、セクションLs
の抵抗器12中の抵抗f* Rで終端される。
One disconnection switch Ss@ is turned off, the power supply switch S1 at one end of the disconnection switch S that has been turned off is turned on, and the changeover switch Sag at the other end is connected to a common potential point. # of the side that connects the disconnection switch S, which was turned off, to the common potential point.
The short circuit switch Sss is turned on. When one disconnection switch Sx@ is turned off, a ladder network consisting of cascade connections of one section L1 to Lma is configured, the lower section L1 is connected to the power supply 14, and the section Lma at the other end is connected to the resistor. The resistor 11 is short-circuited by the short-circuit switch Sm5K, and the resistance value R in the resistor 12 of section Lm
and resistor 12 of section Ls constitute one section as a Shirada network, and section Ls
is terminated with a resistor f*R in resistor 12.

1つの切離スイッチSS@がオフの時においてはラダネ
ットワークの電源141i1.つ′1シセクションL1
の切替スイッチBamが入力デジタル値の最上位ビット
で制御され、入力デジタル値の最下位ビ   1ツトで
終段のセクシ冒ンL丁の切替スイッチSalが制御され
る。同様にして入力デジタル値の各対応ビットに応じて
セクションLm〜Llの各切替スイッチSag〜Sso
が制御される。例えば入力デジタル値が101000の
場合は切替スイッチ811.Slマが出力端子10側と
される。オフとする切離スイッチを順次切替えるに従い
、7セクシヨンのラダネットワークが順次備壌されるに
従って各切替スイッチ中の出力端子側とされるものもそ
のリング上の切離スイッチに対する相対的位置を保持し
て切替えられ、同様にオンとされる給電スイッチの共通
電位点側とされる切替スイッチもオフとされる切離スイ
ッチに対する相対的位置を保持して切替えられる。第3
図に第2図におけるスイッチ制御のタイムチャートの例
を、入力デジタル値が101000の場合について示す
When one disconnection switch SS@ is off, the power supply 141i1. of the ladder network is turned off. Section L1
The changeover switch Bam of the input digital value is controlled by the most significant bit of the input digital value, and the changeover switch Sal of the last sexy stage L is controlled by the least significant bit of the input digital value. Similarly, each changeover switch Sag to Sso of sections Lm to Ll is set according to each corresponding bit of the input digital value.
is controlled. For example, if the input digital value is 101000, selector switch 811. The Sl master is on the output terminal 10 side. As the disconnection switches to be turned off are sequentially switched, as the seven-section ladder network is sequentially equipped, the output terminal side of each changeover switch also maintains its relative position with respect to the disconnection switch on the ring. Similarly, the changeover switch that is placed on the common potential point side of the power supply switch that is turned on is also changed while maintaining its relative position with respect to the disconnection switch that is turned off. Third
The figure shows an example of the switch control time chart in FIG. 2 for the case where the input digital value is 101,000.

〔スイッチ制御部〕[Switch control section]

このようにスイッチを制御するスイッチ制御部の例を第
4図に示す。制御部はスイッチ81〜Sl■を制御する
定制御部21と、切替スイッチSss〜Ss!を制御す
る出力側@@22とからなシ、定制御部21は例えばD
形フリップフロップFFr〜FFaが縦続接続され、そ
の終段の7リツプフロツ1FFsのQ出力が初段のフリ
ップフロップFFIのデータ端子りに帰還され、初段の
7リツプフロツプFFsのプリセットデータ端子AKは
高レベル“1”か与えられ、他のフリップフロップFF
5−FFaのプリセットデータ端子Aにはそれぞれ低レ
ベル“θ″が与えられ、フリップフロップFF5=FF
畠のクロック端子に、端子23からクロックが与えられ
るごとにシフト動作を行うmm形シフトレジスタとされ
ている8 #43図Aに示すようにロード端子24に時点t1でロ
ード指令がフリップフロップFF1〜FFmの各クリセ
ット端子Pに与えられると、フリップフロップFFsに
@11がその他に′0”がプリセットされ、このデータ
パターン@100・・・O”が第3図Bに示す端子23
のクロックごとにシフトし、フリップフロップFFs〜
FFsの各Q出力Q s〜Q口はそれぞれ第3図C〜J
に示すように変化する。
FIG. 4 shows an example of a switch control section that controls the switches in this manner. The control section includes a constant control section 21 that controls the switches 81 to Sl■, and changeover switches Sss to Ss! For example, the constant control section 21 is connected to the output side @@22 that controls the
Flip-flops FFr to FFa are connected in cascade, and the Q output of the final stage 7-lip-flop 1FFs is fed back to the data terminal of the first-stage flip-flop FFI, and the preset data terminal AK of the first-stage 7 lip-flop FFs is set to a high level "1". ” or other flip-flop FF
A low level "θ" is given to the preset data terminal A of 5-FFa, and the flip-flop FF5=FF
The clock terminal of the hatch is a mm-type shift register that performs a shift operation every time a clock is applied from the terminal 23. #43 As shown in Figure A, a load command is sent to the load terminal 24 at time t1 to the flip-flops FF1 to FF1. When applied to each reset terminal P of FFm, @11 and '0' are preset to the flip-flop FFs, and this data pattern @100...O'' is applied to the terminal 23 shown in FIG. 3B.
Shift every clock, flip-flop FFs~
Each Q output Q s to Q port of FFs is shown in Fig. 3 C to J, respectively.
Changes as shown in .

このクロックの周期tiTとされ、フリップフロップ1
4’F1〜F’F4の各Q出力Q1〜Q8の出力でそれ
ぞれ第2図中の給電スイッチ81〜3a 、s婁1 @
 S l 4 *S1マ〜S■が制御され、フリップフ
ロップFFI〜FFaの各i出力石1〜Qaに上り第3
図中の切離スイッチ816.S−〜S目、切替スイッチ
3ms、gas〜Ss1がそれぞれ制御される。たソし
切替スイッチS’s〜Smsに対する制御は出力制御部
22からの対応する制御信号との論理積の出力で行われ
、高レベルで出力端子18@、低レベルで共通電位点側
とされる。
The period of this clock is tiT, and the flip-flop 1
4'F1 to F'F4 Q outputs Q1 to Q8 outputs respectively to power supply switches 81 to 3a and s 1 @ in FIG.
S l 4 *S1 ma~S■ are controlled, and each i output stone 1~Qa of flip-flops FFI~FFa goes up to the third
Disconnection switch 816 in the figure. S- to S-th, changeover switch 3ms, gas to Ss1 are controlled respectively. Control over the switching switches S's to Sms is performed by outputting an AND with the corresponding control signal from the output control section 22, and the output terminal 18@ is at a high level, and the common potential point side is at a low level. Ru.

出力制御部22も定制御部21と同様にD形7リツプフ
ロツプFF・〜FFs・の縦続接続により循禦形シフト
レジスタが構成され、端子23のクロックによシシフト
動作が行われて定制御部21と同期がとられる。端子2
4からのロード指令はフリップフロップFF−〜FFI
@のプリセット端子Pにも与えられ、このロード指令に
よシレジスタ25の各ビット151〜15・にそれぞ3
れ格納されている入力デジタル値の各ビットデータ、例
えば@10100000”がフリップフロップFF・〜
FFI@にプリセットされる。フリップフロップFFs
〜FF1・の各Q出力(第3図に−R)と定制御部21
よシの切替スイッチSm参〜S@gを制御すべき出力と
かAND[i1!1ji311〜l・でそれぞれ論理積
がとられて切替スイッチSSS〜Sasがそれぞれ制御
される。
Similarly to the constant control section 21, the output control section 22 also constitutes a circular shift register by cascading D-type 7 lip-flops FF to FFs. synchronization is achieved. terminal 2
The load command from 4 is the flip-flop FF--FFI.
It is also given to the preset terminal P of
Each bit data of the input digital value stored therein, for example @10100000'', is transferred to a flip-flop FF.
Preset to FFI@. flip flop FFs
- Each Q output of FF1 (-R in FIG. 3) and constant control section 21
The respective outputs to control the changeover switches Sm~S@g are logically ANDed by AND[i1!1ji311~l*, and the changeover switches SSS~Sas are controlled, respectively.

以上のようにしてリング状に接続されたラグネットワー
クが切離スイッチにより1個所切離され、その時の電流
モードラダネットワークDA変換器が構成され、そのア
ナログ出力が出力され、オフとなる切離スイッチが順次
移動するため、これに伴ってシダネットワークも順次1
セクシヨンずつ1動する。よって各セクションから得ら
れる重み電流も順次切替えられる。出力端子18の出力
を平滑回路26で平均化することKよシ、各セクション
間のバラツキが平均化される。各セクション祉直列抵抗
器11と、シャント抵抗器12とよりなり、これら相互
間のバラツキも存在するため、シダネットワーク中の全
抵抗器中の少くとも1つ  1′社光分^い精度で抵抗
値を調整しておけば、他の多くの抵抗器11.12の抵
抗値を高精度に調整する必要はない。抵抗器11.12
にバラツキが存在すると云ってももともと僅かであるた
め、平滑回路26#″i1個のコンデンサと1個の抵抗
器とよりなる頗る簡単なものでよい。このように抵抗器
11.12としては高精度のものを必要とし表いため、
半導体集積回路内に抵抗器11.12を組込むことがで
き、DA変換器を半導体集積回路として構成することが
できる。切離スイッチ、給電スイッチ、切替スイッチな
ど社電界効果トランジスタよりなるアナログスイッチを
用いることができる。
The lug network connected in a ring shape as described above is disconnected at one point by a disconnection switch, a current mode ladder network DA converter is configured at that time, its analog output is output, and the disconnection switch is turned off. As the fern network moves sequentially, the fern network also moves sequentially.
Make one movement for each section. Therefore, the weight current obtained from each section is also sequentially switched. By averaging the output of the output terminal 18 by the smoothing circuit 26, variations between each section are averaged out. Each section consists of a series resistor 11 and a shunt resistor 12, and since there are variations between them, at least one of all the resistors in the fern network has a resistor accuracy of 1'. If the value is adjusted, there is no need to adjust the resistance values of many other resistors 11 and 12 with high precision. Resistor 11.12
Even if there is variation in Because it requires precision,
The resistors 11 and 12 can be incorporated into the semiconductor integrated circuit, and the DA converter can be configured as a semiconductor integrated circuit. Analog switches made of field effect transistors such as disconnection switches, power supply switches, and changeover switches can be used.

〔第2実施例〕 第2図に示した例においては、切離スイッチS・〜Ss
sその他のスイッチのオン抵抗によシ各重み電流が影響
される。この影醤をなくすために社、従来技術の手法を
用い、例えば第5図に第2図と対応する部分に同一符号
を付けて示すように、各シャント抵抗器12の切離スイ
ッチと反対側にトランジスタTrs−Tr−の一つのエ
ミッタをそれぞれ接続し、そのトランジスタのコレクタ
を切替スイッチ8禦i1−8aの各可動接点にそれぞれ
接続する。トランジスタTrs−Trsの各ペースに電
源27から一定電圧が与えられる。従ってトランジスタ
Trs〜Tr露にはそれぞれその時のそのエミッタ側に
接続された抵抗器の接続状態に応じた重みの定電流が流
れる。例えば第5図では給電スイッチS1がオン、切替
スイッチgHが共通電位点に接続され、切離スイッチS
s・かオンの状態ではトランジスタTrlに流れる定電
流に対し、トランジスタTrm〜Tr@には順次2分の
1の電流が流れる。tたこの図は入力デジタル値が01
00000の場合で切替スイッチS層−が出力端子18
側、切替スイッチ8mm、8*マ〜8msが共通電位点
側にされる。
[Second Embodiment] In the example shown in FIG.
Each weight current is influenced by the on-resistance of other switches. In order to eliminate this shadow, for example, as shown in FIG. 5 with the same reference numerals attached to the parts corresponding to those in FIG. One emitter of the transistor Trs-Tr- is connected to each of the transistors Trs-Tr-, and the collector of the transistor is connected to each movable contact of the selector switch 8i1-8a. A constant voltage is applied from the power supply 27 to each pace of the transistors Trs-Trs. Therefore, a constant current flows through each of the transistors Trs to Tr, the weight of which depends on the connection state of the resistor connected to the emitter side at that time. For example, in FIG. 5, the power supply switch S1 is on, the changeover switch gH is connected to the common potential point, and the disconnection switch S
In the on state, one half of the constant current flowing through the transistor Trl sequentially flows through the transistors Trm to Tr@. The input digital value is 01 in the octopus diagram.
In the case of 00000, the changeover switch S layer - is the output terminal 18
side, the changeover switch 8mm, 8*ma~8ms is set to the common potential point side.

〔第3実施例〕″ 第2図は電流モードのラダネットワーク形DA変換器に
こ、の発明を適用したが電圧モード2ダネツトワーク形
Dム変換器にもこの発明を適用できる。その例を第6図
に第2図と対応する部分に同一符号を付けて示す。この
場合社告出力スイッチ8■〜S4・が抵抗lB11.1
2の各接続点と共通の出力端子18との間にそれぞれ接
続される。また各シャント抵抗器12の抵抗器11と反
対側の端がそれぞれ切替スイッチS寓5−8−諺の可動
接点に接続され、これら切替スイッチSum〜Sasは
性ぞれ共通電位点と定電圧源28とに切替え接続される
。1つの切離スイッチ例えばS−がオフの状態でその一
方の側の出力スイッチ818がオン、他方の側の切替ス
イッチSssが共通電位点に接続され、更にその時のラ
ダネットワークの初段LマO短絡スイッチSmmが同時
にオンにされ、これら切離スイッチS・〜51−1出力
スイッチSss〜S4・、切替スイッチS麿易〜Sm諺
、短絡スィッチS1マ〜S雪4Fi定制御部21によ多
制御され、切替スイッチ8mm−43mmが入力デジタ
ル値の対応ビットに応じて出力制御部22によ多制御さ
れ、入力ビットが“1mの時に対応する切替スイッチを
電源28側に接続する。
[Third Embodiment] Although the invention is applied to a current mode ladder network type DA converter in FIG. In FIG. 6, parts corresponding to those in FIG.
2 and the common output terminal 18. In addition, the end of each shunt resistor 12 opposite to the resistor 11 is connected to the movable contact of the changeover switch S. 28. When one disconnection switch, for example S-, is off, the output switch 818 on one side is on, the changeover switch Sss on the other side is connected to the common potential point, and the first stage L MA O of the ladder network at that time is short-circuited. The switches Smm are turned on at the same time, and the disconnection switches S.about.51-1 output switches Sss.about.S4., the changeover switches Sm., and the short-circuit switches S1.about.S. The changeover switches 8 mm to 43 mm are controlled by the output control section 22 according to the corresponding bits of the input digital value, and when the input bit is "1m", the corresponding changeover switches are connected to the power supply 28 side.

出力端子18に接続きれたセクシ田ンが入カデジ宋、′
When the digital cable connected to output terminal 18 is input, '
.

タル値の最上位ビットに対応させられる。第6図の例で
は″1010000−を入力した場合でToシ、切離ス
イッチS−がオフの状態において切替スイッチ13m5
.S禦vが電0128に接続される。
corresponds to the most significant bit of the total value. In the example shown in Fig. 6, when "1010000-" is input and the disconnection switch S- is off, the selector switch 13m5
.. S 禦v is connected to the power line 0128.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来0DAi換器を示す回路図、請2図はこの
発明を電流モード形DA変換器に適用した例を示す回路
図、第3図は第2図中の各スイッチに対する制御信号の
一例を示すタイムチャート、第4図はスイッチ制御部の
一例を示す回路図、第5図Fiこの発明の他の例を示す
回路図、第6図はこの発明を電圧モード形DA変換器に
適用した例を示す回路図である。 11:抵抗値Rの抵抗器、12:抵抗値2Rの抵抗器、
14:定電流源、18:出力端子、21:定制御部、2
2:出力制御部、26:平滑回路。 特許出願人  タケダ理研工業株式会社代珊人草野 卓
Fig. 1 is a circuit diagram showing a conventional 0DAi converter, Fig. 2 is a circuit diagram showing an example in which the present invention is applied to a current mode DA converter, and Fig. 3 is a circuit diagram showing control signals for each switch in Fig. 2. A time chart showing an example, Fig. 4 is a circuit diagram showing an example of a switch control section, Fig. 5 is a circuit diagram showing another example of this invention, and Fig. 6 is an application of this invention to a voltage mode type DA converter. FIG. 3 is a circuit diagram illustrating an example. 11: Resistor with resistance value R, 12: Resistor with resistance value 2R,
14: constant current source, 18: output terminal, 21: constant control section, 2
2: Output control section, 26: Smoothing circuit. Patent applicant: Takeda Riken Kogyo Co., Ltd. Takashi Kusano

Claims (2)

【特許請求の範囲】[Claims] (1)切離スイッチと、第1抵抗素子及び短絡スイッチ
の並列接続との直列回路と、その直列回路の一端に一端
が接続され、上記第1抵抗素子の2倍の抵抗値をもつ第
2抵抗素子とよシセクシ目ンが構成され、このセクショ
ンのN段(Nは3以上の整数)がリング状に接続され、
これら各セクションの接続点はそれぞれ各別の給電スイ
ッチを通じて電源の一端にII続され、上記各セクショ
ンの各第2抵抗素子の他端にそれぞれ切替スイッチの可
動接点が接続され、これら各切替スイッチの一方の固定
接点は共通の出力端子に接続され、他方の固定i点は上
記電源の他端に接続され、上記セクションの一つにおけ
る切離スイッチをオフとし、そのオフとされた切離スイ
ッチの一端側に接続された給電スイッチをオンとし、他
端側にiI続された切替スイッチを電源側に接続し、上
記オフとされた切離スイッチの上記他端側のIll接セ
クションの知略スイッチをオンとし、入力デジタル値の
各対応ビットに応じて上記切替スイッチをそれぞれ電源
側又は出力@IICWI続し、これらスイッチの設定状
部を、上記セクシ冒ンリング上での相対位置を保持する
ように上記各切離スイッチについて順次一定周期でオフ
とすることを繰返すスイッチ制御部が設けられているD
A変換器。
(1) A series circuit including a disconnection switch, a first resistance element, and a shorting switch connected in parallel, and a second resistance element having one end connected to one end of the series circuit and having a resistance value twice that of the first resistance element. A resistance element and a high-speed resistor are configured, and N stages (N is an integer of 3 or more) of this section are connected in a ring shape.
The connection point of each of these sections is connected to one end of the power supply through a separate power supply switch, and the movable contact of a changeover switch is connected to the other end of each second resistance element of each section. One fixed contact is connected to a common output terminal, and the other fixed point I is connected to the other end of the power supply to turn off a disconnection switch in one of the sections and turn off the disconnection switch that is turned off. Turn on the power supply switch connected to one end, connect the changeover switch connected to the other end to the power supply side, and turn on the power switch of the Ill connection section on the other end of the disconnection switch that was turned off. Turn on, connect the changeover switches to the power supply side or output @IICWI according to each corresponding bit of the input digital value, and set the setting portions of these switches to the above settings so as to maintain their relative positions on the sex drive ring. D is provided with a switch control unit that repeatedly turns off each disconnection switch at a constant period.
A converter.
(2)  切離スイッチと、第1抵抗素子及び短絡スイ
ッチの並列接続との直列回路と、その直列回路の一端に
一端が接続され、上記抵抗素子の2倍の抵抗値をもつ凧
2抵抗素子とよりセクションが構成され、このセクショ
ンのN段(Nは3以上の整数)がリング状に接続され、
・これら各セクションの接続点はそれぞれ各別の出力ス
イッチを通じて共通の出力端子に接続され、上記各セク
ションの各第2抵抗素子の他端にそれぞれ切替スイッチ
の可動接点が接続され、これら各切替スイッチの一方の
一定接点は共通の電源の一端に接続され、他方の固定接
点は上記電源の他端に接続され、上記セクジョンの一つ
Kおける切離スイッチをオフとし、そのオフとされた切
離スイッチの一端側に接続された出力スイッチをオンに
口、他端側に接続された切替スイッチを電源の他端側に
接続し、上記オフとされた切離スイッチの上記一端個と
隣接するセクションの短絡スイッチをオンとし、入力デ
ジタル値の各対応ビットに応じて上記切替スイッチをそ
れぞれ電源の一端又は他端に接続し、これらスイッチの
設定状態を、上記セクションリング上での相対位置を保
持するように上記各切離スイッチについて順次一定周期
でオフとすることを繰返すスイッチ制御部が設けられて
いるDA変換器。
(2) A series circuit of a disconnection switch, a first resistance element, and a short-circuit switch connected in parallel, and a kite two resistance element having one end connected to one end of the series circuit and having a resistance value twice that of the above resistance element. A section is constructed, and N stages (N is an integer of 3 or more) of this section are connected in a ring shape,
- The connection points of each of these sections are connected to a common output terminal through separate output switches, and the movable contact of a changeover switch is connected to the other end of each second resistance element of each section, and each of these changeover switches One fixed contact of is connected to one end of the common power supply, and the other fixed contact is connected to the other end of said power supply, and when a disconnection switch in one of said sections K is turned off, the disconnection switch that is turned off is The output switch connected to one end of the switch is turned on, the changeover switch connected to the other end is connected to the other end of the power supply, and the section adjacent to the one end of the disconnection switch that is turned off Turn on the short-circuit switch, connect the above changeover switch to one end or the other end of the power supply depending on each corresponding bit of the input digital value, and maintain the setting state of these switches and the relative position on the above section ring. The DA converter is provided with a switch control section that repeatedly turns off each of the disconnection switches at a constant period.
JP8079582A 1982-05-12 1982-05-12 Da converter Granted JPS58196722A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8079582A JPS58196722A (en) 1982-05-12 1982-05-12 Da converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8079582A JPS58196722A (en) 1982-05-12 1982-05-12 Da converter

Publications (2)

Publication Number Publication Date
JPS58196722A true JPS58196722A (en) 1983-11-16
JPS6217416B2 JPS6217416B2 (en) 1987-04-17

Family

ID=13728387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8079582A Granted JPS58196722A (en) 1982-05-12 1982-05-12 Da converter

Country Status (1)

Country Link
JP (1) JPS58196722A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008122895A (en) * 2006-11-09 2008-05-29 Samsung Sdi Co Ltd Drive circuit and organic electroluminescence display thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008122895A (en) * 2006-11-09 2008-05-29 Samsung Sdi Co Ltd Drive circuit and organic electroluminescence display thereof
US8378948B2 (en) 2006-11-09 2013-02-19 Samsung Display Co., Ltd. Driving circuit and organic light emitting diode display device including the same

Also Published As

Publication number Publication date
JPS6217416B2 (en) 1987-04-17

Similar Documents

Publication Publication Date Title
JP3130528B2 (en) Digital to analog converter
JPS63104523A (en) Digital/analog converter
US9692378B2 (en) Programmable gain amplifier with analog gain trim using interpolation
JPH06303060A (en) Gain control amplifier circuit
JPH0426252B2 (en)
JPH0646709B2 (en) Digital / Analog converter
US4459580A (en) DA Converter
JPH0377430A (en) D/a converter
JPS58196722A (en) Da converter
JPS58198922A (en) D/a converting circuit using semiconductor integrated circuit
JP2000323991A5 (en)
JPH04150519A (en) Digital/analog converter
JP2017515419A (en) Digital / analog converter
JPH06268523A (en) D/a converter
CN113708745B (en) Differential input hysteresis comparator with precisely adjustable hysteresis window and working method
JPH0846515A (en) D/a converter
KR100282443B1 (en) Digital / Analog Converter
JPH0464205B2 (en)
JPS592415A (en) Amplifier
JP2678669B2 (en) Reference voltage input circuit
JPH0250621A (en) Logic circuit
US6411243B1 (en) Mode control circuit
JPS62165415A (en) Automatic gain control circuit
JPS6031301Y2 (en) dc amplifier
JPH02116206A (en) Voltage/current converting circuit