JPS58195965A - Program switching controlling method - Google Patents

Program switching controlling method

Info

Publication number
JPS58195965A
JPS58195965A JP7837882A JP7837882A JPS58195965A JP S58195965 A JPS58195965 A JP S58195965A JP 7837882 A JP7837882 A JP 7837882A JP 7837882 A JP7837882 A JP 7837882A JP S58195965 A JPS58195965 A JP S58195965A
Authority
JP
Japan
Prior art keywords
program
information
state transition
area
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7837882A
Other languages
Japanese (ja)
Inventor
Keijirou Hayashi
林 慶治郎
Yoshiaki Adachi
芳昭 足達
Keiichi Nakane
啓一 中根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7837882A priority Critical patent/JPS58195965A/en
Publication of JPS58195965A publication Critical patent/JPS58195965A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context
    • G06F9/463Program control block organisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To reduce a memory access in case of halting and restarting a program and to guarantee high responsiveness and a high processing property, by storing program state transition information in a high speed storage device which is different from a main storage device, when the program is halted. CONSTITUTION:when a program 2A is halted in the course of processing, state transition information of the program 2A is shifted to an area 4I of a high speed storage device 4. Both a flag showing that information of the area 4I is effective, and information showing a halt program are stored in a state transition control information storage area 4X. After the information is stored, the control is transferred to an operating system program 2X. If half occurs in the program 2X which obtains a control right, the state transistion information of the program 2A stored in the area 4I is transferred to a fixed area 3A on a main storage device in accordance with state transition control information stored in the area 4X, the flag set in the area 4X is reset, and the control is transferred to other program 2B.

Description

【発明の詳細な説明】 本発明は、並行動作可能システムに於けるプログラム切
換制御方法に係り、特に、中断プログラムの状態遷移情
報を高速記憶装置上に、一時的に1導することにより、
高応答性t′要求されるオンライ/システムに好適なプ
ログラム切換制御方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program switching control method in a system capable of parallel operation, and in particular, by temporarily leading state transition information of an interrupted program onto a high-speed storage device.
The present invention relates to a program switching control method suitable for online/systems requiring high responsiveness t'.

清報処理*Wにおいて、処理装置の有効利用をはかる目
的、または緊急性の高いプログラムを要求に応じ直ちに
動作させるために現在実行中のプログラムを中断し緊急
性の高いプログラムを動作させる目的により、讃数プロ
グラムの並行動作を付わせるシイラムにおいては、プロ
グラムの中断再開の機構、即ち、10グフム切換制御方
法が電快な役割を演じる。
In information processing *W, for the purpose of making effective use of the processing equipment, or for the purpose of immediately running a highly urgent program in response to a request, interrupting a currently running program and running a highly urgent program, In the SIRAM, which allows the parallel operation of the sanction program, the program interruption/resumption mechanism, ie, the 10 ghum switching control method, plays an important role.

中断し友プログラムを中断箇所から再開し得る尺めには
、中断した時点でプログラムが動作していた時のvK態
が保存されていなければならない。
In order to be able to resume an interrupted friend program from the point where it was interrupted, the vK state when the program was running at the time of interruption must be preserved.

再開時には、該状−が回複さnねばならないからである
。この状態とは、一般には、処理装置内部のレジスタ類
、たとえば演算用レジスタ6るいはペースレジスタ、イ
ンディスクレジスタとして使用されるゼネラルレジスタ
、プログラムがどこまの組みである(本特許明細書では
、こt′Lを状態遷移情報と呼ぶ)。
This is because the situation must be repeated when restarting. This state generally refers to the combination of registers inside the processing device, such as the arithmetic register 6 or the pace register, the general register used as an in-disk register, and the program (in this patent specification, This t'L is called state transition information).

従来、この状態遷移情報をどう保存するかによって大別
して2つの方法が知られている。
Conventionally, there are two known methods that can be broadly classified depending on how this state transition information is stored.

1つは、プログラム毎に状態遷移情報を保存するための
エリアをプログラム対応に割付けておく方法でるる。こ
f′Lはプログラムの状MJ44移tlI報が各プログ
ラム毎に必要であることによる。従って、状態遷移情報
を保存・退避しておくエリアは、プログラムが格納され
ている。主記憶装置に確保される。第1図は、この本式
の説明図である。
One method is to allocate areas for storing state transition information for each program. This f'L is due to the fact that program status MJ44 transfer tlI information is required for each program. Therefore, the area where the state transition information is saved/saved is where the program is stored. Reserved in main memory. FIG. 1 is an explanatory diagram of this method.

第1図において、lri主配憶装置、2Aに現在実行中
のプログラム、2Bは、2Aのプログラムが中断された
債、制御権を得て実行されるプログラム、同4]IK、
2C,2D、・・・・・・、2Nは、それぞれ2B、2
C,・・・・・・・・・のグログツムが中断石れfI−
後、制御権1r得て実行されるプログラムを示している
。また、3A、3B、3C,3D、・・・・・・。
In FIG. 1, the program currently being executed in the lri main storage device 2A, 2B is the program in which the program in 2A was interrupted, the program to be executed after gaining control, and 4]IK,
2C, 2D, ..., 2N are 2B, 2, respectively
C、・・・・・・・・・'s grog tsum is interrupted stone fI-
After that, the program is executed with control right 1r obtained. Also, 3A, 3B, 3C, 3D, etc.

3NFiそれぞれ、グログ2ム2A、2B、2C。3NFi respectively, Grogu 2mu 2A, 2B, 2C.

2D、・・・・・・、2Nに1対1に対応づけられ、そ
れぞれのプログラム毎に割当てられ次状態遷移情報を記
憶する主起ri1装置上のエリアを示している。
2D, .

主記憶装置上にMt![のプログラム2A、2B。Mt! on the main memory! [Programs 2A and 2B.

2C,2D、・・・・・・、2Nが存在し、制御権を得
たプログラム2人が処理を実行している時、中断により
、制#mt−2Bに移す場合、プログラム2人の状態遷
移情報を、プログラム2A4C11当てられ次上記tm
鋏置上のエリア3人に記憶し友後、制御1t−プログラ
ム28に:移す。制御権を得九プログラム2Bの実行中
に、更に、中断が生じると、プログラム2Bの状態遷移
情報を、プログラム2Bに割当てらA友主記憶エリア3
Bに記憶し次後、制御権をプログラム20に移す、以下
、同様に、プログラム2C,2D、・・・・・・、2N
の実行中に中断が生じると、それぞれの状態遷移情報t
%各々、主記憶装置上のエリア3C,3D、・・・・・
・、3Nに記憶し危後、制#権をそれぞれ、新九に制御
1iIIIを獲得するプログラムに移す。
2C, 2D, ......, 2N exist, and when two programs who have obtained control are executing processing, if the control is transferred to control #mt-2B due to interruption, the state of the two programs The transition information is applied to program 2A4C11 and the following tm
After storing the area on the scissor holder for three people, transfer it to the control program 28. If an interruption occurs while program 2B is running, the state transition information of program 2B will be allocated to program 2B and stored in main storage area 3.
B, and then transfer control to program 20. Similarly, programs 2C, 2D, . . . , 2N
When an interruption occurs during the execution of , the respective state transition information t
%, areas 3C, 3D, etc. on the main memory, respectively.
・I store it in 3N, and after the crisis, transfer control to the program that acquires control 1iIII in the new nine.

制御Ill権を得たグログ2ムが処理を終了すると、例
えば、グログ2ム2Dの処理が終了′すると、主記憶装
置上のエリア3Dに記憶さnているプログラム2Cの状
態遷移情報f:回復し、制#権tグログ2ム2CK実す
。以下、同様に、主記憶装置上のエリア3C,3B、3
Aの状態遷移清St−回復しながら、制御権を2C,2
B、2Aに戻してゆく。
When the computer program 2C that has gained control rights finishes processing, for example, when the computer program 2D finishes processing, the state transition information f of the program 2C stored in the area 3D on the main storage device is restored. Then, control #grog 2m 2CK is executed. Similarly, areas 3C, 3B, 3 on the main memory
A's state transition clears St- while restoring control rights to 2C, 2
B, return to 2A.

上述の一連の操作により、中断プログラムは、それぞれ
、処理の再開が可能であるが、この方法は次に述べる欠
点を有する。即ち、状態遷移情報はアクセスに比較的時
間を要する主記憶装置を用いるので、プログラムの切換
えに時間を要する友め高速なプログラム切換えがなし婦
いことである。
Through the series of operations described above, each interrupted program can restart its processing, but this method has the following drawbacks. That is, since the state transition information uses the main memory, which takes a relatively long time to access, it is impossible to switch programs at high speed compared to the time it takes to switch programs.

ま次、これをアクセス時間の短かい高速記憶&直上に置
こうとしても、高価で容量のかぎられた高速とIJi装
置には、プログラムに1対lに状態遷移悄@記憶エリア
を確保することはできないため高速化がなし難いことで
ある。
Next, even if you try to put this in a high-speed memory with a short access time and directly above it, the high-speed and IJi devices that are expensive and have limited capacity require a one-to-one state transition @ storage area for the program. This makes it difficult to increase speed.

今一つの方法は、状態遷移情報の記憶を先入れ後出し方
式のスタックを用いて行おうとする方法でるる、#!2
図はこの本式の説明図である。
Another method is to store state transition information using a first-in, last-out stack. 2
The figure is an explanatory diagram of this method.

図中2A、2B、2C,2Nは第1図と同じでるる。3
はスタックとして使用される主記憶装置上のエリアでめ
る。3は状態遷移情報を記憶するためのエリアであるが
、その内部のどの部分がどのプログラムの状態遷移情@
を記憶するために用いられるかは弗らか−しめ決められ
てはいなi、つまり、3はプログラムの中断が生じ、状
態遷移情報を記憶しておく必要が生じた時点で3に記憶
し、3のエリアがどこまで1eわれたかを示す情報3X
(lIfi虐スタノクボイ/りと叶ti′nる)t−1
新する方法でるる。状態遷移情報を回復する場合、3X
の情報に従って3から状態遷移情報を取出す。
In the figure, 2A, 2B, 2C, and 2N are the same as in FIG. 3
is an area on main memory that is used as a stack. 3 is an area for storing state transition information, which part of the area stores the state transition information of which program.
It is not determined whether it is used to store i, that is, 3 is stored in 3 when a program interruption occurs and state transition information needs to be stored, Information 3X showing how far area 3 has been covered by 1e
(lIfi brutal Stanokuboi/Rito Kano ti'nru) t-1
There is a new way to do it. When recovering state transition information, 3X
The state transition information is extracted from 3 according to the information in .

この方法は、プログラムとl対lに状態遷移情報を記憶
するエリアを用意せずに済むので、3t−高速記tlJ
i説直上に置く事により高速化を行うことが可能である
。しかしながら、その先入れ後出し方式という名が示す
ように、プログラムの実行順序が制限される。例えば、
第2図で、プログラム2人が実行中に中断し、プログラ
ム2Bが実行さn、プログラム2B実行中に中断し、プ
ログラム2Cが実行され、プログラム2C夾行中に中断
さn1県2図にボす状態となったと色、プログラム2C
,28に中断状態としたままプログラム2人を中断点か
ら再開することができない、なぜならプログラム2At
−再開するのに必要な情報3Aは、スタック3の中の3
0.3Bを取出してからでないと取出せないからで6る
This method eliminates the need to prepare an area for storing state transition information in relation to the program.
By placing it directly above the i theory, it is possible to speed up the process. However, as the name of the first-in, last-out method suggests, the order in which programs are executed is limited. for example,
In Figure 2, two programs are interrupted during execution, program 2B is executed, program 2B is interrupted during execution, program 2C is executed, and program 2C is interrupted during execution. When the state is reached, the color, program 2C
, 28, it is not possible to resume the program 2 from the interrupted point, because program 2At
- Information 3A necessary for restarting is 3A in stack 3.
This is because it cannot be taken out unless 0.3B is taken out.

従って、この方法は、イベントに応じてプログラムを切
換え柔軟なプログラムのスケジューリングを行うことが
できず、これ45、を!するり゛1ルタイム処塊システ
ムには適用できな・い欠点を有する。
Therefore, this method cannot perform flexible program scheduling by switching programs according to events. It has drawbacks that make it inapplicable to single-time alumina systems.

不発l5ILハ、グログラム中断時に発生するプログラ
ム状態遷移情報の記憶(退避)、プログラムh開時に発
生するプログラム状態遷移情報の回復を高速に竹わしめ
、かつ、中断後の再開順序に制限をMしないプログラム
切換制御方法を実現することにより、高速かつ、柔軟な
プログラム切換を行わしめることを目的としている。
Misfire 15IL C. Stores (saved) program state transition information that occurs when a program is interrupted, quickly recovers program state transition information that occurs when a program is opened, and does not impose restrictions on the restart order after interruption. The purpose of this invention is to achieve high-speed and flexible program switching by realizing a program switching control method.

以下の貌明において、プログラムの中断を下記の3つに
II4する。
In the following discussion, program interruptions are classified into the following three types II4.

即ち、中プログラムの処理とに非同期に発生する割込み
に工9オペレーティングシステムに制御権が護る場合、
この場合をケース■の中断と呼ぶ。
In other words, when the operating system has control over interrupts that occur asynchronously with the processing of the middle program,
This case is called case (■) interruption.

fil)プログラムからオペレーティング7ステムに処
理依頼が出されて、オペレーティングシステムに制御権
が渡る場合、この場合をケース■の中断と呼ぶ。
fil) When a program issues a processing request to the operating system and control is passed to the operating system, this case is called case (2) interruption.

一オペノーティングシステムの判断により、新/cjC
別ブログフムに制御権′fr渡−f、あるいは、中断し
ていた別プログラムに制御嗜を渡す処理のいずnか(グ
ログ2ムのディスパッチ処理と呼ぶ)を行う場合、この
場ftをケース■の中断と呼ぶ。
Based on the judgment of the operating system, new/cjC
If you want to transfer control to another blog program, or transfer control to another program that has been suspended (referred to as dispatch processing for a blog program), use ft in this case. This is called an interruption.

以上の3つをプログラムの中断と考える。The above three are considered to be program interruptions.

これらの各場合についてプログラム状ll1遍移情報を
中断時にプログラム状態遷移情報記憶エリアに記憶せね
ばならぬか否かを考えると、ケース門の場合は、記憶処
理が不要であることがわかる。
Considering whether the program state transition information must be stored in the program state transition information storage area at the time of interruption in each of these cases, it can be seen that storage processing is not necessary in the case of the case gate.

なぜならば、ケース■は、ケース■及びケース■に引き
つづいてしか生じえず、ケース1.11の中断処理にて
状態遷移情報は記憶エリアに丁でに配憶埼みのはずであ
るからである。なお、本発明においては、プログラムの
状態4移情@を記1するエリアは、中央処理装置内の高
速記IJI[表置Fに、プログラムと一対一対応ではな
く、固定的に確保さn1憤数プログラムから共通に使用
さnる。複数プログラムが四時に中断する場合にそなえ
て、このエリアを10グラムと1対1に多数用意してお
くことは、経隣的及び実装技術上不都合でめるので、1
つのプログラムが中断し、新たに制#横を得たプログ2
ムが中断するときは、先に中断したプログラムの状態遷
移情報を、主記憶装置上のプログラムと1対1に確保し
た状l14移情報記憶工IJ ’fへ移し、′#次に?
ff1J#4mを得たプログラムが中断する時の状態遷
移情報を高速記憶装置上のエリアに配憶する。これを可
能とするために、本発明では、王虻憶飯直上にプログラ
ムと1対1に対応し友状患−S移情報を配憶するエリア
を設けるとともに、高速記憶装置上の状態遷移情報記憶
エリアに記憶さnた状態遷移情報がどのプログラムが中
断した時の清報であるかを示し、かつ、高速記11装置
上の状WI4遷移情報が有効か否かを示す情報(こt″
Lを状態遷移側04潰報と呼ぶ)を状態遷移情報と併せ
て高速記憶装置上に糺僧している。状態遷移情報を主記
憶装置上の状態遷移情報記11エリ′Iへ移すときには
この状態遷移制御情報に従って移し、こf′Lをl!新
する。即ち、状態遷移制御情報として、高速記憶装置内
の状態遷移情報が有効か古かを示す情報と、主記憶装置
上どのプログラムと対応づけらnytエリアへ状態遷移
情報を格納すべきかを示す情報をもつ、中断されたプロ
グラムを再開するときには、この状態遷移制御情報に従
って、尚速記憶装置上のエリアないし、主記憶装置上の
エリアから状態遷移情報を回復して再開する。
This is because case ■ can only occur following case ■ and case ■, and the state transition information should have been stored in the storage area by the interruption process in case 1.11. be. In addition, in the present invention, the area for recording state 4 of the program 1 is not in a one-to-one correspondence with the program in the high-speed memory IJI [table F in the central processing unit], but is fixedly reserved as n1 Commonly used by several programs. In case multiple programs are interrupted at 4 o'clock, it would be inconvenient to prepare a large number of 10g areas on a one-to-one basis, so we decided to
Two programs have been interrupted, and program 2 has newly gained control.
When the program is interrupted, the state transition information of the previously interrupted program is transferred to the transfer information storage IJ 'f, which is secured one-to-one with the program in the main memory, and '#Next?
State transition information when the program that obtained ff1J#4m is interrupted is stored in an area on the high-speed storage device. In order to make this possible, in the present invention, an area is provided directly above the program in which the friend-S transfer information is stored in one-to-one correspondence with the program, and a state transition information storage area on the high-speed storage device is provided. Information indicating which program the state transition information stored in is the latest information when the program was interrupted, and whether or not the state WI4 transition information on the high-speed memory 11 device is valid.
L is called the state transition side 04 report) is stored on a high-speed storage device together with the state transition information. When moving the state transition information to the state transition information memory 11 area 'I on the main memory, it is moved according to this state transition control information, and f'L is moved to l! New. In other words, the state transition control information includes information indicating whether the state transition information in the high-speed storage device is valid or old, and information indicating which program in the main storage device the state transition information should be associated with and stored in the nyt area. When restarting an interrupted program, the state transition information is recovered from the area on the current storage device or the area on the main storage device and resumed according to this state transition control information.

以下本発明の方式を図を用いて説明する。The system of the present invention will be explained below with reference to the drawings.

5g3図は、ケース1.IIの場合の本発明でのプログ
ラム中断方式である0図中、1はプログラムが格納さn
ている主起1.Ili[#c置、2Aはプログラム、2
X[オペレーティングシステムプログラム、3Aはタス
ク2人用に設けられた主記憶装置上のプログラム状態遷
移情報記憶エリア、4は中央処理装置内の高速6ビ憶#
C直、4Iriその中のプログラム状態遷移情報記憶エ
リア、4Xは同じく、プログラム状態遷移制御情報記憶
エリアである。
Figure 5g3 shows case 1. In the figure 0, which shows the program interruption method according to the present invention in case II, 1 indicates that the program is stored n.
1. Ili[#c location, 2A is program, 2
X [operating system program, 3A is a program state transition information storage area on the main memory provided for two tasks, 4 is a high-speed 6-bit memory in the central processing unit
4Iri is a program state transition information storage area, and 4X is a program state transition control information storage area.

プログラム2人が処理を行っている時、ケース■ないし
■の中断が生じると、プログラム2人の状態4#情報を
41に移すと共に、状態遷移制御情報記憶エリア4Xに
、4Iの清報が有効である事を示すフラグと、どのプロ
グラムが中断したときの情報であるかを示す情報あ2つ
を紀IJiする。
When two programs are processing, if case ■ or ■ is interrupted, the state 4# information of the two programs is moved to 41, and the update information of 4I is valid in the state transition control information storage area 4X. A flag indicating that the program was interrupted, and information indicating which program was interrupted are stored.

この処理のフローt−第7一囚に示す。4X、4jにh
t報m己ス着後オペレーティングシステムプログラム2
Xに制御を渡゛r、2Xにおいてケース臘の中断tせず
処理終了したときは、第4図に示すごとく、4Xの中の
4■が有効である事を示すフラグがセントさnている事
から、4I工り状態遷移制御情報*報を回復してプログ
ラム2人を再開する。こJ)5I!L壇のフローを第7
図■に示す。第4図において1,2A、2X等の記号に
第3図と同じである。
The flow of this process is shown in Section 7-1. 4X, 4j and h
Operating system program 2 after arrival
When control is passed to X and processing is completed without interrupting the case at 2X, a flag indicating that 4 of 4X is valid is displayed as shown in Figure 4. As a result, the 4I state transition control information was recovered and the two programs were restarted. J)5I! 7th flow of L platform
Shown in Figure ■. In FIG. 4, symbols such as 1, 2A, 2X, etc. are the same as in FIG. 3.

一方、桐−+fjIを得たプIグラム2Xにおいて、ケ
ース■の中断が生じる場合には第5図に示すごとく既に
状態遷移情報dピ憶エリア4Iに記憶δれ−Cいるプロ
グラム2人の状態4移情報を、状態遷移制gl隋@ge
’:1エリア4Xに記1意さnてぃた状態遷移jtII
J御情報に従情報、状態遷移制御情報記憶エリア4■か
らプログラム2人に割当てらnた上記憶裟11の固定エ
リア3人に転送し、4Xの4IQ情報が有効でるる事を
示すフラグをリセットした優、プログラム2Bに制御を
渡す。この処理フローを第7図りに示j。
On the other hand, in the program 2X that obtained Kiri-+fjI, if the interruption of case 2 occurs, the state of the two programs already stored in the state transition information d memory area 4I is changed as shown in FIG. 4. Transfer information to state transition system GLSUI@ge
': State transition written in 1 area 4X jtII
The following information is transferred from the state transition control information storage area 4 to the fixed area of memory 11, which is assigned to two people in the program, and a flag indicating that the 4IQ information of 4X is valid is transferred. Yuu resets and transfers control to Program 2B. This processing flow is shown in Figure 7.

ここで中断しているプログラム2人を再開するときは、
第6図に示すように、プログラム2人に割当てらnた状
態4移情報配億エリア3人から状態4移情報金回復せね
ばならないが、このために状態4移制御情報記憶エリア
4Xを参照し、4I内の情報が有効である事を示すフラ
グがリセットさnているときには3Aから状態遷移情報
を回復する。この処理フローは第7図Iと同じである。
To restart the two programs that have been suspended,
As shown in FIG. 6, it is necessary to recover state 4 transfer information from the state 4 transfer information allocation area 3 allocated to 2 people, but for this purpose, refer to the state 4 transfer control information storage area 4X. However, when the flag indicating that the information in 4I is valid is reset, the state transition information is recovered from 3A. This processing flow is the same as that in FIG. 7I.

以上をまとめると、本発明はケース1.IIの中断の場
合中央処理装置内高速記憶装置にプログラム再開に必要
な清報を記憶し、ケース■の中断の場汗、該情報を中央
処理装置内から主記憶装置上プログラム対応に割当てら
れた状!II4遭移悄@i記惜エリアに移し、プログラ
ムを再開すると1!ハ、中央処理装置内高速配憶#cr
1tに1い友、該高速記憶表14jL内状感遷移情報が
有効か無効かを示すフラグに応じて主記憶装置ないし高
速処理装置から状總遷移清@全回復することにより、高
速かつ柔軟なプログラム切換を実現している。
To summarize the above, the present invention applies to case 1. In the case of interruption in case II, the information necessary for restarting the program is stored in the high-speed storage device in the central processing unit, and in the case of interruption in case II, the information is allocated from the central processing unit to the main memory corresponding to the program. Status! When I moved to the II4 Ikikan area and restarted the program, I got 1! C. High-speed storage in central processing unit #cr
A great companion for every 1t, the high-speed memory table 14jL allows for fast and flexible processing by fully recovering the state from the main memory or high-speed processing device according to the flag indicating whether the internal status transition information is valid or invalid. Program switching is possible.

48図は、先に説明し九処理を実行する本発明の一実施
例を示している。図中の符号1.2A。
FIG. 48 shows an embodiment of the present invention that performs the nine processes described above. The code 1.2A in the figure.

2B、2C,3A、38笈び3Cは第1図に対応してお
り、2Xはオペレーティングシステムプログラム、4は
高速記憶装置、4Xri状態遷移゛制御IH報記憶エリ
ア、4A、・・・・・・、4には状態遷移情報記憶エリ
アの谷エレメント、5は汎用レジスタ群、5A、5B、
・・・・・・、5Iは汎用レジスタ群の各エレメント、
6はプログラム制御レジスタ群、6A、6Bはプログラ
ム制御レジスタ群の各エレメント、7は他のレジスタ群
、7A、7B、・・・・・・。
2B, 2C, 3A, 38 and 3C correspond to FIG. 1, 2X is an operating system program, 4 is a high-speed storage device, 4Xri state transition control IH information storage area, 4A,... , 4 is a valley element of the state transition information storage area, 5 is a general-purpose register group, 5A, 5B,
......, 5I is each element of the general-purpose register group,
6 is a program control register group, 6A, 6B are each element of the program control register group, 7 is another register group, 7A, 7B, etc.

7Jは他のレジスタ群の各エレメント、8は演算器、9
A、9B19C99Dはバス群、10は中央処理装置を
示している。
7J is each element of other register group, 8 is arithmetic unit, 9
A, 9B19C99D represent a bus group, and 10 represents a central processing unit.

以下、第7図に示すフローチャートラ、併せて参照しな
がら動作を説明する。
The operation will be described below with reference to the flowchart shown in FIG.

(1)  プログラム2AがケースII■の中断により
処4を中断し、制御mt−オペレーティングシステムプ
ログラム2XK#す場合、プログラム2人の状raps
移情報、即ち、汎用レジスタ群5及び、プログラム制御
レジスタ1#6の内容を高速記憶装d4内の4A、4B
、・・・・・・、4KK記憶する。こ、/)際、状態遷
移制御情報として、主記憶装置内の状m4移嚇碑情報記
憶エリア3人のアドレスを状態遷移制御情報記憶エリア
4Xに併せて記憶する。
(1) If program 2A interrupts processing 4 due to the interruption in case II
Transfer information, that is, the contents of general-purpose register group 5 and program control register 1#6 to 4A and 4B in high-speed storage device d4.
,..., 4KK storage. At this time, the addresses of the three people are stored in the state transition control information storage area 4X in the state m4 monument information storage area in the main storage device as state transition control information.

このアドレス情報は、3Aのアドレスそのものを示す鋤
きをすると同時に状態4移情報記憶エリアの情報が肩効
か否かを示すブラダとしても用いらnる。
This address information is used not only to indicate the address of 3A itself, but also as a bladder to indicate whether or not the information in the state 4 transition information storage area is valid.

不実施例では、状態遷移制御情報として、王記儂装電内
の状態遷移制御記憶エリアのア下レスを用いるが、プロ
グラムに対応したプログラム番号でも代用できる。また
、アドレス情報と有効/無効フラグを兼ねているが、こ
れらほそn−t−n、別の記憶エリアに記憶されていて
も1−1ら間鴫はな^。
In the non-embodiment, the address of the state transition control storage area in the Wang Ji's Soden is used as the state transition control information, but a program number corresponding to the program can also be used instead. Also, it serves as address information and a valid/invalid flag, but even if they are stored in a different storage area, there is no difference between 1 and 1.

(2)制御慣を得たオペレーティングシステムプログラ
ム2Xにおいて、ケース■の中断tするときは、高速s
e tJt * * 4に記憶されているプログラム2
人の状態遷移情@を、状l1iI遷移制御慣報4Xに従
って、主記憶装置上のエリア3Aに転送すると同時に、
状態遷移情報を無効化する。
(2) In the operating system program 2X that has acquired control habit, when interrupting case ①, high-speed s
Program 2 stored in e tJt * * 4
At the same time, the person's state transition information @ is transferred to area 3A on the main storage device according to state l1iI transition control customary information 4X,
Invalidate state transition information.

以ド、割両権が4移する度に、上述の(1)、(2)。From then on, each time the wariryo right is transferred, the above (1) and (2) are applied.

の処St−繰返す。St-Repeat.

(3)制−1,flを得友プログラムが、処理を終了後
、制−権を他のプログラムに戻す際、新たに制@l権を
得る中断していたプログラムの状態遷移情報は、高速記
憶装置14、或いは、主記憶装置上のエリアのいずnか
に存在する。そのため、状態4移情報4A、・・・・・
・、4にの有効、無効のチェックを演算器8及びレジス
タ群7を用いて4Xをチェックすることにより実施する
。チェックの結果、状態遷移情報が主記憶装置上のエリ
アに存在する場合は、該情報を汎用レジスタ群5及びプ
ログラム制御レジスタ群6にセットすることにより、プ
ログラムの再開がLII■能である。逆に、状Mum移
情種情報速記+、1装置4に存在する場合は、該情報を
汎用レジスタ#5及びプログラム制御レジスタ群6にセ
ットすると共に、4)1mき換えることにより状態遷移
情報4A、・・・・・・、4Kを無効化する。これによ
り、プログラムの再開時、状態尋移情@をとこから取り
出すかの切り分けが可能でめる。
(3) When a friend program that gains control 1, fl returns control to another program after completing its processing, the state transition information of the suspended program that newly gains control is transferred at high speed. It exists in either area n of the storage device 14 or the main storage device. Therefore, state 4 transition information 4A,...
・Check whether 4 is valid or invalid by checking 4X using the arithmetic unit 8 and the register group 7. As a result of the check, if the state transition information exists in the area on the main memory, the program can be restarted by setting the information in the general-purpose register group 5 and the program control register group 6. On the other hand, if the state Mum transition type information shorthand +1 exists in the device 4, set the information in the general register #5 and the program control register group 6, and change the state transition information 4A by changing 4) 1m. ,..., 4K is disabled. As a result, when the program is restarted, it is possible to determine where to extract the state and where to retrieve it.

同、不実施例においては、単一の高速記憶装置エリア4
を用いる例について説明したが、複数の高速記憶装置n
 IJアを用いても、1川様の制御が可能となる。
In the same case, a single high-speed storage area 4
Although we have described an example using multiple high-speed storage devices n
Even if IJA is used, control like one river is possible.

本発明によnば、プログラム中断時に、プログラム状!
A4)s1移情報を、主記憶装置上のエリアとは異なる
、高速記憶装置に記憶する友め、該グログラムの中断或
いは、再開時にメモリアクセスが削減され、高応答性及
び^処理性を保証できる。
According to the present invention, when the program is interrupted, the program state!
A4) By storing the s1 transfer information in a high-speed storage device that is different from the area on the main storage device, memory access is reduced when the program is interrupted or restarted, and high responsiveness and processing performance can be guaranteed. .

第9図は、従来公知技術を用いた場合に比べ、本実施例
を実システムr(おいて適用した場合の、プログラム中
断回数に対する加速率のシミュレー7ヨ/結果を示して
いる。図において斜線部はシミュレーションにおけるプ
ログラム中断回数を示し、本ノミュレーションによると
、プログラムの中断同数は1.2〜1.4となり、従来
公知技術に対して、21〜2.8の加速率を得ることが
できる。
FIG. 9 shows the simulation results of the acceleration rate with respect to the number of program interruptions when this embodiment is applied to an actual system R (compared to the case where conventionally known technology is used. In the figure, diagonal lines The part indicates the number of program interruptions in the simulation, and according to this nomulation, the same number of program interruptions is 1.2 to 1.4, and it is possible to obtain an acceleration rate of 21 to 2.8 compared to the conventional known technology. can.

【図面の簡単な説明】[Brief explanation of the drawing]

、ig1図及び第2図は従来公知の切換制御方式の説明
図、43図は、本発明におけるケースI、■の場合の中
断時の説明図、8g4図は同ケースの再開時の説明図、
第5図はケース■の中断時の説明図、第6図は同ケース
の再開時の説明図、!@7図は本発明における中断/再
開時の処理フローチャート、@8図は本発明の一実施例
、第9図は本発明の効果を示す説明図である。 1・・−主記憶装置、2A、2B、20,2D、・・・
・・・。 2N・・・プログラム、2X・・・オペレーティングシ
ステムプログラム、3A、3B、3C,3D、・・・・
・・。 3N・・・プログラムに依存し友上記憶装置上のエリア
、4・・・高速記憶装置、5・・・汎用レジスタ群、6
・・・プログラム制御レジスタ群、7・・・他のレジス
タ群、8・・・演算器、9・・・バス群、10・・・中
央処理装置。 代理人 弁理士 高橋明大 、− 1:S−づ;;
, ig1 and 2 are explanatory diagrams of the conventionally known switching control system, Fig. 43 is an explanatory diagram at the time of interruption in case I and ■ in the present invention, and 8g4 is an explanatory diagram at the time of restarting the same case,
Figure 5 is an explanatory diagram when case ■ is interrupted, and Figure 6 is an explanatory diagram when the same case is restarted. @ Figure 7 is a processing flowchart at the time of interruption/resumption in the present invention, @ Figure 8 is an embodiment of the present invention, and Figure 9 is an explanatory diagram showing the effects of the present invention. 1...-main storage device, 2A, 2B, 20, 2D,...
.... 2N...Program, 2X...Operating system program, 3A, 3B, 3C, 3D,...
.... 3N...Area on the friend storage device depending on the program, 4...High speed storage device, 5...General purpose register group, 6
...Program control register group, 7.. Other register group, 8.. Arithmetic unit, 9.. Bus group, 10.. Central processing unit. Agent: Patent attorney Akita Takahashi, -1:S-zu;;

Claims (1)

【特許請求の範囲】[Claims] 1、複数個のプログラムが配憶される主記憶装置と、−
グログラムを処理する中央処理袋vItを有し、グログ
ツムの処理を中断する場合、中断するプログラムの状態
44!l情報を特定の記憶装置に退避し、再開時に、退
避し次状態遷移情報を回復させるデータ処理システムに
おいて、中断グログラムの状態遷移情@を記憶するエリ
アをプログラム毎に主記憶装置上に設け、且つ中断プロ
グラムの状態遷移情報及び状態遷移制御、情報を記憶す
る高速記憶装置を各プログラムから共通に用しられる中
央処jlJI!装置内の固定エリアに設け、中断後に制
御板を得たプログラムが中断することなく処理を終了す
る時には、該高速記憶装置から状態遷移情報を回復させ
、制御板を得皮プログラムが中断する時には、該嵩速記
憶鉄瀘内に記憶されている状態遷移制御情報を用いて当
該状態遷移情報を該主記憶装置上の対応する記憶エリア
に記憶させプログラムの切替えを行うようにした仁とを
特徴とするグログツム切侠制御方法。
1. A main storage device in which a plurality of programs are stored;
If you have a central processing bag vIt that processes glograms and want to interrupt the processing of glograms, state 44 of the program to be interrupted! In a data processing system that saves l information to a specific storage device and restores the saved and next state transition information when restarting, an area for storing state transition information of an interrupted program is provided on the main storage device for each program, In addition, the state transition information of the interrupted program, state transition control, and a high-speed storage device for storing the information are commonly used by each program. Provided in a fixed area within the device, when the program that obtained the control board after interruption completes processing without interruption, the state transition information is recovered from the high-speed storage device, and when the program that obtained the control board is interrupted, The state transition control information stored in the bulk storage iron is used to store the state transition information in a corresponding storage area on the main storage device to switch programs. How to control Grogtsumu Kiriki.
JP7837882A 1982-05-12 1982-05-12 Program switching controlling method Pending JPS58195965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7837882A JPS58195965A (en) 1982-05-12 1982-05-12 Program switching controlling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7837882A JPS58195965A (en) 1982-05-12 1982-05-12 Program switching controlling method

Publications (1)

Publication Number Publication Date
JPS58195965A true JPS58195965A (en) 1983-11-15

Family

ID=13660351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7837882A Pending JPS58195965A (en) 1982-05-12 1982-05-12 Program switching controlling method

Country Status (1)

Country Link
JP (1) JPS58195965A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534774A (en) * 1978-09-04 1980-03-11 Fujitsu Ltd Information processing unit
JPS5616248A (en) * 1979-07-17 1981-02-17 Matsushita Electric Ind Co Ltd Processing system for interruption

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534774A (en) * 1978-09-04 1980-03-11 Fujitsu Ltd Information processing unit
JPS5616248A (en) * 1979-07-17 1981-02-17 Matsushita Electric Ind Co Ltd Processing system for interruption

Similar Documents

Publication Publication Date Title
TW490638B (en) Computer for executing plural operating systems
CN100426238C (en) VEX - virtual extension framework
US4447874A (en) Apparatus and method for communication of information between processes in an information system
US8429662B2 (en) Passing initiative in a multitasking multiprocessor environment
KR19980070449A (en) How to Improve Input / Output Performance Through Asynchronous Interface with Input / Output Sub-Processors
JPH0353328A (en) Register saving recoverying method and processor
US9715403B2 (en) Optimized extended context management for virtual machines
JPS59167761A (en) Computer system
JPS58195965A (en) Program switching controlling method
US10268551B1 (en) Cloud service backup system
CN113590109A (en) Web front-end tool with high availability of browser development environment during integrated development
JPH07210400A (en) Processor for multi-task processing
CN107992328A (en) The method, apparatus and system-on-chip of a kind of data processing
JP2664197B2 (en) Synchronization assurance processing method for duplicated volumes
JPH01118932A (en) Information processor
JPH01292528A (en) Remote application construction system
JPS6222149A (en) Process changeover system
JPH0364888B2 (en)
JPS58115552A (en) Interrupt controlling system
JPH11353193A (en) Multiprogramming execution control method
SU898434A1 (en) Device for control of program interruption
JPS58205274A (en) Multiple information processor system
JPS59140567A (en) Information processing device
JPH01248240A (en) Process control system
JPH04274524A (en) System for controlling inter-process communication