JPS58193591A - Musical tone controller for electronic musical instrument - Google Patents

Musical tone controller for electronic musical instrument

Info

Publication number
JPS58193591A
JPS58193591A JP58048471A JP4847183A JPS58193591A JP S58193591 A JPS58193591 A JP S58193591A JP 58048471 A JP58048471 A JP 58048471A JP 4847183 A JP4847183 A JP 4847183A JP S58193591 A JPS58193591 A JP S58193591A
Authority
JP
Japan
Prior art keywords
circuit
data
output
signal
musical tone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58048471A
Other languages
Japanese (ja)
Inventor
今村 明男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP58048471A priority Critical patent/JPS58193591A/en
Publication of JPS58193591A publication Critical patent/JPS58193591A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業の利用分野〕 この発明は電子楽器の楽音制御装@に係り、等に音色設
定手段によって選択設定された発生すべき楽音の音色お
よび音量を表示手段によって可視表示するようKしたも
のに関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a musical tone control device for an electronic musical instrument, in which the timbre and volume of a musical tone to be generated selected and set by a timbre setting means are visually displayed by a display means. Concerning what K should do.

〔従来技術〕[Prior art]

従来、電子楽器において、各音色に対応する検数の操作
子1設け、該操作子の遺択操咋により楽音の音色管、そ
の操作量によりその音量を設定側−するようにしたもの
がある。
Conventionally, there are electronic musical instruments in which one operator is provided with a count corresponding to each tone, and the tone tube of the musical tone is set by selectively operating the operator, and the volume is set by the amount of operation of the operator. .

ところで、演奏中などにおいては一度KW数の上記操炸
子管操作して楽音の音色およびその音量を調整するのは
非常に難かしいため、そこで各操作子の所定の操作状態
に対応したデータ1予め配ti装置K書き込んでおき、
これを適宜読み…して楽音の音色およびその音量音制御
する工うKしたブリセクト装置が考えられている。
By the way, during a performance, etc., it is very difficult to adjust the timbre and volume of a musical sound by operating the above-mentioned kW number of control tubes once. Write the distribution device K in advance,
A brisect device has been devised that reads this information as appropriate to control the timbre and volume of musical tones.

しかしながら、演奏者にとってプリセットさn友各操作
子の操作状MIを正確に把握することは容JiQなこと
ではなく、特に初心者にとっては聴覚のみ罠よって(楽
音管聞きながら)ブリセクトされた各操作子の操作状I
I會認識するのは困難である。
However, it is not easy for a performer to accurately grasp the MI of each preset operator, and especially for beginners, it is difficult for a performer to accurately grasp the MI of each preset operator. Operating Instructions I
It is difficult to recognize I-kai.

〔発明の目的〕[Purpose of the invention]

この発明は、上述した実情に鑑みてなされたもので、プ
リセットされた各操作子の操作状態を容易に識別認識で
きるようKl−次電子楽器の楽音制apairt−提供
するものである。
The present invention has been made in view of the above-mentioned circumstances, and provides a musical tone system for a Kl-order electronic musical instrument so that the operating state of each preset operator can be easily identified and recognized.

〔発明の概豐〕[Summary of the invention]

この発明では、上記目的管達成するために1前配各操作
子(音色投手WINK対応して各音色およびその音量を
可視表示する表示器(表示手段)を設け、前記記憶装置
から絞み出された各操作子の操作状態を示すデータを上
記表示器に加えてそのデータの内容t−慶示するように
している。
In this invention, in order to achieve the above-mentioned objective, a display device (display means) is provided for visually displaying each tone and its volume in correspondence with each front panel operator (tone pitcher WINK), and Data indicating the operation status of each operator is added to the display, and the contents of the data are displayed.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を添符図1kIt参照して詳
細に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the accompanying drawing 1kIt.

第1図はこの発明管適用した電子楽器の一実施例會その
全体の概略について示し次ものである。
FIG. 1 shows an overall outline of an embodiment of an electronic musical instrument to which this invention is applied.

第1図において、桑音制御操作子回路lは発生楽音の音
色、音量、効果婢を夫々制御する^めの操作子含有する
。ここではフルート16′系、8′系、4′系、トロン
ポーン16′系、8′系、4′系の各音色およびビブラ
ート効果の速さおよび深さを夫々制御する楽音制御操作
子1−1乃至1−8についてのみ示しているが、実際に
はほかの音色、音量、効果等を制御する操作子も設けら
れている。楽音制御操作子1−1乃至1−8からは夫々
の操作子の操作量に応じ友信号が出力される。各楽音制
御操作子1−1乃至1−8は、例えば812図に示すよ
うに操作l・に応じて段階的にオンさnる15個のスイ
ッチ接点2(まったく操作されていないときはすべてオ
フ)を具え、骸aP′1″倉に対応した信号をエンコー
ダ3會介して4ビツトの信号に変換してめ刀する。同、
この各楽音制御1操作子1−1乃至1−atポリニーム
から構成し、夫々の出力を7ナログーデイジタル変換し
ても同様の信号管得ることができる。
In FIG. 1, the mulberry tone control operator circuit 1 includes operators for controlling the timbre, volume, and effect of the generated musical tones, respectively. Here, the musical tone control operators 1--1-- are used to control the speed and depth of each of the flute 16' series, 8' series, 4' series, trombone 16' series, 8' series, and 4' series tones, as well as the speed and depth of the vibrato effect. Although only numbers 1 to 1-8 are shown, in reality, operators for controlling other tones, volume, effects, etc. are also provided. Musical tone control operators 1-1 to 1-8 output friend signals in accordance with the amount of operation of each operator. Each of the musical tone control operators 1-1 to 1-8 has 15 switch contacts 2 that are turned on step by step in response to operations (all turned off when not operated at all), as shown in Figure 812, for example. ), and converts the signal corresponding to the skeleton aP'1'' into a 4-bit signal through three encoders.
A similar signal tube can be obtained by constructing each of the musical tone control operators 1-1 to 1-at polyneem and converting the respective outputs into 7-nano-to-digital data.

楽音制御操作子回路1の各楽音制御操作子l−1乃至1
−8から出力されるその操作量に対応した信号(以下マ
ニ鼻アル操作データという)#i楽音1制御レジスタ4
に入力される。
Each musical tone control operator l-1 to 1 of the musical tone control operator circuit 1
A signal corresponding to the operation amount output from -8 (hereinafter referred to as manifold operation data) #i Musical tone 1 control register 4
is input.

また楽音制御レジスタ4KFi上記マニ為アル操作デー
タのほかにプリセット回路5に19セクトされている楽
音制御デー−(以下プIJセクトデータという)も入力
される。こ仁で、プリセット回路5は前記楽音制御操作
子1−1乃至】−8の各操作量に関するデータ管長m5
ai−プリセットしておくもので、演賽者の簡単なスイ
ッチ操作によりブリセクトされたうちの1組のデータが
読出される。楽音制御レジスタ4tj通常は前記楽音制
御レジスタj181からの!ユニアル操作データを保持
し、プリセット回W15からブリセットデータが読み出
されたと1!は1!!1#プリセツトデータを保持し、
tた、ブIJ セクトチー11が保持されている際に前
記楽音1111tl操作子1−1 乃至1−8力換作す
fL7tトIIFi、当vI操作された操作子KwAし
てのみその出力信号を保持する。また、タイミング信号
発生回路28は上記プリセットチー−管書き込む際もし
くは読み出す際のタイミング音数るための各種信号管発
生する一路である。
In addition to the manual operation data mentioned above, the musical tone control register 4KFi also receives musical tone control data stored in 19 sectors in the preset circuit 5 (hereinafter referred to as "P-IJ sector data"). In this case, the preset circuit 5 stores a data pipe length m5 regarding each operation amount of the musical tone control operators 1-1 to ]-8.
ai- This is preset, and one set of preset data is read out by a simple switch operation by the performer. Musical tone control register 4tj Normally ! from the musical tone control register j181! Holds the universal operation data, and when the preset data is read from the preset time W15, 1! is 1! ! 1# Hold preset data,
In addition, when the section key 11 is held, the musical tone 1111tl operator 1-1 to 1-8 is operated fL7t IIFi, and only the operated operator KwA retains its output signal. do. Further, the timing signal generating circuit 28 is a circuit for generating various signal tubes for counting the number of timing tones when writing or reading the preset channel.

楽音制御レジスタ4に保持さf′したデータはデコーダ
6でテコードされて各種音色、効果等の制御IIK使用
される。
The data f' held in the musical tone control register 4 is decoded by a decoder 6 and used for controlling various tones, effects, etc. IIK.

すなわち、デコーダ6から出力さ扛るビブラートの連さ
KIMiするデータはディジタル−アナログ変換!17
會介してビブラート用電圧制御型発振11tVcO)8
0制御人力に加わり、その発振鳩波数を制御する。また
、ビブラートの深さに@−するデータはティシタルーア
ナログ変換器9を介して電圧制御型増幅6tVCA)1
0の!4IlvA)入力に加わり、そのゲイン管制−す
る、このVCAI(1)人力KtjlllVCO8の出
カフ1)s加えられておプ、これにより、VCAIOt
為らは所定の川波数(例えば数H−および所定の振幅管
持つビブラート信号が出力される。VCAIOから出力
されるビブラート信号はトーンジェネレータIIK加え
られる。トーンジェネレータ1lij音淵用発振器およ
び櫂数の分周a(ともに図示せず)管具え、鍵盤12に
おける各aK対応して16 フィート、8フイート、4
フイート等の音源信号を出力する。よ配ビブラート信号
は例えば上記音瀞用発振器(例えばVCO)K加わりそ
の発振−波数管制鈎する。これにより音書信号には所定
の速きtw4波数)で所定の深さのビブラート効果が付
加されてトーンジェネレータ11から出力される。
In other words, the vibrato sequence KIMi output from the decoder 6 is converted from digital to analog! 17
Vibrato voltage controlled oscillation (11tVcO)8
0 control and controls the number of oscillating pigeon waves. In addition, data related to the depth of the vibrato is transmitted via a digital analog converter 9 to a voltage-controlled amplification 6tVCA) 1
0! 4IlvA) input and controls its gain.
A vibrato signal having a predetermined wave number (for example, a number H-) and a predetermined amplitude is output. The vibrato signal output from the VCAIO is added to the tone generator IIK. Division a (both not shown) pipe fittings, corresponding to each aK in the keyboard 12, 16 feet, 8 feet, 4
Outputs sound source signals such as feet. The well-distributed vibrato signal is, for example, added to the above-mentioned sound oscillator (for example, a VCO) and its oscillation is controlled by wave number control. As a result, a vibrato effect of a predetermined depth at a predetermined fast tw4 wave number is added to the phonetic signal, and the resultant signal is output from the tone generator 11.

トーンジェネレータllから出力される各音―信号1j
va閉回路13に一加わり、鍵盤12で押下され7を鍵
に対応する音源信号だけが選択されて音色回路14に加
えられる。f色回路141:i前記楽音制御i11操作
子回路】における各絵作子1−1乃至1−6に対応した
音色(フルー)16’、8’、4’系、トロンポーン1
6’、8′、4′系)會付与する音色フィルタから成り
、入力さ詐る音源信号に夫々の音色管付与して出力する
。これら各フィルタの出力111KFiレベル制御口路
15−1乃至15−6が夫々!I綬さnている。レベル
制御回路15−1乃至15−6は各音色(フルート16
’、・・・・・トロンポーン4′)の楽音信号のレベル
を前配秦音制御しeメタ4の出力データ、すなワチ前記
ブリセクトデータもしくはマニエアル!I作データに応
じて制御する。このレベル制御回路15−1乃至15−
6は例えば第3図に示すような4数の抵抗列16から成
る分圧回路によIF成される。そして、各分圧点に接続
された15個のFETゲート17のいずれか管前記デコ
ーダ6からの信号によりオンざゼて、音色回路14から
加えられている楽音信号を過当なとベル臀調節して出力
する0例えば、楽音制御レジスタ4、の出力データの示
す操作量が小さいときIl′1l13図Kj1′いて下
位のFETゲートがオンし工区レベルで秦音信号會出力
する鬼操作量が00ときはいすnのFETゲート4h8
かず楽音信号は出力きれない)、ま皮、操作量が大きく
なるにしたがい上位のFETゲートがオンして高レベル
で゛楽音信号を出力する。
Each sound-signal 1j output from tone generator ll
1 is added to the va closed circuit 13, and only the sound source signal corresponding to the key 7 pressed on the keyboard 12 is selected and added to the tone color circuit 14. f color circuit 141: tone (flue) 16', 8', 4' series, trombone 1 corresponding to each picture artist 1-1 to 1-6 in the musical tone control i11 operator circuit
6', 8', 4' system) consists of tone filters that apply a tone color filter, and each tone color tube imparts the inputted sound source signal and outputs it. The output 111KFi level control ports 15-1 to 15-6 of each of these filters, respectively! I have a string. The level control circuits 15-1 to 15-6 each tone (flute 16
',...The level of the musical tone signal of the trompon 4') is controlled before the sound distribution, and the output data of the e-meta 4, i.e. the above-mentioned brisect data or manual! It is controlled according to the I-production data. These level control circuits 15-1 to 15-
6 is configured as an IF by a voltage dividing circuit consisting of four resistor arrays 16 as shown in FIG. 3, for example. Then, one of the 15 FET gates 17 connected to each voltage dividing point is activated by the signal from the decoder 6, and adjusts the musical tone signal applied from the tone circuit 14 to an excessive degree. For example, when the operation amount indicated by the output data of the musical tone control register 4 is small, the lower FET gate is turned on and the operation amount outputted from the Hata tone signal meeting at the construction area level is 00. yes n FET gate 4h8
However, as the amount of operation increases, the upper FET gate turns on and outputs a musical tone signal at a high level.

レベル制御回路15−1乃至15−6’においてレベル
が一節された各音色の楽音信号はミキ718で合成さn
てサウンドシステム19に至る。このようKしてサウン
ドシステム19からはプリセットデータもしくはマニ息
アル操作データに対応した音色、効果の付寿された*−
*が発生湯れる。
The musical tone signals of the respective tones whose levels have been adjusted in the level control circuits 15-1 to 15-6' are synthesized by the mixer 718.
and reaches the sound system 19. In this way, the sound system 19 adds tones and effects corresponding to the preset data or manual operation data.
* occurs when hot water leaks.

また、前記デコーダ6から出力される信号灯表示W62
OK加えらfる0表示8!120は楽音制御レジスタ4
に保持され友データが示す値(楽音制御操作子1−1乃
至]−8の操作量に関する愉)を表示するもので、例え
ば楽音制御操作子回路】の各操作子]−1乃至1−8に
対応して各々配置された表示ランプ20−1乃至加−夢
で構成される。を九個々の表示ランプ20−1乃至2O
−8Fi例えば第2図に示すようにデコーダ60出カラ
インに各々接続された15個の発光ダイオード21で夫
々構成され、楽音制御レジスタ4に保持さnたデータの
価に対応したステップの発光ダイオードが点灯される0
例えば、プリセットデータが断み出さnていない場合は
楽音制御操作子回絡IKおける各操作子1−1乃至1−
8の!ilI作11が夫々表示され、プリセットデータ
が絞みめされている場合は当該ブリセットデータか示す
操作量が夫々表示これ、ま友、プリセットデータ欽み出
し中に上記S作子1−1乃至】−8が゛操作源f′した
場合はその操作されたものKついてはプリセットデータ
にがわってそのマニエアル操作データが表示さnる。こ
f′によってyI奏者は現在設定されている楽音の音色
、効果等の状態を確実に把握することができる。
Further, the signal lamp display W62 output from the decoder 6
OK addition f0 display 8!120 is musical tone control register 4
It displays the value (regarding the operation amount of the musical tone control operators 1-1 to ]-8) held in the friend data (for example, each operator of the musical tone control operator circuit 】-1 to 1-8. The display lamps 20-1 to 20-1 are arranged in correspondence with each other. Nine individual display lamps 20-1 to 2O
-8Fi For example, as shown in FIG. 2, it is composed of 15 light emitting diodes 21 each connected to the output line of the decoder 60, and the light emitting diodes of the step corresponding to the value of the data held in the musical tone control register 4 are 0 lit
For example, if the preset data is not set out, each of the operators 1-1 to 1- in the musical tone control operator circuit IK
8! If the preset data is narrowed down, the amount of operation indicating the relevant preset data is displayed respectively. ]-8 is the operating source f', the manual operating data for the operated item K is displayed in place of the preset data. This f' allows the yI player to reliably grasp the status of the currently set musical tone, effects, etc.

つぎに、楽音制御レジスタ4およびブリセクト回路5お
よびタイえング信号発生回路列の詳細にりいてagJ4
する。
Next, we will discuss the details of the tone control register 4, brisect circuit 5, and tying signal generation circuit array agJ4.
do.

まず、プリセット口路5について説明する。First, the preset port 5 will be explained.

mxikJrc示すブリセクト回路5においては前記楽
音制御操作子1−1乃至1−8の操作量に関して4通り
の状m管ブリtクトすることができるよう罠なっている
。この操作量を記憶する奄のとしてメモリ(RAM)2
3が設けられている。llLl図の実施例においてti
t楽音制御レジスタ4から出力きれるデータ管プリセッ
トするようKしている。すなわち、多重化回路24Fi
楽音制御レジスタ4の出力デー#管多重化してメモリ2
3に送り込み、胱出し7畳込み制御回路215Fiデー
タ書込み時KflN賽者KXF)投入される書込みスイ
ッチ60投入にもとづいて上記多重化されたデータをメ
モリ23に書込み制御する。この実施例においては上述
のように4通りの操作状態をプリセットすることができ
るようになっており、これに対応してメモリ23Kti
4つの記憶箇所が設けられている。プリセット選択スイ
ッチ回路22Fi書込みおよび胱出しの際に4つの記憶
箇所のうちの1つを選択するものであるーすなわち、プ
リセット選択スイッチ回路22は4つのプリセット選択
スイッチ221〜22dt有し、y!賽者によりそのう
ちの1つが投入嘔れて、その投入されたスイッチに対応
する11号がエンコーダ27を介してアドレス信号とし
てメモI)23に加わる。このようKして、ブリセクト
選択スイッチ回1122における投入スイッチに対応し
たメモリ器の記憶箇所にデータが書き込まれ、もしくは
該記憶部^からデータが斬み出される。
The blisect circuit 5 shown in FIG. Memory (RAM) 2 to store this operation amount
3 is provided. In the example of the llLl diagram, ti
It is set to preset the data tube that can be output from the musical tone control register 4. That is, the multiplexing circuit 24Fi
The output data of musical tone control register 4 is multiplexed and sent to memory 2.
3, and the multiplexed data is controlled to be written into the memory 23 based on the write switch 60 being turned on when writing the data. In this embodiment, four operating states can be preset as described above, and correspondingly, 23Kti of memories are provided.
Four memory locations are provided. The preset selection switch circuit 22Fi selects one of the four memory locations during writing and emptying; that is, the preset selection switch circuit 22 has four preset selection switches 221 to 22dt, and y! When one of them is thrown by the dicer, the number 11 corresponding to the thrown switch is added to the memo I) 23 via the encoder 27 as an address signal. In this way, data is written into the storage location of the memory device corresponding to the input switch in the brisect selection switch circuit 1122, or data is extracted from the storage section.

上記のような書込み動作および読出し動作を制御するた
めの信号を発生するタイミング信号発生回路28は例え
ば第4図に示すように構成これる。冑、第4図および後
述の第6図、第7図において′は、入力数が多いアンド
回路、オア回路等については、該回路の入力1IK1本
の入力#管描き、1数の信号をこの入力1に交叉させ、
該回路に入力されるべき信号の信号線と入力線との交叉
廃管丸印で吻むようKして図示の方法を簡略化している
― 第4IiIにおいて、カウンタIは所定周期の基準クロ
ツタφにより常時駆動される。ここでは1’7ンタ30
ij8ビツトのものが用いられている  。
The timing signal generating circuit 28 for generating signals for controlling the write operation and read operation as described above is configured as shown in FIG. 4, for example. In Figure 4 and Figures 6 and 7, which will be described later, '' refers to AND circuits, OR circuits, etc. that have a large number of inputs. Cross over input 1,
The illustrated method is simplified by marking the intersection of the signal line of the signal to be input to the circuit and the input line with a circle mark.In 4IiI, the counter I is controlled by the reference clock φ of a predetermined period. Always driven. Here 1'7 tanta 30
An 8-bit ij is used.

、アンドIgl略31tjカウンタ(資)のすべてのピ
ットか@1 ′になる毎にすなわちカウント値が255
になる毎にパルス管出力する(以下この)くルスtT2
55で示す)、この実施例においては、プリセットデー
タの書込みおよびP出しのための処理なカウンタIの1
141期(すなわちカウント値が0から255の期間で
あり以下T・で示す〕Kて行なうようにしており、この
111期毎に発生するパルスT255 Kより処理動作
の開始もしくは終了のタイミング音数るようにしている
, ANDIglAbout 31tj Every time all the pits of the counter (capital) become @1', that is, the count value becomes 255.
The pulse tube outputs (hereinafter referred to as this) pulse tT2 every time
55), in this embodiment, 1 of the counter I is used for processing for writing preset data and outputting P.
141st period (that is, the period from 0 to 255, hereinafter referred to as T) K is performed, and the timing of the start or end of the processing operation is determined from the pulse T255K generated every 111th period. That's what I do.

アンド回路32#iカウンタ(資)のカウント値が7の
ときはじめてパルスを出力し以俵16カウント毎K /
Zルス憂出力する。このパルス(以下Tt・で示す)は
前記多重化回路冴から時分割多重化されてきたデー#全
メモリ23に普き込む際のタイミング音数るための信号
として用いられる。カウンタ園の出力Q4%Q@、Q@
から取出湯れる3ビツトの信号A・@As・Amはカウ
ンタIの16カウント毎に値が変化する信号で、多重化
回路−において書込みデータを多重化する尺めに、また
、メモリ23において書込みおよび読出しのためのアド
レス指令として夫々用いられる。デコーダおからアンド
回路34−1乃至34−81−介して出力される信号D
 A 1〜DA・は上記3ビツトの信号A6・Jk+”
Amをテコードしたものであるカ、コの信号D A g
 = D A a iltメモするへの書込みまffF
i読出し動作が行なわれている1周期T。
When the count value of the AND circuit 32#i counter (capital) is 7, a pulse is output for the first time, and after that every 16 counts K/
Outputs Z Luz. This pulse (hereinafter referred to as Tt) is used as a signal for counting the timing tone when the data which has been time-division multiplexed from the multiplexing circuit spreads to the total memory 23. Counter garden output Q4% Q@, Q@
The 3-bit signals A, @As, and Am taken out from the memory 23 are signals whose value changes every 16 counts of the counter I. and address commands for reading. Signal D output via decoder okara AND circuits 34-1 to 34-81-
A1~DA・ is the above 3-bit signal A6・Jk+”
The signal D A g which is the coded version of Am
= DA ailtWrite to memoffF
i One period T during which a read operation is performed.

の間だけ出力される。この信号D A I−D A・の
発生動作にりいてF1a述する。
It is output only during The operation of generating this signal DAI-DA. will be described in F1a.

第5図は第1図に示したプリセット回路5を詳しく示し
たものである。
FIG. 5 shows the preset circuit 5 shown in FIG. 1 in detail.

第5図に示すプリセット選択スイッチ回路ηは演奏者K
Lす投入されるプリセット選択スイッチ22&〜22d
と、その投入さnたことを前記114!期T・の期間記
憶しておく回路とから構成さnている。すなわち、ブリ
セクト選択スイッチ22 a Kついて説明すれば、ス
ィッチ22Aijアンド回路51の一力入力からオア回
路部を介して遅嬌フリクプ70クプ11路54に接続さ
れ、遅延フリクプフロップ胞路8の出力Illアンド回
路汝からオア回路53管介して当該遅蛛フリツブフロク
プ(ロ)路ヌの入力1IIK!#続され、ま友、アンド
伸I銘51およびシの他方入力lIKは前記信号T25
5および該信号T255をインバータ55で反転した信
号が加わるよう罠なっている。ここで、遅延フリップフ
ロップ回路54Fi前記クロツクφと同じクロック(但
し、ここで#′12相のクロククφ嘗、φ嘗)が加えら
れており、オア回路おから加えられる信号を1ビツトタ
イム遅延して出力する。したがって、スイッチ22mが
投入されると、その後はじめて信号T255が出力され
たとき1ビツトタイムおくれて遅延フリクブ7oツブ回
路8の出力が′″1 ’に立上がり、この出力11 ”
はアンド回路52およびオアf!1lta9を介して遅
延フリップフロップ回路シの入力111に戻されて次に
信号T255が立上がる壕では確実に保持される。すな
わち、スイッチ22 a f投入するト遅延フリップフ
ロップー路−の出力はその後の最初の鴫期T、の開始時
において′″1”に立上がり、スイッチ22mの投入を
解除するとその彼の最初の鴫期T・の終了REおいて−
0−に立下がるようKなり、周期T・を単位として変化
するようKなる。このようKするのはメモリ23におけ
る書込みtたFi続出し制御に少くとも1つの周期T・
の期間が必要だからである。冑、ブリセクト選択スイッ
チ22b−22dK関しても上記プリセット選択スイッ
チ22mと同様に構成されているのでその説明は省略す
る。
The preset selection switch circuit η shown in FIG.
Preset selection switch 22 &~22d to be turned on
And, the said 114! It consists of a circuit for storing data for a period T. That is, to explain the brisect selection switch 22aK, it is connected from one input of the switch 22Aij AND circuit 51 to the delay flipflop circuit 70 and the delay flipflop circuit 54 through the OR circuit section, and the output IllAND of the delay flipflop circuit 8 is connected. Input 1IIK from the circuit you through the OR circuit 53 tube to the relevant slow fritsfloakp(ro)ronu! The other input lIK of Mayu, Andshin Imei 51 and Shi is connected to the signal T25.
5 and a signal obtained by inverting the signal T255 by an inverter 55. Here, the delay flip-flop circuit 54Fi is supplied with the same clock as the clock φ (however, the #'12 phase clock φ嘗, φ嘗), and the signal applied to the OR circuit is delayed by one bit time. Output. Therefore, when the switch 22m is turned on and the signal T255 is output for the first time, the output of the delay flip circuit 7o rises to ``1'' after a delay of one bit time, and this output 11''
is AND circuit 52 and OR f! The signal T255 is returned to the input 111 of the delay flip-flop circuit 111 via T1lta9, and is held securely at the point where the signal T255 rises next. That is, the output of the delay flip-flop circuit that is turned on by switch 22a rises to ``1'' at the beginning of the subsequent first period T, and when the switch 22m is turned off, the output of the delay flip-flop circuit rises to ``1'' at the beginning of the first period T, and when the switch 22m is turned off, the output of the delay flip-flop circuit rises to ``1'' at the beginning of the subsequent first period T. At the end of T.
K so that it falls to 0-, and K changes so that the period T is a unit. The purpose of performing K in this way is to control the continuous writing of data in the memory 23 by at least one period T.
This is because it requires a period of The helmet and preset selection switches 22b to 22dK are constructed in the same manner as the preset selection switch 22m, so a description thereof will be omitted.

各プリセット選択スイッチ22a −Z2 d K対応
する遅処フリップフロップ回路舅の出力はエンコーダ2
7#c加えられ、ここで2ビツトの信号に変換される。
The output of each preset selection switch 22a-Z2dK corresponding delay flip-flop circuit is sent to the encoder 2.
7#c is added here and converted into a 2-bit signal.

そしてブリセクト選択スイッチ22a〜22dのうちの
投入さf′した奄のに対応した記憶部所管指定するアド
レス(1号としてメモリ23に加わる。
Then, it is added to the memory 23 as an address designated by the storage section (No. 1) corresponding to the switch f' of the brisect selection switches 22a to 22d that is turned on.

読出し7畳込み制御&l(ロ)路26はよ配ブリセクト
選択スイッチIFIII22と同様奴畳込みスイッチ5
0投入を記憶する回路を具えている。すなわち、Ill
!崩し/書込み制御1−路26tg−yいて書込みスイ
ッチ6からの信号(投ハ*”l”)はアンド回ts聞か
らオア回路57を介して運蝙フリップフロフプ回路58
に加わり、#遅蝙フリクブフロクブ回12’i58の出
力はアンド回路56およびオア回路57を介して遅延フ
リップフロップ回路部の入力911 K戻されるようK
なっている。また、アンド[g+路邸およびアンド回w
I56の各他方入力には前記信号T255および該信号
T255管インバーターで反転した信号が夫々加わるよ
う罠なっている。したがって、遅延フリップフロップ回
路団の出力は書込みスイッチδが投入されてその徒最初
の周期T・の開始時に″l#に立上がり、書込みスイッ
チ5の投入が解除、されてその後最初の鴫期T・の終了
時に′0”に立下がる。すなわち、書込みスイッチ5が
投入これると、少なくとも1つの周期T・の期間遅延フ
リップフロップ回路間の出力tj@1−に立上がってい
る、この−jI地フリクブフロクプ卯路路間出力#′i
前配前記リ乙のOD端子に加わり、そnがfiljlに
立まがっている期間鬼すなわち書込み動作管実行する期
間]メモリ囚の出力を禁止する。また、遅延フリップフ
ロップ回路団の出力はナンド回路部の一力人力に加わる
。ナンド回路60は他方から前記パルスT+@(クロッ
クφの16カウント毎に出力されるパルス)を入力する
。したがって、ナンドll860#i遅延フリップフロ
クプ回路圀の出力が” 1 =に立上がっている周期T
Readout 7 convolution control & l (b) path 26 is similar to distribution resect selection switch IFIII 22 convolution switch 5
It is equipped with a circuit that memorizes 0 input. That is, Ill
! The signal (throw *"l") from the write switch 6 in the write/write control 1-path 26tg-y is passed through the OR circuit 57 from the AND circuit ts to the flip-flop circuit 58.
In addition, the output of the #delay flip-flop circuit 12'i58 is returned to the input 911K of the delay flip-flop circuit section via an AND circuit 56 and an OR circuit 57.
It has become. Also, and[g+Routei and and times w
The other input of I56 is configured to receive the signal T255 and a signal inverted by the signal T255 tube inverter, respectively. Therefore, the output of the delay flip-flop circuitry rises to ``l#'' at the start of the first period T after the write switch δ is turned on, and after the write switch 5 is turned off and the first period T. At the end of , it falls to '0'. That is, when the write switch 5 is turned on, the output tj@1- between the delay flip-flop circuits of at least one period T.
It is connected to the OD terminal of the previous section, and inhibits the output of the memory during the period when it is standing on the filjl, that is, the period during which the write operation is executed. In addition, the output of the delay flip-flop circuit group is added to the power of the NAND circuit section. The NAND circuit 60 receives the pulse T+@ (pulse output every 16 counts of clock φ) from the other side. Therefore, the period T during which the output of the NAND II860#i delay flip-flop circuit rises to 1 =
.

の区間においてパルス’I’ssが発生されたときのみ
@O”K立下がる。このナンド回路ωがらの出力はメモ
リ23を書込み状態と読出し状lIK切換えるために用
いられる。すなわち、ナンド回路ωの出力@1 ”はメ
モリ23を読出し状態とし、出力@o ”ijメモリ2
3を書込み状態とする。
@O"K falls only when the pulse 'I'ss is generated in the interval. The output of this NAND circuit ω is used to switch the memory 23 between the write state and the read state lIK. That is, the output of the NAND circuit ω The output @1" puts the memory 23 in the read state, and the output @o"ij memory 2
3 is the writing state.

書込みスイッチ5が投入されているときにおいてもナン
ドl860の出力を一様に@″O”とゼずに、パルスT
、@が発生したときのみ”O−VCするようKしたのは
、多重化回路スから送らnてくるデータが安定した状l
IKなってから該データ倉書込むためである。
Even when the write switch 5 is turned on, the output of the NAND l860 does not uniformly become @“O” and the pulse T
, ``O-VC'' is performed only when ``@'' occurs because the data sent from the multiplexing circuit is stable.
This is because the data is written into the data storage after reaching IK.

メモリ23ij前述のように楽音制御操作子回路1の各
操作子1−1乃至1−8の操作量t−配憶するものであ
るが〜この実施例においてはこれら8つの操作量を時分
割的に壷き込み、また計み出すようKしている。すなわ
ち、前記楽音制御レジス−4に保持さnている8つのデ
ー#(1つのデータF14ビット)ハ多重化Il路24
に同時に加えられ、前記3ビツトの信号A、・At・A
m Kよって前記クロックφの16カウント毎に1つず
つ順次出力−される。そして、メモリ23#−i前記エ
ンコーダnの出力信号により指定でれた記憶箇所におい
て、前記3ビツトの信号A・・A1・・Am管動的アド
レメ信号として上記順次出力されているデータを前記ナ
ンド回路ωからパルスが加えられる毎に1/IA次書き
込む、また、逆KWみ出す場合は、メモリ23#i前記
エンコーダnの出力信号により指定された記憶箇所から
、前記3ビツトの信号A・・A1eA曹を動的アドレス
信号として8つのデー−を順次読み出して楽音制御レジ
スタ4に加える。
As mentioned above, the memory 23ij stores the operation amount t of each operator 1-1 to 1-8 of the musical tone control operator circuit 1. In this embodiment, these eight operation amounts are stored in a time-sharing manner. K is asking him to put it into the pot and come up with another plan. That is, the eight data # (one data F14 bits) held in the musical tone control register 4 are multiplexed in the Il path 24.
The 3-bit signals A, ・At・A
Therefore, one signal is sequentially outputted every 16 counts of the clock φ. Then, in the storage location specified by the output signal of the encoder n in the memory 23#-i, the data sequentially outputted as the 3-bit signals A...A1...Am dynamic address signals are transferred to the NAND. Every time a pulse is applied from the circuit ω, the 1/IA order is written, and when the reverse KW is read out, the 3-bit signal A... Using A1eA as a dynamic address signal, eight data are sequentially read out and added to the tone control register 4.

ところで、エンコーダnの出力信号はメモリ乙のアドレ
ス信号として用いられるほか、タイミング信号発生回路
2B (llE4図)に加わり、前記信号DAI〜DA
・f:発生さゼるために用いられる。すなわち、ここで
はエンコーダnの出力信号の変化管検出してブリセクト
選択スイッチ22gへ224のいずれかが投入されたこ
とt@出し、これ罠より信号DA1〜DA・全発生させ
て楽音制御レジスタ4の出力管楽音制御操作子回路1の
出力(マニエアル操作データ)からメモリ乙の出力(プ
リセットデータ)に切換えるためにエンコーダnの出力
信号管用いるのである、これ管第4FIJKもとづいて
説明すれば、エンコーダ27から出力さnる2ビツトの
信号(プリセット選択スイッチ22 a −Z2 dの
いずれのスイッチが投入さnているかを示す信号)は、
まず賞化検出回836に加わる。変化検出回路35#i
入力4x号の変化管・検出する回路で、各ビットに対応
して排他的オア回路訂およびIが設けらn1各ビツトの
信号と各ビットの信号を遅嬌フリップフロクブー路あ、
あて1ビツトタイム遅延した信号が夫々加わるようにな
っている。したが  ゛っ1、各ビットの信号に変化が
あれば排他的オア回路37もしくFi:nから1つのパ
ルスか出力さjるようになん、2つの排他的オア回路田
およびあの出力はオア回路40管介して変化検出回路あ
から出力される。プリセット選択スイッチ3〜22dの
いずれかが操作されれば上記2つのビットqエンコーダ
27f)ffl力)のうちの少くとも一方の信号が変化
するから、操作されたときけ必ずオア回路旬からパルス
が1つ出力されることになる。そして、このノ(ルス祉
オアロ路41管介して遅延フリップ70ツブ帥番路42
に加わり、また、遅延フリップフロップ回路42のめ力
はアンド@ @ 43およびオア回路41 を介してそ
の入力−に戻場れており、着た、信号T2S5 tイン
ノく−タ44で反転した信号がアンド回路43の一方に
加わるようになっている。したがって質化検出泊1路あ
からパルスがi生されると(前記プリセット選択スイッ
チ回路nの出力#′i鞠期T・の開始時に立土がるから
、このI(ルスも周期T・の開始時に同期して発生され
る)その1悶期T00間中遅処フリクブフロンブ回路4
2からアント。
Incidentally, the output signal of the encoder n is used as an address signal for the memory B, and is also added to the timing signal generation circuit 2B (Figure llE4) to generate the signals DAI to DA.
・f: Used to generate. That is, here, the change tube of the output signal of the encoder n is detected and it is output that any one of 224 is input to the brisect selection switch 22g, and all signals DA1 to DA are generated from this trap and the musical tone control register 4 is output. The output signal tube of encoder n is used to switch from the output of the output wind tone control operator circuit 1 (manual operation data) to the output of memory O (preset data). Based on this tube No. 4 FIJK, encoder 27 The 2-bit signal (signal indicating which of the preset selection switches 22a to Z2d is turned on) output from the
First, it participates in the award detection cycle 836. Change detection circuit 35#i
In the input 4x change tube/detection circuit, an exclusive OR circuit and I are provided corresponding to each bit.
A signal delayed by one bit time is added to each signal. However, if there is a change in the signal of each bit, one pulse will be output from the exclusive OR circuit 37 or Fi:n, and the two exclusive OR circuits and that output will be OR. It is output from the change detection circuit A through the circuit 40. If any of the preset selection switches 3 to 22d is operated, the signal of at least one of the two bit q encoders 27f) will change, so when it is operated, a pulse will always be generated from the OR circuit. One will be output. And this (Russhu Oaro road 41 tube through delay flip 70 Tubu shuan road 42
In addition, the force of the delay flip-flop circuit 42 is returned to its input through the AND@@@43 and OR circuit 41, and the signal T2S5 received is inverted at the input node 44. is added to one side of the AND circuit 43. Therefore, when a pulse i is generated from the beginning of the period T (output #'i of the preset selection switch circuit n), this pulse I (pulse) is also generated at the beginning of the period T. During the first agonizing period T00 (which is generated synchronously at the start), the delay processing frikbuflomb circuit 4
Ant from 2.

回路43お工びオア回j1341を経て再び遅延7 +
7ツブフロツプ(ロ)路42に戻るループに*−kj−
1=が保持される。
Delayed again after circuit 43 or circuit j1341 7 +
7 flop (ro) loop back to road 42 *-kj-
1= is maintained.

アンド回路45Fiこのループの信号および前記gs号
TIlを入力し、上記ループに′″】 ”が保持これて
いる期間信4’!fTs−を通過ζぜる。デコーダ33
は前記3ビツトの信号Ao・A t ’ A aをデコ
ードし、デコードした信号をアンド回路31−】乃至3
4−8に夫々加える。これらアンド回路調−1乃至34
−8の他方入力には前記アンド回路柘の出力が加わるよ
う罠なっている。したがってデコーダあの出力u1喝期
Toの期間だけアンドロ路34−1乃至34−8管通過
することが可能となる。ここで、デコーダあの出力はD
A。
The AND circuit 45Fi inputs the signal of this loop and the gs signal TIl, and inputs the signal 4'! during which the signal ``'']'' is held in the loop. Pass through fTs-. Decoder 33
decodes the 3-bit signal Ao·At'Aa, and sends the decoded signal to AND circuits 31-] to 3.
Add each to 4-8. These AND circuit keys-1 to 34
The other input of -8 is configured so that the output of the AND circuit 柘is added to it. Therefore, it is possible for the decoder output u1 to pass through the ANDRO paths 34-1 to 34-8 only during the active period To. Here, the output of the decoder is D
A.

からDA−へ向けて順次切換わるが、切換わる速さはク
ロックφの16カウント毎であるので周期T・の半分の
期間(クロックφの127カr7ント)でDAlからD
As まで−巡することになる。したがって、上記アン
ド回路34〜1乃至羽−8が′#IbfPF、6j能と
なっている期間(すなわち1鳩期Telにおいて@ 4
9 D A t −D A @の出力動作は2度繰返さ
れることKなる。
However, since the switching speed is every 16 counts of clock φ, DAl is switched sequentially from DAl to DA- in half the period T (127 clock 7 counts of clock φ).
It will go around until As. Therefore, the period in which the AND circuits 34 to 1 to 8 are in the '#IbfPF, 6j function (i.e., @4 in the first pigeon period Tel)
The output operation of 9 D A t - D A @ is repeated twice.

上記アンド回路34−1乃至34−8から順次出力され
る信号DA、〜DA−は前記楽音制御レジスタ4に加わ
る。
Signals DA, -DA- sequentially output from the AND circuits 34-1 to 34-8 are applied to the tone control register 4.

楽音制御レジスタ4の詳細例を第6図に示す。A detailed example of the musical tone control register 4 is shown in FIG.

楽音制御レジスタ4は前記集音制御操作子1−1乃至】
−8に夫々対応するレジスタ4−1乃至4−8にレジス
タ4−3乃至4−7は図示せず)を具えているが、すべ
て同様に@成さnているので第611!Jの例において
はそのうちの1つのレジスタ4−1についてだけ詳細を
示しである。
The musical sound control register 4 includes the sound collection control operators 1-1 to]
The registers 4-1 to 4-8 corresponding to the registers 4-1 to 4-8 are provided with registers 4-3 to 4-7 (not shown), but they are all configured in the same way, so the 611th! In the example of J, only one register 4-1 is shown in detail.

第6図に示すレジスタ4−1はフルート16′系の音色
に関するデータ管記惜保持するものである。すなわち、
レジスタ4−】は紬紀楽音制@操作子1−1から送出さ
れる4ビツトのマニ瓢アル操作データをアンド回路71
〜74に夫々入力し%また1メモリnから送出さガる4
ビツトのブリ士ットデータをアンドIp回路75〜78
に夫々人力する。この場合、この実施例においては楽音
制御操作子回路1から出力−ginるマニエアル操作デ
ー#管優先するように制御するため、楽音制御操作子回
路1(2)操作子1−1の操作罠応してアンド回路71
〜74およびアンド回路75〜78を制御するようにし
ている。操作子操作検出回路&3はこのアンド回路71
〜74およびアンド回路75〜78會制−するために楽
音制御操作子1〜1の操作管検出するものである。すな
わち、操作子操作検出−路83は図示のように楽音制御
操作子1−1pらの4ビツトのデータが入力さnるオア
1g回路枳、オア回路あの出力か加えられる遅蝙フリッ
プフロクプ励路8!および該遅延7リツプフロツプー路
あのQ出力が一力に、オ次、オア回路編の出力が他7j
K加わるアンド回路86により構成され、該アンド回路
間の出力がそのまt mu記アンド回路71〜74の他
力入力に、またインバータ87i介してml配アンド回
路75〜78の他力人力に夫々加わるよう罠なっている
。シタがって、楽音制御操作子1−1が操作されていな
いときは操作子操作検出回路&の出力は”0“であり、
これ−よりアンド回路75〜78が動作可能となってメ
モリおからの出力データが骸アンド回路75〜78から
取、り出されるようになる。また、楽音制御操作子】−
1がオフ状1Dt4ビツトのデータがすべて@O”)か
ら操作さnると、その立上りで検出回路部から1 mの
パルスが出力される。これKよりアンドロ[71〜74
が動作可能となり、楽音制御操作子1−1からのデータ
がアンド回路71〜74から製動さnるようKなる。す
なわち、通常はメモするからのデータが取り出されるよ
うになっているが、楽音制御操作子1−1が操作きれた
ときFi該操作子1−1からのデータが優先して散り出
されるように優先回路が組んである。アンド回路71お
よび75.7ヂおよび76.73およびn174および
花の出力はオア回路79、(資)、81.82を介して
取り出?れるよう罠なっている。
The register 4-1 shown in FIG. 6 is for storing data regarding the flute 16' series tones. That is,
Register 4-] is the AND circuit 71 for the 4-bit manual operation data sent from the Tsumugi musical tone system@operator 1-1.
~74 respectively and send from % and 1 memory n 4
AND Ip circuits 75 to 78
Each person uses their own manpower. In this case, in this embodiment, in order to give priority to the manual operation data output from the musical tone control operator circuit 1, the musical tone control operator circuit 1 (2) responds to the operation trap of the operator 1-1. AND circuit 71
-74 and AND circuits 75-78. Operator operation detection circuit &3 is this AND circuit 71
-74 and AND circuits 75-78 are used to detect the operating tubes of musical tone control operators 1-1. That is, as shown in the figure, the operator operation detection path 83 is an OR circuit to which 4-bit data from the musical tone control operators 1-1p, etc. is input, and a delayed flip-flop circuit to which the output of the OR circuit is applied. Road 8! And the delay 7 lip flop circuit has one Q output, and the other 7j outputs from the O and OR circuits.
The output between the AND circuits is directly applied to the external power inputs of the AND circuits 71 to 74, and to the external power inputs of the ML AND circuits 75 to 78 via an inverter 87i, respectively. It's a trap for you to join. Conversely, when the musical tone control operator 1-1 is not operated, the output of the operator operation detection circuit & is "0",
From this, the AND circuits 75-78 become operational, and the output data from the memory okara is taken out from the AND circuits 75-78. In addition, the musical tone control operator】−
1 is off state 1Dt4-bit data is all operated from @O''), a 1 m pulse is output from the detection circuit at the rising edge.
becomes operable, and the data from the musical tone control operator 1-1 is transmitted from the AND circuits 71 to 74. That is, data from the memo is normally taken out, but when the musical tone control operator 1-1 is fully operated, the data from the Fi operator 1-1 is preferentially extracted. A priority circuit is set up. The outputs of AND circuits 71 and 75.7ji and 76.73 and n174 and flowers are taken out through OR circuits 79, (source), and 81.82? It's a trap to get caught.

レジスタ4−Iにおいて、記憶回路88は上記オア回路
79〜82から送られてくる4ビツトのデータを配憶保
持するためのもので、各ビットに対応して記憶保持する
ための回路圏〜替が夫々設けられている。オア回路79
の出力が加わる回路89について説明すれば、オア回路
四の出力はアンド回路おおよびオア回路94を介して遅
延フリクブフロップ回路96に加わり、遅延フリクブフ
ロフプ1gl路%の出力はアンド回路的およびオア回路
94管介して遅延フリップフロップ回路%の入力1Il
l#Icji!されるよう罠なっている0着た、前記信
号Dム1および操作子操作検出(ロ)路羽の出力信号が
オア回路96管介してそのまま前記アンド−路餡の他方
入力111に%tた1インバータ97Vr介して前記ア
ンド回路的の他方入力111に夫々加わるようになりて
いる。他のピッ)K関する回路匍〜救も以上説明した回
路羽と同様に構成されている。したがりて、楽音制御操
作子1−1が操作さnたときはアンド回路餡が動作可能
となり、tた、このときは前述のように楽音制御I操炸
子1−1からのデータがオア11路79〜82から出力
さnているので、この楽音制御操作子1−1からのデー
タがアンド回路94を介してオア回路94に加わり、遅
延7リツプフロクプ回路%からアンド回路9およびオア
回路94f介して再び遅延フリップフロップ回路95に
戻るループにこのデータが記憶される。また、前記プリ
セット選択スイッチ回路ηにおいてプリセット選択スイ
ッチ22 m −22dが投入された場合は前述のよう
に信号DAtが発生するのでアンドi路幻が動作可能と
なるが、仁のときは操作子操作検出回路&の出力#′i
−o’のままであるのでメモするからのデータがオア回
路79〜82會介してアンド回路曳に加わる。メモリお
からのデータは前述のように各音色、効果に関するもの
が時分割多重化されたものであるが、アンド回路g3は
フルー)16’系の音色に関するブリセットデータが読
み出されているときのみ信号D A +により動作可能
となるから、フルー)16’系の音色に関するブリセク
トデータのみがアンド回路鮎を通過することになる。ア
ンド回路餡會通過してきたデータはオアー路94に加わ
り、運組フリクブフロフ1回路%からアンド回路弱およ
びオアー路94管介して再び運嬌フリクブ70ツブ回路
96に戻るループに配憶さnる。更に1メモリ2からの
ブリセクトデータが記憶さnているときに楽音制御操作
子1−1f一旦オフ状襲にして再び操作することにエリ
−検出回路8の出力が11 mとなる)、記憶回路部の
記憶内容管再び集音tiIlilll操作子】−1から
のデータに書き替えることができる。
In the register 4-I, the memory circuit 88 is for storing and holding the 4-bit data sent from the OR circuits 79 to 82, and the circuit area for storing and holding the data corresponding to each bit. are provided for each. OR circuit 79
To explain the circuit 89 to which the output of the OR circuit 4 is added, the output of the OR circuit 4 is applied to the delay flip-flop circuit 96 via the AND circuit and the OR circuit 94, and the output of the delay flip-flop circuit 96 is connected to the AND circuit and the OR circuit 94. Input 1Il of delay flip-flop circuit through
l#Icji! The signal D1 and the output signal of the operator operation detection (b) route are sent directly to the other input 111 of the AND route via the OR circuit 96 pipe. 1 inverter 97Vr to the other input 111 of the AND circuit. The circuits related to the other pins are constructed in the same manner as the circuits described above. Therefore, when the musical tone control operator 1-1 is operated, the AND circuit becomes operable, and at this time, the data from the musical tone control operator 1-1 becomes OR as described above. Since the data from the musical tone control operator 1-1 is outputted from the 11 paths 79 to 82, it is applied to the OR circuit 94 via the AND circuit 94, and the data is sent from the delay 7 ripple loop circuit 94f to the AND circuit 9 and the OR circuit 94f. This data is stored in a loop that returns to the delay flip-flop circuit 95 via the delay flip-flop circuit 95. Furthermore, when the preset selection switch 22 m - 22 d is turned on in the preset selection switch circuit η, the signal DAt is generated as described above, so that the AND i path illusion can be operated. Output #'i of detection circuit &
-o' remains, so the data from the memo is added to the AND circuit via OR circuits 79-82. As mentioned above, the data in the memory okara is data related to each tone and effect that is time-division multiplexed, but the AND circuit g3 is used when the brisset data related to the full) 16' series tone is being read out. Since the operation is enabled by the signal D A +, only the brisect data regarding the timbre of the flute 16' series passes through the AND circuit Ayu. The data that has passed through the AND circuit is added to the OR path 94, and is stored in a loop that returns from the operation circuit to the AND circuit and back to the OR circuit 96 via the AND circuit and OR path 94 pipe. Furthermore, when the brisect data from the memory 2 is stored, the output of the error detection circuit 8 becomes 11m when the musical tone control operator 1-1f is turned off once and operated again). The memory contents of the circuit section can be rewritten to the data from the sound collection tiIllill operator]-1.

以上、フルート16′系の音色に対応するレジスタ4−
IKついて説明し友が、他の音色、効果に対応するレジ
スタ4−2乃至4−8(レジスタ4−3乃至4−7Fi
図示せず]も一様に構成される。したかって、楽音制御
操、炸子1−1乃至1−8が操作されるとレジスタ4−
1乃至4−8にはその操作量に対応したマニエアル操作
データが各別に記憶され、そのデータに応じて発生楽音
の音色、効果等が制御される。また、プリセット選択ス
イッチ22m−ρdが投入さnた場合はメモリ乙からブ
リセットデータが順次読み出さnlこれらのデータが信
号DAI〜D A s により各対応するレジスタ4−
1乃至4−8に9次記憶される。そして、この記憶され
たデー#に応じて楽音の音色、効果尋が制御される。ま
た、メモリ田からのプリセットデータに応じて楽音が制
御されているときに楽音制御操作子1−1乃至1−8の
いずnかが操作さnると、その操作された操作子に対応
するレジスタ(4−1乃至4−8のいずれか]のみマニ
凰アル操作データに記憶が書き替えられる。したがって
、メモリ乙から読み出されているプリセットデータに変
更が加え゛られることになる。
As mentioned above, register 4- corresponds to the flute 16' series tone.
When I explained about IK, my friend explained that registers 4-2 to 4-8 (registers 4-3 to 4-7Fi) correspond to other tones and effects.
(not shown) are also uniformly configured. Therefore, when the musical tone control operation and the explosions 1-1 to 1-8 are operated, the register 4-
Manual operation data corresponding to the amount of operation is stored separately in 1 to 4-8, and the timbre, effects, etc. of the generated musical tones are controlled in accordance with the data. Furthermore, when the preset selection switch 22m-ρd is turned on, preset data is sequentially read out from the memory B. These data are transferred to each corresponding register 4-D by the signals DAI to D A s.
1 to 4-8 are stored in the ninth order. Then, the timbre and effect of the musical tone are controlled according to the stored data number. In addition, if any of the musical tone control operators 1-1 to 1-8 is operated while the musical tone is being controlled according to preset data from the memory field, the control corresponding to the operated operator The memory of only the registered register (any one of 4-1 to 4-8) is rewritten to manual operation data.Therefore, the preset data read from memory B is changed.

同、第6Fj!JKお゛いては、操作子操作検出回路&
1IFi糸音制御i4制御作子1−1 (1−2乃至1
−8)がオフ状1M(4ビツトのデータがすべて10つ
p・ら操作されたときにのみ検出信号を出力するので、
レジスタ4−1(4−2乃至4−83[配憶きれている
メモリおからのデー#管楽音制御141操作子1−14
1−2乃至1−8)によるマニ凰アル操作データKl更
するためKtl当該操作子1−1jl−2乃至1−8)
f一旦オフ状11Kしてから改めて操作しなおす必要が
あるが、これを例えば117図に示すようK11l成す
扛ば−Hオフ状lIKする操作は不要となる。すなわち
、@’IwJK示す操作子操作検出回路100は楽音制
御操作子1−](1−2乃至1−8)から加わる4ビツ
トのデータに対応して4個の排他的オア回路、101〜
】04を具え、これら排他的オアU*lo1〜104ノ
各−力入力端Ktj各ヒツトの信号をそのまま加え、各
他方人力n4Kki各ビツトのg!i号を遅延フリツプ
フロツプ105〜108で遅延した傷4gを加え、′艶
に排他的オア回路101〜1G4の出力管オア回路10
9でまとめて敞り出すように・したも6である。したが
らて、入力されるマニエアル操作デーj4ビットのうち
の1つのピットモもilが変わればオア回路109から
パルスが出力場れて、記憶回路部の記憶内容がそのマニ
エアル操作データに書き替えられる。
Same, 6th Fj! For JK, the operator operation detection circuit &
1IFi thread sound control i4 control unit 1-1 (1-2 to 1
-8) outputs a detection signal only when 1M (4 bits of data is manipulated by all 10 bits), so
Register 4-1 (4-2 to 4-83
1-2 to 1-8) to update the manual operation data Kl by the relevant operators 1-1jl-2 to 1-8)
Although it is necessary to perform the operation again after turning f once into the off state 11K, if this is done, for example, as shown in FIG. That is, the operator operation detection circuit 100 shown by @'IwJK operates four exclusive OR circuits, 101 to 101, in response to 4 bits of data added from the musical tone control operators 1-] (1-2 to 1-8).
]04, the signal of each input terminal Ktj of these exclusive ORs U*lo1 to 104 is added as is, and the g! of each bit of n4Kki is applied to each other. Add 4g of delayed scratches to delay flip-flops 105 to 108 to No. i, and create the output tube OR circuit 10 of exclusive OR circuits 101 to 1G4.
It's like 9 starts all together, and it's also 6. Therefore, if il of one of the input manual operation data j4 bits changes, a pulse is output from the OR circuit 109, and the stored contents of the memory circuit section are rewritten to that manual operation data.

したがって、楽音制御操作子1−1(1−2乃至1−8
)1一旦オフ状NIK戻すことなくレジスタ4−1 t
4−2乃至4−8)の記憶内容を変更することが可能と
なる。
Therefore, musical tone control operators 1-1 (1-2 to 1-8)
)1 Register 4-1 t without returning the OFF state NIK
4-2 to 4-8) can be changed.

〔発明の効果〕〔Effect of the invention〕

以上説明した工つK、仁の発甲良よれば、プリセットさ
nた各操作子の操作状襲が可視表示されるので、演奏者
はプリセット設定されている楽音の音色およびその音量
を容易かつ正確に把握でき、電子楽器に$″ける演奏上
の操作性の向上管はかることができる−
According to Kotsu K. and Jin's Hakko Ryo explained above, since the operation status of each preset operator is visually displayed, the performer can easily and accurately determine the timbre and volume of the preset musical tone. This can be used to improve the performance operability of electronic musical instruments.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明を適用した電子楽器の一実旅例の概略
管示すブロック図、第2図Fi第1図の楽音側a操作子
および表示部の詳細例を示すブロック□□□、wL3F
kJ#i第3FkJ#i制御回路の詳細例を示す回wI
図、w4図は第1図のタイミング信号発生回路の詳細例
を示すブロック図、w45(2)#i第1図のブリナツ
ト回路の詳細例を示すブロック図、第6図は第1図の楽
音側−レジスタの詳細例管示す一部省略ブロック図、j
ll!7図Fi第6釦の操作子操作検出回路の変更例管
示すブロック図であムト・−楽音制御i1操作子−路、
  1−1乃至1−8・・・電音制御操作子、  4・
・・楽音開−レジスタ、5・・・プリセクト回路、14
・・・音色回路、 加・・・表示部、 ρ・・・プリセ
ット選択スイッチ回路、 乙・・・メモ’J (RAM
)、2’x−・・書き込みスイッチ、謳・・・絖出し/
書込み制#回路。 →幅VjA被J6小
Fig. 1 is a block diagram schematically showing an example of an electronic musical instrument to which the present invention is applied, Fig. 2 is a block diagram showing a detailed example of the musical sound side a operator and display section of Fig. 1, wL3F
kJ#i 3rd FkJ#i A time wI showing a detailed example of the control circuit
Fig. w4 is a block diagram showing a detailed example of the timing signal generation circuit shown in Fig. 1, w45 (2) #i is a block diagram showing a detailed example of the Blinat circuit shown in Fig. 1, and Fig. 6 is a block diagram showing a detailed example of the timing signal generation circuit shown in Fig. 1. Partially omitted block diagram showing detailed example of side register, j
ll! Figure 7 is a block diagram showing a modified example of the operator operation detection circuit for the sixth button.
1-1 to 1-8... electric sound control operators, 4.
・・Musical tone open register, 5 ・・Presect circuit, 14
...Tone circuit, Add...Display section, ρ...Preset selection switch circuit, Otsu...Memo'J (RAM
), 2'x-...Writing switch, Song...Starting/
Write-only #circuit. →Width VjA covered J6 small

Claims (1)

【特許請求の範囲】 楽音の音色を選択するとと4にその音量を選択設定する
音色設定手段と、書込みおよび読出し可能な記憶手段と
、前記音色設定手段により選択設定はれた音色およびそ
の音量に関するデータを前記記憶手段に′11き込む書
込み手段と、前記音色設定手段に対応して設けられ各音
色およびその音量を可視表示する表示手段と、前配置ピ
憶手段から1憧テータを読み出し、#かみ出したデータ
の内容を前記表示手段にて表示させるとともに#データ
にもとづき発生楽音の音色および音tを制御する制御手
段とを具えた電子楽器の楽音制#装置。 一一一一一一一一一一一
[Scope of Claims] A timbre setting means for selecting and setting the volume of a musical tone when a timbre is selected, a memory means capable of writing and reading, and a method relating to the timbre selected and set by the timbre setting means and its volume. a writing means for writing data into the storage means; a display means provided corresponding to the tone setting means for visually displaying each tone and its volume; A musical tone controlling device for an electronic musical instrument, comprising a control means for displaying the contents of the retrieved data on the display means and for controlling the timbre and tone t of a generated musical tone based on the # data. 1111111111
JP58048471A 1983-03-23 1983-03-23 Musical tone controller for electronic musical instrument Pending JPS58193591A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58048471A JPS58193591A (en) 1983-03-23 1983-03-23 Musical tone controller for electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58048471A JPS58193591A (en) 1983-03-23 1983-03-23 Musical tone controller for electronic musical instrument

Publications (1)

Publication Number Publication Date
JPS58193591A true JPS58193591A (en) 1983-11-11

Family

ID=12804289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58048471A Pending JPS58193591A (en) 1983-03-23 1983-03-23 Musical tone controller for electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS58193591A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5296527A (en) * 1976-02-09 1977-08-13 Matsushita Electric Ind Co Ltd Presetter for electronic musical instruments
JPS5296526A (en) * 1976-02-09 1977-08-13 Matsushita Electric Ind Co Ltd Presetter for electronic musical instruments
JPS5387719A (en) * 1977-01-12 1978-08-02 Nippon Gakki Seizo Kk Timbre processing apparatus of electronic musical instrument

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5296527A (en) * 1976-02-09 1977-08-13 Matsushita Electric Ind Co Ltd Presetter for electronic musical instruments
JPS5296526A (en) * 1976-02-09 1977-08-13 Matsushita Electric Ind Co Ltd Presetter for electronic musical instruments
JPS5387719A (en) * 1977-01-12 1978-08-02 Nippon Gakki Seizo Kk Timbre processing apparatus of electronic musical instrument

Similar Documents

Publication Publication Date Title
JPH0120756B2 (en)
US4089246A (en) Musical rhythm-tempo tutoring device
JPS6230635B2 (en)
JPS6157640B2 (en)
JPS62502778A (en) Device for performing full affin transformation in the field of composition
US4953438A (en) Automatic performance apparatus storing and editing performance information
JPS58193591A (en) Musical tone controller for electronic musical instrument
JPH0473159B2 (en)
US4108039A (en) Switch selectable harmonic strength control for a tone synthesizer
JPS6028359B2 (en) electronic musical instruments
JPS628795B2 (en)
JPS5858678B2 (en) electronic musical instruments
JP2738359B2 (en) Rhythm sound generator and its sound control method
JPS5912183B2 (en) automatic rhythm playing device
JPS647397B2 (en)
JP3398983B2 (en) Automatic accompaniment device
JPS6029958B2 (en) electronic musical instruments
JP3322131B2 (en) Waveform processing equipment and sound source
JP2636393B2 (en) Automatic performance device
JPS61141494A (en) Automatic performer
JP3572666B2 (en) Electronic musical instrument and automatic performance information storage device
JPH0315198B2 (en)
JPS6250834B2 (en)
JPH0314718Y2 (en)
JPS633318B2 (en)