JPS58192157A - 多重系計算機システムの共有メモリ制御方式 - Google Patents
多重系計算機システムの共有メモリ制御方式Info
- Publication number
- JPS58192157A JPS58192157A JP7545582A JP7545582A JPS58192157A JP S58192157 A JPS58192157 A JP S58192157A JP 7545582 A JP7545582 A JP 7545582A JP 7545582 A JP7545582 A JP 7545582A JP S58192157 A JPS58192157 A JP S58192157A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- thread
- computer
- computers
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/468—Specific access rights for resources, e.g. using capability register
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多電系計３１ＬＨシステムにおける１ｘｍ間で
共鳴使用するメモリの°アクセス制（財）方式に係り、
特にシステムの構成４１％に対応して共有メモリのアク
セスを口Ｊ罷めるいは抑止せしめる嫌にダイナミックに
コントロールする共有メモリ制御方式に関する。
共鳴使用するメモリの°アクセス制（財）方式に係り、
特にシステムの構成４１％に対応して共有メモリのアク
セスを口Ｊ罷めるいは抑止せしめる嫌にダイナミックに
コントロールする共有メモリ制御方式に関する。
α数台のｒｉｍ機で構成される多１糸計算機システムに
おいてＣゴ、各＃′ｔ３１１−＠閣の情報交換手段及び
共通のデータ領域として、各ｔｉｍｅから自由にアクセ
スロロヒな共有メモリを使用することが多い。
おいてＣゴ、各＃′ｔ３１１−＠閣の情報交換手段及び
共通のデータ領域として、各ｔｉｍｅから自由にアクセ
スロロヒな共有メモリを使用することが多い。
共鳴メモリを使用した多重系計算機システムの構成を２
電糸を例に纂１図に示す。１は共鳴メモリ、５及び６に
ｒｉｍ−であり、２台の計算機から共有メモリを自由に
′アクセスｒｉＪ ＝ｂな＃Ｉ成となっている。
電糸を例に纂１図に示す。１は共鳴メモリ、５及び６に
ｒｉｍ−であり、２台の計算機から共有メモリを自由に
′アクセスｒｉＪ ＝ｂな＃Ｉ成となっている。
ここで、多１糸１１算機システムのめるＩｔ−機がテス
トや保守等のオフライン運転を行っている時、オフライ
ン糸の計算機が駒つ゛Ｃ共有メモリをアクセスしオンラ
イン１９報を破壊する可能性がめる。
トや保守等のオフライン運転を行っている時、オフライ
ン糸の計算機が駒つ゛Ｃ共有メモリをアクセスしオンラ
イン１９報を破壊する可能性がめる。
この防御策としてオフライン系の＃ｔ３１１Ｌ磯と共鳴
メモＩＪ を一時ハード的に切離して使用する方法がお
り、そのｙＩｌｔ第２図に示す。本図は１算轡６が共鳴
メモリとハード的に切離されている事を点−にてボす。
メモＩＪ を一時ハード的に切離して使用する方法がお
り、そのｙＩｌｔ第２図に示す。本図は１算轡６が共鳴
メモリとハード的に切離されている事を点−にてボす。
上鮎により、オフライン糸ｉｔ菖榛から共有メモリの１
アクセスを防護する事がｐＪ能となるが、−カオフライ
ン糸でのテスト運転にも各撞形態が考えられ、尚然共壱
メモリを使用したテスト運転の必蒙性も生じてくる。従
来、このような共有メモリの防趨手段については、決足
的々ものは提案されておらず、共有メモリを使用した機
台計算機システムの１つの課題となっていた。
アクセスを防護する事がｐＪ能となるが、−カオフライ
ン糸でのテスト運転にも各撞形態が考えられ、尚然共壱
メモリを使用したテスト運転の必蒙性も生じてくる。従
来、このような共有メモリの防趨手段については、決足
的々ものは提案されておらず、共有メモリを使用した機
台計算機システムの１つの課題となっていた。
本発明の目的は、共鳴メモリを、多１糸を構成する情数
台の＋ｔｔ３を機毎に分割し、史に各計麺機の運転遷移
状態を、その分割された共有メモリエリアの一和）に光
示することにより、計３！＃機間の結合状態を判断して
、そのｔｔ計算機ら“アクセス可能な共鳴メモリ領域ケ
ダイナミックに制御し、他糸計算機からの−ｒアクセス
よる共鳴メモリの破壊を防ぎ、より高イｇ軸厩な多１に
糸計算機システムを提供することにるる。
台の＋ｔｔ３を機毎に分割し、史に各計麺機の運転遷移
状態を、その分割された共有メモリエリアの一和）に光
示することにより、計３！＃機間の結合状態を判断して
、そのｔｔ計算機ら“アクセス可能な共鳴メモリ領域ケ
ダイナミックに制御し、他糸計算機からの−ｒアクセス
よる共鳴メモリの破壊を防ぎ、より高イｇ軸厩な多１に
糸計算機システムを提供することにるる。
本発明による共有メモリ制御方式に、上記したように計
算機毎に分割された各共有メモリ領域を計量機関の結合
状態により、ダイナミックに制御ことにより、会会計３
を機システムの核となる共有メモリの防一手段を提供す
るものでめる。
算機毎に分割された各共有メモリ領域を計量機関の結合
状態により、ダイナミックに制御ことにより、会会計３
を機システムの核となる共有メモリの防一手段を提供す
るものでめる。
本発明の一実力ｌＩＩ例を３重糸システムを列に第３図
に示す。第３図において、１は共有メモリ、２゜３．４
１ゴ共肩メモリ制御装−１５，６，７は、各々１禾、■
糸、■糸のＩｔｉａｌｌ、機でおる。まず、共鳴メモリ
は各計算機に対応して３分割し、−にそσ〕分割された
工ＩＪ ’ｆに運転遷移状態を示すエリアＡ。
に示す。第３図において、１は共有メモリ、２゜３．４
１ゴ共肩メモリ制御装−１５，６，７は、各々１禾、■
糸、■糸のＩｔｉａｌｌ、機でおる。まず、共鳴メモリ
は各計算機に対応して３分割し、−にそσ〕分割された
工ＩＪ ’ｆに運転遷移状態を示すエリアＡ。
Ｂ、Ｃ’に設置する。（以下、遷移テーブルと略す。）
各遷移デープルは、対応するｌｔ′を算−からσ）み壷
込み川、他の計算機からは、齋込み不’ｏＪとなる様に
各共有メモリｆｌｌ′ｌｌ＠装ｆＩＩｔを、あらかじめ
設定する。
各遷移デープルは、対応するｌｔ′を算−からσ）み壷
込み川、他の計算機からは、齋込み不’ｏＪとなる様に
各共有メモリｆｌｌ′ｌｌ＠装ｆＩＩｔを、あらかじめ
設定する。
つまり、遷移テーブルは自系耐ｌ１Ｌ−からσ〕誓替え
のみを可能とし、他系計Ｓ−機からは絖出しのみ呵、ｉ
ｆ賛え不口Ｊとなる様に固定し、他糸の１動作による破
壊から完全に防論されたテーブルとする。
のみを可能とし、他系計Ｓ−機からは絖出しのみ呵、ｉ
ｆ賛え不口Ｊとなる様に固定し、他糸の１動作による破
壊から完全に防論されたテーブルとする。
一般の制御情報は、Ｍ移チーフル以外のエリアを使用し
て１算機関の連絡を行い、（以下、一般ｔｔＩ１．ｌ
（１！４１工ＩＪ ’７と略す。）以下のようにメモリ
制御装置をコントロールする。
て１算機関の連絡を行い、（以下、一般ｔｔＩ１．ｌ
（１！４１工ＩＪ ’７と略す。）以下のようにメモリ
制御装置をコントロールする。
よず、各計算機の共鳴メモリ制御装置は、自系エリアの
みプロテクトを解除し、他糸への書込みを禁止した状態
にする。また、各計算機の運転状態は＆１ヒする毎に対
応する４移デープルに表示していく。各計算機は、白糸
の遷移チーフルと、他糸のｊ％！後チーフルにより、相
手糸との結合状態を認識し、密結合ならば対応する相手
糸の一般制画エリアのプロテクトを解除し、計算機間の
連絡が可能となる様、共有メモリ制眞装置をコントロー
ルする。
みプロテクトを解除し、他糸への書込みを禁止した状態
にする。また、各計算機の運転状態は＆１ヒする毎に対
応する４移デープルに表示していく。各計算機は、白糸
の遷移チーフルと、他糸のｊ％！後チーフルにより、相
手糸との結合状態を認識し、密結合ならば対応する相手
糸の一般制画エリアのプロテクトを解除し、計算機間の
連絡が可能となる様、共有メモリ制眞装置をコントロー
ルする。
具体１＋ＩＩを以下に述べる。
糖３図において、計算機■糸をイニ／ヤル状帖、計ＩＬ
＠Ｉ系は業務Ｘを、計算機■系は業務ｙを実直（７てい
たとする。この状態では、各計算機は密結合とならず、
第４図のように自系の一般匍ｊ御エリアのみプロテクト
解除されていれば艮い。この状態から、注１算機■糸が
業務Ｘのバックアップ糸として指定された楊廿を述べる
。計算機■糸は、業務Ｘのバック°ｒツブ系になったこ
とを、Ｍ惨アーブルＢに表示し、四に他糸の遷移デーフ
ルを判足し、Ｗｆ算算機基糸業務Ｘ）と密結合になった
ことを判断して、■系の一般制御エリアのプロテクトを
解除する。同様の論理にて計算機Ｉ糸でもｉｔ鼻機■糸
と密結合ＦＣなったことを判断して、■糸の一般制■工
ＩＪ ’７のプロテクトを一味する。従って６糸のメモ
リ制＃装諏の状態？工、概５図のようＶＬ１ｔＩ１１御
される。この状態で、６１舅機■系がらｔま、■糸、■
糸の一般制御エリアに完全にプロテクトされており、仮
に誤動作を起こしてもＩ系、■糸の業務Ｘに影響を与え
ることはない。また、Ｉ系、Ｉ［＋から見て■糸の一般
ｆｉＪ＠ｌ工＋）’Ｔｎプロテクトされており、■糸、
■糸が１動作しても、同様に業務ｙに影響を与えること
はない。
＠Ｉ系は業務Ｘを、計算機■系は業務ｙを実直（７てい
たとする。この状態では、各計算機は密結合とならず、
第４図のように自系の一般匍ｊ御エリアのみプロテクト
解除されていれば艮い。この状態から、注１算機■糸が
業務Ｘのバックアップ糸として指定された楊廿を述べる
。計算機■糸は、業務Ｘのバック°ｒツブ系になったこ
とを、Ｍ惨アーブルＢに表示し、四に他糸の遷移デーフ
ルを判足し、Ｗｆ算算機基糸業務Ｘ）と密結合になった
ことを判断して、■系の一般制御エリアのプロテクトを
解除する。同様の論理にて計算機Ｉ糸でもｉｔ鼻機■糸
と密結合ＦＣなったことを判断して、■糸の一般制■工
ＩＪ ’７のプロテクトを一味する。従って６糸のメモ
リ制＃装諏の状態？工、概５図のようＶＬ１ｔＩ１１御
される。この状態で、６１舅機■系がらｔま、■糸、■
糸の一般制御エリアに完全にプロテクトされており、仮
に誤動作を起こしてもＩ系、■糸の業務Ｘに影響を与え
ることはない。また、Ｉ系、Ｉ［＋から見て■糸の一般
ｆｉＪ＠ｌ工＋）’Ｔｎプロテクトされており、■糸、
■糸が１動作しても、同様に業務ｙに影響を与えること
はない。
以上の方法により、共有メモリをシステム構成の遷移伏
聾に応じてダイナミックに？ｔＮ制御することが６１能
となり、全く業務の異る池系計算機の駒゛ｒクヒスによ
るメモリ破壊を防止することがμ１能となる。
聾に応じてダイナミックに？ｔＮ制御することが６１能
となり、全く業務の異る池系計算機の駒゛ｒクヒスによ
るメモリ破壊を防止することがμ１能となる。
本発明によれば、分割された共鳴メモリアクセヌをダイ
ナミックに制御できるので、多様なシステム構成に対し
て、他計算機からの誤°ｒクセスを防止し、共有メモリ
の有効使用が可能となイ）。
ナミックに制御できるので、多様なシステム構成に対し
て、他計算機からの誤°ｒクセスを防止し、共有メモリ
の有効使用が可能となイ）。
また、共有メモリが核となっているｆＪＩ台！を簀機シ
ステムｐこおいては、本＠＠１０よ、ソフトウェア異常
時Ｑ〕共有メモリ防謹手段として極めて有効であり、シ
ステム全体の信頼度を向上させることが口■能となる。
ステムｐこおいては、本＠＠１０よ、ソフトウェア異常
時Ｑ〕共有メモリ防謹手段として極めて有効であり、シ
ステム全体の信頼度を向上させることが口■能となる。
第１図、ｉｉ１！２図ｔよ、共有メモリを使用した２重
糸耐算機システムの構成例、第３図、紀４図、第５図は
、本発明の一実施列を示す。 １・・・共有メモリ、２，３．４・・・共有メモリ制ｍ
輪電、５，６．７・・・計算機（中央処理装置）、Ａ。 ￥Ｊ １ 図 １界 第 ３ 図 第４図 口 ＄ｓ 目
糸耐算機システムの構成例、第３図、紀４図、第５図は
、本発明の一実施列を示す。 １・・・共有メモリ、２，３．４・・・共有メモリ制ｍ
輪電、５，６．７・・・計算機（中央処理装置）、Ａ。 ￥Ｊ １ 図 １界 第 ３ 図 第４図 口 ＄ｓ 目
Claims (1)
- １、多１糸計算機システムにおいて、計算−毎に分割さ
れた共有メモリのアクセスをロエ能領域をｅけ、計算機
の多電糸システム構成の４ｅに応じてｊｊＪ（’７クセ
ス０Ｊｌｉヒ領域をコントロールすることを特許とする
多１糸ｔｔＸｍシステムの共有メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7545582A JPS58192157A (ja) | 1982-05-07 | 1982-05-07 | 多重系計算機システムの共有メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7545582A JPS58192157A (ja) | 1982-05-07 | 1982-05-07 | 多重系計算機システムの共有メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58192157A true JPS58192157A (ja) | 1983-11-09 |
Family
ID=13576771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7545582A Pending JPS58192157A (ja) | 1982-05-07 | 1982-05-07 | 多重系計算機システムの共有メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58192157A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160162A (ja) * | 1985-01-07 | 1986-07-19 | Meidensha Electric Mfg Co Ltd | メモリのペ−ジ方式 |
| JPH02116951A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | 情報処理システム |
| JPH02116950A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | 情報処理システム |
-
1982
- 1982-05-07 JP JP7545582A patent/JPS58192157A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160162A (ja) * | 1985-01-07 | 1986-07-19 | Meidensha Electric Mfg Co Ltd | メモリのペ−ジ方式 |
| JPH02116951A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | 情報処理システム |
| JPH02116950A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | 情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484270A (en) | Centralized hardware control of multisystem access to shared and non-shared subsystems | |
| Lister | Fundamentals of operating systems | |
| US5513337A (en) | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type | |
| US8856742B2 (en) | Distributed debugging | |
| US7676641B2 (en) | Storage system with multiple copy targeting and disk failure protection | |
| EP1839156B1 (en) | Managing multiprocessor operations | |
| CN101071387B (zh) | 一种基于虚拟机的驱动程序加固方法 | |
| CN106970846A (zh) | 支付系统消息控制和处理方法、装置 | |
| US11113385B2 (en) | Communicating trace information between security zones | |
| Gibson | Time-sharing in the ibm system/360: Model 67 | |
| WO2008008053A2 (en) | Method and system for securely protecting data during software application usage | |
| DE102011011333A1 (de) | Lesen in Peripheriegeräte und schreiben aus Peripheriegeräten mit zeitlich getrennter, redundanter Prozessorausführung | |
| EP0619899A1 (en) | Software control of hardware interruptions | |
| JPS58192157A (ja) | 多重系計算機システムの共有メモリ制御方式 | |
| CN102929802B (zh) | 一种存储资源的保护方法及系统 | |
| EP0117930A1 (en) | Interactive work station with auxiliary microprocessor for storage protection | |
| CN106354560A (zh) | 一种系统的维护进程运行方法及装置 | |
| CN104574185B (zh) | 一种业务操作方法及装置 | |
| Eager et al. | Fundamentals of operating systems | |
| US6397243B1 (en) | Method and device for processing several technical applications each provided with its particular security | |
| JPH0795311B2 (ja) | 二重化処理装置 | |
| SU736101A1 (ru) | Устройство дл прерывани программ | |
| Huxtable et al. | The hardware/software interface of the ICL 2900 range of computers | |
| JP2830293B2 (ja) | プログラム実行方法 | |
| RU2393530C2 (ru) | Способ формирования дамп файла |