JPS5819206B2 - Processing method and device for processing measurement data into display data in a weighing device - Google Patents

Processing method and device for processing measurement data into display data in a weighing device

Info

Publication number
JPS5819206B2
JPS5819206B2 JP52090626A JP9062677A JPS5819206B2 JP S5819206 B2 JPS5819206 B2 JP S5819206B2 JP 52090626 A JP52090626 A JP 52090626A JP 9062677 A JP9062677 A JP 9062677A JP S5819206 B2 JPS5819206 B2 JP S5819206B2
Authority
JP
Japan
Prior art keywords
data
weighing
measurement data
memory
storage section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52090626A
Other languages
Japanese (ja)
Other versions
JPS5425769A (en
Inventor
高浜和英
小穴雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP52090626A priority Critical patent/JPS5819206B2/en
Publication of JPS5425769A publication Critical patent/JPS5425769A/en
Publication of JPS5819206B2 publication Critical patent/JPS5819206B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Indicating Measured Values (AREA)

Description

【発明の詳細な説明】 この発明は計量装置における計量データの表示用データ
への処理方法および処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method and apparatus for processing weighing data into display data in a weighing device.

従来、計量装置においては計量部から得られる計量デー
タを何ら処理を施すことなくそのまま表示用データとし
て表示部に出力するようにしていた。
Conventionally, in a weighing device, the weighing data obtained from the weighing section is output as display data to the display section without any processing.

このため装置の機械的振動による計量データの変化がそ
のまま表示用データの変化として表示され、ちらつきが
激しくなる問題があった。
For this reason, changes in measurement data due to mechanical vibrations of the device are directly displayed as changes in display data, resulting in a problem of severe flickering.

最近では計量装置としてラベル発行装置を付設したもの
が開発されているが、このようなものではプリンターや
モータ等機械的振動を起こすものが内蔵されているため
特に表示のちらつきが激しくなる問題があった。
Recently, weighing devices equipped with label printing devices have been developed, but these devices have built-in devices that cause mechanical vibrations, such as printers and motors, so they have the problem of particularly severe display flickering. Ta.

このため例えば計量が安定したら表示を固定する方法も
考えられるがこれでは計量が一旦安定してもその後大き
く変化したときには追従できなくなる問題がある。
For this reason, for example, a method may be considered in which the display is fixed once the metric has stabilized, but with this method, even if the metric has stabilized once, there is a problem that it will not be possible to follow the display if it changes significantly thereafter.

この発明はこのような問題を解決するために考えられた
もので、機械的振動等があっても表示用データはそれ程
変化することがなく、したがってちらつきがそれ程なく
安定した表示動作を行なわせることができ、しかも計量
値変化に対して追従性が減じる虞れがない計量装置にお
ける計量データの表示用データへの処理方法および処理
装置を提供することを目的とする。
This invention was devised to solve such problems, and the display data does not change much even when there is mechanical vibration, so that stable display operation can be performed without much flickering. It is an object of the present invention to provide a method and a processing device for processing metric data into display data in a measuring device, which can perform the following, and which is free from the risk of deterioration in followability with respect to changes in metric values.

以下、この発明の一実施例を図面を参照して説明する。An embodiment of the present invention will be described below with reference to the drawings.

第1図は装置全体の回路構成を示すブロック図で、1は
物品を計量する計量部である。
FIG. 1 is a block diagram showing the circuit configuration of the entire apparatus, and numeral 1 indicates a weighing section for weighing articles.

この計量部1からはアナログな計量データが出力され、
その計量データがA/D変換器2でディジタル化されア
ップダウンカウンタ3でカウントされるようになってい
る。
This weighing section 1 outputs analog weighing data,
The measurement data is digitized by an A/D converter 2 and counted by an up/down counter 3.

4は入力用記憶部を形成するレジスタ等の第1の記憶器
、5は出力用記憶部を形成するレジスタ等の第2の記憶
器である。
4 is a first memory such as a register forming an input memory, and 5 is a second memory such as a register forming an output memory.

前記第1の記憶器4には前記カウンタ3によってカウン
トされた計量データが順次取り込まれるようになってい
る。
The measurement data counted by the counter 3 is sequentially loaded into the first memory 4.

又前記第2の記憶器5には基準計量データが取り込まれ
ている。
Further, the second memory 5 stores reference measurement data.

6は前記第1の記憶器4の計量データd1 と前記第2
の記憶器50基準計量データd。
6 is the measurement data d1 of the first storage device 4 and the second
Memory unit 50 reference measurement data d.

とを比較し、その差d1−do=XがIXI≧2のとき
端子Aから第1の信号S1を出力し、Xが+1のとき端
子Bから第2の信号S2を出力し、かつXが−1のとき
端子Cから第3の信号S3を出力する比較器である。
When the difference d1-do=X is IXI≧2, the first signal S1 is output from terminal A, when X is +1, the second signal S2 is output from terminal B, and This is a comparator that outputs the third signal S3 from the terminal C when the signal is -1.

前記第2の記憶器5に取り込まれている基準計量データ
は表示用データとじて表示用レジスタ7へ供給され、表
示装置8で表示されるようになっている。
The reference measurement data stored in the second memory 5 is supplied as display data to a display register 7 and displayed on a display device 8.

9は前記比較器6から第2の信号S2を入力される第1
のシフトレジスタ、10は前記比較器6から第3の信号
S3を入力される第2のシフトレジスタである。
Reference numeral 9 denotes a first signal input to which the second signal S2 is inputted from the comparator 6.
The shift register 10 is a second shift register to which the third signal S3 from the comparator 6 is input.

これら各シフトレジスタ9,10は3桁からなり、前記
カウンタ3から第1の記憶器4に計量データが取り込ま
れるタイミングで桁シフトが行なわれるようになってい
る。
Each of these shift registers 9 and 10 consists of three digits, and the digits are shifted at the timing when the weighing data is taken in from the counter 3 to the first memory 4.

前記第1のシフトレジスタ9の各桁出力を3人力用の第
1のアンドゲート11に入力し、前記第2のシフトレジ
スタ10の各桁出力を3人力用の第2のアンドゲート1
2に入力するようにしている。
Each digit output of the first shift register 9 is input to the first AND gate 11 for three-man power, and each digit output of the second shift register 10 is input to the second AND gate 1 for three-man power.
I am trying to enter it in 2.

そして前記比較器6の第1の信号S1を2人力用の第3
のアンドゲート13の一方に入力し、前記第1、第2の
アントゲ−NL12の出力を第1のオアゲート14を介
して2人力用の第4のアンドゲート15の一方に入力す
るようにしている。
Then, the first signal S1 of the comparator 6 is transferred to the third signal S1 for two-man power.
The output of the first and second ant game NL 12 is inputted to one of the fourth AND gate 15 for two-man power operation via the first OR gate 14. .

前記第3、第4のアントゲ−N 3,15の他方には前
記第1の記憶器4から計量データが入力されている。
The measurement data is inputted from the first memory device 4 to the other of the third and fourth anime games N 3 and 15.

そして前記第3、第4のアントゲ−N3,15の出力を
第2のオアゲート16を介して前記、第2の記憶器5に
供給するようにしている。
The outputs of the third and fourth analog games N3 and 15 are supplied to the second memory 5 via the second OR gate 16.

なお、前記第1のオアゲート14の出力を前記両シフト
レジスタ9,10のクリア信号CLにも・使用している
Note that the output of the first OR gate 14 is also used as the clear signal CL for both the shift registers 9 and 10.

次にこのように構成された本実施例装置の動作について
第2図を参照して述べる。
Next, the operation of the apparatus of this embodiment constructed as described above will be described with reference to FIG.

なお、比較器6から出力される各信号SI、S2.S3
はそれが出力されているときをn 1 n、出力されて
いないときをO″として説明する。
Note that each signal SI, S2 . S3
will be explained as n 1 n when it is output, and O'' when it is not output.

例えば計量部1側からA/D変換器2およびカウンタ3
を介して第1の記憶器4に取り込まれる計量データが時
刻t。
For example, from the measuring section 1 side to the A/D converter 2 and counter 3
The measurement data is taken into the first storage device 4 via the time t.

〜ttaの所定のタイミング時間をもって第2図のaに
示すように変動したとする。
Assume that there is a change as shown in a in FIG. 2 with a predetermined timing time of ~tta.

先ずt。においては計量データの目盛が” 100 ’
”から102′”へと2目盛変化したので比較器6の第
1の信号S1が”1″となり、第3のアンドゲート13
が開き第1の記憶器4に取り込まれた計量データ” 1
02 ”が第3のアンドゲート13および第2のオアゲ
ート16を介して第2の記憶器5にも取り込まれ、表示
用データとなる。
First t. In this case, the scale of the weighing data is "100'"
Since the two scales have changed from "to 102'", the first signal S1 of the comparator 6 becomes "1", and the third AND gate 13
is opened and the weighing data is loaded into the first storage device 4.”1
02'' is also taken into the second memory 5 via the third AND gate 13 and the second OR gate 16, and becomes display data.

しかして第2図のbに示すように表示装置8へ供給され
る表示用データも時刻t。
As shown in FIG. 2B, the display data supplied to the display device 8 also reaches the time t.

においては”100″”から°’ 102 ”へと変化
する。
, it changes from "100" to °'102".

時刻t1 においては目盛が”102”からゞ“104
”へと2目盛変化したので、この場合も前記同様に第3
のアンドゲート13が開き表示用データは”102 ”
から’104”へと変化する。
At time t1, the scale changes from "102" to "104".
”, so in this case as well, the 3rd scale changes to ”.
The AND gate 13 opens and the display data is “102”
to '104'.

時刻t2 においては計量データの目盛が”104”か
ら’101”へと3目盛変化したので、この場合も前記
同様に第3のアンドゲート13が開き表示用データは”
104”から’ 101 ”へと変化する。
At time t2, the scale of the weighing data has changed by three scales from "104" to "101", so in this case as well, the third AND gate 13 opens and the display data is "
104'' to '101''.

続いて時刻t3において計量データが”101”から”
102 ”へと1目盛増えると比較器6の第2の信号S
2が1″となり第1のシフトレジスタ9に入力される。
Subsequently, at time t3, the measurement data changes from "101".
When the scale increases to 102'', the second signal S of the comparator 6
2 becomes 1'' and is input to the first shift register 9.

しかし今の状態では第1のシフトレジスタ9の各桁は1
”、′0”、′O″となっているので第1のアンドゲー
ト11の出力が”1″′になることはない。
However, in the current state, each digit of the first shift register 9 is 1
, '0', 'O', the output of the first AND gate 11 will never become '1''.

したがってこの状態では第2の記憶器6内の基準計量デ
ータは変化されることはない。
Therefore, in this state, the reference measurement data in the second memory 6 is not changed.

したがって表示用データも変化さiない。Therefore, the display data also remains unchanged.

次の時刻t4において計量データが102 ”から°゛
103′′へ変化するとこの時点で計量データと基準計
量データとの差が2目盛となるから前記同様第1の記憶
器4内の計量データが第3のアンドゲート13および第
2のオアゲート16を介して第2の記憶器5内に供給さ
れ基準計量データは’101’”から’ 103 ”と
変化し表示用データが第2図のbに示すように”101
から’ 103 ”と変化する。
When the measurement data changes from 102'' to 103'' at the next time t4, the difference between the measurement data and the reference measurement data becomes 2 scales, so the measurement data in the first memory 4 changes as before. The reference measurement data supplied to the second memory 5 through the third AND gate 13 and the second OR gate 16 changes from '101' to '103', and the display data becomes b in FIG. As shown “101
It changes from '103'.

その後計量データが時刻t5jt6jt7 において′
104”、” 103 ”、” 102 ”と変化して
も基準計量データは103″′でその差の変化は+1.
0、−1となるので第2図のbに示すように表示用デー
タは変化しない。
After that, the measurement data is changed to ' at time t5jt6jt7.
Even if it changes from 104'' to 103'' to 102'', the reference measurement data is 103'' and the change in difference is +1.
0, -1, so the display data does not change as shown in FIG. 2b.

しかし時刻t8 において計量量データがさらに101
”になるとこのときは基準計量データとの差が2目盛
になるので基準計量データは’ 103”から101”
へと変化し表示用データが変化する。
However, at time t8, the metric data further increases to 101.
``At this time, the difference from the standard measurement data is 2 scales, so the standard measurement data changes from 103'' to 101''.
The display data changes.

そして時刻ttoにおいて計量データが”101 ”か
ら” 103 ”へと変化するとこのときは差が2目盛
あるので、基準計量データも”101 ”から”103
”へと変化する。
Then, when the measurement data changes from "101" to "103" at time tto, there is a difference of 2 scales at this time, so the reference measurement data also changes from "101" to "103".
”.

その後計量データが時刻t11 t j1□、t13に
おいて104 ”、103 ”、103′と変化しても
基準計量データは”103 ”でその差の変化は+1.
0、Oとなるので第2図のbに示すように表示用データ
は変化しない。
After that, even if the measurement data changes to 104'', 103'', and 103' at time t11 t j1□ and t13, the reference measurement data is "103" and the change in difference is +1.
0 and O, so the display data does not change as shown in FIG. 2b.

そして時刻t14において計量データが103”から1
04′”に変化するとこのときは基準計量データとの差
が+1になるので第2の信号S2がII I IIとな
り第1のシフトレジスタ9の内容が91111、e!
011、0”となる。
Then, at time t14, the measurement data changes from 103'' to 1.
04''', the difference from the reference measurement data is +1, so the second signal S2 becomes II II II, and the contents of the first shift register 9 become 91111, e!
011,0''.

しかしこの状態では第1のアンドゲート11のゲートが
開かないので第1の記憶器4内の計量データが第4のア
ンドゲート15および第2のオアゲート16を介して第
2の記憶器5に供給されることはない。
However, in this state, the gate of the first AND gate 11 does not open, so the measurement data in the first memory 4 is supplied to the second memory 5 via the fourth AND gate 15 and the second OR gate 16. It will not be done.

すなわち基準計量データは変化しない。In other words, the reference measurement data does not change.

続いて時刻t15においても計量データ”104”が第
1の記憶器4に入力されると第1のシフトレジスタ9の
内容が1″、”、0′”となる。
Subsequently, at time t15, when the measurement data "104" is input to the first memory 4, the contents of the first shift register 9 become 1", ", 0'".

しかしこの状■ 態においても第1のアンドゲート11のゲートが。However, this situation Also in the case where the gate of the first AND gate 11 is

開かないので第2の記憶器5内の基準計量データは変化
しない。
Since it is not opened, the reference measurement data in the second memory 5 does not change.

さらに時刻tt6においても計量デーダ’104”が第
1の記憶器4に入力されると第1のシフトレジスタ9の
内容が1′、′1”、N 1 t+となる。
Furthermore, at time tt6, when the measurement data '104'' is input to the first memory 4, the contents of the first shift register 9 become 1', '1'', N 1 t+.

すると第1のアンドゲート11の・ゲートが開らくので
、第1のアンドゲート11から出力”1″が第1のオア
ゲート14を介して第4のアンドゲート15に入力され
る。
Then, the gate of the first AND gate 11 opens, so that the output "1" from the first AND gate 11 is inputted to the fourth AND gate 15 via the first OR gate 14.

しかして第1の記憶器4に入力されている計量データ”
104”が第4のアンドゲート15および第2のオアゲ
ート16を介して第2の記憶器5に供給される。
Therefore, the weighing data input into the first memory device 4"
104'' is supplied to the second memory 5 via the fourth AND gate 15 and the second OR gate 16.

こうして基準計量データが°’103”から104 ”
に変化し第2図のbに示すように表示用データが” 1
03 ”から°104”へと変化する。
In this way, the standard weighing data changes from °'103" to 104".
The display data changes to "1" as shown in Figure 2b.
It changes from 03" to 104".

なお第1のアンドゲート11の出力によって第1、第2
のシフトレジスタ9,10はその記憶内容をクリアされ
る。
Note that depending on the output of the first AND gate 11, the first and second
The storage contents of the shift registers 9 and 10 are cleared.

このように第1の記憶器4に入力される計量データが第
2図のaに示すように激しく変化しても表示用データは
第2図のbに示すようにそれ程激しい変化はしない。
In this way, even if the metric data input to the first memory 4 changes drastically as shown in FIG. 2A, the display data does not change so drastically as shown in FIG. 2B.

したがって機械的振動によって計量データが激しく変化
することがあっても表示のちらつきはそれ程激しくなく
、安定した表示が行なえるものである。
Therefore, even if the measurement data changes drastically due to mechanical vibrations, the flickering of the display is not so severe and stable display can be performed.

また、表示用データが変化する条件は第2の記憶器5に
取り込まれている基準計量データと比較し、新たに取込
まれた重量データが2目盛以上変化したとき、及び3回
連続して1目盛変化があったときとしているので、重量
データが1安定してもその後計量変化があるとその計量
変化に充分追従して表示用データも変化でき表示用デー
タの信頼性を失なう虞れは無い。
In addition, the conditions for the display data to change are when the newly imported weight data changes by two or more scales when compared with the standard weighing data stored in the second memory 5, and when the data changes three times in a row. Since it is assumed that there is a change of 1 scale, even if the weight data is stable by 1, if there is a change in measurement after that, the display data will be able to sufficiently follow the change in measurement, and there is a risk that the reliability of the display data will be lost. There is no such thing.

以上は計量データの表示用データへの処理を記憶器、比
較器、シフトレジスタ、ゲート等を使用して構成したも
のについて述べたがかならずしもこれに限定されるもの
ではなく、例えばマイクロコンピュータによって構成す
ることもできる。
The above description has been made of a system in which the processing of measurement data into display data is configured using a memory, a comparator, a shift register, a gate, etc., but the invention is not necessarily limited to these; for example, it can be configured using a microcomputer. You can also do that.

以下、マイクロコンピュータを使用した場合の実施例に
ついて述べる。
An example in which a microcomputer is used will be described below.

第3図は基本回路の構成を示すもので、21は中央処理
装置(CPU)、22はデコーダ、23はRAM(ラン
ダム・アクセス・メモリ)、24はROM(リード・オ
ンリ・メモリ)、25は計量部等との入・出力ポート、
26はキーボード・表示部コントローラ、2Tはキーボ
ード、28は表示部、29はプリンタコントローラ、3
0はプリンタである。
Fig. 3 shows the configuration of the basic circuit, 21 is a central processing unit (CPU), 22 is a decoder, 23 is a RAM (random access memory), 24 is a ROM (read only memory), and 25 is a decoder. Input/output port for measuring section, etc.
26 is a keyboard/display controller, 2T is a keyboard, 28 is a display unit, 29 is a printer controller, 3
0 is the printer.

前記RAM23には第4図に示すように第1の記憶器4
に対応する第1のメモリ(Wl)23、第2の記憶器5
に対応する第2のメモリ(W2 )23b、第1のシフ
トレジスタ9に対応する第3のメモリ(W3)23c、
第2のシフトレジスタ10に対応する第4のメモリ(W
4 ) 23d、表示用メモ’) 23 e等が設けら
れている。
The RAM 23 has a first memory 4 as shown in FIG.
The first memory (Wl) 23 and the second memory 5 corresponding to
A second memory (W2) 23b corresponding to the first shift register 9, a third memory (W3) 23c corresponding to the first shift register 9,
A fourth memory (W
4) 23d, display memo') 23e, etc. are provided.

前記第3のメモ’J (W3 ) 23 CにはW2−
Wlのときのみ1″が書き込まれそれ以外は0′”が書
き込まれ、又前記第4のメモ!J(W4)23dにはW
2−W1=−1のときのみ°゛1″が書き込まれそれ以
外はO″が書き込まれるようになっている。
The third memo 'J (W3) 23C has W2-
1'' is written only when Wl, 0''' is written otherwise, and the fourth memo! J (W4) 23d has W
Only when 2-W1=-1, "1" is written, and otherwise O" is written.

前記中央処理装置(CPU)21はIW2−WI +≧
2のとき、あるいは第3、第4のメモリ23c、23d
にnluが連続して3回書き込まれたとき第1のメモリ
(Wl)23a内の計量データを第2のメモリ(W2)
23bへ書き込み同時に第2のメモリ23′bの内容に
もとすいて表示用メモ’)23eを書き換える処理を行
なうようにしている。
The central processing unit (CPU) 21 is IW2-WI +≧
2, or the third and fourth memories 23c and 23d
When nlu is written three times in succession, the weighing data in the first memory (Wl) 23a is transferred to the second memory (W2).
At the same time as writing to 23b, the display memo 23e is rewritten based on the contents of the second memory 23'b.

又、前記中央処理装置(CPU)21は第3、第4のメ
モリ23c。
Further, the central processing unit (CPU) 21 includes third and fourth memories 23c.

23dに”1″が連続して3回書き込まれたことを検出
したときには第1のメモリ23aから第2のメモリ23
bへの計量データの送り込みとともに第3、第4のメモ
リ23 c 、23 dの内容をクリアするようにして
いる。
When it is detected that "1" is written three times in succession to 23d, the data is transferred from the first memory 23a to the second memory 23.
The contents of the third and fourth memories 23 c and 23 d are cleared at the same time as the measurement data is sent to the memory 23 c and 23 d.

このマイクロコンピュータを使用した場合の制御をフロ
ーチャートで示せば第5図に示すようになる。
A flowchart showing the control when this microcomputer is used is shown in FIG.

計量データが第1のメモリ23aに取り込まれると第2
のメモリ23bとの差、W2−Wlがチェックされる。
When the weighing data is taken into the first memory 23a, the second
The difference from the memory 23b, W2-Wl, is checked.

W2−Wl=1であれば第3のメモリ23cK″1′′
が書き込マレ、W 2−W 1 ==1であれば第4の
メモリにパ1”が書き込まれ、1W2−Wll≧2であ
れば直ちに第1のメモリ23aの内容が第2のメモ!J
23 bに取り込まれる。
If W2-Wl=1, the third memory 23cK″1″
If W 2 - W 1 ==1, Pa1'' is written to the fourth memory, and if 1W2 - Wll≧2, the contents of the first memory 23a are immediately written to the second memo! J
23 b.

なお上記以外、すなわちW2−W1=0ときは第1のメ
モリの内容と第2のメモリへ取り込ませても又、フロー
チャートのように取り込ませなくテモヨイ。
Note that in cases other than the above, that is, when W2-W1=0, even if the contents of the first memory are imported into the second memory, they are not imported as shown in the flowchart.

W2−W1=1のときは第3のメモリ23cの内容がチ
ェックされ、そのメモリ23cに3回連続して1”が書
き込まれていると第1のメモリ23aの内容を第2のメ
モリ23bへ移し、かつ第3、第4のメモリ23c。
When W2-W1=1, the contents of the third memory 23c are checked, and if 1'' has been written to the memory 23c three times in a row, the contents of the first memory 23a are transferred to the second memory 23b. and the third and fourth memories 23c.

23dをクリアする。Clear 23d.

又、W2−W1=−1のときは第4のメモ’J 23
dの内容がチェックされ、そのメモ’) 23 cに3
回連続して1″が書き込まれていると第]のメモリ23
aの内容を第2のメモリ23bへ移し、カリ第3、第4
のメモリ23c、23dをクリアする。
Also, when W2-W1=-1, the fourth memo 'J 23
The contents of d are checked and the memo') 23 to 3
When 1'' is written continuously, the memory 23
The contents of a are transferred to the second memory 23b, and the contents of the third and fourth
Clear the memories 23c and 23d.

このようにマイクロコンピュータを使用することによっ
ても前述した実施例と同様の機能を果すことができ同様
の効果が得られるものである。
By using a microcomputer in this way, it is possible to achieve the same functions and obtain the same effects as in the embodiments described above.

以上詳述したようにこの発明によれば機械的振動等によ
って計量データが激しく変化することがあっても表示用
データとなる基準計量データをそれ程変化させずに、し
かも計量データとの差を大きくさせることな(制御する
ことができるので、ちらつきがそれ程なく安定でしかも
信頼性を失なうことな(確実な表示動作を行なわせるこ
とができる計量装置における計量データの表示用データ
への処理方法および処理装置を提供できるものである。
As detailed above, according to the present invention, even if the measurement data changes drastically due to mechanical vibrations, etc., the reference measurement data, which is the data for display, does not change that much, and the difference with the measurement data can be increased. A method for processing weighing data into display data in a weighing device that can perform stable display operations with little flickering and no loss of reliability (because it can be controlled) and processing equipment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例を示すブロック図、第2図は
同実施例におけるデータの変化状態を示すものでaは計
量データの変化状態を示すグラフ、bは表示用データの
変化状態を示すグラフ、第3図はこの発明の他の実施例
を示すブロック図、第4図は同実施例におけるRAMの
一部を示す図、第5図は同実施例の制御過程を示すフロ
ーチャートである。 1・・・・・・計量部、4・・・・・・第1の記憶器、
5・・・・・・第2の記憶器、6・・・・・・比較器、
9,10・・・・・・シフトレジスタ。
Fig. 1 is a block diagram showing an embodiment of the present invention, and Fig. 2 shows the state of change in data in the same embodiment. 3 is a block diagram showing another embodiment of the present invention, FIG. 4 is a diagram showing a part of the RAM in the same embodiment, and FIG. 5 is a flowchart showing the control process of the same embodiment. . 1... Measuring section, 4... First storage device,
5...Second memory device, 6...Comparator,
9,10...Shift register.

Claims (1)

【特許請求の範囲】 1 物品を計量し表示する計量装置において、計量デー
タをデジタル化して取り込み、その取り込まれた計量デ
ータを表示用データとなる基準計量データと比較し、そ
の差が2目盛以上あるときには直ちに今取込まれた計量
データを基準計量データとし、又、その差が最も新しい
3個の計量データについて連続して+1あるいは−1の
とき今取込まれた計量データを基準計量データとし、そ
れ以外は基準計量データを変化させないようにしたこと
を特徴とする計量装置における計量データの表示用デー
タへの処理方法。 2 物品を計量する計量部と、この計量部からのアナロ
グな計量データをディジタル化する手段と、この手段か
らの計量データを記憶する入力用記憶部と、表示用デー
タとなる基準計量データを記憶する出力用記憶部と、こ
の出力用記憶部の基準計量データと上記入力用記憶部の
計量データを比較し、基準計量データとの差XがIXI
≧2のとき第1の信号を出力し、差XがX−+1のとき
第2の信号を出力し、かつ差XがX−−1のとき第3の
信号を出力する比較器と、この比較器から第1の信号を
入力されることにより上記入力用記憶部に取込まれてい
る計量データを上記出力用記憶部に入力させる手段と、
上記比較器から第2の信号あるいは第3の信号が3回連
続して入力されることにより上記入力用記憶部に取込ま
れている計量データを上記出力用記憶部に入力させる手
段とを具備してなることを特徴とする計量装置における
計量データの表示用データへの処理装置。
[Claims] 1. In a weighing device that weighs and displays articles, the weighing data is digitized and captured, and the captured weighing data is compared with reference weighing data serving as display data, and the difference is two or more scales. In some cases, the currently captured measurement data is immediately set as the reference measurement data, and when the difference between the three newest measurement data is +1 or -1 consecutively, the currently captured measurement data is set as the reference measurement data. , A method for processing metric data into display data in a weighing device, characterized in that the reference metric data is not changed other than that. 2. A weighing section for weighing articles, a means for digitizing analog weighing data from this weighing section, an input storage section for storing weighing data from this means, and a storage section for storing reference weighing data to be displayed data. Compare the reference measurement data in the output storage section to the output storage section and the measurement data in the input storage section, and determine if the difference X with the reference measurement data is IXI.
a comparator that outputs a first signal when ≧2, a second signal when the difference X is X-+1, and a third signal when the difference X is X--1; means for inputting the weighing data stored in the input storage section into the output storage section by receiving a first signal from the comparator;
and means for inputting the weighing data stored in the input storage section into the output storage section by inputting a second signal or a third signal from the comparator three times in succession. 1. A processing device for processing measurement data into display data in a measurement device, characterized in that:
JP52090626A 1977-07-28 1977-07-28 Processing method and device for processing measurement data into display data in a weighing device Expired JPS5819206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52090626A JPS5819206B2 (en) 1977-07-28 1977-07-28 Processing method and device for processing measurement data into display data in a weighing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52090626A JPS5819206B2 (en) 1977-07-28 1977-07-28 Processing method and device for processing measurement data into display data in a weighing device

Publications (2)

Publication Number Publication Date
JPS5425769A JPS5425769A (en) 1979-02-26
JPS5819206B2 true JPS5819206B2 (en) 1983-04-16

Family

ID=14003680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52090626A Expired JPS5819206B2 (en) 1977-07-28 1977-07-28 Processing method and device for processing measurement data into display data in a weighing device

Country Status (1)

Country Link
JP (1) JPS5819206B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020110585A1 (en) 2018-11-30 2020-06-04 富士フイルム株式会社 Ink-jet ink composition and method for recording image
WO2020175033A1 (en) 2019-02-26 2020-09-03 日本化薬株式会社 Cleaning solution and inkjet printer cleaning method
US10994544B2 (en) 2018-05-08 2021-05-04 Nippon Kayaku Kabushiki Kaisha Cleaning liquid and method of cleaning ink-jet printer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224524A (en) * 1983-06-03 1984-12-17 Kawaguchiko Seimitsu Kk Processing method of weighing data of weighing equipment to data for display

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212582A (en) * 1975-07-21 1977-01-31 Hitachi Ltd Insulated gate type semi-conductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212582A (en) * 1975-07-21 1977-01-31 Hitachi Ltd Insulated gate type semi-conductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10994544B2 (en) 2018-05-08 2021-05-04 Nippon Kayaku Kabushiki Kaisha Cleaning liquid and method of cleaning ink-jet printer
WO2020110585A1 (en) 2018-11-30 2020-06-04 富士フイルム株式会社 Ink-jet ink composition and method for recording image
WO2020175033A1 (en) 2019-02-26 2020-09-03 日本化薬株式会社 Cleaning solution and inkjet printer cleaning method

Also Published As

Publication number Publication date
JPS5425769A (en) 1979-02-26

Similar Documents

Publication Publication Date Title
US4402081A (en) Semiconductor memory test pattern generating apparatus
KR920007349A (en) Digital pulse processing equipment
JPS5819206B2 (en) Processing method and device for processing measurement data into display data in a weighing device
JPS6216294A (en) Memory device
US4578666A (en) Method of comparing data with asynchronous timebases
JPH04220826A (en) Transferred data storage system
JPS5856090B2 (en) Processing device for converting measurement data into display data in a weighing device
JPS59195728A (en) Data processing device
JP3546013B2 (en) Signal processing device
JPH08129487A (en) Program sequence control circuit
SU1481758A1 (en) Processor instruction fetching unit
JP2915912B2 (en) Pattern sequence control circuit for semiconductor test equipment
JP2577797B2 (en) Pixel density conversion circuit
JPH01320482A (en) Circuit device for measuring delay of element
JPH0439750A (en) High-speed storage device
JPH05108500A (en) Memory circuit
JPS63124158A (en) Testing system for dma transmission control circuit
JPH06118133A (en) Testing of lsi
JPS58108579A (en) Data display system
JPH04267452A (en) Direct memory access device
JPH01106148A (en) Multi-port memory device
JPS59221710A (en) Measuring system for arithmetic processing time of sequence program
JPH04248633A (en) Test system
JPS6232509B2 (en)
JPH0447590A (en) Memory built-in type integrated circuit device