JPS58181304A - Wide band amplifying circuit - Google Patents

Wide band amplifying circuit

Info

Publication number
JPS58181304A
JPS58181304A JP23493282A JP23493282A JPS58181304A JP S58181304 A JPS58181304 A JP S58181304A JP 23493282 A JP23493282 A JP 23493282A JP 23493282 A JP23493282 A JP 23493282A JP S58181304 A JPS58181304 A JP S58181304A
Authority
JP
Japan
Prior art keywords
amplifier
transistor
output
doubler
low frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23493282A
Other languages
Japanese (ja)
Inventor
デビツド・ダブリユ・モ−ガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Priority to JP23493282A priority Critical patent/JPS58181304A/en
Publication of JPS58181304A publication Critical patent/JPS58181304A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は広帯域増幅回路、特に直流から超高周波までの
広帯域信号を略一様に増幅する平衡型増幅回路に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a wideband amplifier circuit, and particularly to a balanced amplifier circuit that substantially uniformly amplifies a wideband signal from direct current to ultra-high frequency.

オシロスコープ等の広帯域アナログ計測器には広帯域増
幅回路が不可欠である。半導体素子技術の進歩により、
高周波用半導体素子の遮断周波数(fl)も年々増加し
ているが、1個の半導体増幅素子の利得には限界がある
。この欠点を克服するために所謂f1ダブラと呼ばれる
増幅回路が本願出願人により提案されている(特公昭5
0−26899号公報参照)。この従来増幅回路は、エ
ミッタ結合の第1トランジスタ対18.20と第2トラ
ンジスタ対22.24及びベース接地出力トランジスタ
対46.48を有し、第1及び第2トランジスタ対の第
トランジスタ18.22のべ7スを入力端10.12と
して平衡入力信号を供給し、第2トランジスタ20.2
4のベースを基準電位源に接続する。トランジスタ18
乃至24のエミッタは夫々抵抗器26.28.34,3
6を介して負電源に接続し、コレクタは夫々同相関係で
ベース接地トランジスタ対46.48のエミッタに接続
して電流加算を行ない、それらのコレクタを出力端子5
0.52として出力信号を得ている。各エミッタ結合ト
ランジスタ対18−20及び22−24のエミッタは夫
々抵抗器・コンデンサ並列インピーダンス回路30−3
2.38−40を介して相互接続している。エミッタ結
合インピーダンスは抵抗器26.28.34.36に比
し充分低いので、トランジスタ18.20には夫々略等
振幅且つ逆極性のエミッタ・コレクタ電流が流れ、トラ
ンジスタ22.24についても同様である。よって、入
力信号周波数が上昇してコレクタ・ベース電流比、即ち
電流利得が1となるfTにおいても、両コレクタ電波を
加算した出力端子50.52の出力電流は2となるので
、fTを単一トランジスタの場合に比して増加すること
ができる。
A wideband amplifier circuit is essential for wideband analog measuring instruments such as oscilloscopes. Due to advances in semiconductor device technology,
Although the cutoff frequency (fl) of high-frequency semiconductor elements is increasing year by year, there is a limit to the gain of one semiconductor amplification element. In order to overcome this drawback, the applicant has proposed an amplifier circuit called a so-called f1 doubler (Japanese Patent Publication No. 5
0-26899). This conventional amplifier circuit has a first transistor pair 18.20 and a second transistor pair 22.24 emitter-coupled and a common-base output transistor pair 46.48, the first transistor 18.22 of the first and second transistor pair The second transistor 20.2 supplies a balanced input signal with the base terminal 10.12 as the input terminal 10.12.
Connect the base of 4 to a reference potential source. transistor 18
The emitters of 24 to 24 are resistors 26, 28, 34, 3, respectively.
6 and the collectors are connected to the emitters of a pair of common-base transistors 46 and 48 in phase with each other to perform current addition, and their collectors are connected to the output terminal 5.
The output signal is obtained as 0.52. The emitter of each emitter-coupled transistor pair 18-20 and 22-24 is connected to a resistor/capacitor parallel impedance circuit 30-3.
2.38-40. Since the emitter coupling impedance is sufficiently lower than that of resistors 26, 28, 34, and 36, emitter-collector currents of approximately equal amplitude and opposite polarity flow in transistors 18, 20, and the same goes for transistors 22, 24. . Therefore, even at fT where the input signal frequency increases and the collector-base current ratio, that is, the current gain becomes 1, the output current at the output terminal 50.52, which is the sum of both collector radio waves, is 2, so fT is This can be increased compared to the case of a transistor.

しかし、第1図の従来増幅回路は、各エミッタ結合トラ
ンジスタ対18−20.22−24のエミッタ結合イン
ピーダンスとしてコンデンサ32.40を使用して高周
波特性の改善を図っているが、これらコンデンサの付加
の為の接続端子を設ける必要があり、インダクタンスを
伴ない実質的な高周波特性の改善を困難にする。また、
使用するトランジスタのベース・エミッタ電圧(V)の
温度依存性によるドリフトを伴なう等の欠点があった。
However, the conventional amplifier circuit shown in FIG. 1 uses capacitors 32 and 40 as the emitter-coupled impedance of each emitter-coupled transistor pair 18-20 and 22-24 to improve high-frequency characteristics. It is necessary to provide a connection terminal for this purpose, which creates inductance and makes it difficult to substantially improve high frequency characteristics. Also,
There are drawbacks such as drift due to the temperature dependence of the base-emitter voltage (V) of the transistor used.

したがって、本発明の目的は所謂fTダブラ増幅回路の
エミッタ結合コンデンサを除去し、しかも広帯域増幅特
性、動作安定性に優れた広帯域増幅回路を提供すること
である。
Therefore, an object of the present invention is to provide a wideband amplifier circuit which eliminates the emitter coupling capacitor of a so-called fT doubler amplifier circuit and which has excellent wideband amplification characteristics and operational stability.

本発明は所謂fTダブラの構成上の特徴、即ち第1及び
第2トランジスタ対の第2トランジスタ20.24はベ
ース接地型であり低入力インピーダンスであるので、エ
ミッタ結合インピーダンスを流れる信号電流は実質的に
総て各トランジスタ20.24のエミッタに流れる点に
着目し、抵抗器28.36の一端を直接電源に接続する
代りに、付加信号電流の供給点としている。この付加信
号電流は、f1ダブラ自体への入力信号と同じ信号を、
この主増幅器とは別個の低周波増幅器により増幅して得
ている・以下・未発−の広帯域増幅回路を広帯域オシロ
スコープの垂直及び水平出力増幅器に応用した第2図及
び第3図に示す好適実施例に基づき説明する。
The present invention is characterized by the structural feature of the so-called fT doubler, namely, the second transistor 20.24 of the first and second transistor pair is of a common base type and has a low input impedance, so that the signal current flowing through the emitter-coupled impedance is substantially reduced. Focusing on the point where all of the current flows to the emitter of each transistor 20.24, one end of the resistor 28.36 is used as a supply point of the additional signal current instead of being directly connected to the power supply. This additional signal current carries the same signal as the input signal to the f1 doubler itself.
The preferred embodiment shown in Figs. 2 and 3 applies the wideband amplifier circuit described below, obtained by amplification by a low-frequency amplifier separate from the main amplifier, to the vertical and horizontal output amplifiers of a wideband oscilloscope. This will be explained based on an example.

先ず、第2図において、オシロスコープの遅延線(図示
せず)からの平衡入力信号は、後述する遅延補償回路8
8の一部を介してf1ダブラ増幅器(主増幅器)94の
一部を構成するトランジスタ200及び202のベース
に入力される。トランジスタ200及び202のベース
は、夫々抵抗器204及び206を介して正の基準電圧
源2゜7に接続している。第1トランジスタ200は第
2トランジスタ208と共に第1トランジスタ対を構成
し、第1トランジスタ202は第2トランジスタ210
と共に第2トランジスタ対を構成する。両第2トランジ
スタ208及び210のベースは直結し、更に抵抗器を
介して電圧源207に接続している。トランジスタ20
0及び208のエミッタは抵抗器212を介してガいに
結合し、第1トランジスタ200のエミッタは抵抗器2
14等を介して電圧源216に接続し、第2トランジス
タ208のエミッタは抵抗器218を介して後述する低
周波副増幅器92に接続している。一方、トランジスタ
202及び210のエミッタは抵抗器220を介して互
いに結合し、第2トランジスタ202のエミッタは抵抗
器222等を介して電圧源224に接続し、第2トラン
ジスタ21Oのエミッタは抵抗器226を介して低周波
増幅器92に接続している。
First, in FIG. 2, a balanced input signal from a delay line (not shown) of the oscilloscope is input to a delay compensation circuit 8, which will be described later.
The signal is input to the bases of transistors 200 and 202 forming part of the f1 doubler amplifier (main amplifier) 94 through a part of the f1 doubler amplifier (main amplifier) 94 . The bases of transistors 200 and 202 are connected to a positive reference voltage source 2.7 through resistors 204 and 206, respectively. The first transistor 200 and the second transistor 208 constitute a first transistor pair, and the first transistor 202 and the second transistor 210 constitute a first transistor pair.
Together, they constitute a second transistor pair. The bases of both second transistors 208 and 210 are directly connected and further connected to voltage source 207 via a resistor. transistor 20
The emitters of transistors 0 and 208 are coupled to the transistor through resistor 212, and the emitter of first transistor 200 is coupled to resistor 2.
14, etc., to a voltage source 216, and the emitter of the second transistor 208 is connected to a low frequency sub-amplifier 92, which will be described later, via a resistor 218. On the other hand, the emitters of transistors 202 and 210 are coupled to each other via a resistor 220, the emitter of the second transistor 202 is coupled to a voltage source 224 via a resistor 222, etc., and the emitter of the second transistor 21O is coupled to a voltage source 224 via a resistor 226. It is connected to a low frequency amplifier 92 via.

トランジスタ200及び210のコレクタは共に接続点
228に接続し、トランジスタ202及び208のコレ
クタは共に接続点230に接続している。尚、接続点2
28及び230は、fTダブラ増幅器94の出力端であ
る。
The collectors of transistors 200 and 210 are both connected to node 228, and the collectors of transistors 202 and 208 are both connected to node 230. Furthermore, connection point 2
28 and 230 are output terminals of the fT doubler amplifier 94.

次に、低周波増幅器92について説明する。この増幅器
92は、上述した遅延線から入力端子84及び86を介
して得た平衡入力信号の一部を、遅延線補償回路88及
び低域通過フィルタを構成するインダクタ300〜31
0を介して演算増幅器312に加える。抵抗器、コンデ
ンサ及びインダクタから成る遅延線補償回路88は、遅
延線の表皮効果に起因する入力信号の遅延線損失を相殺
し、入力信号の低周波部分を減衰する回路である。ダイ
オード314及び316は、f1ダブラ増幅器94及び
同じくfTダブラ型の出力増幅器98のダイナミック・
レンジを超える増幅器92の出力(即ち、補正信号)の
振幅を制限し、垂直軸回路のオーバードライブの回復を
良好にするために設けたものである。演算増幅器312
においてシングル・エンド信号に変換された出力信号は
、可変抵抗器318、可変抵抗器及びコンデンサ等から
構成される6個のRC(抵抗・コンデンサ)回路網32
0〜330(夫々異った時定数を有する)から成る周波
数特性調整用の可変低域通過フィルタ96に加えられる
。可変抵抗器318.80回路網320〜330の出力
は、加算されて演算増幅器332に加えられ、演算増幅
器332及びトランジスタ334.336によって平衡
信号に変換され、fTダブラ増幅器94の各第2トラン
ジスタ208及び210のエミッタに加えられる。可変
コンデンサ338は、可変抵抗器318、及び80回路
網320〜330の可変抵抗器と共に増幅器92の出力
信号(補正信号)を調整するためのものであり、サーミ
スタ340は、間開温度の上昇に伴なうトランジスタ3
34.336の接合抵抗の自己加熱に基づく増幅器92
の出力信号の利得変動を補償するためのものである。こ
こで、第2トランジスタ208及び210のエミッタに
おける低周波増幅器92からの補正信号は、第1トラン
ジスタ200及び202への人力信号と逆極性であるこ
とに注目されたい。
Next, the low frequency amplifier 92 will be explained. This amplifier 92 supplies a portion of the balanced input signal obtained from the above-mentioned delay line via the input terminals 84 and 86 to the inductors 300 to 31 forming the delay line compensation circuit 88 and the low-pass filter.
0 to operational amplifier 312 via 0. The delay line compensation circuit 88, which includes a resistor, a capacitor, and an inductor, is a circuit that cancels the delay line loss of the input signal due to the skin effect of the delay line and attenuates the low frequency portion of the input signal. Diodes 314 and 316 serve as dynamic inputs for f1 doubler amplifier 94 and output amplifier 98, also of the fT doubler type.
This is provided to limit the amplitude of the output (ie, correction signal) of the amplifier 92 that exceeds the range, and to improve recovery from overdrive of the vertical axis circuit. Operational amplifier 312
The output signal converted into a single-ended signal at
It is added to a variable low-pass filter 96 for frequency characteristic adjustment consisting of 0 to 330 filters (each having a different time constant). The outputs of variable resistor 318. and 210 emitters. The variable capacitor 338 is for adjusting the output signal (correction signal) of the amplifier 92 together with the variable resistor 318 and the variable resistors of the 80 circuit networks 320 to 330, and the thermistor 340 is for adjusting the output signal (correction signal) of the amplifier 92. accompanying transistor 3
Amplifier 92 based on self-heating of junction resistance in 34.336
This is to compensate for the gain fluctuation of the output signal. Note that the correction signal from the low frequency amplifier 92 at the emitters of the second transistors 208 and 210 is of opposite polarity to the input signal to the first transistors 200 and 202.

このように、低周波増幅器である92は、インダクタを
介してf1ダブラ増幅器94への高周波信号の分流を阻
止し、且つ可変抵抗器318.80回路網320〜33
0の可変抵抗器、及び可変コンデンサ338を調整し、
平衡補正信号をf□ダブラ増幅器94のトランジスタ2
08,210のエミッタに加えている。よって、低周波
増幅器92はf ダブラ増幅器94の高周波動作に何ら
影響を与えずf ダブラ増幅器94の低周波(直流を含
む)の利得のみを下げることにより、fTダブラ増幅器
94の出力信号の周波数特性(実際にはfTダブラ増幅
器94の後段に設けた別のfTダブラ増幅器98の周波
数特性を考慮し、出力端子102及び104からの出力
信号の周波数特性)を増幅器92を使用しない場合より
高周波まで平担にすることができる。よって、fTダブ
ラ増幅器94のトランジスタ対のエミッタ間の結合コン
デンサが排除でき集積回路化に適してl、%る。また、
演算増幅器312.332及びサーミスタ340等の使
用により動作特性の極めて安定した広帯域増幅回路が得
られる。
Thus, the low frequency amplifier 92 prevents the high frequency signal from being shunted through the inductor to the f1 doubler amplifier 94 and the variable resistor 318.80 network 320-33.
0 variable resistor and variable capacitor 338,
The balance correction signal is sent to the transistor 2 of the f□ doubler amplifier 94.
In addition to the 08,210 emitter. Therefore, the low frequency amplifier 92 reduces only the low frequency (including DC) gain of the f doubler amplifier 94 without affecting the high frequency operation of the f doubler amplifier 94, thereby reducing the frequency characteristics of the output signal of the fT doubler amplifier 94. (Actually, considering the frequency characteristics of another fT doubler amplifier 98 provided after the fT doubler amplifier 94, the frequency characteristics of the output signals from the output terminals 102 and 104) are smoothed out to higher frequencies than when the amplifier 92 is not used. It can be used as a burden. Therefore, the coupling capacitor between the emitters of the transistor pair of the fT doubler amplifier 94 can be eliminated, making it suitable for integrated circuit implementation. Also,
By using operational amplifiers 312, 332, thermistor 340, etc., a broadband amplifier circuit with extremely stable operating characteristics can be obtained.

尚、第2図では、fTダブラ増幅器94の後段に別のf
Tダブラ増幅器98を設けているが、その動作は上述し
たfTダブラ増幅器94の動作と同様なので説明を省略
する。回路100はバイアス電圧を供給すると共に第2
図の回路の出力の直流同相成分レベルを一部レベルにク
ランプするものである。増幅器98の出力は端子102
及び104を介してオシロスコープのCRTの垂直偏向
手段に印加される。第2図のその他の回路部分は、本発
明と、直接関係がないので説明を省略する。尚、第2図
の増幅器は約IGHzの周波数帯域幅を有する。
In addition, in FIG. 2, another f
Although a T-doubler amplifier 98 is provided, its operation is similar to that of the fT-doubler amplifier 94 described above, so a description thereof will be omitted. Circuit 100 provides a bias voltage and a second
This is to partially clamp the level of the DC common-mode component of the output of the circuit shown in the figure. The output of amplifier 98 is at terminal 102
and 104 to the vertical deflection means of the CRT of the oscilloscope. The other circuit parts in FIG. 2 are not directly related to the present invention, and therefore their explanation will be omitted. Note that the amplifier shown in FIG. 2 has a frequency bandwidth of about IGHz.

第3図の広帯域増幅回路は、f1ダブラ型入力段増幅器
500及び出力段増幅器502から成る広帯域主増幅器
、及び周囲温度の変化による主増幅器の利得変化を補償
する低周波の増幅器114等から構成され、入力端子1
06及び108を介して、オシロスコープの水平軸回路
から掃引信号等の平衡入力信号を受ける。入力段増幅器
500は、f、ダブラ増幅器110を有し、このfTダ
ブラ増幅器110は、第1トランジスタ対(400,4
08)及び第2トランジスタ対(402゜410)、抵
抗器404.406.412.414.418.420
,422及び4(26等から構成され、各第1トランジ
スタ400及び402のベースに入力される平衡信号を
増幅し、上述したように、1個のトランジスタ対の場合
のfTを略2倍にするための増幅器である。各第2トラ
ンジスタ408及び410のエミッタは、相互接続する
と共に夫々抵抗器418及び422を介して低周波増幅
器114に接続している。fTダブラ増幅器110の出
力は、第1及び第2のトランジスタ対のコレクタを出力
信号の位相が同相関係になるように接続した接続点42
8及び430から得られる。f1ダブラ増幅器110の
動作は、第2図のf1ダブラ増幅器94の動作と類似し
ているので説明を省略する。入力段増幅器500の平衡
出力は、エミッタを直結したトランジスタ対43443
6及び同じくエミッタを直結したトランジスタ対438
,440とタイオード対433゜435を含むマルチプ
ライヤに加え、口T変抵抗器432により利得を制御し
た後に出力段増幅器502に供給される。
The wideband amplifier circuit shown in FIG. 3 is composed of a wideband main amplifier consisting of an f1 doubler type input stage amplifier 500 and an output stage amplifier 502, and a low frequency amplifier 114 that compensates for changes in the gain of the main amplifier due to changes in ambient temperature. , input terminal 1
A balanced input signal, such as a sweep signal, is received via 06 and 108 from the horizontal axis circuit of the oscilloscope. The input stage amplifier 500 has an fT doubler amplifier 110, and this fT doubler amplifier 110 has a first transistor pair (400, 4
08) and second transistor pair (402°410), resistor 404.406.412.414.418.420
, 422 and 4 (26, etc.), amplifies the balanced signal input to the base of each first transistor 400 and 402, and approximately doubles fT in the case of one transistor pair, as described above. The emitters of each second transistor 408 and 410 are interconnected and connected to the low frequency amplifier 114 via resistors 418 and 422, respectively.The output of the fT doubler amplifier 110 is an amplifier for the first and a connection point 42 where the collectors of the second transistor pair are connected so that the phases of the output signals are in phase.
8 and 430. The operation of the f1 doubler amplifier 110 is similar to the operation of the f1 doubler amplifier 94 in FIG. 2, so a description thereof will be omitted. The balanced output of the input stage amplifier 500 is a transistor pair 43443 whose emitters are directly connected.
6 and a transistor pair 438 whose emitters are also directly connected
, 440 and a diode pair 433, 435, and a T transformer resistor 432 to control the gain before being supplied to the output stage amplifier 502.

出力段増幅器502は、第1トランジスタ対(600,
608)及び第2トランジスタ対(602,610)、
抵抗器604.606.612.614.618.62
0.622及び626等を有し、そのコレクタを出力信
号の位相が同相関係になるように接続した接続点628
及び630から得るf ダブラ増幅器112と、ベース
接池槽幅器(トランジスタ640及び642等から成る
)とから構成される。fTダブラ増幅器112の動作は
、第2図のfTダブラ増幅器94の動作と類似している
ので説明を省略する。トランジスタ640及び642か
ら成るベース接地のトランジスタ増幅器は、f1ダブラ
増幅器112の出力を加算増幅するためのものである。
The output stage amplifier 502 includes a first transistor pair (600,
608) and a second transistor pair (602, 610),
Resistor 604.606.612.614.618.62
0.622, 626, etc., and their collectors are connected so that the phases of the output signals are in phase relationship 628
and f doubler amplifier 112 obtained from 630 and a base junction tank width amplifier (consisting of transistors 640 and 642, etc.). The operation of the fT doubler amplifier 112 is similar to the operation of the fT doubler amplifier 94 in FIG. 2, so a description thereof will be omitted. A common base transistor amplifier consisting of transistors 640 and 642 is for summing and amplifying the output of f1 doubler amplifier 112.

低周波増幅器114は、入力端子106及び108に加
えられた入力信号の一部を夫々インダクタ650及び6
52、トランジスタ654及び656で増幅し演算増幅
器658の非反転及び反転入力端に加える。一方、出力
段増幅器502のトランジスタ64°0及び642のコ
レクタの出力の一部は低域通過フィルタ及び抵抗器66
0.662を介して負帰還してトランジスタ654及び
656のコレクタ出力と共に演算増幅器658の非反転
及び反転入力端に印加される。演算増幅器658で増幅
された平衡信号は、夫々f、ダブラ増幅器110の第2
トランジスタ408及び410のエミッタに加えられる
。その結果、f−rダブラ増幅器500及び502の低
周波利得を低減すると共に、周囲温度変化による広帯域
増幅回路の利得変化を補償する。即ち、第3図の回路の
出力端子116及び118からの出力が上昇しようとす
ると、演算増幅器658の出力も上昇し、入力段増幅器
500及び出力段増幅器502から成る増幅器の出力を
下げるように動作する。尚、出力段増幅器502の出力
は、出力端子116及びl18を介してCRTの水平偏
向手段を駆動する。
Low frequency amplifier 114 transfers a portion of the input signal applied to input terminals 106 and 108 to inductors 650 and 6, respectively.
52 and is amplified by transistors 654 and 656 and applied to the non-inverting and inverting input terminals of operational amplifier 658. On the other hand, part of the output of the collectors of the transistors 64°0 and 642 of the output stage amplifier 502 is passed through the low-pass filter and the resistor 66.
0.662 and is applied to the non-inverting and inverting input terminals of operational amplifier 658 along with the collector outputs of transistors 654 and 656. The balanced signals amplified by the operational amplifier 658 are respectively f and the second one of the doubler amplifier 110.
added to the emitters of transistors 408 and 410. As a result, the low frequency gain of the f-r doubler amplifiers 500 and 502 is reduced, and the gain change of the broadband amplifier circuit due to changes in ambient temperature is compensated for. That is, when the outputs from the output terminals 116 and 118 of the circuit shown in FIG. do. Note that the output of the output stage amplifier 502 drives the horizontal deflection means of the CRT via the output terminals 116 and l18.

このように、第3図の広帯域増幅回路も主増幅器と低周
波副増幅器とを有し、出力段増幅器502の出力を負帰
還し、主増幅器の周波数特性の改善及び温度変化に基づ
く利得変化を補償して動作の安定化を図り、広帯域にわ
たって人力信舛を略一様に増幅することができる。
In this way, the wideband amplifier circuit shown in FIG. 3 also has a main amplifier and a low-frequency sub-amplifier, and provides negative feedback to the output of the output stage amplifier 502 to improve the frequency characteristics of the main amplifier and change the gain due to temperature changes. By compensating and stabilizing the operation, it is possible to amplify the human power input substantially uniformly over a wide band.

以」−の説明から明らかなように、本発明は、f□タブ
ラ増幅器の高周波特性を有すると共に、直流を含む低周
波領域で動作が安定であり且つトランジスタ対のエミッ
タ間にコンデンサを接続することなく低周波から超高周
波まで平担な周波数特性を有する広帯域増幅回路が得ら
れる。
As is clear from the explanation below, the present invention has the high frequency characteristics of an f□ tabular amplifier, is stable in operation in a low frequency region including direct current, and is capable of connecting a capacitor between the emitters of a pair of transistors. Therefore, a wideband amplifier circuit having flat frequency characteristics from low frequencies to extremely high frequencies can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

M1図は従来のf、ダブラ増幅器の回路図、第2図及び
第3図は夫々本発明による広帯域増幅回路の実施例であ
る。 92:低周波増幅器 94:主増幅器(fTダブラ増幅器) 96:周波数特性調整用可変フィルタ 114:低周波増幅器 200.202:第1トランジス(り 208.210:第2トランジスタ 300〜310:インダクタ 650.652:インダクタ 特許出願人 テクトロニクス・インコーポレイテッド代理人 弁理士
 森崎 俊明 算10
FIG. M1 is a circuit diagram of a conventional doubler amplifier, and FIGS. 2 and 3 are embodiments of a broadband amplifier circuit according to the present invention. 92: Low frequency amplifier 94: Main amplifier (fT doubler amplifier) 96: Frequency characteristic adjustment variable filter 114: Low frequency amplifier 200.202: First transistor (208).210: Second transistor 300 to 310: Inductor 650. 652: Inductor patent applicant Tektronix Incorporated Representative Patent attorney Toshiaki Morisaki 10

Claims (4)

【特許請求の範囲】[Claims] (1)夫々エミッタが結合抵抗を介して結合した第1及
び第2トランジスタから成るトランジスタ対を2組有し
、各第1トランジスタのベースに平衡入力信号を印加し
エミッタを抵抗i介して所望電源に接続し、各第2トラ
ンジスタのベースを相互接続し、一方のトランジスタ対
の第1トランジスタと他方のトランジスタ対の第2トラ
ンジスタのコレクタを同相関係で1対の出力端子へ接続
した主増幅器と、上記平衡入力信号を受は上記2組のト
ランジスタ対の各第2トランジスクのエミッタに出力を
供給する低周波増幅器とを具えることを特徴とする広帯
域増幅回路。
(1) It has two pairs of transistors each consisting of a first and a second transistor whose emitters are coupled via a coupling resistor, and a balanced input signal is applied to the base of each first transistor, and the emitter is connected to a desired power source via a resistor i. a main amplifier, the bases of each second transistor being interconnected, and the collectors of the first transistor of one transistor pair and the second transistor of the other transistor pair being connected to the pair of output terminals in an in-phase relationship; and a low frequency amplifier that receives the balanced input signal and supplies an output to the emitter of each second transistor of the two transistor pairs.
(2)上記低周波増幅器はインダクタを介して上記入力
信号を受け、上記2組のトランジスタ対の上記第1トラ
ンジスタのベースへの高周波信号の分流を阻止する特許
請求の範囲@1項記載の広帯域増幅回路。
(2) The wide band according to claim 1, wherein the low frequency amplifier receives the input signal through an inductor and prevents the high frequency signal from being shunted to the base of the first transistor of the two transistor pairs. Amplification circuit.
(3)上記低周波増幅器は周波数特性調整用可変フィル
タを含む特許請求の範囲第1項又は第2項記載の広帯域
増幅回路。
(3) The wideband amplifier circuit according to claim 1 or 2, wherein the low frequency amplifier includes a variable filter for adjusting frequency characteristics.
(4)L記低周波増幅器には上記2組のトランジスタ対
の出力側から負帰還をかけた特許請求の範囲第1項記載
の広帯域増幅回路。
(4) The wideband amplifier circuit according to claim 1, wherein negative feedback is applied to the L low frequency amplifier from the output sides of the two transistor pairs.
JP23493282A 1982-12-29 1982-12-29 Wide band amplifying circuit Pending JPS58181304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23493282A JPS58181304A (en) 1982-12-29 1982-12-29 Wide band amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23493282A JPS58181304A (en) 1982-12-29 1982-12-29 Wide band amplifying circuit

Publications (1)

Publication Number Publication Date
JPS58181304A true JPS58181304A (en) 1983-10-24

Family

ID=16978531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23493282A Pending JPS58181304A (en) 1982-12-29 1982-12-29 Wide band amplifying circuit

Country Status (1)

Country Link
JP (1) JPS58181304A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072006U (en) * 1983-10-24 1985-05-21 榊原 良平 Mounting structure of parabolic antenna
JPS60111102U (en) * 1983-12-28 1985-07-27 榊原 良平 Mounting structure of parabolic antenna

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52110558A (en) * 1976-03-15 1977-09-16 Iwatsu Electric Co Ltd Wide band balanced amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52110558A (en) * 1976-03-15 1977-09-16 Iwatsu Electric Co Ltd Wide band balanced amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072006U (en) * 1983-10-24 1985-05-21 榊原 良平 Mounting structure of parabolic antenna
JPS60111102U (en) * 1983-12-28 1985-07-27 榊原 良平 Mounting structure of parabolic antenna

Similar Documents

Publication Publication Date Title
JP2759128B2 (en) Broadband amplifier
US7917120B1 (en) RF mixer with inductive degeneration
US8130035B2 (en) Post amplifier with selectable gain
US7633344B2 (en) Low noise amplifier and differential amplifier
KR100214456B1 (en) Differential pair based transconductance element with improved linearity and signal to noise ratio
US4491802A (en) Wide-band amplifier system
US5736899A (en) Fully differential voltage controlled operational transconductance amplifier
US4381487A (en) Resonator coupled differential amplifier
KR20020025701A (en) Amplifier circuit
JPH04156001A (en) Amplifier circuit
US4758796A (en) Bridge amplifier operating from an asymmetrical power supply
JP2005509347A (en) Power amplifier with distortion compensation
US10063199B2 (en) Buffer with increased headroom
JPH07254828A (en) Amplifier
JPH03123210A (en) Two-stage cascade connection differential amplifier
JPH07162248A (en) Differential amplifier
US4547741A (en) Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic
JP3022564B2 (en) Television signal amplifier circuit device
US20220109413A1 (en) Single-ended differential transimpedance amplifier
JPS58181304A (en) Wide band amplifying circuit
US4287478A (en) Amplifier arrangement comprising two transistors
JP3080488B2 (en) Differential amplifier
JPH0677739A (en) Gain control circuit
US4321553A (en) Wide bandwidth low distortion amplifier
JPH0722247B2 (en) Feedback amplifier