JPS58177635A - Ct image display apparatus - Google Patents

Ct image display apparatus

Info

Publication number
JPS58177635A
JPS58177635A JP57060682A JP6068282A JPS58177635A JP S58177635 A JPS58177635 A JP S58177635A JP 57060682 A JP57060682 A JP 57060682A JP 6068282 A JP6068282 A JP 6068282A JP S58177635 A JPS58177635 A JP S58177635A
Authority
JP
Japan
Prior art keywords
screen
address
sub
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57060682A
Other languages
Japanese (ja)
Other versions
JPH0134061B2 (en
Inventor
大矢 剛
松本 勲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Yokogawa Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp, Yokogawa Electric Works Ltd filed Critical Yokogawa Electric Corp
Priority to JP57060682A priority Critical patent/JPS58177635A/en
Publication of JPS58177635A publication Critical patent/JPS58177635A/en
Publication of JPH0134061B2 publication Critical patent/JPH0134061B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、XIwなどの放射線な用い良σ装置における
CTM像表示装置に関し、詳しくは同一画面上にムxi
a1画像と8cout Ii像とを同時表示するCT画
俸表示装胃に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a CTM image display device in a high-quality σ apparatus that uses radiation such as
This invention relates to a CT image display device that simultaneously displays an a1 image and an 8cout Ii image.

従来のσス中ヤナの画ml!示では、第1図に示すよう
な断面像いわゆるムxia1画曽と第2図に示すように
対象断面のスライス位置とその角度を示す一方向透影像
で表わされるacout Tm僚は同一画面上で同時に
見ることができず、必要に応じてその都度各画像を記憶
したファイルを選択していずれか一方ずつの画像を表示
畜せるしうなかったOこのような画像表示は診断効率を
低下させゐばか〉でなく操作も煩雑であるという欠点を
有している・ 本発明の目的は、このような欠点を除去し、Axial
 画像と5cout meを同時に表示し、ムx1&1
画偉が5cout画像のとこに対応するかが即座に把握
でき診断効率の向上を図シ得るσ画像表示装置を提供す
ることにある。
Traditional σ image of Yana! In this example, a cross-sectional image, so-called muxia1 image, as shown in FIG. It was not possible to view the images at the same time, and it was not possible to select a file containing each image and display one image at a time as needed.Such image display reduces diagnostic efficiency. The problem is that the operation is complicated and the operation is complicated.The purpose of the present invention is to eliminate these drawbacks and to
Display the image and 5cout me at the same time, and
It is an object of the present invention to provide a sigma image display device that can instantly determine whether the image corresponds to the 5cout image and improve diagnostic efficiency.

本発明の他の目的は、Ax藷1画像と5cout画像の
どちらt主画面又は副画面として同時表示することがで
き、しかも副画面表示を任意にリアルタイムで0IIT
10FFすることのできる操作性に富むσ画像表示装置
を提供することにある。
Another object of the present invention is to be able to simultaneously display either the 1st image or the 5th image on the main screen or the subscreen, and to display the subscreen arbitrarily in real time.
It is an object of the present invention to provide a σ image display device capable of performing 10FF and having excellent operability.

本発明の更に他の目的は、主画面と副画面とでは独立に
ウィンドウ処理及びレベル処理(以下W/L処理と略す
)の可能なσ画像表示装置を提供することにある。
Still another object of the present invention is to provide a σ image display device capable of independently performing window processing and level processing (hereinafter abbreviated as W/L processing) on the main screen and sub-screen.

本発明は、映倫メモリとして、画面に表示されるムxi
a1画倫データを記憶しておく主画面メモリと、この両
面の一部に埋め込んで表示するためのBcout ij
i f&データを記憶しておく副画面メ毫りで構成し、
表示すべき副画面のアドレスとこの副画面を埋め込むべ
き主画面のアドレスを設定し、画面用アドレスを基にし
てラスタ走査Kffiりて副画面管理め込む領域に達し
九か否かの判別を行ない副画面領域にある間は副画面セ
レクト信号を作ると共に映像メモリに対するアドレスを
副画面メモリアドレスに切換え、読出される副画面デー
タは主画面データの処理とは別個に定められた処理が施
lされて表示されるようKすると共に主画面画像全損な
う仁となく任意に副画面表示をオン・オンさせ得るよう
和したことを特徴とするものであるO 以下図面を用いて本発明を実施例につき詳述する・第S
図は本発明に係るcTlii像表示装置の実施例憂示す
要部構成図である。10は主画面用のアドレス及び副画
面用のアドレスを発生する画面用アドレス回路、20は
アドレス選択回路で、画面用アドレス回路10の出力を
受は主画面ないし副画面のアドレスを発生すると共に副
画面を選択しているときは副画面セレクト信号を発生す
る。30は映倫メモリで、第4図に示すように主画面用
画像データを記憶してシ(主画面メモリ31と、主画面
の中に埋め込む画像データの記憶される副画面メモリ3
2より構成されている。この主画面メモリ31にはAx
ia1画當が、tた副画面メモリ32には8cout画
像が予め記憶される・40は映倫メそり30より送出さ
れるデータをリアルタイムで処理するデータ処理回路で
ある。データ処理回路40はウィンドウ(ljindo
w)処理及びレベル処理を施すものであるが。
The present invention is a video memory that is displayed on a screen.
Main screen memory for storing a1 image data and Bcout ij for displaying it by embedding it in a part of both sides.
Consists of a sub-screen that stores i f & data,
Set the address of the sub-screen to be displayed and the address of the main screen in which this sub-screen should be embedded, and perform raster scanning based on the screen address to determine whether the sub-screen management area has been reached or not. While in the sub-screen area, a sub-screen select signal is generated and the address for the video memory is switched to the sub-screen memory address, and the sub-screen data to be read is subjected to a process determined separately from that of the main screen data. This invention is characterized in that it is designed so that the main screen image is displayed on the main screen, and the sub screen display can be turned on or off at will without destroying the entire main screen image. Explain in detail/Chapter S
The figure is a configuration diagram of main parts showing an embodiment of the cTlii image display device according to the present invention. 10 is a screen address circuit which generates an address for the main screen and a sub-screen address; 20 is an address selection circuit which receives the output of the screen address circuit 10 and generates an address for the main screen or sub-screen and also selects an address for the sub-screen. When a screen is selected, a sub-screen select signal is generated. Reference numeral 30 denotes an Eirin memory, which stores image data for the main screen as shown in FIG.
It is composed of 2. This main screen memory 31 has Ax
8 images are stored in advance in the sub-screen memory 32, which has 1 screen size. 40 is a data processing circuit that processes data sent from the camera 30 in real time. The data processing circuit 40 uses a window (ljindo).
w) processing and level processing.

主画面メモリ31かもの出力データは一方のデータ処理
回路41.に導かれ、副画面メモリ32からの出力デー
タは副画面データに適したデータ処理を施すデータ処理
回路42に導かれるようKなってい石。
The output data from the main screen memory 31 is stored in one data processing circuit 41. The output data from the sub-screen memory 32 is guided to the data processing circuit 42 which performs data processing suitable for the sub-screen data.

50はデータ処理回路41.42の出力を択一的に選択
するスイッチで、通常は41の出力を選択していて副画
面セレクト信号が発せられたときは付勢されてデータ処
理回路42の出力を選択するものである。
A switch 50 selectively selects the output of the data processing circuits 41 and 42. Normally, the output of 41 is selected, and when the sub-screen select signal is issued, the switch is energized and selects the output of the data processing circuit 42. This is to select.

60けディジタル・アナログ変換器(以下DA変換器と
略す)で、スイッチ50を介して与えられる画像データ
をアナログ変換してビデオ信号を得るものであるa 7
0ti CRTなどの表示手段を備えた表示装置で、ビ
デオ信号を可視像として表示する・第5図は画面用アド
レス回路10とアドレス選択回路20よりなる部分の詳
細を示す構成図で、本実施例では副画面を壇め込む主画
面の領域と埋め込むべき副画面の領域のXアドレスが同
一アドレスであゐ場合を例にとって示しである。同図に
シいて、画面用アドレス回路10は、第4図に示す映像
メモリの主画面メモリ空間に対するX方向及びY方向の
アドレスを発生するためのXアドレスカウンタ101と
Yアドレスカウンタ102、並びに副画面メモリ空間に
対するY方向のスタートアドレスがセットされるyスタ
ートアドレスレジスタ103とこのレジスタ1030値
に基づき副画面用のY方向のアドレスを発生させるため
のXアドレスカウンタ104よ抄構成されている。レジ
スタ103Kd図示しないマイクロプロセッサからデー
タバスを介して副画面メモリ32に対する所望のY方向
スタートアドレスデータが与えられる。一方、アドレス
選択回路20は次のような構成となっている。すなわち
、キーボード(図示せず)よ)入力される副画面表示の
オン・オフ条件がセットされる副画面用オン・オフレジ
スタ201と、副画面のX方向及びY方向のエンドアド
レスX及びyをセットしておく翼エンドアドレスVジス
タ202 ドアエンドアドレスレジスタ203と、主画
面Kかける切出アドレスのX方向アドレス及びY方向ア
ドレスをそれぞれセットしておくx切出アドレスレジス
タ204トY切出アドレスVジスタ205と、これらレ
ジスタの出力と画面用アドレス回路10より出力される
アドレスとを比較して副画面を切出すタイミング及び副
画面のエンドアドレスに達するタイきングを検出するた
めのアドレス判定回路206と。
A 60-digit digital-to-analog converter (hereinafter abbreviated as DA converter) converts the image data provided through the switch 50 into analog to obtain a video signal.a7
A display device equipped with a display means such as a CRT displays a video signal as a visible image. Figure 5 is a block diagram showing details of a portion consisting of a screen address circuit 10 and an address selection circuit 20. In this example, the X address of the area of the main screen into which the sub-screen is to be embedded and the area of the sub-screen to be embedded are the same address. In the figure, the screen address circuit 10 includes an X address counter 101 and a Y address counter 102 for generating addresses in the X and Y directions for the main screen memory space of the video memory shown in FIG. It consists of a y start address register 103 in which a Y-direction start address for the screen memory space is set, and an X address counter 104 for generating a Y-direction address for the sub-screen based on the value of this register 1030. Register 103Kd receives desired Y-direction start address data for sub-screen memory 32 from a microprocessor (not shown) via a data bus. On the other hand, the address selection circuit 20 has the following configuration. That is, there is a sub-screen on/off register 201 in which the on/off conditions for sub-screen display input via a keyboard (not shown) are set, and end addresses X and y in the X and Y directions of the sub-screen. Set the wing end address V register 202, the door end address register 203, and the X-direction address and Y-direction address of the main screen K multiplied by the cutout address, respectively. an address determination circuit 206 for comparing the outputs of these registers with the address output from the screen address circuit 10 and detecting the timing to cut out the sub-screen and the timing at which the end address of the sub-screen is reached. and.

アドレス判定回路206より出力されるアドレス切換と
副画面オン・オフレジスタ201の副画面オン条件を判
定して主画面データの読出し表示かあるいはlliii
面データの読出し表示かt判定し所定の制御信号を送出
す為条件判定回路211と、主画面用のアドレス又は副
画面用のアトVX(択一的に選択して出力するアドレス
切換え回路212より構成されている。
The address switching output from the address judgment circuit 206 and the sub-screen on condition of the sub-screen on/off register 201 are judged, and the main screen data is read and displayed.
A condition determination circuit 211 determines whether the screen data is read and displayed and sends a predetermined control signal, and an address switching circuit 212 selects and outputs the address for the main screen or the at VX for the sub screen. It is configured.

更に詳述するに、アトシス判定回路206は、切出アド
レスのタイミングを検出するためOXXアドレス比較回
路209Yアドレス比較回路210と、副画面のエンド
アドレスのタイミングを検出するための!アドレス比較
回路20)とyアトシス比較回路208よ抄構成されて
いる。Xアドレス比較回路209はXアドレスカウンタ
101より繰出されるアドレスがX切出アドレスレジス
タ204の出力を越えるとX切出タイミングを示すX切
出信号を発生する・Yアドレス比較回路zxo B Y
アドレスカウンタ102より繰出されるアドレスがY切
出アト11リル スレラスタ205の出力を越えるとY切出タインングを
示すY切出信号を発生する・Xアドレス比較回路207
はXアドレスカウンタ101よ)繰出されるアドレスが
Xエンドアドレスレジスタ202の出力を越えると副画
面のX方向のエンドアドレスのタイミングを示すXエン
ド信号を発生し、yアドレス比較回路208は副画面用
yアドレスカウンタ104よシ繰出されるアドレスがy
エンドアドレスレジスタ203の出力を越えると副画面
のY方向のエンドアドレスのタイミングを示すyエンド
信号を発生する。
More specifically, the atsys determination circuit 206 includes an OXX address comparison circuit 209 for detecting the timing of the cutout address, a Y address comparison circuit 210, and a ! for detecting the timing of the end address of the sub-screen. It consists of an address comparison circuit 20) and a y-atosys comparison circuit 208. The X address comparison circuit 209 generates an X extraction signal indicating the X extraction timing when the address output from the X address counter 101 exceeds the output of the X extraction address register 204. Y address comparison circuit zxo B Y
When the address read out from the address counter 102 exceeds the output of the Y extraction at 11 reset raster 205, a Y extraction signal indicating the Y extraction ting is generated.X address comparison circuit 207
(by the X address counter 101) When the output address exceeds the output of the X end address register 202, an X end signal indicating the timing of the end address in the X direction of the sub screen is generated, and the y address comparison circuit 208 The address fed out by the y address counter 104 is y
When the output of the end address register 203 is exceeded, a y end signal indicating the timing of the end address in the Y direction of the sub-screen is generated.

アドレス切換え回路212は、主画面用アドレスとして
Xアドレスカウンタ101とYアドレスカウンタ102
の繰出すアドレスを受け、また副画面用アドレスとして
Yアドレスカウンタ102と1アドレスカクンタ104
の繰出すアドレスを受けるように構成されている。
The address switching circuit 212 uses an X address counter 101 and a Y address counter 102 as main screen addresses.
The Y address counter 102 and the 1 address counter 104 receive the address sent out, and also serve as the address for the sub-screen.
It is configured to receive addresses issued by.

このような構成における本発明の動作を第4図を参照し
ながら次に・説明する。図示しないキーボードにより副
画面のサイズと主画面の切出し位置及び副画面を表示さ
せるか否かの条件(オン又はオフにより)を指定する。
The operation of the present invention in such a configuration will be explained next with reference to FIG. A keyboard (not shown) is used to specify the size of the sub-screen, the cutting position of the main screen, and the condition (by turning on or off) as to whether or not to display the sub-screen.

マイクロプロセッサはそれらの条件を読み取り、各レジ
スタに次のようにセットする。
The microprocessor reads these conditions and sets each register as follows.

り204.205にセットする。Set to 204.205.

(2)主画面に埋め込も副画面のスタートアドレスyr
eyスタートアドレスレジスタ103 Kセットする。
(2) Start address yr of the sub-screen that can be embedded in the main screen
ey start address register 103 Set K.

なお1本集施例では副−面のX方向のスタートアドレス
x1は切出アドレスX□と同一でらb1新たな設定は不
要である・ (5)  副画面工/ドアドレスX2m 72をエンド
アドレスレジスタ202.203にセットする。
In addition, in this example, the start address x1 in the X direction of the sub-surface is the same as the cutting address Set in registers 202 and 203.

(4)副画面のオン・オフ条件を副画面オン・オフレジ
スタ201にセットする。このオン争オフ条件は任意に
単独で変更することができ、従って副画面表示のオン・
オフ制御が可能である。
(4) Set the sub-screen on/off conditions in the sub-screen on/off register 201. This on/off condition can be changed independently at will, so the sub screen display on/off condition can be changed independently.
Off control is possible.

以上のVジスタ設定を完了した後Xアドレスカウンタ1
01及びYアドレスカウンタ102が作動し順次アドレ
スを繰り出す。■指定される画面メモリの1つのアドレ
スはCRT表示画面の1つのビクセルに対応しておシ、
ビクセルの走査順序に一致してメモリのアドレスが指定
される。アドレス切換え回路212はXアドレスカウン
タ101とYアドレスカウンタ102の出力を選び映像
メ毫り30に与える。第4図のように構成され九映倫メ
モリ30の主画面メ毫り31の左上アドレスからX方向
に順次その内容が出力され、リアルタイムデータ処理回
路41によ〉主画面用の所定のデータ処理(ウィンドウ
処理及びレベル処理)が行なわれる。処理の施されたデ
ータはスイッチ50及びDム変換660を介してアナー
グ信号に変換されてビデオ信号とな抄、CRT表示器7
0に導かれて可視像で表示される。1段目のX方向のア
ドレスの走査が終るとYアドレスが更新され2段目のア
ドレス走査に移ヤ、上述と同様にして表示が行なわれる
。以下同様にして走査が進む。
After completing the above V register settings, the X address counter 1
The 01 and Y address counters 102 operate and sequentially read out addresses. ■One address of the specified screen memory corresponds to one pixel of the CRT display screen,
The memory is addressed in accordance with the scan order of the pixels. The address switching circuit 212 selects the outputs of the X address counter 101 and the Y address counter 102 and applies them to the video message 30. The content is sequentially output in the X direction from the upper left address of the main screen message 31 of the Kueirin memory 30 as shown in FIG. 4, and the real-time data processing circuit 41 performs prescribed data processing for the main screen Window processing and level processing) are performed. The processed data is converted to an analog signal via the switch 50 and the D/M converter 660, and then converted into a video signal and sent to the CRT display 7.
0 and displayed as a visible image. When the first row of addresses in the X direction is scanned, the Y address is updated, and the second row of addresses is scanned, and display is performed in the same manner as described above. The scanning proceeds in the same manner.

この間比較回路207〜210は常に比較判定を行なっ
ておシ、アドレスX、 Yが切出7ドレス領埴内を指定
しているときすなわちX工くx≦X2# Y工くYとy
2のときはX切出信号及びY切出信号を同時に発生して
いる。条件判定回路211は、これらの信号及び水平及
び垂直同期信号LVt受けて副画面セレクト信号を発生
すゐと共に、アドレス切換え回路212を制御してカウ
ンタ101のアドレスXとカウンタ104のアドレスy
を送出させる。これにより切出しアドレス領域内では主
画面のImgIデータに代って副画面メモリで指定した
部分の画像データが読出され、かつデータ処理回路42
で処理されたデータがセレクト信号によって切換えられ
たスイッチ50を介してDム変換器60に送られる。そ
の後のCRT表示までの動作は主画面表示と同様である
・アドレスX、Yが副Ili藺のエンドアドレスX2*
 3’2を越えると比較回路207.208よりXエン
ド信号及びyエンド信号が発生し、これKより条件判定
回路211はセレクト信号を下げると共にアドレス切換
え回路212を元の状態すなわちカウンタ101゜10
2の出力アドレスX、 Yを選択する状態に復帰させる
・なお、レジスタ201の内容がオフのときすなわち副
画面オフ−条件のときは比較回路の出力のいかんに拘ら
ず条件判定回路211は主画面メモリの皐の読出し及び
表示を司どる・ このようにして第8図(ロ)に示すように主−面画@ 
(Axial Q像)表示中の任意の四角形領域に副画
面(gcout像)を置き換えて表示することができ、
また5cout偉表示を中止した場合には第・図(()
K示すようにその部分のAxial像が欠損されること
なく表示される。
During this time, the comparison circuits 207 to 210 constantly perform comparative judgments, and when addresses X and Y specify the area within the cutout 7 dress area, that is,
At the time of 2, the X cutting signal and the Y cutting signal are generated simultaneously. The condition determination circuit 211 receives these signals and the horizontal and vertical synchronizing signals LVt to generate a sub-screen select signal, and also controls the address switching circuit 212 to change the address X of the counter 101 and the address y of the counter 104.
send out. As a result, in the cutout address area, the image data of the specified part in the sub-screen memory is read out instead of the ImgI data of the main screen, and the data processing circuit 42
The processed data is sent to the DM converter 60 via the switch 50 which is switched by the select signal. The subsequent operation up to the CRT display is the same as the main screen display.Addresses X and Y are the end address X2* of the sub-Ili
When the value exceeds 3'2, the comparison circuits 207 and 208 generate an X end signal and a y end signal, and from this K, the condition judgment circuit 211 lowers the select signal and returns the address switching circuit 212 to its original state, that is, the counter 101.
When the contents of the register 201 are off, that is, the subscreen is off, the condition determination circuit 211 selects the output address Controls the reading and display of the memory. In this way, the main screen is displayed as shown in Figure 8 (b).
(Axial Q image) The sub screen (gcout image) can be replaced and displayed in any rectangular area being displayed.
In addition, if you cancel the 5cout display, please refer to Fig. (()
As shown in K, the axial image of that part is displayed without any loss.

なお、実施例ではX方向に関して切出アドレスと副画面
のスタートアドレスは同一としたが、それぞれ独立に定
め、第6図に示すように任意の位置に副画面な埋め込み
得るようにすることもできる。また、主画面メモリ空間
と副画面メモリ空間と紘ハードウェア構成上別個のメモ
リ空間としてもよい、更に、副画面表示の位置及び大き
さが固定でかつ副画面用メモリアドレスも固定としても
よく、そのような場合には前述のようなレジスタ群は不
要となり、第7図に示すように副画面セレクト信号をア
ドレスに割当て主画面と副−面を同時表示させることが
できる。
In addition, in the embodiment, the cutting address and the start address of the sub-screen in the X direction are the same, but they can be determined independently and the sub-screen can be embedded in any position as shown in FIG. . Furthermore, the main screen memory space and the sub-screen memory space may be separate memory spaces due to the hardware configuration.Furthermore, the position and size of the sub-screen display may be fixed, and the sub-screen memory address may also be fixed, In such a case, the register group as described above becomes unnecessary, and the main screen and sub-screen can be displayed simultaneously by assigning the sub-screen select signal to the address as shown in FIG.

また、主画面メモリには8cout *を、副画面メそ
りにはムziml 儂をそれぞれ記憶させて+3cou
t @偉の一部にムxial 1Iiii儂を埋め込ん
で表示させることtできる。
Also, store 8cout * in the main screen memory and MUZIML in the subscreen memory to +3cou.
It is possible to embed Mxial 1Iiii in a part of @wei and display it.

以上説明したように、本発明によれば、主画面Imig
Iの任意の位置にm画面1mgIを埋め込んで同時表示
させることができるので、ムxia1画健面にその画像
がどの部分のスライス位置及び角度であるかt示す5c
out 倫を参照的に併せて表示することができ、診断
効率を高めることができるatた、8cout 惨表示
を消したときその部分のムxial @は破壊されるこ
となく元の像に復旧して表示されるでき操作性の向上を
図ゐことができる。
As explained above, according to the present invention, the main screen Imig
Since it is possible to embed 1mgI of m screen in any position of I and display it simultaneously, it is possible to show the slice position and angle of the image on the 1st screen of Mxia5c.
It is possible to display the 8cout information together as a reference, which can improve diagnostic efficiency.When the 8cout information is erased, the information in that part is restored to its original image without being destroyed. It is possible to improve the display and operability.

重た。Axiil I&と8cout *は別個にリア
ルタイムのデータ処理ができる利点もある。
It was heavy. Axil I& and 8cout* also have the advantage of being able to separately process data in real time.

このように8cout *を同時表示できるようにした
ことKより、この1m面を写真撮影し後日その写真によ
)診断をする場合どのスライス位置の断面僧であるかが
一目で分かり診断に大いに役立つことになる。
By being able to display 8 cout* simultaneously in this way, when you take a photo of this 1m surface and make a diagnosis using that photo later, you can see at a glance which slice position the cross section is at, which is very useful for diagnosis. It turns out.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はムxial g像を示す図、第2図は5cou
t画像を示す図、第3図は本発明に係るCRT表示装置
の実施例構成図、第4図及び第6図は第5図に示すメ篭
り30の爽施例構成図、第6図はアドレス回路とアドレ
ス選択回路の詳細を示す実施例図、第7図はアドレス信
号を得る他の実施例図、第魯図は表示例を示す図である
。 1.31・・・主−面メモリ、2,32・・・副画面メ
モリ。 10・・・アドレス回路、20・・・アドレス選択回路
、30・・・映倫メモリ、40・・・データ処理回路、
50・・・スイッチ。 60−・・Dム変換器、70・・・表示回路、206・
・・アドレス判定回路、211・・・条件判定回路、2
12・・・アドレス切換え回路・ −/−
Figure 1 shows the mu xial g image, Figure 2 shows the 5cou
FIG. 3 is a diagram showing the configuration of an embodiment of the CRT display device according to the present invention, FIGS. 4 and 6 are diagrams showing the configuration of the screen 30 shown in FIG. FIG. 7 is a diagram showing another embodiment for obtaining an address signal, and FIG. 7 is a diagram showing an example of display. 1.31...Main screen memory, 2,32...Sub screen memory. 10...Address circuit, 20...Address selection circuit, 30...Eirin memory, 40...Data processing circuit,
50...Switch. 60--DM converter, 70--display circuit, 206-
...Address judgment circuit, 211...Condition judgment circuit, 2
12...Address switching circuit・-/-

Claims (1)

【特許請求の範囲】 (啼)映像メモリに記憶されたσ画儂データを読み出し
てこれを可視儂として表示する管面像表示装置において
、前記映倫メ毫りt主画面に表示されるムxial I
i *データを記憶しておく主画面メ峰すとacout
 m儂データを記憶しておく剛画藺メ篭りで構成し、前
記主画面メ%すと副画面メ%すを7ドレツシングするた
めのアドレス信号を発生する画面用アドレス回路と、設
定され↓ 主画面の切出し領域のアドレス及びこの切出し領域Kl
iめ込むべき副画面の領域のアドレスを前記アドレス信
号とそれぞれ比較し副画面を切出すタイミングを検知す
ゐためのアドレス判定回路と、該アドレス判定回路の出
力と副画面を表示するか否かを示す覇画爾表示オン・オ
フ条件を判定して前記メモリのアドレッシングを制御す
ゐと共に副画面セレクF信号な作成する条件判定回路と
、前記主画面メモリと副画面メモリよや出力されるデー
タを別個にリアルタイムでウィンドウ・レベル処理する
主画面用データ処理回路及び副画面用データ処理回路と
、前記副画面セレクF信号により付勢され前記2個のデ
ータ処理回路の出力を択一的に選択して出力するスイッ
チを具備し、主画面のAxi凰1画倫と副画面の8ao
ut ij 11と社別個のデータ処理を施亀すように
してAxim1画像の一部yc Jicout iji
 filを埋め込んで同時表示すると共に任意に5ao
ut画儂表示をオン・オフすることができゐようにし九
ことを特゛黴とするa画像表示装置。
[Claims] (Sound) In a screen image display device that reads σ picture data stored in a video memory and displays it as a visible picture, the picture data displayed on the main screen I
i *Main screen menu for storing data
It consists of a rigid picture frame for storing m-data, and is set up with a screen address circuit that generates an address signal for dressing the main screen and sub-screen. Address of the cutout area of the screen and this cutout area Kl
an address judgment circuit for comparing the address of the area of the sub-screen to be embedded with the address signal and detecting the timing to cut out the sub-screen, and the output of the address judgment circuit and whether or not to display the sub-screen. a condition determination circuit that determines display on/off conditions to control the addressing of the memory, and creates a sub-screen select F signal; and data output from the main screen memory and sub-screen memory. a main screen data processing circuit and a subscreen data processing circuit that separately perform window level processing in real time, and an output of the two data processing circuits that is energized by the subscreen select F signal and selectively selects the output of the two data processing circuits. Equipped with a switch to output
ut ij 11 and a part of the Axim 1 image by performing company-specific data processing.
embed the file and display it simultaneously, and optionally add 5ao.
An image display device having the following features: that it is possible to turn on and off the image display;
JP57060682A 1982-04-12 1982-04-12 Ct image display apparatus Granted JPS58177635A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57060682A JPS58177635A (en) 1982-04-12 1982-04-12 Ct image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57060682A JPS58177635A (en) 1982-04-12 1982-04-12 Ct image display apparatus

Publications (2)

Publication Number Publication Date
JPS58177635A true JPS58177635A (en) 1983-10-18
JPH0134061B2 JPH0134061B2 (en) 1989-07-17

Family

ID=13149319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57060682A Granted JPS58177635A (en) 1982-04-12 1982-04-12 Ct image display apparatus

Country Status (1)

Country Link
JP (1) JPS58177635A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117376A (en) * 1983-11-29 1985-06-24 Yokogawa Medical Syst Ltd Picture display device for computerized tomographic image pickup device
JPS6131125A (en) * 1984-07-24 1986-02-13 株式会社島津製作所 Medical image display apparatus
JPS6462116A (en) * 1987-09-01 1989-03-08 Olympus Optical Co Image display apparatus of endoscope

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376782U (en) * 1976-11-30 1978-06-27
JPS5526940A (en) * 1978-08-16 1980-02-26 Tokyo Shibaura Electric Co Computerrtomography device
JPS5595146A (en) * 1979-01-13 1980-07-19 Toshiba Corp Picture display unit
JPS55130654A (en) * 1979-03-30 1980-10-09 Nippon Electron Optics Lab Device for displaying computer tomography image

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376782U (en) * 1976-11-30 1978-06-27
JPS5526940A (en) * 1978-08-16 1980-02-26 Tokyo Shibaura Electric Co Computerrtomography device
JPS5595146A (en) * 1979-01-13 1980-07-19 Toshiba Corp Picture display unit
JPS55130654A (en) * 1979-03-30 1980-10-09 Nippon Electron Optics Lab Device for displaying computer tomography image

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117376A (en) * 1983-11-29 1985-06-24 Yokogawa Medical Syst Ltd Picture display device for computerized tomographic image pickup device
JPH0334932B2 (en) * 1983-11-29 1991-05-24 Yokokawa Medeikaru Shisutemu Kk
JPS6131125A (en) * 1984-07-24 1986-02-13 株式会社島津製作所 Medical image display apparatus
JPS6462116A (en) * 1987-09-01 1989-03-08 Olympus Optical Co Image display apparatus of endoscope

Also Published As

Publication number Publication date
JPH0134061B2 (en) 1989-07-17

Similar Documents

Publication Publication Date Title
US4317114A (en) Composite display device for combining image data and method
US8681228B2 (en) System and method for displaying an image indicating a positional relation between partially overlapping images
JP2594424B2 (en) Video image creation method and apparatus
JPH0334932B2 (en)
JPS6191777A (en) Video image forming apparatus
EP0300502B1 (en) High speed page turning control system
JPS58160983A (en) Crt display unit
US20060203002A1 (en) Display controller enabling superposed display
JPS58177635A (en) Ct image display apparatus
EP0571288B1 (en) Method and apparatus for displaying a plurality of images on one display unit by carrying out filtering operation
JPS6150318B2 (en)
JP2001103392A (en) Image frame generating circuit and digital television system using it
JPH06124189A (en) Image display device and image display control method
JP2608275B2 (en) Image processing device
JPH0764530A (en) Control system for image display device
JP2591064B2 (en) Teletext broadcast receiver
JPH0744693A (en) Picture display device
JPS6022279A (en) Picture processing system
JPH06124080A (en) Large-capacity picture display method and its device
JP2797399B2 (en) Visualization of time-varying area
JP2858831B2 (en) Bitmap display method
JPH06301374A (en) Image forming device
JPH10124039A (en) Graphic display device
JPS6240584A (en) Reduction display control device
JPH0567185A (en) Picture display processing device