JPS5816832B2 - Coin storage confirmation device in public telephones - Google Patents

Coin storage confirmation device in public telephones

Info

Publication number
JPS5816832B2
JPS5816832B2 JP7929778A JP7929778A JPS5816832B2 JP S5816832 B2 JPS5816832 B2 JP S5816832B2 JP 7929778 A JP7929778 A JP 7929778A JP 7929778 A JP7929778 A JP 7929778A JP S5816832 B2 JPS5816832 B2 JP S5816832B2
Authority
JP
Japan
Prior art keywords
coin
output
light
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7929778A
Other languages
Japanese (ja)
Other versions
JPS556937A (en
Inventor
金田邦彦
竹田義昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP7929778A priority Critical patent/JPS5816832B2/en
Publication of JPS556937A publication Critical patent/JPS556937A/en
Publication of JPS5816832B2 publication Critical patent/JPS5816832B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M17/00Prepayment of wireline communication systems, wireless communication systems or telephone systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Prepayment Telephone Systems (AREA)

Description

【発明の詳細な説明】 本発明は、公衆電話機に対する硬貨の投入状況およびそ
の収納状況を監視する装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for monitoring the insertion and storage of coins into a public telephone.

公衆電話機はおいては、硬貨の投入により発信を可能と
しており、料金後収納式すなわち、通話の終了後または
一定の通話時間経過後に、交換機からの課金信号に基づ
き、投入されて待機中の硬貨を一枚づつ収納レバーの動
作により料金収納金庫へ収納するものでは、ダイヤル発
信直前に硬貨が待機位置になければならず、これを検出
することが必要となっている。
Public telephones allow calls to be made by inserting coins, and are retractable after the charge, i.e., after the call ends or after a certain call time has elapsed, the coins are inserted and waiting in line based on the billing signal from the exchange. In a system in which coins are stored one by one in a charge storage safe by operating a storage lever, the coins must be in a standby position immediately before dialing, and it is necessary to detect this.

一方、課金信号により硬貨が収納されれば、待機位置か
ら硬貨が消滅するため、これを検出することも必要とな
っているが、従来は、待機位置の硬貨を検出のうえ収納
動作を行ない、これによって硬貨が収納されたものとみ
なしており、何等かの原因により硬貨が待機位置へ止ま
る場合、これを検出することのできない欠点を生じてい
た。
On the other hand, if a coin is stored in response to a billing signal, the coin disappears from the standby position, so it is necessary to detect this, but conventionally, the coin in the standby position is detected and then the storage operation is performed. This means that the coin is considered to have been stored, and if the coin stops at the standby position for some reason, this cannot be detected.

また、硬貨の検出手段として従来は硬貨の自重または介
在により作動する機械的接点、あるいは、硬貨の自重に
より変位するマグネットによって駆動されるリードスイ
ッチ等が用いられていた。
Conventionally, as a coin detection means, a mechanical contact operated by the coin's own weight or an interposition, or a reed switch driven by a magnet displaced by the coin's own weight has been used.

しかし、これらのものは調整が困難であると共に、課金
信号として極性反転信号を用いる場合のほかは使用でき
ず、交流信号を用いる課金信号には適用不可能であり、
かつ、チャックリングを生じ易く、電子的制御回路の入
力としてそのまま使用できない等の欠点があり、近来は
発光素子と受光素子とを用いた硬貨監視器も提案されて
いる。
However, these methods are difficult to adjust, and can only be used when polarity inversion signals are used as billing signals, and cannot be applied to billing signals that use alternating current signals.
Moreover, it has drawbacks such as being susceptible to chuckling and cannot be used as is as an input to an electronic control circuit.Recently, coin monitors using a light emitting element and a light receiving element have been proposed.

ただし、発光素子は所要電力が大きいため従来の機械的
接点の如く常時硬貨の監視を行なう場合には、消費電力
の関係上交換機からの線路電流または線路間の電圧を用
いて電源とすることができず、別途の電源を必要とする
うえから公衆電話機用としては甚だ不適当であり、実用
化するには多くの支障を生じていた。
However, since light-emitting elements require a large amount of power, when constantly monitoring coins like conventional mechanical contacts, it is not possible to use the line current from the exchange or the voltage between the lines as a power source due to power consumption. However, since it required a separate power source, it was extremely unsuitable for use in public telephones, and there were many obstacles to putting it into practical use.

本発明は従来のかかる欠点および問題点を=一挙に解消
するため、硬貨収納状況確認の低消費電力化と高信頼性
化とを実現する目的を有し、公衆電話機の硬貨経路を挟
持する部位へ発光素子と該発光素子の発光光線を受光す
る受光素子とを相対向して設けた硬貨監視器を前記硬貨
経路の途上における収納レバーの上方へ備えると共に、
課金信号の前縁と後縁とに同期した信号を発生する信号
発生回路と、この同期した信号により前記硬貨監視器の
発光素子を瞬時の開駆動する。
In order to solve all of the above-mentioned drawbacks and problems of the conventional technology at once, the present invention aims to realize lower power consumption and higher reliability in checking the coin storage status, and has a part that holds the coin path of a public telephone. A coin monitor including a light emitting element and a light receiving element that receives the light emitted from the light emitting element facing each other is provided above the storage lever in the middle of the coin path, and
A signal generating circuit generates a signal synchronized with the leading edge and trailing edge of the charge signal, and the light emitting element of the coin monitor is instantaneously driven open by the synchronized signal.

駆動回路と、前記硬貨監視器の受光素子から得られる出
力を前記前縁と後縁とに同期した信号により各個にゲー
トするゲート回路とを備え、前記課金信号に基づく硬貨
収納状況の確認を行なう極めて合理的かつ低消費電力で
あり、トーン信号を課金信号として用いる交換機に対し
ても使用できると共に、高信頼性の製造容易な硬貨監視
方式を提供するものである。
The coin monitor includes a drive circuit and a gate circuit that individually gates the output obtained from the light receiving element of the coin monitor using a signal synchronized with the leading edge and the trailing edge, and confirms the coin storage status based on the billing signal. The present invention provides a highly reliable coin monitoring system that is extremely rational and has low power consumption, can be used in exchanges that use tone signals as billing signals, and is easy to manufacture.

以下、実施例を示す図によって本発明の詳細な説明する
が、他の各回路との関連を有するため、各回路について
も説明を行なう。
Hereinafter, the present invention will be described in detail with reference to figures showing embodiments, and each circuit will also be described because it is related to other circuits.

第1図は公衆電話機における硬貨経路の断面図であり、
偏平状の金属筒等により製せられた硬貨経路1の上方よ
り投入された硬貨は、収納レバー2により比重され、収
納レバー2の直上へ待機するが、交換機からの課金信号
到来により収納レバー2が支点3を中心としてレバー4
のシフトにより右方ヘスライドし、下方の収納金庫へ待
機中の硬貨を落し込むと共に、待機中の硬貨より更に上
方の硬貨をストッパー5の内方への突出により落下を阻
屯し、確実に1枚の硬貨のみを落し込むものとしである
Figure 1 is a cross-sectional view of the coin path in a public telephone;
A coin inserted from above the coin path 1 made of a flat metal tube or the like is concentrated by the storage lever 2 and waits directly above the storage lever 2. However, when a billing signal arrives from the exchanger, the coin is inserted into the storage lever 2. is the lever 4 centered on the fulcrum 3.
The shift causes the coin to slide to the right and drop the waiting coin into the storage safe below, and the inward protrusion of the stopper 5 prevents coins that are above the waiting coin from falling, ensuring that the coin is Assume that only one coin is dropped.

したがって、電話機からの発信直前には待機位置すなわ
ち収納レバー2の直上に硬貨の存在することが必要であ
り、同時に収納レバー2の直下には硬貨が存在していて
はならず、この両条件をチェックする目的上待機位置を
挟持する部位および収納レバー2の直下を挟持する部位
へ、発光ダイオード等の発光素子EL、、EL2と受光
ダイオード、CdSセル等の受光素子PT1.PT2を
相対向して設け、発光素子EL、、EL2の発光する光
線を受光素子PT1.PT、、がそれぞれ受光する関係
としてあり、硬貨の存在によって受光素子p’r1゜P
T2の受光入力が遮断され、受光素子PT、 、PT2
のインピーダンスが上昇すなわちオフ状態となり、硬貨
の不存在により受光入力が与えられ、受光素子PT、、
PT2のインピーダンスが低下すなわちオン状態となり
、このインピーダンス変化に基づいて各位置の硬貨検出
が行なわれる。
Therefore, immediately before a call is made from the telephone, it is necessary that a coin be present in the standby position, that is, directly above the storage lever 2, and at the same time, there must be no coins present directly below the storage lever 2. Both conditions must be met. For the purpose of checking, the light emitting elements EL, EL2 such as light emitting diodes and the light receiving elements PT1 . PT2 are provided facing each other, and the light beams emitted by the light emitting elements EL, , EL2 are directed to the light receiving elements PT1. PT, , are in the relationship of receiving light, and depending on the presence of a coin, the light receiving element p'r1゜P
The light receiving input of T2 is cut off, and the light receiving elements PT, , PT2
The impedance of PT rises, that is, becomes an OFF state, and the absence of a coin provides a light receiving input, and the light receiving elements PT,...
The impedance of PT2 decreases, that is, it becomes on-state, and coin detection at each position is performed based on this impedance change.

第2図は本方式を適用した制御回路の構成を示す回路図
であり、線路端子り、 、 L2と通話同装置との間に
は直列にフックスイッチH3およびダイヤルのインパル
ス接点Diが挿入され、更にダイヤル発信時のインパル
ス接点D1によるル・−電流の断続音を通話同装置へ与
えないため、同口装置を短縮するダイヤルの短縮接点D
sが通話同装置と並列に接続されており、ダイヤルの相
転から散転の終了までの間、短絡点Dsがオンになるも
のとなっている。
FIG. 2 is a circuit diagram showing the configuration of a control circuit to which this method is applied, in which a hook switch H3 and a dial impulse contact Di are inserted in series between the line terminal L2 and the telephone communication device. Furthermore, in order to prevent the intermittent sound of the current caused by the impulse contact D1 during dialing from being applied to the calling device, a shortening contact D of the dial is used to shorten the calling device.
s is connected in parallel with the telephone call device, and the shorting point Ds is turned on from the phase change of the dial until the end of the phase change.

この短絡接点Dsに対し並列な部位、すなわち図の列で
は短絡接点Dsと通話回路T E、 Lとの間へ第1図
の発光素子EIJ直列に挿入されておりフックオフによ
るフックスイッチ1−15のオンによって通ずる線路端
子Ll y L2と通話同装置との間のループ電流によ
り発光し、この発光による光線が受光素給PT2により
受光される。
The light-emitting element EIJ in FIG. 1 is inserted in series between the short-circuit contact Ds and the communication circuits TE and L in the column parallel to this short-circuit contact Ds, that is, the light-emitting element EIJ in FIG. When turned on, a loop current between the line terminal Lly L2 and the communication device emits light, and a light beam resulting from this light emission is received by the light receiving element supply PT2.

なお、受光素子PT2は第1図のものと同一であり、他
の発光素子EL1.受光素子PT1 も第1図吉同−の
ものを用いている。
Note that the light receiving element PT2 is the same as that in FIG. 1, and the other light emitting elements EL1. The light-receiving element PT1 shown in FIG. 1 is also used.

したがって フックオフによるループ電流が発光素子E
L2へ通じている間は受光素子PT2がオンとなり、抵
抗器R7との接続点における電圧■pt2低電位(以下
、?+ L +1 )であるが、ダイヤルの相転により
短絡接点Dsがオンになると発光素子EL2以降が短絡
されて同素子EL2の発光か消滅し、受光素子PT2が
オフとなって電圧■pt2が電圧Vとほぼ等しい高電位
(以下、“H″)となる。
Therefore, the loop current due to hook-off is
While the light is connected to L2, the light receiving element PT2 is on, and the voltage at the connection point with the resistor R7 is low potential (hereinafter referred to as ?+L +1), but the shorting contact Ds is turned on due to the phase change of the dial. Then, the light emitting element EL2 and subsequent elements are short-circuited, and the light emitted from the element EL2 disappears, the light receiving element PT2 is turned off, and the voltage pt2 becomes a high potential (hereinafter referred to as "H") almost equal to the voltage V.

G〈ま、収納金庫の満杯、糸吊り硬貨の不正投入等によ
り第1図の発光素子EL2と受光素子PT2との間へ硬
貨が滞留しているものとすれば、フックオフにより第2
図のフックスイッチH8がオンとなり、ループ電流によ
って発光素子EL2は発光状態となるが、受光素子PT
2はオフのままであり電圧■pt2がH”のため、これ
がNANDゲー1−NANDlの入力1へ与えられる。
G<Well, assuming that coins are staying between the light-emitting element EL2 and the light-receiving element PT2 in FIG.
The hook switch H8 in the figure is turned on, and the loop current causes the light emitting element EL2 to emit light, but the light receiving element PT
Since the voltage pt2 remains off and the voltage pt2 is H'', this is applied to the input 1 of the NAND gate 1-NANDl.

一方、ダイオードD1.D2、ツェナーダイオードZD
1およびコンデンサC1は線路端子L1 y L2間へ
線路端子L1を正極として与えられる交換機からの線路
電圧を用いて各回路の電源とするためのものであって、
コンデンサC1の端子電圧を端子Vから取り出し、各回
路へ供給しており、ループ電流により端子Vへ電圧を生
じ、この電圧を受けて微分回路等を用いたイニシャルリ
セット回路IR8が連続出力とパルス出力とを“H”と
して発生し、パルス出力をNANDゲートNAND1の
入力2へ与える。
On the other hand, the diode D1. D2, Zener diode ZD
1 and the capacitor C1 are used to power each circuit using the line voltage from the exchanger, which is applied between the line terminals L1 and L2 with the line terminal L1 as the positive terminal.
The terminal voltage of the capacitor C1 is taken out from the terminal V and supplied to each circuit, and the loop current generates a voltage at the terminal V. Upon receiving this voltage, the initial reset circuit IR8 using a differentiating circuit etc. outputs continuous output and pulse output. is generated as "H", and the pulse output is given to the input 2 of the NAND gate NAND1.

このため、NANDゲ′−トNAND、の出力は”L”
となり、このL”がインバータ1N2により反転され、
”H”となってNORゲートN0R1の入力1へ与えら
れその出力を”L″さする。
Therefore, the output of the NAND gate NAND is "L".
This L'' is inverted by inverter 1N2,
The signal becomes "H" and is applied to the input 1 of the NOR gate N0R1, making its output "L".

このL”によってフリップフロップ回路(以下、FFC
)FF1がセットされ、その出力″L”によりダイオー
ドD3を抵抗器R12を介してトランジスタTr4をオ
ンとし、インパルス接点Diと並列の半導体素子SCR
をオンへ転じ、ダイヤル発信を阻止する。
By this L'', a flip-flop circuit (hereinafter referred to as FFC)
) FF1 is set, and its output "L" turns on the transistor Tr4 through the diode D3 and the resistor R12, and the semiconductor element SCR in parallel with the impulse contact Di.
Turn on to prevent dialing.

すなわち、インパルス接点Diに対し、制御浮子として
のゲート端子を有するサイリスク等の半導体素子SCR
が挿入されており、このゲート端子にはゲ′−トパルス
印加用のコンデンサC4および抵抗器R3が接続され、
更に、この回路に対してトランジスタTr5が接続され
、同トランジスタTr5のオンにより半導体素子SCR
がオン状東へ転するものとなっている。
That is, for the impulse contact Di, a semiconductor element SCR such as a cyrisk having a gate terminal as a control float is used.
is inserted, and a capacitor C4 and a resistor R3 for gate pulse application are connected to this gate terminal.
Further, a transistor Tr5 is connected to this circuit, and when the transistor Tr5 is turned on, the semiconductor element SCR is turned on.
The direction is now turned eastward.

なお、発光素子EL2と受光素子PT2との間に滞留硬
貨がなければ、受光素子PT2がオンとなるため電圧V
pt2はL”でり、前述のインパルス接点Diの短絡は
行われない。
Note that if there is no coin staying between the light emitting element EL2 and the light receiving element PT2, the light receiving element PT2 is turned on, so that the voltage V
pt2 is L'', and the above-mentioned shorting of the impulse contact Di is not performed.

また、フックオフ時、糸吊り硬貨等により、第1図の発
光素子EL1と受光素子PT、との間の待機位置に硬貨
が滞留している場合も、前述と同様にインパルス接点D
iの短絡が行なわれる。
Also, when the coin is suspended in the standby position between the light emitting element EL1 and the light receiving element PT in FIG.
A short circuit of i is performed.

すなわち、上述のとおりフックオフによりイニシャルリ
セット回路IR8がパルス状の出力″Hjlを生ずると
、これがNORゲートN0R2の入力4へ与えられその
出力を”L”とするため、これをインバータIN6によ
り反転すると“H19となり、これがコンデンサC9,
抵抗器R19により微分されて微分パルスとなったうえ
、インバータ■N7により反転され“L Hとなって、
トランジスタTr6をこの微分パルスの期間中のみオン
とする。
That is, as mentioned above, when the initial reset circuit IR8 generates a pulse-like output "Hjl" due to hook-off, this is applied to the input 4 of the NOR gate N0R2 and the output becomes "L", so when this is inverted by the inverter IN6, " H19, which is the capacitor C9,
It is differentiated by resistor R19 to become a differential pulse, and is inverted by inverter N7 to become "LH".
The transistor Tr6 is turned on only during this differential pulse.

これによって、抵抗器R115を介し発光素子E L
1へ電流が通じ、同素子EL、発光するが、硬貨の存在
により受光素子PT1の受光入力がなく、抵抗器1(i
aとの接続点の電圧Vpt1は”H”のままであり、し
たがって、ANDゲートAND1の入力1カ3 ft
Hであると同時に、同ゲートAND、の入力2ヘイニシ
ャルリセット回路IR8の出力が”H”として与えられ
ているため、ANDゲートAND1の出力は”H”とな
り、これがNOR/7′−トNOR3の入力1へ与えら
れその出力を“L”とする。
As a result, the light emitting element E L is connected via the resistor R115.
1, and the element EL emits light; however, due to the presence of the coin, there is no light reception input to the light receiving element PT1, and the resistor 1 (i
The voltage Vpt1 at the connection point with a remains "H", therefore, the input 1 of the AND gate AND1 is 3 ft
At the same time, the output of the input 2 initial reset circuit IR8 of the same gate AND is given as "H", so the output of the AND gate AND1 becomes "H", which is NOR/7'-to-NOR3. It is applied to input 1 of , and its output is set to "L".

これによってNORゲー)NOR6の入力2カ(+?
L”へ転すると、その人力1もトランジスタTr6のベ
ースと同様″L”のため、同ゲートNOR3の出力は、
H”となり、これをNORゲー)NOR1の入力2へ与
え、同ゲ゛−1−NOR1の出力を”L”とし、FFC
−FF1をセットするため、上述と同様に半導体素子S
CRがオンとなりインパルスDiを短絡する。
This results in two inputs (+?
When it changes to "L", the output of the gate NOR3 is "L" as well as the base of the transistor Tr6, so the output of the same gate NOR3 is
This becomes "H" and is applied to the input 2 of NOR1 (NOR game), and the output of the same game -1-NOR1 is set to "L", and the FFC
- In order to set FF1, the semiconductor element S
CR turns on and short-circuits impulse Di.

ついで、発光素子EL2側に硬貨がなく、発光素子EL
1と受光素子PT1との間にも待機中の硬貨がない状態
でダイヤルを相転すると、短絡接点Dsのオンにより発
光素子EL2が減光し受光素子PT2がオフとなるため
電圧vpt2力(”H”となり、この変化をコンデンサ
C6と抵抗器R13とが微分してパルス信号をインバー
タ■N3へ与え、その反転出力”L″により抵抗器R1
4を介してトランジスタTr6をオンとする。
Then, there was no coin on the light emitting element EL2 side, and the light emitting element EL
When the dial is rotated in a state where there is no coin waiting between 1 and the light receiving element PT1, the light emitting element EL2 dims due to the short circuit contact Ds being turned on, and the light receiving element PT2 is turned off, so that the voltage vpt2 (" This change is differentiated by the capacitor C6 and the resistor R13, and a pulse signal is given to the inverter N3, and the inverted output "L" is applied to the resistor R1.
The transistor Tr6 is turned on via the transistor Tr4.

トランジスタTr6のオンにより発光素子EL1が発光
すると、これを受光素子PT1が受光し電圧Vpt1を
′L”へ転じ、これによってFFC−FF2をセットす
るため、その出力によりトランジスタTr4がオンとな
り、半導体素子SCRもオンとなってインパルス接点D
iを短絡し発信を不能とする。
When the light emitting element EL1 emits light by turning on the transistor Tr6, the light receiving element PT1 receives the light and changes the voltage Vpt1 to 'L'', thereby setting FFC-FF2. Therefore, the output turns on the transistor Tr4, and the semiconductor element SCR is also turned on and impulse contact D
Short-circuit i and make it impossible to make a call.

なお、発光素子EL1の発光はコンデンサC6゜抵抗器
R13によるパルス信号の期間のみであり、ダイヤル相
転の開始と同時にこのチェックがなされ、発光素子EL
1側に硬貨があればFFC−FF2はセットされず、ダ
イヤル発信が可能となる。
Note that the light emitting element EL1 emits light only during the period of the pulse signal from the capacitor C6 and the resistor R13, and this check is made at the same time as the start of dial phase rotation, and the light emitting element EL
If there is a coin on the 1 side, FFC-FF2 will not be set and dialing will be possible.

また、ダイヤルの散転終了により短絡接点Dsがオフと
なるため、電圧Vpt2がL”へ転じ、これによってF
FC−FF2はリセットされるが、FFC−FF1は一
度フツクオンを行なった後のフックオフ)こよってのみ
、イニシャルリセット回路IR8がリセットパルスを与
えるため、再度のフックオフまではセット状態を保持し
ダイヤル発信を阻止する。
In addition, since the shorting contact Ds is turned off by the end of the rotation of the dial, the voltage Vpt2 changes to L'', which causes F
FC-FF2 is reset, but FFC-FF1 is hooked off after performing hook-on once.) Only then does the initial reset circuit IR8 give a reset pulse, so it maintains the set state and dials until it hooks up again. prevent.

以上のとおりダイヤル相転前および相転開始と同時に所
定位置の硬貨有無をチェックするが、つぎのとおりダイ
ヤル散転中にも再チェックが行なわれる。
As described above, the presence or absence of a coin at a predetermined position is checked before the dial phase change and at the same time as the phase change starts, but a recheck is also performed during the dial rotation as described below.

まず、フックオフによりフックスイッチH8がオンにな
ると、ツェナーダイオードZD、のツェナー電圧Vz1
によりコンデンサC1が充電され、その電圧が抵抗器R
g p RgおよびツェナーダイオードZD2へ印加さ
れるが、ツェナーダイオードZD。
First, when the hook switch H8 is turned on due to hook-off, the Zener voltage Vz1 of the Zener diode ZD
capacitor C1 is charged, and the voltage is applied to resistor R
g p applied to Rg and Zener diode ZD2, but Zener diode ZD.

のツェナー電圧Vz2がvzlより犬となっているため
、ツェナーダイオードZD2はオフの状態を維持する。
Since the Zener voltage Vz2 is higher than vzl, the Zener diode ZD2 maintains the off state.

ところが、ダイヤルの操作によりダイヤルのインパルス
接点Diがオフになると、ツェナーダイオードZD2へ
線路端子り、 、 R2間の線間電圧が印加されてオン
となり、抵抗器R8とR9との接続点を”L”とし、こ
れをインバータIN1により反転のうえH”として、ダ
イオードD6、抵抗器R11からなる充電回路によりコ
ンデンサC6に対する充電を行なう。
However, when the impulse contact Di of the dial is turned off by operating the dial, the line voltage between the line terminals and R2 is applied to the Zener diode ZD2, turning it on, causing the connection point between resistors R8 and R9 to become "L". This is inverted by the inverter IN1 and set to H, and the capacitor C6 is charged by a charging circuit consisting of a diode D6 and a resistor R11.

ただし、この充電回路とコンデンサC6とによる時定数
はダイヤルパルスの正規なオフ時間とほぼ等しくな−っ
ている。
However, the time constant of this charging circuit and capacitor C6 is approximately equal to the normal off time of the dial pulse.

また、インパルス接点Diがオンになると、ツェナーダ
イオードZD2は再びオフとなりインバータIN1の入
力を”H”′とし、その出力が”L IIへ転するため
、抵抗器R1oとインバータIN1の出力インピーダン
スとからなる放電回路によりコンデンサC3の電荷が放
電される。
Furthermore, when the impulse contact Di turns on, the Zener diode ZD2 turns off again, setting the input of the inverter IN1 to "H", and the output is transferred to "LII", so that the output impedance of the resistor R1o and the inverter IN1 The electric charge of the capacitor C3 is discharged by the discharge circuit.

なお、抵抗器RIOとR11との抵抗値はR10> R
11となっており、放電回路とコンデンサC5とによる
時定数が充電回路のそれよりも大きいため、ダイヤル散
転開始の直後にコンデンサC6の端子電圧が”Hllへ
達し、これをANDゲ゛−トAND2の入力2とNOR
ゲ゛−トN0R2の入力3とへ与える。
Note that the resistance value of resistors RIO and R11 is R10>R
11, and since the time constant of the discharging circuit and capacitor C5 is larger than that of the charging circuit, the terminal voltage of capacitor C6 reaches "Hll" immediately after the start of dial dispersion, and this is applied to the AND gate. AND2 input 2 and NOR
It is applied to input 3 of gate N0R2.

これによってNORゲ゛−トN0R2の出力が”L”と
なり、上述のとおりトランジスタTr6をオンとし発光
素子EL、を発光させ、若(7、この位置に硬貨がない
と受光素子PT1をオンとするため、電圧Vpt1力f
” L ”となり、これをインバータIN4により反
転しH″としてからANDゲートAND、、の入力1へ
与える。
As a result, the output of the NOR gate N0R2 becomes "L", turning on the transistor Tr6 and causing the light emitting element EL to emit light as described above. Therefore, the voltage Vpt1 force f
The signal becomes "L" and is inverted by the inverter IN4 to become "H" and then applied to the input 1 of the AND gate AND.

このとき、同ゲ゛−トAND2の入力2もコンデンサC
5の”H”が与えられており、これによって同ゲ゛−ト
AND2の出力はH′′となってNORゲ゛−トNOR
3の入力2へ与えられ、同ゲ゛−トNOR3の出力を”
L ?1とし、NORゲートNOR,、NOR,を経て
上述と同様にFFC−FF1をセットしてトランジスタ
Tr4をオンへ転じ、半導体素子SCRをオンとしダイ
ヤル発信を阻止する。
At this time, the input 2 of the gate AND2 is also connected to the capacitor C.
5 "H" is given, and the output of the same gate AND2 becomes H'' and the NOR gate NOR
3, and the output of the same gate NOR3.
L? 1, FFC-FF1 is set via the NOR gates NOR, , NOR, and the transistor Tr4 is turned on in the same manner as described above, and the semiconductor element SCR is turned on to prevent dialing.

なお、発光素子EL、側に硬貨があれば、受光素子PT
1はオフのままであり、電圧Vpt1が′H″のためF
FC−Ff’1はセットされず、ダイヤル発信が可能と
なる。
Note that if there is a coin next to the light emitting element EL, the light receiving element PT
1 remains off, and the voltage Vpt1 is 'H', so F
FC-Ff'1 is not set and dialing becomes possible.

以上のとおりダイヤル発信中にも硬貨有無のチェックを
行なうが、このほかにも交換機からの課金信号到来によ
る硬貨収納時に硬貨が所定位置にあるかないかのチェッ
クを行ない、若し不適正な状態であれば通話回路を強制
的に切断している。
As mentioned above, the presence of coins is checked during dialing, but in addition to this, a check is also made to see if the coin is in the specified position when the coin is stored when a billing signal arrives from the exchange. If so, the call circuit is forcibly disconnected.

すなわち、線路端子L1.L2と通話同装置との間へ直
列に挿入されたスイッチング素子としてのトランジスタ
T r 1は切断回路として動作するものであり、フッ
クオフによるフックスイッチH8のオンにより線路端子
L1.L2間の線間電圧が印加されると共に、同トラン
ジスタT r 1における制御端子としてのベースへ接
続されたトランジスタT r 2が抵抗器R2により順
方向へバイアスされオンとなるため、トランジスタTr
1もオンとなり、この状態を維持している。
That is, line terminal L1. The transistor T r 1 as a switching element inserted in series between L2 and the communication device operates as a disconnection circuit, and when the hook switch H8 is turned on by hook-off, the line terminal L1. At the same time, the line voltage between L2 is applied, and the transistor T r 2 connected to the base as a control terminal of the transistor T r 1 is forward biased by the resistor R2 and turned on, so that the transistor Tr 2 is turned on.
1 is also turned on and maintains this state.

なお、ダイヤルインパルスによる線路端子L1.L2間
の直流ループ切断に対しては、抵抗器R1を介したコン
デンサC2の電荷により、トランジスタTr1のオン状
態が保持される。
Note that line terminal L1. by dial impulse. When the DC loop between L2 is cut off, the transistor Tr1 is kept in an on state by the charge of the capacitor C2 via the resistor R1.

この状態でダイヤル発信がなされ通話の開始後、16K
Hz等のトーン信号による課金信号が到来すると、濾波
器および増幅検波器等を用いた課金信号受信回路PSR
が受信の開始と終了との間にわたって”H”の出力を生
じ、その受信開始をコンデンサC7、抵抗器R1□が微
分し叱較的長時間幅の微分パルスを課金信号の前縁と同
期した信号としてNORゲ′−トN0R2の入力2へH
94として与えると同時に、ANI)ゲー1−AND4
の入力2へも与える。
In this state, a dial call is made and after the call starts, 16K
When a billing signal in the form of a tone signal such as Hz arrives, a billing signal receiving circuit PSR using a filter, an amplification detector, etc.
produces an "H" output between the start and end of reception, and capacitor C7 and resistor R1 differentiate the start of reception, synchronizing a relatively long-width differentiated pulse with the leading edge of the billing signal. H as a signal to input 2 of NOR gate N0R2
At the same time as given as 94, ANI) game 1 - AND 4
It is also given to input 2 of .

したがって、今まで全入力が”L 91のため出力がH
jtであったNORゲ゛−トN0R2の出力が”L t
lとなり上述と同様にインバータIN6.ゴンデンサC
9、抵抗器RIQ、インバータIN7を介して″L t
tとなった微分パルスをトランジスタT r 6へ与え
、発光素子EL、を瞬時の開発光させる。
Therefore, until now all the inputs were "L" 91, so the output was "H"
The output of NOR gate N0R2, which was jt, becomes “L t
l, and the inverter IN6. Gondensa C
9. ``L t via resistor RIQ and inverter IN7
The differential pulse at t is applied to the transistor T r 6, causing the light emitting element EL to emit instantaneous light.

このとき、若し硬貨がなければ受光素子PT、がオンと
なり、電圧Vpt1をL″とするためインバータIN4
の出力がH″へ転じこれをANDゲー1−AND4の入
力1へ与える。
At this time, if there is no coin, the light receiving element PT is turned on and the inverter IN4 is turned on to set the voltage Vpt1 to L''.
The output of is changed to H'' and is applied to input 1 of AND game 1-AND4.

すると、前述σ:コンデンサC7、抵抗器R1□による
微分パルスか同ゲ゛−1−AND4の入力2へ”Hnと
して与えられているため、同ゲー トAND4の出力が
”Hllとなり、これをNORゲ゛−トN0R4の入力
2へ与え、同ゲ゛−トN0R4の出力をL I+とし、
入力1ヘトランジスタ1゛r6のベースと共にL nの
与えられているNORゲ゛−トN0R6の入力2をL
l+として、その出力をT Hy”へ転じ、単安定マル
チバイブレーク等のパルス発生器PG、を駆動し、交換
機を復旧させるのに十分な時間幅のパルス出力をH″と
して発生させ、抵抗器R3を介して制御用のトランジス
タTr3をオンとする。
Then, the differential pulse from the aforementioned σ: capacitor C7 and resistor R1□ is given as "Hn" to the input 2 of the same gate AND4, so the output of the same gate AND4 becomes "Hll", which is NORed. Apply it to the input 2 of the gate N0R4, and set the output of the gate N0R4 as LI+,
The input 2 of the NOR gate N0R6 is given Ln along with the base of the transistor 1r6 to the input 1.
L+, the output is changed to T Hy'', drives a pulse generator PG such as a monostable multi-bi break, generates a pulse output H'' with a time width sufficient to restore the exchange, and resistor R3. The control transistor Tr3 is turned on via the control transistor Tr3.

すると、トランジスタTr2がエミッタ・べ・−ス間を
短絡されるためオフとなり、これによってトランジスタ
Trlもオフとなって、前述の・々ルス出力期間中通話
回路を強制的に切断し、通話を比重する。
Then, the transistor Tr2 is turned off because the emitter and base are short-circuited, and the transistor Trl is also turned off, forcibly cutting off the communication circuit during the above-mentioned signal output period, and making the communication less important. do.

ただし、発光素子EL、側に硬貨があればVptlが“
H”のままであり、この切断は行なわれず通話状態を維
持する。
However, if there is a coin next to the light emitting element EL, Vptl will be “
The line remains at "H", and this disconnection is not performed and the communication state is maintained.

課金信号受信回路PSRの出力はこのほかにも図上省略
した経路により第1図のレバー4をシフトさせる図上省
略した硬貨収納マグネット等を動作させるため、上述の
とおり待機位置の硬貨が収納される。
In addition, the output of the billing signal receiving circuit PSR operates the coin storage magnet (not shown in the diagram) that shifts the lever 4 in FIG. Ru.

つぎに課金信号が終了すると、課金信号受信回路PSR
の出力が消滅し、硬貨収納マクネット等が復旧するため
、ストッパー5によって保留されていた次の硬貨が待機
位置へ落下し、再び突出した収納レバー2により停止す
る。
Next, when the charging signal ends, the charging signal receiving circuit PSR
Since the output disappears and the coin storage muck net etc. is restored, the next coin held by the stopper 5 falls to the standby position and is stopped by the protruding storage lever 2 again.

ただし。次の硬貨が待機位置へ達するまでには若干の時
間があるため、課金信号の終了直後に硬貨がないことを
チェックし、待機していた硬貨が完全に収納されたか否
かを確認している。
however. Since it takes some time for the next coin to reach the waiting position, we check to make sure there are no coins immediately after the charging signal ends, and confirm whether the waiting coins have been completely stored. .

この目的でインバータIN5とコンテ゛ンサC8、抵抗
器R18が設けられており、課金信号の終了に伴ない課
金信号受信回路PSRの受信出力が消滅し゛Hパから”
L +1へ転じた時点を、インパークIN5によりH″
としたうえコンデンサC8、抵抗器R18によって微分
パルスへ変換し、この微分パルスを”HllとしてAN
Dゲ゛−1−AND3の入力2およびNORゲートN0
R2の入力1へ課金信号の後縁と同期した信号として与
えている。
For this purpose, an inverter IN5, a capacitor C8, and a resistor R18 are provided, and when the charging signal ends, the reception output of the charging signal receiving circuit PSR disappears.
At the point when it changes to L +1, it becomes H″ due to impark IN5.
In addition, it is converted into a differential pulse by capacitor C8 and resistor R18, and this differential pulse is designated as "Hll" by AN
Input 2 of D gate-1-AND3 and NOR gate N0
It is applied to input 1 of R2 as a signal synchronized with the trailing edge of the billing signal.

このため、NORゲ゛−トN0R2の出力が°L″とな
り上述と同様にトランジスタT r 6をオンとし、瞬
時の間のみ発光素子EL□を発光させるが、このとき若
し硬貨があれば受光素子PT1がオフのままであり、電
圧V p t 1はH″を保っており、これがANDゲ
ートAND3の入力1へ与えられているため、入力2の
微分パルスにより同ゲートAND、、の出力がH91と
なり、上述上同様にNORゲートN0R4,N0R6を
介してパルス発生器PG、を駆動し、トランジスタT
r 1をオフとする。
Therefore, the output of the NOR gate N0R2 becomes °L'', turning on the transistor Tr6 in the same way as described above, and causing the light emitting element EL□ to emit light only for an instant.At this time, if there is a coin, it will not receive light. Since the element PT1 remains off and the voltage V p t 1 remains at H'', which is applied to the input 1 of the AND gate AND3, the differential pulse of the input 2 causes the output of the gate AND, . H91, and drives the pulse generator PG via the NOR gates N0R4 and N0R6 in the same manner as described above, and the transistor T
Turn r1 off.

ただし、発光素子EL、側に硬貨がなければ受光素子は
オンとなり、電圧Vpt1がL l+となるためトラン
ジスタTrlはオフとならず、通話状態を維持する。
However, if there is no coin near the light emitting element EL, the light receiving element is turned on and the voltage Vpt1 becomes Ll+, so the transistor Trl is not turned off and the communication state is maintained.

なお、正規のダイヤル発信はダイヤルトーンが交換機か
ら送られて来てから行なわれるべきであり、これをチェ
ックするため第3図の回路が設けられており、同一番号
で示す第2図の各部と相互に接続されている。
Note that regular dialing should be performed after a dial tone is sent from the exchange, and the circuit shown in Figure 3 is provided to check this, and the circuits shown in Figure 2, which are indicated by the same numbers, are interconnected.

すなわち、ダイヤルトーン受信回路DTRは、線路端子
L1.L2間へ橋絡接続した高入力インピーダンスの濾
波器等を用いた周波数選択素子FLの出力を増幅器Aに
より増幅の後、波形整形回路WFにおいてダイヤルトー
ンの周波数に応じた周期のパルス信号へ変換しており、
これをORゲート0R4t 、 0R12の入力1へ与
えている。
That is, dial tone receiving circuit DTR connects line terminal L1. The output of the frequency selection element FL using a high input impedance filter etc. bridge-connected between L2 is amplified by the amplifier A, and then converted into a pulse signal with a period corresponding to the frequency of the dial tone in the waveform shaping circuit WF. and
This is applied to input 1 of OR gates 0R4t and 0R12.

−方、ダイヤルの相転により短絡接点Dsがオンとなる
ため、上述のとおり受光素子PT2がオフとなり電圧v
pt2をff H91へ転する。
- On the other hand, the phase change of the dial turns on the short-circuit contact Ds, so as mentioned above, the light receiving element PT2 turns off and the voltage v
Transfer pt2 to ff H91.

こσH”は飛越信号■を経てNANDゲートNAND1
1の入力2へ与えられ、同ゲー1− NANDllの入
力1が抵抗器R22により“Htjとなっているため、
同ゲートNAND1.の出力を”L”へ転じ、これを0
R11の入力3へ与え、同ゲート0R11をオン状態と
する。
This σH” is passed through the jump signal ■ to the NAND gate NAND1
Since the input 1 of the same game 1-NANDll is "Htj" due to the resistor R22,
Same gate NAND1. Converts the output to “L” and sets it to 0.
It is applied to input 3 of R11 to turn on the gate 0R11.

すると、ダイヤルトーン受信回路DTRからのパルス信
号がORゲートOR1,を通過し、最初のパルスにより
単安定マルチバイブレーク等のパルス発生器PG2を駆
動して、ダイヤルトーンのパルス信号をカウントする規
定期間を規正するための、時間幅Tを有するL″のパル
ス出力を発生させる。
Then, the pulse signal from the dial tone receiving circuit DTR passes through the OR gate OR1, and the first pulse drives the pulse generator PG2, such as a monostable multi-bibreak, to start a specified period for counting the dial tone pulse signal. A pulse output of L'' having a time width T is generated for regulation.

このパルス出力の開始時点によりコンデンサC2□は瞬
時に放電し、この間のみNANDデートNAND1.の
入力1を”L 91とするため、同ゲートNAND、□
の出力は瞬間的に”Hllへ転じ、これによってカウン
タCT、かリセットされる。
At the start of this pulse output, the capacitor C2□ is instantaneously discharged, and only during this period is the NAND date NAND1. In order to set input 1 to "L 91", the same gate NAND, □
The output of is momentarily changed to "Hll", thereby resetting the counter CT.

一方、前述のパルス出力はORゲートOR1□C入力2
へも与えられ、これを”L′”とするため同ゲーt−O
R1□を入力1へ与えられたパルス信号か通過可能とな
り1時間幅Tの期間のみダイヤルトーンのパルス信号が
ORゲート0R12を通過し、これをカウンタCT1が
カウントを行ない、ダイヤルトーンの周波数と対応した
パルス信号数をカウントすると、そのカウント完了時に
のみ出力B1〜B3を同時にH”とし、NAND/7″
−トNAND1の出力を”L”としてインバータ■N1
2を介しH”としたうえNANDゲ゛−トNAND13
の入力2へ与える。
On the other hand, the aforementioned pulse output is OR gate OR1□C input 2
is also given to the same gate t-O to set it as "L'".
The pulse signal given to input 1 can pass through R1□, and the pulse signal of the dial tone passes through the OR gate 0R12 only during a period of 1 time width T, which is counted by the counter CT1 and corresponds to the frequency of the dial tone. When counting the number of pulse signals, outputs B1 to B3 are set to H" at the same time only when the count is completed, and NAND/7" is output.
- Inverter ■N1 with the output of NAND1 as “L”
2 to H” through NAND gate NAND13
Give it to input 2 of

このとき、時間幅Tのパルス出力が終了しH”へ転する
と、NANDゲートNAND1の出力が”L”となりこ
れによってFFC−FF3のリセットを行ない、イニシ
ャルリセット回路IR8からの出力によりセット状態と
なっていた出力を”L”とし、インバータ■N14を介
して“H”としてから飛越信号■を介しトランジスタT
r 4へ与え、同トランジスタT r 4をオフとし
半導体素子SCRのオン状態をオフ状態へ転じ、ダイヤ
ル発信を可能とする。
At this time, when the pulse output with the time width T ends and changes to "H", the output of the NAND gate NAND1 becomes "L", thereby resetting the FFC-FF3, and the output from the initial reset circuit IR8 sets it to the set state. The output of
r4, the transistor Tr4 is turned off, the on state of the semiconductor element SCR is changed to the off state, and dialing is enabled.

すなわち、NANDゲ゛−トNAND 1sの入力1と
2とが同時に”H”となれば、その出力が”L ?1と
なり、正規のダイヤルトーンがダイヤル相転時に到来し
でいることを検出する。
That is, if inputs 1 and 2 of the NAND gate NAND 1s become "H" at the same time, the output becomes "L - 1", and it is detected that a regular dial tone has arrived at the time of dial phase change. .

なお、若し正規のダイヤルトーンでなく周波数の異なる
ときには、カウンタCT1の出力B1〜B3が同時に1
H″となるタイミングと、パルス出力の終了によりNA
NDゲートNAND12の入力1が”H2Sへ転するタ
イミングと合致せず、検出出力を生ずることがなく、こ
れによってFFC−FF3がリセットされず、ダイヤル
発信を阻止する。
Note that if the dial tone is not a regular dial tone but has a different frequency, the outputs B1 to B3 of the counter CT1 will be 1 at the same time.
NA due to the timing of becoming H'' and the end of pulse output.
The input 1 of the ND gate NAND12 does not match the timing of switching to "H2S" and no detection output is generated, thereby preventing FFC-FF3 from being reset and preventing dialing.

また、NANDケ’−トNAND1□の出力はカウンタ
CT2をリセットし、上述のツェナーダイオードZD2
により検出したダイヤルパルスの計数準備を行なわせて
おり、ダイヤル散転により発生したダイヤルパルス数を
カウンタCT2において計数しこれが若しも禁止されて
いる”0”番等の番号に対応するものであれば計数出力
B2. B、を同時に”H”としてNANDゲートNA
ND14の出力を* L uとし、これをパルス発生器
PG1へ与えて駆動し、切断回路のトランジスタTrl
をオフへ転じ強制的に回路を切断して発信を阻止する。
In addition, the output of the NAND gate NAND1□ resets the counter CT2, and the output of the above-mentioned Zener diode ZD2
The counter CT2 counts the number of dial pulses generated by the dial scattering, even if it corresponds to a prohibited number such as "0". Counting output B2. B and NAND gate NA are set to "H" at the same time.
The output of ND14 is set as *L u, and this is given to the pulse generator PG1 to drive it, and the transistor Trl of the disconnection circuit is
turns off, forcibly disconnects the circuit and prevents transmission.

ダイヤル散転が完了すると、短絡接点Dsのオフにより
発光素子EL2が発光するため受光素子PT2がオンと
なり、電圧vpt2をff L ttとすることにより
、NANDゲ゛−トNAND1□の出力が”H”となっ
てカウンタCT1がリセットされ、その出力B1〜B3
がすべて”L”となり、NANDゲートNAND12の
出力が”H”となってカウンタCT2もリセットされる
When the dial rotation is completed, the light emitting element EL2 emits light due to the shorting contact Ds being turned off, and the light receiving element PT2 is turned on. By setting the voltage vpt2 to ffLtt, the output of the NAND gate NAND1□ becomes "H". ”, the counter CT1 is reset, and its outputs B1 to B3
are all set to "L", the output of the NAND gate NAND12 becomes "H", and the counter CT2 is also reset.

このほか、カウンタCT1が規定数の計数を行ない正規
のダイヤルトーンを検出したときは、インバータ1N1
2の出力によりORゲ゛−40R11の入力2を”H′
′とし、同ゲート0R11を通過不能状態として、ダイ
ヤルトーンのパルス信号によりパルス発生器PG22が
再駆動されるのを阻止するが、規定数の計数以前に六ル
ス発生器PG2のパルス出力が終了し、正規のダイヤル
トーンが検出できなかったときには、パルス出力の終了
による”H”をインパークIN、1が反転して”L t
tとし、充電されていたコンデンサC2□の電荷を抵抗
器R2□およびインバータ■N11の出力インピーダン
スを介して放電し、一定時間後にORゲート0R11の
入力4を”L”へ転じて同ゲートOR1,を通過状態と
し、ダイヤルトーンのパルス信号によりパルス発生器P
G2を再駆動のうえ、再びカウンタCT1へ計数動作を
行なわせている。
In addition, when counter CT1 counts a specified number of times and detects a regular dial tone, inverter 1N1
The output of 2 makes the input 2 of OR gate 40R11 “H”.
', the gate 0R11 is set in a state where it cannot pass, and the pulse generator PG22 is prevented from being driven again by the dial tone pulse signal, but the pulse output of the six-pulse generator PG2 ends before counting the specified number. , When a regular dial tone cannot be detected, "H" due to the end of pulse output is impark IN, 1 is inverted and "L t
t, the charge in the capacitor C2□ is discharged through the resistor R2□ and the output impedance of the inverter N11, and after a certain period of time, the input 4 of the OR gate 0R11 is changed to "L", and the gate OR1, is in the passing state, and the pulse generator P is activated by the pulse signal of the dial tone.
After re-driving G2, the counter CT1 is caused to perform the counting operation again.

なお、以上の回路構成は使用する論理回路の特性に応じ
種々の変形が可能であり、条件に応じ任意の組み合せが
用いられることは勿論である。
Note that the above circuit configuration can be modified in various ways depending on the characteristics of the logic circuit used, and it goes without saying that any combination can be used depending on the conditions.

以上の説明により明らかなとおり本発明によれば、硬貨
監視器を必要とする時点においてのみ動作状態とするた
め、消費電力が少なく交換機からの電源を用いて十分と
なり、同時にトーン信号による課金信号に基づく硬貨の
収納状況監視が確実に行なわれ、しかも、全半導体化に
よる小形化が容易であり、製造も容易となるため、公衆
電話機において多大の効果を呈する。
As is clear from the above explanation, according to the present invention, since the coin monitor is activated only when it is needed, the power consumption is low and the power supply from the exchange is sufficient, and at the same time, the billing signal using the tone signal is Based on this method, the storage status of coins can be reliably monitored, and furthermore, it is easy to downsize and manufacture by using all semiconductors, so it has great effects in public telephones.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の実施例を示し、第1図は硬貨経路の断面図
、第2図は制御回路の構成を示す回路図、第3図はダイ
ヤルトーン検出回路のブロック図である。 1・・・・・・硬貨経路、2・・・・・・収納レバー、
EL、 。 EL2・・・・・・発光素子、PT、 、 PT2・・
・−・・受光素子、Ll、L2・・・・・・線路端子、
置・・・・・一通話回路、H’S・・・・・・フックス
イッチ、Di・・・・・・インパルス接点、Ds・・・
・・・短絡接点、Tr1〜Tr6・・・トランジスタ、
SCR・・・・・・半導体素子、ZDl、 Zn2・・
・・・・ツェナーダイオード、PSR・・・・・・課金
信号受信回路、PG、 、 PG2・・・・・・パルス
発生器、FF1〜FF2・・・・・・FFC(フリップ
フロップ回路)、IR8・・・・・・イニシャルリセッ
ト回路、IN1〜IN7.1N11〜1N14・・・・
・・インバータ、NANDl、NANDl、〜NAND
1.・・・・・・NANDゲ′−ト、 N0R1〜N
0R6・・・・・・NORゲ゛−ト、AND、〜AND
4・・・・・・ANDゲ゛−ト0R11,0R12・・
・・・・ORゲ′−ト、 CT1 、CT、、 ・・
・・・・カウンタ。
The drawings show an embodiment of the present invention; FIG. 1 is a sectional view of a coin path, FIG. 2 is a circuit diagram showing the configuration of a control circuit, and FIG. 3 is a block diagram of a dial tone detection circuit. 1... Coin path, 2... Storage lever,
E.L. EL2... Light emitting element, PT, , PT2...
・・・・Light receiving element, Ll, L2・・・・Line terminal,
Placement...One call circuit, H'S...Hook switch, Di...Impulse contact, Ds...
... Short circuit contact, Tr1 to Tr6... transistor,
SCR...Semiconductor element, ZDl, Zn2...
...Zener diode, PSR...Charging signal receiving circuit, PG, , PG2...Pulse generator, FF1-FF2...FFC (flip-flop circuit), IR8 ...Initial reset circuit, IN1 to IN7.1N11 to 1N14...
・・Inverter, NANDl, NANDl, ~NAND
1.・・・・・・NAND gate, N0R1~N
0R6...NOR gate, AND, ~AND
4...AND gate 0R11, 0R12...
...OR gate, CT1, CT,...
····counter.

Claims (1)

【特許請求の範囲】[Claims] 1 公衆電話機の硬貨経路における収納レバーの上方を
挟持する部位へ発光素子と該発光素子の発光光線を受光
する受光素子とを相対向して設けた硬貨監視器と、課金
信号の前縁と後縁とに同期した信号を発生する信号発生
回路と、前記前縁と後縁とに同期した信号により前記硬
貨監視器の発光素子を瞬時の開駆動する駆動回路と、前
記硬貨監視器の受光素子から得られる出力を前記前縁と
後縁とに同期した信号により各個にゲートするゲート回
路とを備え、該ゲート回路の出力により硬貨の収納確認
を行なうようにしたことを特徴さする公衆電話器の硬貨
収納確認装置。
1. A coin monitoring device in which a light-emitting element and a light-receiving element that receives the light emitted from the light-emitting element are installed facing each other in a part sandwiching the upper part of the storage lever in the coin path of the public telephone, and the front and rear edges of the charging signal. a signal generation circuit that generates a signal synchronized with the leading edge and the trailing edge; a drive circuit that instantaneously drives a light emitting element of the coin monitor to open with a signal synchronized with the leading edge and the trailing edge; and a light receiving element of the coin monitor. a gate circuit that gates the output obtained from the leading edge and the trailing edge individually by a signal synchronized with the leading edge and the trailing edge, and the coin storage is confirmed by the output of the gate circuit. Coin storage confirmation device.
JP7929778A 1978-06-30 1978-06-30 Coin storage confirmation device in public telephones Expired JPS5816832B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7929778A JPS5816832B2 (en) 1978-06-30 1978-06-30 Coin storage confirmation device in public telephones

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7929778A JPS5816832B2 (en) 1978-06-30 1978-06-30 Coin storage confirmation device in public telephones

Publications (2)

Publication Number Publication Date
JPS556937A JPS556937A (en) 1980-01-18
JPS5816832B2 true JPS5816832B2 (en) 1983-04-02

Family

ID=13685902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7929778A Expired JPS5816832B2 (en) 1978-06-30 1978-06-30 Coin storage confirmation device in public telephones

Country Status (1)

Country Link
JP (1) JPS5816832B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863058U (en) * 1981-10-20 1983-04-27 ランズバ−グ・ゲマ株式会社 electrostatic painting equipment
JP3838983B2 (en) 2003-02-27 2006-10-25 Necビューテクノロジー株式会社 Projector device

Also Published As

Publication number Publication date
JPS556937A (en) 1980-01-18

Similar Documents

Publication Publication Date Title
US4199242A (en) Operation control circuitry for electronic flash devices
US3814985A (en) Electronic flash unit having protective circuit for flash terminating switch
JPS5816832B2 (en) Coin storage confirmation device in public telephones
US4052644A (en) Electronic flash unit with operational signal
US4246514A (en) Energy-saving electronic strobe flash apparatus having dual flashtubes
DE3220330C2 (en)
JPS5816831B2 (en) Coin monitoring system for public telephones
JPS581370A (en) Powerless holding telephone coupler device
JPS5830784B2 (en) Dial number control method
JPS5816830B2 (en) Coin monitoring system for public telephones
JPS5859425A (en) Stop device for dimming completion signal in flash photography
JPS59187327A (en) Electronic flash device
JPS6046908B2 (en) Dial tone detection method
JPS5842987B2 (en) Billing telephone method
GB2026708A (en) Electrically-controlled shutter and flash
US3909667A (en) Electronic flash apparatus
JPS5848032A (en) Electronic flash light emitting device
JPS5816829B2 (en) Dial rotation detection method
JPH0576618B2 (en)
US4389596A (en) Photometry power supply for automatic electronic flash
JPS5853530Y2 (en) Electronic Flash Warehouse
JPS5816828B2 (en) Dial number control circuit
CN213181944U (en) Voltage test line falling response module for battery tester
JPS5844688Y2 (en) Retained coin storage device for public telephones
US3964077A (en) Flash synchronizing mechanism for cameras