JPS58165489A - 一方通路式送信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディトン（ＤＩＤＯＮ　）システム型の置方
通路式送信システムに関する。これは例えば。

出願人が実際に使用している放送用テレテキストサービ
スである出願人の所有する商標アンチオーゾ（ＡＮＴＩ
ＯＰＥ　）の如きものである。

送信システム・ディトン（同商標ＤＩＤＯＮ　）は。

尚詳細には、米国特許第４，０５８，８３０号；第４．
１１５，６６２号、第４，３１７，１３２号明細書及び
米国特許出願番号第１８９，０８０号（１９８０年９月
２２日提出）及び出願番号第３７６．７９０号（１９８
２年５月１０日提出）中に記載せられている。

上記米国特許及び特許出願中に記載されている置方通路
式送信装置においては、送出されたデータはノｌ？ケッ
トの形、に整列され、各々のパケットの最大持続時間は
テレビジョンの絵のライン（−線）：ｌｊ、、。

の実際持続時間にノ対応する。この・ぐケラトは、典型
的なテレビジョンラインの同期信号の間に、絵の信号の
場所か又は場のフライバックするラインかのいづれかの
間に挿入される。

各々の送出した・七ケットは接頭語で始まるが、。

これは、ピント又はバイトによる同期信号とチャンネル
認知コード信号の外に、＃接頭語に続いて来たるデータ
の長さを示す束の型式の信号を有する。一層詳細に言え
ば、有効データ及び接頭語データは、どのノＪ？ケット
においてもバイトを以て排列しである。即わち型式信号
は、かくして接頭語に続く有効データバイトの数を示す
バイトである。

現今にいたる迄に、送出されたデジタル情報に関するデ
ータ送信システムの明瞭性は、型式用バイトの使用が可
能になったと言う事実により／母ケットのレベルで、一
方においては、データの流れの規正によシ、又他方にお
いてはディトン（ＤＩＤＯＮ）システムをテレビの標準
に合致せしめることで実現できた。

然し乍ら、ノクケットのレベルは、伝達媒質の電気的特
性によるものであり、かつ、データ送出システムの明瞭
性をそのレベルで確保する代りに。

本発明においては、該明瞭性の確保を新らしいデータの
本質のレベル、即わちこれを”データグル（３） 一ノ″と称するレベルで保持した。この様なグループレ
ベルは、伝達媒質の特性によることなく。

異なったサイズの（グループ）の本質を取扱かうことを
得しめ、かつ下記の如き数個の機能を得しめる様に選択
されたものである。

一異なった性質のデータを同じデジタルチャンネル中に
多重通信化すること、該データは、輸送に関する送出特
性を測定するため、切断し、接合して使用する様に意図
したものである。例えば。

送出エラーを感知する情報を搬送するある数のデータグ
ループを組織的に反覆することである。

−異なった性質を有するグループを同じデジタルチャン
ネル中に多重通信化すること、これはこのグループをデ
ータ受信器のレベルで特殊化した処理器官の方に移行さ
せることが許されるからである。

一特殊化したデータグループを、搬送のレベルで有効な
データに対し数字化プロセスを完遂すること、これはあ
る加入者のクラスのみがこの様なデータの使用が可能な
らしめる為である。

（４） 本発明の１個の特徴としては、一方通路送信システムに
おいて、送信ステーションは、デジタルデータを、可能
とする数個のチャンネルによりノーケラトの形を以て送
信し、各々のｔｅケットには接頭語を有し、これは典型
的な同期信号とチャンネル認知コード信号を有し、かつ
又ノ４ケットの連続を示す信号及び・ぐケラトの構造に
関する情報をも有している。各々のチャンネルは多数の
データ源に対応するが、各々のデータ源から移出するデ
ータは、データブロックの連続によシ形成されるデータ
グループとして整列せしめられ、各々のデータブロック
はノぐケラトのデータフィールドを形成し、各々のグル
ープの最初のブロックは、グループの型式を限定するバ
イトを以て作られたグループの先頭部を有し、グループ
の連続の指標、最初：″・。

のブ。ツク。後に来る／”７１／　」’ｌ・プ中。オ。

ツク。数及び該、１−ゾ。最後。７−占祈ツク。大きさ
、各ヵのノｅケットの接尾語は、ノ母ケットのブロック
が。

グループの最初のブロックであるか否かを示す情報を有
している。

この外の特徴について言えば、グループの先頭部は、こ
のグループが適用されるべきデータ受信器中の処理用回
路を規定する処理範囲の情報を有していることである。

又この外の特徴としては、最初のブロックの先頭部は、
このグループが何回反復されたかを示す情報を有してい
ることである。

又これ以外の特徴としては、各々のデータパケットは、
有効なデータフィールドのあとで、接尾字の形であるが
、ある数のエラー探知及び訂正用のバイトを有し、かつ
各々のパケットの接尾語は。

接尾字の形をなすある数のバイトを以て示す情報を有し
ていることである。

本発明による上記の及びその他の特徴については、下記
に記述）した実施例を以て一層明瞭にする・、′。

を得ると思われ澤。故に該記述は添付した図面と共に行
なう。　□い ここに記述した実施例では、その想定を特にディトン（
ＤＩＤＯＮ　）システムにょシ、データパンクファイル
（記入部、）から放送する場合とする。第１図を参照す
れば、データバンク送信システムにおいては、データベ
ース（基本部）１．ディトン（ＤＩＤＯＮ　）型の送信
装置２．これはデータ源３からビデオプログラムを送信
することを得るものである。それにテレビジョン放送ネ
ットワーク４゜受信アンテナ６を有する多数のデータ受
信器５゜ビデオ信号を解変調する為の部分組立７．デー
タ取得装置８及び各々の受像器の周辺にある対話器を有
している。

送信装置２の目的とするとζろは、データパンクから供
給された情報をネットワーク・ディトン（ＤＩＤＯＮ　
）に送信する様に適合せしめることである。その他の２
種の機能を送信装置２に委託しである。

−いわゆるアクセスメツセージ情報を発振し。

搬送のレベルでデータをコード付けすること。

−リアルタイムデータ及び時間情報を、データ受信器５
の時計を再同期化する為に発振すること。

である。

第２図に示している送信装置は９通信の結節点（７） であり、その入力部はどのデータ源からの出力信号９例
えばデータベース１からの出力信号をも受取るが、この
出力は変調器１０を通じて主ネットワークに出力信号を
印加する。この様な主ネットワークは例えばテレビジョ
ン放送ネットワーク４の如きものであり９本発明によシ
改修されたディトン（ＤＩＤＯＮ　）スタンダードによ
るデータを放送する。データ源３からのビデオ信号も又
変調器１０に印加することを得る。

送信装置を形成する部品は、標準化されたパス（連結線
）　ＢＵＳにより相互連絡し、多数の下記の如きものを
含んでいる。入力カップラ（連結器）１２、セントラル
プロセッサ（中央処理部）１３゜多重通信回路１４．変
調器１０．デジタル時計１５、操作装置１６及びプログ
ラムメモリ１９である。ここに記述した実施例において
は、送信装置２は、只１個の入力カップラ１２を有し、
それがデータベース１と連結しているものと仮定してい
る。

この特・走化した入力カップラのレベルでは、情（８） 報の本質の管理は゛データグループと称される方式で実
施せられ、上述した時間デートグループ。

アクセスメッセージグルーゾ、ファイルグルーノ及びデ
ィトン（ＤＩＤＯＮ　）ネットワークのデーグ処理を含
んでいる。入力カップラ１２の構造及び操作については
後述する。ここで注意すべき事は。

入力カップラ１２から多重回路１４に行くに当たり／ｆ
ケットからＡ’チケットと変換が行なわれることである
。

セントラルグロセッサ１３は、操作装置１６と結合して
取扱かい、数個の入力力ップラがある時は、入力カップ
ラ１２の走査を管理し、かつ多重通信回路１４に送信す
る束がある時は指示を与える。最後に、セントラルグロ
士ツサ１３は、全システムに対し、システムが始５：動
した時に同期を行１： なわしめる。　　　　　　　１ ′、゛ 多重通信回路１４は、入力漬ッゾラ１２中に形成された
データノＪ？ケットを、それを送信する為に集める様に
委任されている。この様゛に、多重通信回路１４は１文
書の形になりだ簡単なメモリー（記憶部）を有する非情
報的な部品であり、そのｄ−ジに１個のディトン・（Ｄ
ＩＤＯＮ　）　／＃ケットを収納しているが、入力カッ
プラから該ページメモリーにいたる直接なアクセスシス
テムであり、かつ送信ウィンドー（窓）即わち放送する
データを保存するビデオラインを監視するための回路で
ある。

変調器１０はデータの形状を作成し、かつ、それ等を送
信ウィンドーに対応するテレビジョンライン中のビデオ
信号中に挿入する。

デジタル時計１５は、゛クロックカードと称せられるカ
ードの形で実体を作られ、リアルタイムの時間及び日付
を供給するが、それに対応するデータグループは、セン
トジルプロセッサ１３中に発生する。　　。

操作装置１６は１．送信装置をその構成通りに作動させ
る。（即わ“ち、スイッチをオンにし、全搬を始動させ
１時間及び日付の同期化等々である）。

本発明によれば、データ源１からの有効なデータフィー
ルドは、“データ・グループ”と称せられる基本的な本
質を有するある数に分割される。

ついで順次に、各々のデータグループは、もっと小さい
゛データ・ブロック”と称する基本的本質に分割される
。その結果生じた各々のデータブロックは、ディトン（
ＤＩＤＯＮ　）ネットワークを通じて送信されるデータ
ＡＩケット中に挿入される。それ故に、入力カップラ１
２は、２個の機能部品を有する。即わち、第３図に示す
データグループ発振器１７と、第４図に示すデータグル
ープ発振器１８とである・ データグループ発振器１７において、ソース（データ源
）１からのデータは、フランス国特許第２．２６８，３
０８号に公示しである如き型式のジャンクションＪ１を
通じて送信される。ジャンクションＪ１は、バイトを並
列送信する８本のワイヤ（電線）と、７′−夕が存在す
るか否かを指示する目的で、ソース１によシそのレベル
を管理される１本のワイヤＤＯＰと、入力カッグラ１２
がデータを受取れる準備が完了しているか否かを示す、
入力カッグラ１２によりそのレベルを管理されてい（１
１） る一本のワイヤＰＡＲを有する。ジャンクションＪ１は
論理回路ＣＬＩの入力部と結するが、その回路の出力部
は一方において第２の論理回路ＣＬ２と、他方において
バイトレジスタＲ１と結線する。

回路ＣＬＩの管理する入力部は、結線３６を通じてＢＵ
Ｓに連結し、これで操作装置１６からオン／オフの命令
を伝達する。ワイヤＤＯＰは、ソース１から送信した各
々のバイトの状態の変化を伝達する為に使用するのであ
るが、　ＡＮＤ回路グー）ＰＩの１個と連結し、又その
回路の出力部はカウンタ（計算装置）ＣＩの入力部に連
結す・る。レジスタＲ１の出力部はデジタルコンノＪ？
レータ（比較装置）の第１の入力部に連結するが、その
第２の入力部はメモリーＭ１の出力部と連結し、このメ
モリーにはデータベース１から送信されたファイル（デ
ータ収納部）の始動に対応する２進法コード付けを行っ
たアイデンティティバイトを含んでいる。

比較装置ＣＮｌの出力部は一方においてＡＮＤ回路グー
）ＰＩの他の入力部に連結し、他方において論理回路Ｃ
Ｌ２の管理入力部に連結する。メモリ（１２） −Ｍｌ中に貯わえられているコード付けされたアイデン
ティティｅバイトが論理回路ＣＬＩから送信されたデー
タの流れによシ認識されるや否や。

比較装置ＣＮＩは信号を発信し、これが論理回路ＣＬ２
を発動する引金とａｂかつＡＮＤ回路のゲートＰＩをオ
ンにする。レジスタＲ１は結線３７を通じてＢｕｓに連
結するが、これはやシ直しの命令を伝達する為に使用す
る。メモＩＪ　−Ｍ　１は結線３８を通じてＢＵＳに連
結するが、これは終局的に該メモリーＭ１の内容物を変
更する為にセントラルプロセッサ１３によって使用され
る。

論理回路ＣＬ２の出力部は付加器（モデュロ２）ＣＥＸ
の入力部と連結するが、このＣＥＸの出力部はメモリー
ＭＧの入力部と連結する。カウンタＣ１の出力部はバイ
トレジスタＲ、，２と連結するが、これはＣＬ２からメ
モＩ７．−ＭＧ、に伝達されたある数のバイトを含んで
いる。レ−４１りＲ２のやシなおし用入力部は、結線３
９を通じてＢＵＳに連結しているが、その出力部はデジ
タル比較装置ＣＮ２の第１の入力部に連結する。比較装
置ＣＮ２の第２の入力部は論理回路ＣＬ３の出力部と連
結するがこの回路は、データグループ中の有効なバイト
を最大数貯蔵している。論理回路ＣＬ３は情報部ＴＭＢ
又は”最大グループサイズからのグループのバイト数を
計算するが、これ等は結線４０及び４１を通じて夫々Ｂ
ＵＳから伝達される。比較装置ＣＮ２の出力部は、一方
において、論理回路ＣＬ２の停止をコントロールする入
力部に連結し、他方において、他の論理回路ＣＬ５の入
力部に連結する。論理回路ＣＬ５の他の入力部はレジス
タＲ２の出力部と連結する。Ｒ２の収容物が論理回路Ｃ
Ｌ３の収容物に対応した時は、比較装置ＣＮ２は論理回
路ＣＬ２をオフにし、メモリーＭＧ中にデータの入り込
むのを禁止する。

メモＩＪＭＧは２個の部分を有する。１個の部分ＥＧは
、グルーン、“の先頭バイトを貯蔵し、他の部分ＧＤは
、デーＪｊ、、−らのデータバイトを論理回路ＣＬＩ及
びＣ”Ｌ　２を通じて貯蔵する。メモリ部ＥＧは６個の
入力部Ｅｌｌ乃至Ｅ１６を有する。

入力部Ｅｌｌは、”データグループ型バイト”と称する
バイトＴＧを収容するメモリーＭ２の出力部に連結する
。メモＩＪ　−Ｍ　２は、結線４２を通じてＢＵＳと連
結するが、これはメモリーＭ２の収容物を変更するため
にプロセッサが使用するものである。

パイ）ＴＧは処理するに対し特別のクラスを示すもので
あって、処理はデータレシーバで実施シなければならな
い。ことに記述した実施例にあっては、４個の型のデー
タグループがある。第１のグループはセントラルプロセ
ッサ１３により形成され、リアルタイム時間−日付情報
に関連し、かつ時間−日付グループを構成する。第２の
データグループも又セントラルプ四セッサ１３により形
成されるが、アクセス・メツセージ情報に関連し。

これはファイルの中に収容されている情報をコード付け
することを得る。第３及び第４のデータグループは、フ
ァイルデータに関連し、それがコード付けされたか否か
を示す。バイトＴＧから併給された情報は、同じデジタ
ルチャンネル上にある異った性格のグループを限定し、
該グループがしく１５） シーパ（受信器）中にある特定の処理器官に向かう様に
命令する。（時間及び日付処理器官、メツセージ情報処
理器・官、ファイル情報処理器官。）ここに記述した実
施例では、データ源１から送信され、かつメモリーＭＧ
中に貯蔵されたデータは。

コード付けされていると仮定している。エキスクルーシ
ブ（独占）ＯＲ回路ＣＥＸがこの終端部にあり、その第
２の入力部はコード付けしたバイト発振器ＧＯＣに連結
している。コード付けを行なうプロセスについては本発
明の一部をなすものではなく２例えば公示されている仏
国特許出願第２．４４８，８２５号中に記述しである。

入力部Ｅ、１２はカウンタＣ２の出力部と連結するが、
このカウンタはバイトＣ即わち”データグループ連続性
指示バイト′を収容している。バイトＣは同じタイプの
ＴＧのデータグループの順序室てを行なわしめる。連続
性の指示はＯから１５迄変動し、かつそれは同じタイプ
、Ｔ　Ｇのデータグル５−ノの各送信に対し、増進量が
１である（モデュールは１６）。カウンタＣ２の信号入
力部は結線（１６） ４４によりＢＵＳと結合している力；、これはプロセッ
サ１３によって、信号ＰＡＧの送信を行なうに当たり各
々の送信の序列を定めるように使用される。

カウンタＣ２は結線４４を通じて伝達するグループＰＡ
Ｇの送信序列の増進を行なう。カウンタＣ２の出力部は
、入力部Ｅ１２と連結し、これはグループ数、即わち・
ぐイトＣを受信する。

カウンタＣＲ３の出力部は、比較装置ＣＮ３の第１の入
力部に連結し、カウンタＣＲ３の信号入力部は結線４４
に連結される。比較装置ＣＮ３の第２の入力部はメモＩ
Ｊ　−Ｍ　３の出力部と連結し。

かつその出力部は論理回路ＣＬ４のコントロール入力部
と、カウンタＣＲ３のリセット（やり直し）入力部の両
者と連結する′。力、ウンタＣＲ３の内容物がＭ３の内
容物と対応し乍４時は・比較装置ＣＮ３は信号を供給し
、論理回路！Ｆ’１ｌ（Ｌ４をオフにし、か＼・、′□ つカウンタＣＲ３をリセツ６゜：・十、・、する。メモ
リーＭ３は結線４５を通じてＢＵＳと連結し、これはメ
モリーＭ３の内容物を変更するために使用する。

結線４４も又可逆カウンタＣ３の信号入力部に連結し、
これの開始の入力部は比較装置ＣＮ３の出力部に連結す
る。反復するグループを各々送信するに当たり、可逆カ
ウンタＣ３は逓減、シ、かつ゛データグループ・繰返し
インデキス″即わちバイトＲを形成する。可逆カウンタ
Ｃ３の出力部はメモリー　Ｍ　Ｇの部分ＥＧの入力部Ｅ
１３と連結する。

実際的に、繰返しのインデキスＲは、残留している再送
信すべきデータグループの数を示している。この様なイ
ンデキスを使用することによって送信エラーを感知する
情報を繰返して送る可能性を生ずる。例えば、ここに記
述した実施例においては、アクセスメツセージ情報が、
２回繰返すグループで送信さ□れる。即わち３回送信さ
れることになる。この様１にして、メツセージ情報は、
いかなる送信エラー゛）・らも保護せられ、これは、若
しこれがなければ“％Ｊｌ・、データフィルタが極めて
難解になると言う損失の゛原因になることが有゛シ得る
。故に、パイ）Ｒは搬送のレベルにおいて特性を調整す
ることを得しめ、該送信の希望する質に関してμｌす／
）儒刈な消撤の感度及び侶力の体罹の粂汗から、残留エ
ラーレートとして表現している。

入力Ｅ１４は論理回路ＣＬ５の出力部Ｓ１と連結してい
て、この回路の入力部Ｅ１はレジスタＲ２の出力部と連
結し、他の入力部Ｅ２は比較装置ＣＮ２の出力部と連結
している。Ｒ２及びＣＮ２から供給された情報によシ、
論理回路ＣＬ５はその出力部Ｓ１において２個のパイ）
ＴＩ及びＦ２を含む信号を発信し、かつ“データ・グル
ープサイズ″を示す。信号Ｔ１．７２は、データグルー
プ中に次のデータブロックの数を示すが、その値は０か
ら２２５の値を示すであろう。それ故に。

送信すべきデータの性質によシデニタグループの長さを
測定する為に切断することを可能にする。

例えば、ここに記述した実施例においては、信号ＴＩ、
Ｔ２の値は時間−日付グループに対しては０である。何
故ならば、グループ先頭部及び有効な時間−日付情報は
、只１個のｐ４ケットにだけ対応するからである。これ
に反し、ファイル情報グループでは、１１データブロツ
クの最大サイズを（１９） 有する。

入力部Ｅ１５は回路ＣＬ５の出力部Ｓ２に連結するが、
この回路は２個のパイ）Ｆｌ及びＦ２を供給し、かつ”
データグループの最後のブロックのサイズ即わちデータ
グループの最後のデータブロック中にある情報バイトの
数を示している。

例えば、メツセージ情報中の有効データのフィールドは
４６バイトでアシ、かつ、それ故に、対応するグループ
は２個のデータブロックを有し、これがグループサイズ
Ｔ１及びＦ２が１に等しいものに対応する。データブロ
ックの長さの最大は３０バイトであシ、かつグループ先
頭部は８バイトに対応するから、２番目に伝達するブロ
ックは充分でない。Ｆｌ及びＦ２にょシ与えられる最後
及び２番目やブロックのサイズは、それ故に。

２４バイトである。

入力部Ｅｌ（５はメモリーＭ４と連結しているが。

ここにはパイ）Ｎ即わち”データグループの道筋をきめ
る情報″が貯蔵されている。パイ）Ｎは放送装置によっ
てコントロールされ、かつ送信ネッ（２０） トワークを通じて関連するデータグループに対して道筋
を定める。パイ）Ｎは０から１５の値を有し、かつ時間
帯を考慮するタイミングステーションを通る通路の様な
ものの機能を監視することを得る。典型的には、この様
な情報はデータ受信器中では利用されず、リレーステー
ションで使用される。実際上、ルーティンバイトはここ
でれ記述しない。

論理回路ＣＬ５の入力部Ｅ３は、結線４６を通じてＢＵ
Ｓに連結するが、これはプロセッサ１３よりの最大７４
ケツトサイズに関する情報を受取る為に論理回路ＣＬ５
によシ使用される。

論理回路ＣＬ４のデータ入力部は、メモリーＭＧの読取
り出力部に連結している。ＣＬ４の出力部はジャンクシ
ョンＪ２に連結しているが、こ：・ れの構造はジャンクションＪ１と釡＜同様である。

ジャンクシ３ンＪ２は並列送信、ンＱ’　　の為に、８
本のワイヤ２５と、ワイヤＰＡＲ及びワイヤＤＯＰとを
有する。

グルーグ送信信号ＰＡＧを結線４４を通じて受取りた時
には、同時に結線４３を通じてリセット信号を受取り、
カウンタＲ３はリセットされ、それ故に、比較装置ＣＮ
３の出力は高レベルに転じ。

かつ論理回路ＣＬ４はオンになる。メモリーＭＧの内容
物は次に論理回路ＣＬ４によシ読取られ。

これによシこの様な内容物を、信号ＰＡＲ及びＤＯＰか
ら生ずる既知の原案によってジャンクションＪ２に送信
する。グループが希望する回数だけ繰返しを行った後に
、カウンタＲ３はメモリーＭ３中に貯蔵されたカウント
数に達し、かつ比較装置ＣＮ３の出力は低いレベルに転
向し、この様にして論理回路ＣＬ４はオフになる。グル
ープが最終回数を繰返しした後では、プロセッサ１３は
リセ、ト信号をレジスタＲ１１及びＲ２の両者に、夫々
結線３７及び３９を通じて印加する。ついでグロ、′７
： セッサ１３は、結線−１：６を通じて論理回路ＣＬＩに
作動命令を下すが、′これでメモＩＪ　−Ｍ　Ｇの次の
グループを形成せしめる。

第４図を参照すると、データ・９ケラト発振回路１８中
において、ジャンクションＪ２は論理回路ｕＬ　ＯＶ）
へ刀郡と逼結し・この回路の出力部はノクッファメモリ
ＭＰの入力部と連結しているが、このメモリーはデータ
フ４’ケ、トを貯蔵することを得る。回路ＣＬ６はワイ
ヤ２６を通じＢＵＳと連結し。

これはセントラルプロセッサ１３が作動命令を伝達する
為に使用する。ジャンクションＪ２のワイヤＤＯＰは、
論理回路ＣＬ４から発信した各々の／ぐイトの条件変化
を伝達するのであるが、ノぐイトカウンタＣ４の入力部
と連結し、カウンタの出力部は、レジスタＲ４の入力部
と連結する。Ｒ４はＣＬ６からバッファメモリＭＰに伝
達されたある数のバイトを貯蔵する。レジスタＲ４のリ
セット入力部ＲＡ２はワイヤ２７を通じてＢＵＳに連結
し。

かつレジスタＲ４の出力部はデジタル比較装置ＣＮ４の
第１の入力部と連結する。

・クツファメモリＭＰには３個の部分ＥＰ　、　ＢＤ及
びＳがある。第１の部分ＥＰはデータノヤケット先頭部
のバイトを貯蔵する様に設置されている。

第２の部分ＢＤは、論理回路ＣＬ６よシ受取ったデータ
バイトを貯蔵する為に設置されている。第（２３） ３の部分Ｓは、パケットの接尾語を貯蔵するだめのもの
であるが、これについては後述するＯ部分ＥＰは、６個
の入力部Ｒ２１乃至Ｅ２６を有する。第１の入力部Ｅ２
１はメモＩＪ　−Ｍ　５の出力部に連結し、これはビッ
ト同期信号Ｒ２即わち２個のパイ）Ｒ１及びＲ２と、ツ
クイト同期信号。

即わち１個のパイ＋Ｂとを貯蔵する。メモリーＭ５は、
結線２８を通じてＢＵＳと連結する。

第２の入力部Ｅ２２は、３個のノ飄ミングをコード付け
したパイ）ＡＩ　、Ａ２及びＡ３を貯蔵するメモリーＭ
６の出力部と連結し、これでデータフ４ケツトのアドレ
スを形成する。メモリーＭ６は結線２９を通じてＢＵＳ
と連結する。

第３の入力部Ｅ２３はデータノ臂ケットカウンタＣ５の
出力部と連結するが、このＣ５の入力部は結線３４でＢ
ＵＳと連結し、かつその出力部は、ノ・ミンクでコード
付けしたデータノ臂ケットの数を示すパイ）ＩＣ、即わ
ち連続性のインデキスをなすバイトを送信する。この連
続性のインデキスは。

データノｅケットを同じデジタルチャンネル上に各（２
４） 各送信する時に０から１５迄、増進量１を以って変動す
る。

第４の入力部Ｅ２４はラッチＢ１の出力部と連結するが
、これの信号入力部及びリセット入力部は、夫々結線３
０及び３１を通じてＢＵＳに連結する。ラッチＢ１は送
信中のブロックにデータグループ先頭部を有する時は１
にセットされるが、他の場合では０にリセットされる。

第５の入力部Ｅ２５は、ラッチＢ２の出力部と連結する
が、Ｂ２の信号入力部は比較装置ＣＮ４の出力部と連結
する。比較装置ＣＮ４の第１の入力部は、Ｃｌ３から送
信された成敗のバイトを貯蔵するレジスタＲ４の出力部
と連結し、かつその第２の入力部は、データブロック中
のデータバイトの最大数を貯蔵するメ・毎リーＭ７の出
力部と連結するが、その数は２例えばここに記述する実
施、□・、 例においては３０バイトである。ラッチＢ２のリセット
入力部は結線３２を通じてＢＵＳと連結する。

第６の入力部Ｅ２６はメモＩＪ　−Ｍ　８と連結するが
、Ｍ８の入力部は結線３３を通じてＢＵＳと連結する。

メモリーＭ８はデータパケットの終端部に位置する接尾
語のサイズを貯蔵する。

事実上、入力部Ｅ２４乃至Ｅ２６は、いわゆるデータノ
クケット構成バイトに関する情報ＳＰを受信する。これ
はハミングでコード付けしたバイトであシ、流れている
データ束から出るデータグループの始まシに対応する同
期化ノＪ？ケットを明瞭化することを得る。更に又、こ
れは、データパケットに情報バイトが充満しているか否
かを知ることを得る。最後に、これはデータブロック中
の送信エラーを探知及び／又は訂正する為に使用するこ
とを得る接尾語のサイズを規定する。下記の表は。

パイ）ＳＰ中にある４個のピットの各々の意義を与える
。

・ｉ 、： ・い　　以下余日 −・。

ビット　　　　　　　意味 ｂ８　　ｂ６．　　ｂ４　　ｂ２ ０　　　標準ノぐケラト １　　　同期化パケット ０　　　　　　　情報バイトで充満したノ４）１ツト１
　　　　　　　バイトで充満したノぐケラト０　　０　
　　　　　　　　　　接尾語なし０　　１　　　　　　
　　　　接尾語が１バイト１　　０　　　　　　　　　
　接尾語が２バイト１　　１　　　　　　　　　　接尾
語が３バイト比較装置ＣＮ４の第２の入力部はメモＩＪ
　−Ｍ　７の出力部と連結するが、Ｍ７はデータ・やケ
ラト中の有効バイトの最大数を貯蔵し、かつその入力部
は結線４６を通じてＢＵＳに連結する。比較装置ＣＮ４
の、出力部はＣｌ３のコントロール入力部と連結するが
、Ｒ４のバイト数がメモＩＪ　−Ｍ　７の内容物に対応
する時ＣＬ４と連結する。然−し、若しデータフ４ケツ
トが充満しているならば、該信号は接尾語のバイトを誘
起するであろう。該接尾語は（２７） 論理回路Ｃ８Ｕにょシ計算され、その活性化した入力部
は比較装置ＣＮ４の出方部と連結し、かつ出力部は、メ
モＩＪ　−Ｍ　Ｐの部分Ｓの入力部と連結する。本発明
の場合においては、接尾語は常にデータパケットの終端
部に置かれている。データフ４’ケツト構成バイトのピ
ットｂ８及びｂ６によって規定された接尾語のバイト数
は、データブロック中のバイト数と同じ比例で減少する
。本実施例においては、接尾語は２バイトのサイズを有
し、かつデータブロックは３０バイト迄有することを得
る。

入力カップラ１２は、送信シミュレータを有するが、こ
れはバッファメモリーＭＰの投げ出しをシミュレートす
るが、それは受信装置中での処理作用持続時間を考慮し
て、データｉＪ？ケットがあまシに早すぎる割合で放送
されるのを防ぐ為である。

この、様な゛シミュレータは、上述した米国特許番号第
４，０５８，８３０号中に記述しである。

メモＩＪ　−Ｍ　Ｐの出力部は、送信用論理回路ＣＬ７
と連結するが、Ｃｌ７の時計入力部は時計Ｈの出力部と
連結しておシ、Ｈはビット周波数信号（２８） ＦＢを供給し、かつＢＵＳに連結する開始入力部Ｍを有
する。ＣＬ７のコントロール入力部は結線３４を通じて
ＢＵＳに連結するが、これはセントラルプロセッサ１３
によって命令ＯＥＰを転送せしめる為に使用され、かつ
その出力部は結線３５を通じてＢＵＳに連結する。結線
３４は又カウンタＣ５の入力部と連結するが、これはセ
ントラルプロセッサ１３からの命令ＯＥＰによシ、多重
通信装置１４に入カカッゾラ１２から送信されたデータ
パケットを計算する。データノぐケラトはバイトからバ
イトへと次々に、結線３５を通じメモリーＭＰから多重
通信装置１４に転送される。

パイ）　７４ケツトはビット毎に次・々に多重通信装置
１４から変調器１０に送信されるが、これはデータを形
成することを託されている。好ましくは。

変調器１０は、上述した米国特許番号第４，０５８，８
３０号に記載されているものと同じで鷹ることである。

データがビデオ信号中に挿入されると、デジタル情報は
ネットワーク４によシ放送される。放送された情報は多
数の受信機５で受取られるが、これらの各々には受信ア
ンテナ６、解変調用部分組立７．データ認知装置８及び
周辺対話器９を有する。

以下余日 ）・・ □、： １： 、、、１ □ ことに記述された実施例においては、受信装置の目的は
データファイルを取得し、かつそれを周辺装置に参照せ
しめることにある。第５図はデータ受信装置の機能的構
造を描いているが、これは下記の器具を有するものであ
る。

−アンテナ６゜ −テレビジョンを受信するステージ５０゜−部分組立Ｄ
ＩＤＯＮ　５１　、これには部分組立７を構成している
解変調器５０及び解多重通信装置５１　。

−テレビジョン受信ステージ及び解多重通信装置ＤＩＤ
ＯＮ　５２に使用するプログラムを行なうインタフェー
ス、。

−ファイルの有効性チェックの為の時計回路５３　。

−送信されたファイルの全部を収容するに充分な能力を
有する大型メモリー５４゜ −ノやケラトＤ　Ｉ　ＤＯＮ及びデータパケットを処理
しかつ管理する部分組立。

−マイクロプロセッサ５６ （３１） −ＥＰＲＯＭプログラムメモリ９０．これはマイクロプ
ロセッサ５６のソフトウェアを含む。

−　データの解コード作業を正当であると認めるアクセ
スカードに対するインタフニー”ス５６゜−受信器メモ
リ内に収容されたファイルを参照することを得しめる周
辺対話装置。

−簡単にＢｕｓと称しているパス（共通電線）。

′受信ステージはテレビジョンチャンネル上で調律され
て出力のビデオ信号を受信しかつ供給するが、その中に
はデジタルデータを搬送する多数の線を有する。該信号
は部分組立ＤＩＤＯＮ　５１上に転移されるが、その中
では。

−デジタル信号は解変調される。即ち、ビデオ信号中に
挿入されたすべてのデジタルデータは引き出される。

−データは解多重通信される。即ち、データは分類され
、データパケットアドレスＡＩ、Ａ２゜Ａ３によって規
定された１選択されたデジタルチャンネルに対応する。

解多重通信装置は、パケットの連続性指示パイ）　Ｉ　
Ｃ、ｚ＋ケット構成バイト（３２） ＳＰ、及び接尾語Ｓを有するデータブロックを供給する
。

受信ステージは、専問家にはよく知られているものであ
る。かつ解変調及び解多重通信回路ＤＩＤＯＮの操作に
ついては、上述した米国特許番号第４．０５８，８３０
号に記述されている。故に、データ／母ケット及びグル
ープを処理し管理する為に具備せられた回路の構造及び
操作は特に下記の如く考慮すべきであろう。部分組立５
５には２個の機能部分がある。

−第６図中に示すデータ／４ケツトを処理する様に具え
られた部分５８゜ −第７図に示すデータグルーグを処理し管理する為に具
えられた部分５９゜ 解多重通信回路５０により供給されたデータは。

デジタル・ジャンクショ／、Ｊ３を通って第６図中：：
： の論理回路ＣＬ８に転移さ、ｉ、Ｃｕ２のコントロール
入力部は結線６０を通じてＢＵＳ中に連結される。回路
ＣＬ８の出力部はメモリーＭＰＴに連結するが、これは
データ／４ケツトを保有することが可能であるが、ピッ
ト及びバイトで同期化したノＲイト及び３個のパケット
のアドレス・々イトを除くものであり、これは本実施例
中の３４７ぐイトの記憶容量に対応するものである。デ
ジタルジャンクシ田ンＪ３のワイヤＤＯＰはノ々イトカ
ウンタＣ６の入力部と連結するが、これの出力部は・ぐ
イトレジスタＲ５の入力部と連結し、Ｒ５のリセ、）入
力部は結線６１を通じてＢＵＳと連結する。該結線はマ
イクロプロセッサが使用して、該レジスタがデータ束を
受信する毎に作用を再開せしめる。レジスタＲ５の出力
部はデジタル比較装置ＣＮ５の第１の人力部と連結し、
その第２の入力部はメモリーＭ９の出力部と連結するが
、これはデータ束の最大サイズ、即わち本実施例におい
ては３４バイトを収容している。比較装置ＣＮ５の出力
部は回路ＣＬ８のイン・・ｉビディング入力部に連結し
ている。

ツ： Ｒ５の内容物−４４，Ｍ９の内容物と対応した時は９回
路ＣＮ５の出カー号は回路ＣＬ８をオフにし、メモＩＪ
　−ＭＰＴの充填作用は停止する。

メモリーＭＰＴには３個の部分ＰＴ、ＢＤ及びＳかの６
ｏ壜枕τ悄不丁ゐノ〜１ｐｌｃ及びノイグｙｔ−の構成
パイ）ＳＰは、第１の部分ＰＴ中に貯蔵される。データ
ブロックＢＤは、第２の部分ＢＤ中に貯蔵される。２個
の接尾語ノ々イトＳは、第３の部分Ｓ中に貯蔵される。

部分ＰＴは第１の出力端Ｓ２１を有し、ノ・ミングコレ
クション回路ＣＭＩに連結するが、これによって連続性
指示・々イ）　Ｅは転移される。受信したノ々イ）ＩＣ
により８回路ＣＭＩは第１の出力部に４個のインデキス
情報の２進法デジ、トＩを供給するが、その第２の出力
部ではインデキス中の複数のエラーを示す信号ＥＭＩを
供給する。ＣＭＩの第１の出力部はレジスタ６０入力部
と連結するが、これは４個の有効なインデキスピットを
貯蔵する。レジスタＲ６の出力部は比較装置ＣＮ６の第
１の入力部と連結するが、その第２の入力部は１期待す
るデータ・母ケットの連続性インデキスを収容している
メモリーＭＩＯと連結する。ＣＭＩの第２の出力部ＥＭ
Ｉは結線６２を通じてＢＵＳと連結する。メモリーＭＩ
Ｏの入力部は、結線６４を通じてＢＬＩＨに連結（３５
） する。メモリーＭＩＯの内容物はマイクロプロセッサ５
６によシ計算され、かつＢＵＳと結線６４を通じて転移
される。比較装置ＣＮ６の出力部は、−結１ｓ６５を通
じてＢＩＪＳに連結する。レジスタＲ６の内容物がメモ
リー１０の内容物と一致し表い時は、比較装置ＣＮ６は
ｉＲパケットインデキスの不連続性を示す信号ＤＩを、
　ＢｔＪＳ及び結線６５を通じてマイクロプロセッサに
印加する。該警戒信号は、データグルーゾを管理する為
に、マイクロプロセッサ５６が使用する。

メモリーの部分ＰＴには第２の出力部８２２を有し、こ
れが第２のハミング訂正回路ＣＭ２と連結するが、これ
はその第１の出力部においては。

ノＪ？ケットを構成するバイトＳＰの４個の有効な２進
法デジツトを供給し、その第２の出力部では。

バイトＳＰ中に複数のエラーの存在することを示す信号
ＥＭＳＰを供給する。回路ＣＮ２の第１及び第２の出力
部は、夫々結線６６及び６７を通じてＢｔＪＳと連結す
る。６６及びＢＵＳを経由してマイクロプロセッサに伝
達された情報には、特に、その（３６） 中に同期作用をするノ母ケットの有無を示すビットｂ２
を有している。

メモリーＭＰＴの部分ＢＤ及びＳの読取り出力部は９回
路ＣＤＣの入力部に連結し、これはデータブロック中の
エラーを探知しかつ訂正する能力を有する。回路ＣＤＣ
のコントロール出力部は、結線６８を通じてＢｕｓと連
結し、かつ回路ＣＤＣのデータ出力部は、　ＡＮＤ回路
グー）Ｐ２の１個の入力部と連結する。回路ＣＤＣのコ
ントロール入力部は。

結線６９を通じてＢＵＳと連結する。ＡＮＤ回路グー）
Ｐ２の他の入力部は結線７０を通じてＢＵＳと連結する
。ＡＮＤ回路グー）Ｐ２の出力部は、ブロックメモリー
ＢＤＣの入力部と連結す゛る。

ｂ２＝１を有する同期をする型式□″のパケットがＣＬ
−８より送信したｉ９ケットの流れの中で発見されない
限りでは、〜イン・ゾ・セ）シサは対応する情報を６６
を通じて受信せず、かｔｌ”＞　ＡＮＤ回路グー）Ｐ２
を７０を通じてオンにしないし、かつメモリー　ＢＤＣ
は（信号を）充填する事ができず、又ＢＤＣに伝達され
た最初のブロックは、同期化したパケットに対応するブ
ロックであることを確認している。

その上に、メモリー　ＭＰＴの第２の部分ＢＤと第３の
部分５中に貯蔵されたバイトは回路ＣＤＣで読み取られ
、かつ処理される。データブロック中の複数のエラー情
報ＥＭＤは６８を通じて転移され。

データグルーグの処理のため、マイクロプロセッサ５６
により使用される。最後のエラーがＣＤＣで訂正された
時に、データブロックバイトは、ブロックメモリーＢＤ
Ｃ中に貯わ見られる。

メモＩＪ　−ＢＤＣの能力は、該メモリーがデータブロ
ックを収容できること、即わち上記の実施例では、３０
バイトであることである。結線６９を通じ２回路ＣＤＣ
はマイクロプロセッサからの信号°を受信するが、これ
はメモリーＢＤＣに転送されるべきデータブロックの彎
イズを示している。

メモＩＪ　−ＢＤＣの出労帥は論理回路ＣＬ９の入力部
に連結されるが、とあ回路の出力部は、ジャンクション
Ｊ４に連結する。メモリーＢＤＣが充満するや否や、論
理回路ＣＬ９は、ジャンクションＪ６を通じて、データ
グループ処理用部分組立に、そのバイトをバイト毎に転
送する。その変換は信号ＰＡＲ及びＤＯＰによって行わ
れる。ジャンクションＪ４のワイヤＤＯＰはカウンタＣ
７の入力部と連結するが、そのリセット入力部は結線７
１を通じてＢｔＪＳに連結し、かつ出力部はレジスタＲ
７の入力部に連結する。バイトが送信される度ごとに、
カウンタＣ７は増量し、かつその内容物はノ々イトレジ
スタＲ７に転移される。レジスタＲ７の出力部はデジタ
ル比較装置ＣＮ７の第１の入力部と連、結し、その第２
の入力部は結線７２を通じてＢｔＪＳに連結する。レジ
スタＲ７のリセット入力部に結線７３を通じてＢ１１５
に連結する。比較装置ＣＮ７の出力部は９回路ＣＬ９の
インヒビディング入力部と連結する。

Ｒ７の収容物がＭｌｌの収容物と一致すると。

比較装置ＣＮ７は信号を供給し、これが回路ＣＬ９をオ
フにし、かつデータはＪ４を通ずるグループ処理部分組
立中に転移させることができない。

ジャンクションＪ４は、論理回路ＣＬＩＯと第７（３９
） 図中に示した機能部分５９で連結する。論理回路ＣＬＩ
Ｏは、結線７４を通じてＢＵＳと連結し、それでマイク
ロプロセッサ５６が命令を下す為に使用する。回路ＣＬ
ＩＯの出力部はハミング訂正回路ＣＨ３の入力部と、論
理回路ＣＬＩ　１の入力部と。

論理回路ＣＬＩ　２の入力部と連結する。ハミング訂正
回路ＣＨ３はレジスタＲ８と連結するが、それは第１の
データブロックの第１のバイトの４個の有効ピッ）　ｂ
２．ｂ４．ｂ６及びｂ８を該レジスタＲ８に発信するた
めである。レジスタＲ８の出力部はデジタル比較装置Ｃ
Ｎ８の第１の入力部と連結するが、その第２の入力部は
、グループ屋の情報ＴＧを貯蔵しているメモＩＪ−Ｍ１
２の出力部と連結スる。レジスタＲ８のリセット入力部
は結線７５を通じてＢＵＳと連結し、かつメモリーＭ１
２の入力部は、結線７６を通じてＢＵＳに連結する。ハ
ミング訂正回路ＣＨ３の第２の出力部は、結線７．７を
通じてＢＵＳと連結する。比較装置ＣＮ８の出力部は論
理回路ＣＬＩ　１のエネーブル入力部と、　ＡＮＤ回路
？　−）　Ｐ　４の入力部と連結する。ＡＮＤ回路グー
（４０） トＰ４の出力部はＡＮＤ回路グー）Ｆ３の１個の入力部
と連結するが、それの他の入力部はジャンクションＪ４
のワイヤＤＯＰに連結し、かつ出力部はカウンタＣ８の
入力部と連結する。カウンタＣ８の出力部は一方におい
て論理回路Ｃ１ｌのインヒビジョン入力部と連結し、他
方式おいて論理回路Ｃ１２のアクチベーション入力部と
連結する。

グループは、コード付けされたファイルを運んでいると
仮定すべきであろう。期待した製式のＴＧが理解される
や否や、比較装置ＣＮ８は信号を送り、これが論理回路
ＣＬＩ　１をオンにする。その結果、論理回路ＣＬＩ　
１は、第１のデータブロックの第２のバイトから始まる
ＣＬＩＯから発信したデータを受信する。

ＡＮＤ回路グー）Ｆ４の第２の入力部は結線７８を通じ
てＢＵＳと連結する示□これは一般的に活性°７゜ 化して“る・Ｃｌ３の山荘シ゛高″″′に転化すると、
　ＡＮＤ回路グー）Ｆ４の出力部はＡＮＤ回路ｒ−）Ｆ
３の入力部を活性化し、これがジャンクシ目ンＪ４の信
号ＤＯＰをオンに転する。

ＡＮＤ回路ｒ　−）　Ｐ　３の出力部はバイトカウンタ
Ｃ８に連結するが、これはその計量値が′９＃の値にな
った時に論理回路ＣＬＩＩをオフにする。それ故に、論
理回路ＣＬＩＩは、最初のデータブロック中に含まれて
いるグループ先頭部のバイト２−８を受信している。Ｃ
ＬＩＩの出力部はハミング訂正回路ＣＨ４に連結するが
、この回路の出力部はメモリーＭＥＧの入力部に連結す
る。ハミング訂正回路ＣＨ４は有効な情報ビットをメモ
リーＭＥＧに発信する。ハミング訂正回路ＣＨ４の第２
の出力部は、グループ先頭部バイトの各々の中にある複
数のエラーＥＭをマイクロプロセッサ５６に示すために
、結線７９を通じてＢＵＳに連結する。メモリー　ＭＥ
Ｇに貯わ見られる最初の情報はグループの連続性インデ
キ２Ｃである。メモリーＭＥＧは、情報Ｃ，Ｒ，’ｌ’
ｌ木びＦ２　、Ｆｌ及びＦ２及びＮを発信する５個ｐ出
カ部ｓ３１乃至Ｓ３５を有する。

、″り 出力部８３１はデジタル比較装置ＣＮ９の第１の入力部
と連結し、これの第２の出方部は２期待する連続性イン
デキスを貯ゎえているメモリーＭ１３の出力部と連結す
る。メモリーＭ１３の入力部は結線８０を通じてＢＵＳ
と連結し、かつ比較装置Ｃ９の出力部は、結線８１を通
じてＢＵＳに連結する。

ＭＥＧから受信したインデキスＣの値は、メモリーＭ１
３の内容物と比較される。この２つの値が一致しない場
合は、比較装置ＣＮ９はマイクロプロセッサ５６に、８
１を通じて、インデキスの不連続の信号を発信する。

メモリー劇の第２の入力部８３２はデジタル比較装置Ｃ
Ｎｌ０の第１の入力部と連結するが。

ＣＮｌ０の第２の入力部はメモリーＭ１４の出力部と連
結し、その入力部は結線８２を通じてＢＵＳと連結する
。比較装置ＣＮｌ０の出力部は結線８３を通じてＢＵＳ
と連結する。８３２から発信する情（はグループ反復イ
ンデキスＲである。比較装置ＣＮＩ　Ｏは、Ｒの値をメ
モリーＭ１４中に貯わ見られた値と比較する。そしてそ
の値が一致しないと。

比較装置ＣＮｌ０は反復インデキスの進行中に不連続が
あることを示す信号をマイクロプロセッサ５６に発信す
る。

（４３） 同様な手法で、カウンタＣ８は、その計量値がグループ
先頭データを除いて、ＣＬ１２を通じて転換することを
得るデータブロックのデータが°”９”の値に達した時
論理回路ＣＬＩ　２をオンにする。カウンタＣ８のリセ
ット入力部は結線８４を通じてＢＵＳと連結し、かつ論
理回路ＣＬＩ　２のインヒビジョン入力部は結線８５を
通じてＢＵＳに連結する。

論理回路ＣＬ１２の出力部は独占ＯＲ回路ｆ−）ＣＥＸ
の１個の入力部と連結し、その２番目の入力部はコード
付けするバイト発振器ＧＯＣの出力部と連結するが、　
ＧＯＣの入力部は結線８６を通じてＢＵＳと連結する。

独占ＯＲ回路グー）　ＣＥＸは、メモリーＭＧＤの入力
部と連結する。

データはコード付けされたと云う仮定をすれば。

ＣＬ１２から供給された情報は１発振器ＧＯＣと連結し
た独占ＯＲ回路？−）ＣＥＸを通じて転換し、該（４４
） 独占ＯＲ回路ｆ−）はデータの解コード作業を行ってい
る。解コードをされると、明瞭になったデータはメモリ
ーＭＧＤ中に転換される。メモリーＭＧＤの充満作用は
、マイクロプロセッサ５６からＢＵＳ及び結線８５を通
じて発信される信号で停止するが、この信号は論理回路
ＣＬ１２をオフにする。

この信号はメモリー　ＭＥＧ中に貯わ見られた情報によ
りマイクロプロセッサ５６によって発振したものであり
、即わち“グループサイズ及び“最終データブロックの
サイズである。データグループが反復される場合では、
かつ若し以前に貯わえたブロックが修正できないエラー
に影響されると考えられたならば、メモリー内の対応す
る位置にある内容物は成るブロックで、それが修正する
事が不能なエラーの影響を受けないものであれば。

その反復ブロックのデータを以・：′、て置換される。

こ□・：１ の様な処理は９反復ブロック示兼用し尽されるま１　、
。

で反復して実施される。

メモリーＭＧＤの出力部は論理回路ＣＬＩ　３の入力部
に連結しているが、その出力部はジャンクショアＪ５．
’フィー？　ＰＡＲ、ＤＯＰ及びＢＵｓに連結している
該ジャンクションのデータ送信ワイヤ８７に連結する。

その上に尚、ワイヤＤＯＰは、カウンタＣ９の入力部と
連結しているが、それのリセット入力部は、結線８８を
通じてＢＵＳに連結している。

カウンタＣ９の出力部は比較装置ＣＮＩ　１の第１の入
力部と連結するが、これの第２の入力部はメモリーＭ１
５の出力部に連結し、又Ｍ１５の入力部は結線８９を通
じてＢＵＳに連結している。メモリーＭ１５はデータグ
ループのサイズを収容する。

比較装置ＣＮＩ　１の出力部は２回路ＣＬＩ　３のイン
ヒヒティング入力部と連結する。回路１３のエネーブル
入力部は結線、？０を通じてＢＵＳに連結する。

グループデータメモＱ　ＭＧＤの充填作用が達成された
時は、マイクロプロセッサ５６は受信器のメ″：１ モリ−ＲＡＭにデータを１回路ＣＬ１３　、８７及び：
１″。

ＢＵＳを通じて転換する。送信の終りでは、該メモ：′
・：。

リーはデータベースから伝達されたファイルの全部を収
容するが、該ファイルは周辺対話器と参照することがあ
る。

ここで了解すべきは、ここに記述したシステムは１本発
明の範囲から離れることなく改修することを得ると云う
事である。

該システムは、空中放送テレビジョンチャンネルの代り
に１例えば有線プログラム放送ネットワークの様な方法
によシ、標準ビデオ信号を、一方通行式伝達法のいかな
るものにも使用できるであろう。

本発明によるシステムは、データ束を送信する様に意図
した一方通行型媒質にも使用でき９例えばデジタルフロ
ーを印加する為の変調されたキャリヤの様なビデオ信号
を同期化した信号として供給する臨時の構造の如何を問
わず、使用することを得る。

以下余日 （４７）

【図面の簡単な説明】

第１図は、タイプＤ　ＩＤ０Ｎの置方通路式送信システ
ムのブロックダイヤグラム。 第２図は、第１図のシステム中に使用された送信システ
ムのブロックダイヤグラム。 第３図は、第２図の装置中にあるデータグループを処理
する部分組立の論理部分のブロックダイヤグラム。 第４図は、第２図の装置中での、データ・母ケットを発
振する部分組立の論理部分のブロックダイヤグラム。 第５図は９本発明による受信装置のブロックダイヤグラ
ム。 第６図は、第５図の装置中のデータパケットを処理する
部分組立の論理部分のブロックダイヤグラム、及び 第７図は、第５図の装置中のデータグループを処理する
部分組立の論理部分のブロックダイヤグ（４８） ラム。 図において。 １・・・データベース、２・・・送信装置、３・・・デ
ータ源、４・・・放送ネットワーク、５・・・受信器、
６・・・アンテナ、７・・・解変調用部分組立、８・・
・データ取得装置、１０・・・変調器、１２・・・入カ
カッゾラ、１３・・・セントラルプロセッサ、１４・・
・多重通信回路。 １５・・・デジタル時計、１６・・・操作装置、１７・
・・データグルーグ発振器、１８・・・データパケット
発振器、２６，２７，２８，２９，３０，３１．３２゜
３３．３４，３５．・・・結線、３５．３７．３８゜３
９．４０．４１．４２．４３＠４４．４５゜４６・・・
結線、５０・・・解変調器、５１・・・部分組立ＤＩＤ
ＯＮ　、　５４・・・大型メモＩＪ−１５６・・・マイ
クロブ°ゞ７　ｔ　ｏ　　　　　、、。 ・霞・′） （４９） 手続補正書（方式） 昭和０年１２月２日 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５７年特許願第１８１２２７号 ２、発明の名称 置方通路式送信システム ３、補正をする者 事件との関係　　特許出願人 名　称　　エタプリッスモン　ピュプリック　ドディフ
ユジオン　ディ　テレディフユジオンド　フランス ４、代理人　〒１０５ ５、補正命令の日付 自発補正 １）願書の出願人の代表者の欄 ２）図　面 ３）委任状および訳文 ４）優先権証明書および訳文 Ｚ　補正の内容 １）別紙願書のとおり ２）図面の浄書（内容に変更なし） ３）別紙のとおり ４）別紙のとおシ １ 、覧

Claims (1)

1. 【特許請求の範囲】 １）終局的に多数のチャンネルによシデジタル・データ
   を送信する送信ステーションを有する置方通路式送信シ
   ステムにおいて、データ１？ケツトの形式中には、各々
   のＡケラトにおいて、ノ臂ケットの連続したインデック
   ス信号（ＩＣ）及びデータ・ぐケラトの構造情報とによ
   り形成したプレフイクス（接頭語）を有し、これに加う
   るに典型的な同期信号（Ｒ１、Ｒ２，Ｂ）及びチャンネ
   ルを認知するコード信号（Ａｌ、Ａ２．Ａ３）を使用す
   る時に、各々のチャンネルは多数のリース（情報源）に
   対応することを得、各々のリースよシ送信されたデータ
   は、一連のデータブロックを有するデータグループとな
   る様に整列せしめられ、各々のデータブロックはデータ
   １？ケツトのデータフィールド（場）になる様に形成せ
   られ、各々のグループの最初のブロックはグループ（Ｉ
   Ｇ）の型式を限定する・ぐイ）　（ｂｙｔｅ）　　を有
   するグルーグヘッダ（先頭部）と、グループの連続のイ
   ンデキス（指標）（Ｃ）と、グループ（ＴＩ　、Ｔ２）
   中の最初のグループに従かう多数のブロックと、グルー
   ｆ　（Ｆｌ、Ｆ２）の最後のグループの形を有し、各々
   のノ４ヶ、トのゾレフィクス（接頭語）は、これに情報
   （Ｂ１）を加えて、ノクケットのブロックがグループの
   最初のブロックであるか否かを示すことを特徴とする置
   方通路式通信システム。 ２、特許請求の範囲第１項に記載の置方通路式送信シス
   テムにおいて、グループの先頭部に、受信器中のどの処
   理回路を用いて印加されたデータグループを処理するか
   を選択せしめる処理種目情報（ＴＧ）を含有することを
   特徴とする置方通路式送信システム。 ３）特許請求の範囲第１項或いは第２項に記載の置方通
   路式送信システムにおいて、デアタグループは反復送信
   せられるが、グルーグ先頭部には、そのデータグループ
   が何回反復（＜シ返し）送信したかを示す情報（Ｒ）を
   含有することを特徴とした置方通路式送信システム。 ４）特許請求の範囲第１項乃至第３項に記載の置方通路
   式送信システムにおいて、各々のデータブロック中には
   、有効データの後に成敗のエラー（過誤）探知及び訂正
   用バイトを形成する接尾語を有するが、とこに各々のノ
   ヤケットの接頭語は、該接尾語を形成するバイトを指示
   する情報（Ｓ）を有することを特徴とする置方通路式送
   信システム。 以下余白 、” 、、′・ 、ル： １：