JPS5816162Y2 - surge absorber - Google Patents

surge absorber

Info

Publication number
JPS5816162Y2
JPS5816162Y2 JP1979152591U JP15259179U JPS5816162Y2 JP S5816162 Y2 JPS5816162 Y2 JP S5816162Y2 JP 1979152591 U JP1979152591 U JP 1979152591U JP 15259179 U JP15259179 U JP 15259179U JP S5816162 Y2 JPS5816162 Y2 JP S5816162Y2
Authority
JP
Japan
Prior art keywords
lead wires
varistor element
surge absorber
varistor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979152591U
Other languages
Japanese (ja)
Other versions
JPS5670601U (en
Inventor
住吉幹夫
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP1979152591U priority Critical patent/JPS5816162Y2/en
Publication of JPS5670601U publication Critical patent/JPS5670601U/ja
Application granted granted Critical
Publication of JPS5816162Y2 publication Critical patent/JPS5816162Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Thermistors And Varistors (AREA)

Description

【考案の詳細な説明】 本考案は、バリスタに用いられるリード線−ヒのインダ
クタンスによる制限電圧の上昇を抑制すると同時に、大
形素子形状をなしたるバリスタでも自動半田ディツプを
可能とするメリットをもつサージ吸収器を提供するもの
である。
[Detailed description of the invention] This invention has the advantage of suppressing the rise in the limit voltage due to the inductance of the lead wires used in varistors, and at the same time enables automatic solder dipping even for varistors with large element shapes. The present invention provides a surge absorber with

従来に訃けるサージ吸収器を第1図に示している。A conventional surge absorber is shown in FIG.

第1図で1は例えば酸化亜鉛等の金属酸化物を主体とし
たディスク状のバリスタ素子、2トよび2’(2牡図示
せず)はバリスタ素子1上の相対向する表、裏面に焼付
けられた例えば銀電極等の電極で、両電極2,7間でバ
リスタ素子1の効果が得られる。
In Fig. 1, 1 is a disk-shaped varistor element mainly made of metal oxide such as zinc oxide, and 2 and 2' (2 o, not shown) are printed on the opposing front and back surfaces of the varistor element 1. The effect of the varistor element 1 can be obtained between the two electrodes 2 and 7 by using a silver electrode, for example.

3釦よび3′は電極2,2′上に半田付けされた銅線等
の導電特性の良いリード線で、両電極2,2′にそれぞ
れ1本づつ電気端子が設けられていることになっている
Button 3 and 3' are lead wires with good conductivity such as copper wire soldered onto electrodes 2 and 2', and one electrical terminal is provided on each of both electrodes 2 and 2'. ing.

また、これらのサージ吸収器は通常絶縁物(図示せず)
でリード線3゜3′の電気端子を残してコーティングさ
れてている。
Additionally, these surge absorbers are typically insulators (not shown).
The lead wire is coated with only 3°3' electrical terminals left.

さて、従来のサージ吸収器は第2図に示すように電源線
tの線間(もしくは線とアース間)K用いられるが、第
1図のリード線3をその1ま電源線tに接続すれば、リ
ード線3の浮遊インダクタンス5が等倹約にバリスタ4
に直列に接続されたこととなる。
Now, the conventional surge absorber is used between the power line t (or between the line and the ground) as shown in Fig. 2, but the lead wire 3 in Fig. 1 is connected to the power line t. For example, if the stray inductance 5 of the lead wire 3 is equal to the varistor 4
This means that they are connected in series.

そのため線間にサージ電圧が印加され、矢印に示すよう
にサージ電流■が流れれば、線間残留電圧はバリスタ4
の制限電圧に浮遊インダクタンス5による電圧降下を加
えたものとなり、その保護特性は低下する。
Therefore, if a surge voltage is applied between the lines and a surge current ■ flows as shown by the arrow, the residual voltage between the lines will be reduced to the varistor 4.
The voltage drop due to the floating inductance 5 is added to the limiting voltage of , and its protective characteristics are degraded.

すたわち、浮遊インダクタンス5にトける電圧降下VL
は、VI、=−Ldi/dt(ここでLはリード浮遊イ
ンダクタンス、di/dtはサージ電流の電流変化率)
で示され、第1図のリード線3,3′が長い□程、斗た
di/dtが大きな程、浮遊インダクタンス5に釦ける
電圧降下が大きくなる。
That is, the voltage drop VL across the stray inductance 5
is VI, = -Ldi/dt (where L is the lead stray inductance, and di/dt is the current change rate of the surge current)
The longer the lead wires 3, 3' in FIG. 1 and the larger the di/dt, the greater the voltage drop across the floating inductance 5.

特にノイズに含1れるIons(ナノセコンド)オーダ
の立上りを有する電流に対しては、場合によってはバリ
スタ4本来の制限電圧よりも2倍も高くなることもある
In particular, for a current having a rise on the order of 1 ion (nanoseconds) included in noise, the current limit voltage may be twice as high as the original limit voltage of the varistor 4 in some cases.

この様子を示したのが第3図であり、実線の特性Aはバ
リスタ4本来の制限電圧特性で、点線の%性Bはリード
線3,3′を加えたサージ吸収器の制限電圧特性である
This situation is shown in Figure 3, where the solid line characteristic A is the original limiting voltage characteristic of the varistor 4, and the dotted line % characteristic B is the limiting voltage characteristic of the surge absorber including the lead wires 3 and 3'. be.

そして、特性B−Aの差が浮遊インダクタンス5にトけ
や電圧降下分である。
The difference in characteristics B-A is the amount of voltage drop caused by the stray inductance 5.

捷た、第1図めリード線構造に釦いては、重量のある素
子では2本のリード線3,3′の挾み込みの力だけでは
保持が十分ではなく、自動半田デイップが不可能で作業
性がきわめて悪いという欠点を有していた。
With the twisted lead wire structure shown in Figure 1, heavy devices cannot be held in place by the clamping force of the two lead wires 3 and 3', and automatic solder dipping is not possible. It had the disadvantage of extremely poor workability.

本考案は以上の2つの問題点、すたわちリード線におけ
る電圧降下による保護特性の低下、並びに素子重量が犬
きた場合の自動半田ディッピングの適用不用の問題を解
決したサージ吸収器を提案するものである。
The present invention proposes a surge absorber that solves the above two problems, namely, the deterioration of protection characteristics due to voltage drop in the lead wire, and the problem of not being able to apply automatic solder dipping when the element weight is too large. It is something.

以下、本考案に係るサージ吸収器の基本的た構成につい
て第4図とともに説明する。
Hereinafter, the basic structure of the surge absorber according to the present invention will be explained with reference to FIG. 4.

第4図で6は例えば酸化亜鉛等の金属酸化物を主体とす
るディスク状のバリスタ素子であり、このバリスタ素子
6の表裏両面には銀電極等の電極?、7’(7’は図示
せず)が設けられている。
In FIG. 4, 6 is a disk-shaped varistor element mainly made of metal oxide such as zinc oxide, and electrodes such as silver electrodes are provided on both the front and back surfaces of this varistor element 6. , 7'(7' is not shown).

8a、88′および8b、8b’は第1図のリード線3
,3′に代わるリード線であり、全部で4つの電気端子
を有する。
8a, 88' and 8b, 8b' are lead wires 3 in FIG.
, 3', and has a total of four electrical terminals.

すなわち、リード線8 b 、 8 b’はコ字形にリ
ードフォミングされて電極γ上に半田付けされてトリ、
同一方向に平行に2つの端子が引出されている。
That is, the lead wires 8 b and 8 b' are formed into a U-shape and soldered onto the electrode γ.
Two terminals are drawn out in parallel in the same direction.

捷た、リード線8a、813′もリード線8 b 、
8 b’と同一形状をなし、電極1′上に半田付けされ
てその2つの端子がリード線8b、8b′の2つの端子
と平行に同一方向に引出されている。
The twisted lead wires 8a and 813' are also lead wires 8b,
It has the same shape as 8b', is soldered onto the electrode 1', and its two terminals are drawn out in the same direction in parallel with the two terminals of the lead wires 8b and 8b'.

そして、通常リード線8a*8a瞥よび8 b 、 8
b’の電気端子の部分を残して絶縁物でコーティング
することによりサージ吸収器は完成される。
Then, the normal lead wires 8a*8a and 8b, 8
The surge absorber is completed by coating the electrical terminal portion b' with an insulating material.

このようなリード構造を有したサージ吸収器を電源線に
接続すると、その等価回路は第5図に示すようになる。
When a surge absorber having such a lead structure is connected to a power supply line, its equivalent circuit becomes as shown in FIG.

第5図で9 a 、 9 dkよび9b。9b牡電源線
、10はバリスタ、11 a 、 11 a’および1
1 b 、 11 b’はリード線8at8a’および
8b、8に/のそれぞれ浮遊インダクタンスである。
9a, 9dk and 9b in FIG. 9b male power line, 10 is varistor, 11a, 11a' and 1
1 b and 11 b' are stray inductances of the lead wires 8at8a' and 8b, respectively.

すたわち、サージ電流Iが流れた際に浮遊インダクタン
ス11bおよび11b′に釦ける電圧降下は発生するが
、浮遊インダクタンス11aおよび11a′には電圧降
下は発生したい。
That is, when the surge current I flows, a voltage drop occurs across the floating inductances 11b and 11b', but a voltage drop does not occur across the floating inductances 11a and 11a'.

このためリード線8a 、8a’間には、バリスタ10
本来の制限電圧のみが現われ、第3図の特性Aが得られ
る訳である。
Therefore, between the lead wires 8a and 8a', the varistor 10
Only the original limited voltage appears, and characteristic A shown in FIG. 3 is obtained.

ここで、上述したようにコ字状をした2本のリード線8
a t 8 a’$”よび8b、8b’でバリスタ素
子6が挟み込斗れているため、バリスタ素子6がリード
線Ba5is’および8 b 、 8 b’がら外れ落
ちる率も低下し、自動半田ディッピングも可能となる。
Here, as mentioned above, the two U-shaped lead wires 8
Since the varistor element 6 is sandwiched between the lead wires Ba5is' and 8b and 8b', the rate at which the varistor element 6 falls off from the lead wires Ba5is' and 8b and 8b' is reduced, and the automatic soldering process is reduced. Dipping is also possible.

しかしながら、上記の構成ではリード線8a。However, in the above configuration, the lead wire 8a.

8 a′によび8b、8b’のバリスタ素子6を挾み込
む強度はある程度向−ヒするが、十分とは言えない。
Although the strength of sandwiching the varistor element 6 between 8a', 8b and 8b' is improved to some extent, it cannot be said to be sufficient.

そのためこの強度をさらに向上させた本考案の実施例を
第6図トよび第7図に示してトリ、これらにトいては同
一方向に平行に2つの端子が引出されているリード線1
2,13の電極T上に半田付けされる部分をv形、W形
等の摺曲状となしており、この場合より素子重量の大き
なものの自動半田ディッピングが可能となる。
Therefore, embodiments of the present invention that further improve this strength are shown in Figs.
The portions to be soldered onto the electrodes T 2 and 13 are curved in a V-shape, W-shape, etc., and in this case automatic solder dipping of devices with a larger weight becomes possible.

さらに、本考案の他の実施例を第8図に示してトリ、同
一方向に2つの端子が引出されているコ字状をしたリー
ド線14.14’をバリスタ素子6の厚み方向の外側へ
折り曲げ、再びバリスタ素子6面と同一線上に近づくよ
うに折り戻し、2本のり一線14 、14’の素子厚み
方向の端子部間ピッチをバリスタ素子6の厚みよりも広
くしている。
Furthermore, another embodiment of the present invention is shown in FIG. It is bent and then folded back again so as to be on the same line as the varistor element 6 surface, so that the pitch between the terminal parts of the two straight lines 14 and 14' in the element thickness direction is made wider than the thickness of the varistor element 6.

この実施例においてはリード線14 、14’間に回路
電圧ならびにサージ電流流入時の制限電圧が印加されて
も、リード線14 、14’間の絶縁距離を十分に保つ
ようにしているため、バリスタ本来の効果を発揮させる
ことができる。
In this embodiment, even if a circuit voltage and a limiting voltage at the time of surge current inflow are applied between the lead wires 14 and 14', a sufficient insulation distance between the lead wires 14 and 14' is maintained, so the varistor It can bring out its original effect.

すたわち、絶縁距離が十分でないと漏れ電流が増加した
り、IJ−ド線間で放電を生じ、バリスタ本来の効果が
発揮できたいという問題が発生する。
In other words, if the insulation distance is not sufficient, leakage current increases and discharge occurs between the IJ and D wires, causing problems in which the varistor's original effects cannot be exhibited.

この第8図の実施例ではリードフォーミングを−ケのリ
ード線のみに施すようにしても上記の効果を奏すること
ができる。
In the embodiment shown in FIG. 8, the above effect can be achieved even if lead forming is performed only on the lead wires.

以上のように本考案のサージ吸収器は構成されているも
のであり、バリスタ素子の両電極に半田付けされたリー
ド線はそれぞれ同一方向に2本づつ平行に端子を取出し
ていることにより、リードインダクタンスによる電圧降
下が線間制限電圧に現われることを防止し、バリスタ本
来の制限電圧が得られ良好たる保護特性を呈することが
できる。
The surge absorber of the present invention is constructed as described above, and the lead wires soldered to both electrodes of the varistor element have two parallel terminals in the same direction. It is possible to prevent a voltage drop due to inductance from appearing in the line limit voltage, obtain the limit voltage inherent to the varistor, and exhibit good protection characteristics.

捷た、同一方向に4つの電気端子を設けているため、振
動にも強くプリント基板等への適用もきわめて容易であ
る。
Since the four electric terminals are twisted and arranged in the same direction, it is resistant to vibration and can be applied to printed circuit boards etc. very easily.

さらに、バリスタ素子を実質的には4本のリード線で挾
み込み、かつリード線の電極への半田付は部分に摺曲部
を設けているため、バリスタ電圧の高いすたわち素子重
量の大きなものでも外れ落ちることが少なく、自動半田
ディッピングが可能となる。
Furthermore, since the varistor element is essentially sandwiched between four lead wires, and the soldering of the lead wires to the electrodes has a sliding part, the varistor voltage is high, which means the weight of the element. Even large items are less likely to fall off, and automatic solder dipping is possible.

そして、リード線の端子部間ピッチをバリスタ素子の厚
みより広くなるようにリードフォーミングを施した場合
には、リード線間での絶縁を十分に保つことができる。
When lead forming is performed so that the pitch between the terminal portions of the lead wires is wider than the thickness of the varistor element, sufficient insulation between the lead wires can be maintained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のサージ吸収器の正面図、第2図は従来品
の線間への適用例を示す電気的等価回路図、第3図は従
来品とバリスタ本来の制限電圧特性を示す図、第4図は
本考案に係るサージ吸収器の基本的な構成を説明するた
めの斜視図、第5図は第4図に示したサージ吸収器の線
間への適用例を示す電気的等価回路図、第6図および第
7図はそれぞれ本考案に係るサージ吸収器の実施例を示
す正面図、第8図は本考案サージ吸収器の他の実施例を
示す側面図である。 6・・・・・・バリスタ素子、7,7′・・・・・・電
極、12゜13.14,14’・・・・・・リード線。
Fig. 1 is a front view of a conventional surge absorber, Fig. 2 is an electrical equivalent circuit diagram showing an example of the application of the conventional product to between lines, and Fig. 3 is a diagram showing the original limiting voltage characteristics of the conventional product and the varistor. , Fig. 4 is a perspective view for explaining the basic configuration of the surge absorber according to the present invention, and Fig. 5 is an electrical equivalent showing an example of application of the surge absorber shown in Fig. 4 to between lines. The circuit diagram, FIGS. 6 and 7 are front views showing an embodiment of the surge absorber according to the present invention, and FIG. 8 is a side view showing another embodiment of the surge absorber according to the present invention. 6... Varistor element, 7, 7'... Electrode, 12゜13.14, 14'... Lead wire.

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] (1)バリスタ素子の表裏両面に電極を設け、それぞれ
の電極に同一方向にそれぞれ2本の端子を平行に取出す
ように、その電極に半田付けされる部分を摺曲状とたし
たコ字状のリード線を対称的に半田付けしてなるサージ
吸収器。
(1) Electrodes are provided on both the front and back sides of the varistor element, and the part soldered to the electrode is curved in a U-shape so that two terminals are taken out parallel to each electrode in the same direction. A surge absorber made by soldering the lead wires symmetrically.
(2)少なくとも一方のリード線をバリスタ素子の厚み
方向の外側へ折り曲げ、再びバリスタ素子面と同一線上
に近づくように折り戻し、2本のリード線のバリスタ素
子厚み方向の端子部間ピッチを一ヒ記バリスタ素子厚み
よりも広くしてたる実用新案登録請求の範囲第1項記載
のサージ吸収器。
(2) Bend at least one lead wire outward in the thickness direction of the varistor element, and fold it back again so that it approaches the same line as the varistor element surface, and align the pitch between the terminal parts of the two lead wires in the thickness direction of the varistor element. The surge absorber according to claim 1, which is wider than the thickness of the varistor element described above.
JP1979152591U 1979-11-02 1979-11-02 surge absorber Expired JPS5816162Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979152591U JPS5816162Y2 (en) 1979-11-02 1979-11-02 surge absorber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979152591U JPS5816162Y2 (en) 1979-11-02 1979-11-02 surge absorber

Publications (2)

Publication Number Publication Date
JPS5670601U JPS5670601U (en) 1981-06-11
JPS5816162Y2 true JPS5816162Y2 (en) 1983-04-01

Family

ID=29383456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979152591U Expired JPS5816162Y2 (en) 1979-11-02 1979-11-02 surge absorber

Country Status (1)

Country Link
JP (1) JPS5816162Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224532B2 (en) * 1973-07-09 1977-07-01

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926943U (en) * 1972-06-12 1974-03-07
JPS5224532U (en) * 1975-08-12 1977-02-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224532B2 (en) * 1973-07-09 1977-07-01

Also Published As

Publication number Publication date
JPS5670601U (en) 1981-06-11

Similar Documents

Publication Publication Date Title
JPS5816162Y2 (en) surge absorber
JPS6022566Y2 (en) surge absorber
JPS62163Y2 (en)
JPH0214288Y2 (en)
JPS5919432Y2 (en) surge absorber
JP2760039B2 (en) Method of manufacturing surge absorber
JPS5834751Y2 (en) surge absorber
JPS5824402Y2 (en) Surge absorption device
USRE26694E (en) Electronic component and method op manufacture thereof
JPH0241937Y2 (en)
JPS5919364Y2 (en) barista
JPS6242487Y2 (en)
JPH0139066Y2 (en)
JPS5927084B2 (en) barista
JPS6159801A (en) Method of producing varistor
JPS5919431Y2 (en) surge absorber
JPS6032751Y2 (en) surge absorber
JPH0227556Y2 (en)
JPS6316282Y2 (en)
JPS6032753Y2 (en) surge absorber
JPS5927085B2 (en) barista
JPS6181602A (en) Varister
JPS59175704A (en) Voltage nonlinear resistance porcelain
JPS61125103A (en) Surge noise absorber
JP3356508B2 (en) Thermistor sensor