JPS58159059A - Image sensor - Google Patents

Image sensor

Info

Publication number
JPS58159059A
JPS58159059A JP57041909A JP4190982A JPS58159059A JP S58159059 A JPS58159059 A JP S58159059A JP 57041909 A JP57041909 A JP 57041909A JP 4190982 A JP4190982 A JP 4190982A JP S58159059 A JPS58159059 A JP S58159059A
Authority
JP
Japan
Prior art keywords
light
image sensor
window
emitting element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57041909A
Other languages
Japanese (ja)
Inventor
Tsunehisa Sukai
須貝 恒久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP57041909A priority Critical patent/JPS58159059A/en
Publication of JPS58159059A publication Critical patent/JPS58159059A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024Details of scanning heads ; Means for illuminating the original
    • H04N1/028Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H04N1/03Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array
    • H04N1/031Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array the photodetectors having a one-to-one and optically positive correspondence with the scanned picture elements, e.g. linear contact sensors

Abstract

PURPOSE:To constitute a one-dimensional image sensor which is capable of decreasing the number of electric connection lines outside, by constituting in one body a light source, a photoelectric converting device and a CCD device. CONSTITUTION:In front 2 of an image sensor, a lot of windows 1 are provided, and in the inside of the windows, a light emitting element 6 consisting of p-n junction and a photoelectric converting device 7 consisting of p-n junction are constituted. A luminous flux from the light emitting element 6 for emitting light by voltage impressed to electrodes 10, 11 irradiates an original 13 through an optical path 9, and its reflected light is made incident to the photoelectric converting device through an optical path 8. On the lower part of an earth plate 3 connected to the electrode 11 by a connection conductor 24 on the upper part of the window 1, a CCD device is constituted. A signal of each picture element detected by the photoelectric converting device 7 in the window 1 is shifted in order in this CCD device and is led out to the outside.

Description

【発明の詳細な説明】 本発明は原稿の画像を複数の画素に分割し、各画素に対
応する画素信号を順次送シ出す一次元イメージセンサー
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a one-dimensional image sensor that divides an image of a document into a plurality of pixels and sequentially transmits pixel signals corresponding to each pixel.

このようなイメージセンサ−は、複数の画素読取り部が
線状に整列されたものでめりて1例えばファクシミリ通
信の送信−で原稿を読取るのに用いられる。この種のイ
メージセンサ−として従来から固体式の4のが知られて
いるが1画素読取り部(通常数百側ある)毎に外部との
電気的接続を行なう必要がらり、配線数が多く融通性に
欠けるという問題があった・ 本発v4の目的祉、画素読取p部毎に外部との電気的接
続を行なう必要がなく、従って配線数が少<、im通性
に富むイメージセンサ−を提供することKああ。
Such an image sensor has a plurality of pixel reading units arranged in a line, and is often used to read a document for transmission, for example, facsimile communication. Four solid-state image sensors have been known as this type of image sensor, but they require an electrical connection to the outside for each pixel reading section (usually there are several hundred sides), and require a large number of wiring lines, making it difficult to be flexible.・The purpose of the present invention v4 is to provide an image sensor that does not require electrical connection to the outside for each pixel reading section, and therefore has a small number of wires and is highly compatible with IM. What to do Kah.

第1図〜第J図は本発明の一実施例のイメージセンサ−
を示すものである。第1図においてIはイメージセンナ
−〇前面コに設けられ九複数の窓である。前面1は読取
られるべき原稿(第2図1.y)に接触、または接近し
得るように形成されている。
Figures 1 to J show an image sensor according to an embodiment of the present invention.
This shows that. In FIG. 1, I is a plurality of nine windows provided on the front side of the image sensor. The front side 1 is formed in such a way that it can touch or approach the document to be read (FIG. 2, 1.y).

窓lは前面コに第1の軸Uの方向に整列されている。各
窓/に対して第1の軸U、および原稿面に垂直な第コの
軸Vを含む平面に沿って延び前面コの反対側の近くの光
源から窓/に光を導く入射光路[L原稿からの反射光を
導く反射光路tb、反射光路の端に設けられ反射光を受
ける光電変換デバイスフが設けられている0本発明では
上記の各構成費素の形成を微細加工技術を応用する方法
によって行うものである。即ち、アモルファスシリコン
、あるいは絶縁物の層を用い、第1の基板材料のエツチ
ングされた部分をうめる形で第2の基板材料を形成する
ことによって異カる材料の立体的外分布を作るもので、
この工程を第1WJK示すイメージセンサに適用するに
は図のU軸、およびV軸に垂直なX軸の方向に下から上
に向うて基板材料を重ねていくものである。上記のよう
に本発明イメージセンサ−は一本の副走査線に対応し、
そして、原5iiiの縦、あるいは横方向に主走査を行
うものであり、内部には光学デバイスが構成される。こ
れらの光学デバイスは上記の光源、入射光路1反射光路
、および光電変換などによって構成される・そして、こ
れらを制御する電子回路デバイスは第1図窓lの上部に
形成される。この場合、光学デバイスは上述のようなイ
メージセンサ−に分布すゐ画素読取素子である。各画素
読取素子においては光を制御する必要がある。第ダ図(
f)においてりは単結晶基板でめシ、同図44/Fiこ
れら基板上に従来の方法によって形成したデバイスであ
るが、その上の絶縁物による層構成は材料として810
tt用いるのが通常の方法となるが、これら材料は透明
である。これは第6図(鰺の絶縁材料についても同様の
ことが云える。さらに、同図の半導体部分はアモルファ
ス材料であるからこれも透明Keる。第4図などの方法
をイメージセンサ−画嵩構威に用いる場合に社これらの
方法における絶縁物を成長させる構成においては光学的
に不     番透明な材料を用いることが必要になる
。このような条件を満足する材料としてアルキッド樹脂
などの合成樹脂が考えられる。同時に、これら材料の化
学溶剤を考える必要があるが、これKはアセトフェノン
などが考えられる。アルキッド樹脂に塗料、接着剤、可
塑物として用いられるものでこれらによって基板を形成
すると液相成長の形になるので第3図に示したサイドエ
ツチングによる異種材料界面部分の盛上り、あるいは凹
みの影蕃が上の層に伝播するのを防止する仁とができる
。また。
The window l is aligned in the direction of the first axis U on the front surface. An incident optical path [L A reflected optical path tb for guiding reflected light from the original, and a photoelectric conversion device provided at the end of the reflected optical path to receive the reflected light.In the present invention, each of the above components is formed using microfabrication technology. This is done by That is, a layer of amorphous silicon or an insulator is used to form a second substrate material to fill the etched portion of the first substrate material, thereby creating a three-dimensional external distribution of different materials. ,
To apply this process to the image sensor shown in the first WJK, substrate materials are stacked from bottom to top in the direction of the U axis and the X axis perpendicular to the V axis in the figure. As mentioned above, the image sensor of the present invention corresponds to one sub-scanning line,
It performs main scanning in the vertical or horizontal direction of the original 5iii, and an optical device is configured inside. These optical devices are composed of the above-mentioned light source, incident optical path 1, reflected optical path, photoelectric conversion, etc., and an electronic circuit device for controlling these is formed above the window 1 in FIG. In this case, the optical device is a pixel reading element distributed on an image sensor as described above. It is necessary to control light in each pixel reading element. Fig.
44/Fi is a device formed on these substrates by a conventional method, but the layer structure of the insulator on it is made of a single crystal substrate.
The usual method is to use tt, but these materials are transparent. The same can be said of the insulating material shown in Figure 6 (the same can be said of the insulating material of the mackerel).Furthermore, since the semiconductor part in the figure is an amorphous material, it is also transparent. When used in a structure, it is necessary to use an optically transparent material in the structure for growing an insulator in these methods.As a material that satisfies these conditions, synthetic resins such as alkyd resins are used. At the same time, it is necessary to consider chemical solvents for these materials, and K may be acetophenone, etc. This is used for alkyd resins as paints, adhesives, and plastics, and when a substrate is formed with these, it forms a liquid phase. Since it is in the form of a growth, it is possible to form a bulge at the interface between different materials due to side etching as shown in FIG. 3, or a groove that prevents the effect of a depression from propagating to the upper layer.

アセトフェノンはアルキッド樹脂などの樹脂類の溶剤と
して用いられるものである。1N脂は有機化合物である
ことからレジスト剤と同類になシ、レジスト膜を除去す
るときに成層したばかりの基板に影譬する危険が考えら
れるが、レジスト除去は感光柱管利用した方法であるか
ら、この危険は無視できる。
Acetophenone is used as a solvent for resins such as alkyd resins. Since 1N resin is an organic compound, it is not the same as a resist agent, and when removing the resist film, there is a risk that it may affect the substrate that has just been deposited, but resist removal is a method that uses a photosensitive column. Therefore, this risk can be ignored.

第1図のイメージセンサ−を形成する場合の最初の工程
においては窓lの下の部分に樹脂基板を形成する。窓l
を含みU−マ平面に平行な平面における層のエツチング
工程について述べる。第1図は第1図のイメージセンサ
−の部分断面図でらる。第2図において6は不純物半導
体によるpn接合を構成する本のであって6の両側から
加えられる電圧によって移動した少数電流キャリアがp
n接合面で結合することによって発光する発光素子であ
る。/Uと//は上記電圧を加えるための電極であって
導体によって構成される。電極llは接続用導体誹を遇
して第1図に示すアース板Jに接続される0次に、lな
る部分は前述の入射光路taおよび反射光路tbの導光
材料からなシ破線デは光f#6から出た光が原稿73の
面で反射し光を変換デバイスフに散る光の経路を示す。
In the first step in forming the image sensor shown in FIG. 1, a resin substrate is formed below the window l. window l
The process of etching a layer in a plane parallel to the U-ma plane is described. FIG. 1 is a partial sectional view of the image sensor shown in FIG. In Figure 2, 6 is a book that constitutes a pn junction made of impurity semiconductors, and the minority current carriers moved by the voltage applied from both sides of 6 are p
This is a light-emitting element that emits light by bonding at the n-junction surface. /U and // are electrodes for applying the voltage and are made of conductors. The electrode 11 is connected to the earth plate J shown in FIG. 1 by taking care of the connection conductor.The part 1 is made of the light guiding material of the incident optical path ta and the reflected optical path tb. It shows the path of the light emitted from light f#6 reflected on the surface of the original 73 and scattered to the conversion device.

光If換デバイス7は不純物半導体によるpn接合を構
成するものであって、pn接合によって低下したボテン
亀変換デバイスクはアース電極tiと接続される。
The optical If conversion device 7 constitutes a pn junction using an impurity semiconductor, and the bottom tome conversion device 7 lowered by the pn junction is connected to the ground electrode ti.

導光路Sは透明な材料であるのに対しこれに接する部分
/−は不透明な材料で構成される。第2図は第1図の画
素読取素子構造の断面図であるが、この図が上述したよ
うな基板形成とエツチング工程による層化に用いられる
レジスト膜照射のマスクの原図となるものである0次K
、イメージセンサ−の電子回路部について述べる。
The light guide path S is made of a transparent material, whereas the portion in contact with it is made of an opaque material. FIG. 2 is a cross-sectional view of the pixel reading element structure shown in FIG. 1, which is the original drawing of the mask for resist film irradiation used for substrate formation and layering through the etching process as described above. Next K
, the electronic circuit section of the image sensor will be described.

第3図(ハ))は、第1図において破線亭−ダ′で示さ
れる位置より上方の部分管示す図で、 30はアモルフ
ァス形の不純物半導体から成り、7は第2図の光電変換
部りの延長である。コで示す部分において、33はS1
0.など絶縁物からなる膜であって、その上に周期構造
の電極が配置されている。29は不透明な絶縁物と導体
からま、る部分で電源、あるいはクロック線がうめ込ま
れている。第3図(b)は。
FIG. 3(c)) is a diagram showing a partial tube above the position indicated by the dashed line in FIG. It is an extension of In the part shown with , 33 is S1
0. It is a film made of an insulating material such as, on which electrodes with a periodic structure are arranged. 29 is the part where the opaque insulator and conductor are intertwined, and the power supply or clock line is embedded therein. Figure 3(b) is.

第3図(a)の1b−1b線断面図で、不純物半導体3
0に隣接した部分33に、第1図の電極iu 、 tt
の接続用導体# 、 24Iの延長部分が設けである・
その他は不透明な絶縁物からなゐ、第3図(c)は第3
図(IL)のxc−ic縁断面と、関連する電気的接続
を概略的に示すものである。コlで示す周期構造は、同
図(a) 、 (b)の不純物半導体部30′f:CC
Dデバイスとしたときの電荷転送電極であって、配線コ
、ムを介して転送用コ相波形が印加される。−は上記0
0Dデバイスの蓄積電極であって、配#−7から蓄積パ
ルスが加えられるととKよって、光電変換部7に発生し
た電荷を絶縁層33の下に引き寄せる。
In the cross-sectional view taken along the line 1b-1b in FIG. 3(a), the impurity semiconductor 3
In the portion 33 adjacent to 0, the electrodes iu, tt of FIG.
Connecting conductor #, an extension of 24I is provided.
The rest is made of opaque insulating material.
FIG. 4 schematically illustrates the xc-ic edge cross-section of FIG. 1L and the associated electrical connections. The periodic structure indicated by 1 is the impurity semiconductor region 30'f:CC in FIGS.
This is a charge transfer electrode when used as a D device, and a co-phase waveform for transfer is applied via wiring lines. - is 0 above
When a storage pulse is applied from wiring #-7, which is the storage electrode of the 0D device, the charge generated in the photoelectric conversion section 7 is drawn to the bottom of the insulating layer 33.

これら電荷は上記の電荷転送電極に加えられるコ相波形
で公知の方法によってシフトレジスタの形で転送される
。37は画素光源用電源線で、導体ユ?を介して電極t
vK*続される。31はアース板であり、導体誹を通し
て電極//に接続される。
These charges are transferred in a shift register by known methods with co-phase waveforms applied to the charge transfer electrodes described above. 37 is the power supply line for the pixel light source, and is the conductor ? through the electrode t
vK*continued. 31 is a ground plate, which is connected to the electrode // through a conductor.

以上の脱F!Aにおいてはイメージセンサ−の各画素読
取素子で検出され九電荷はCCDデバイスによって転送
される方法について述べた。これはアナログ的なシフト
レジスタであるが、このはかディジタル的なシフトレジ
スタによって転送する方法があシ得る。第1図において
+、II’なる水準以上の部分については第3図に示す
CCI)デバイスを作る方法は第6図に示すMO8デバ
イスを作る方法の応用であって第3図のアモルファス半
導体の部分については中はシ第6図のデバイス形成法の
応用によって7リソプ一フロツプ回路などからなるディ
ジタルなシフトレジスタを構成して満たすことができる
。即ち、これらフリップ−フロップ回路はイメージセン
サ−の画素に対応して一個づつ第3図(a)の30に相
当する部分に形成される。
That's all for getting rid of F! In A, a method was described in which nine charges detected by each pixel reading element of an image sensor are transferred by a CCD device. Although this is an analog shift register, it is possible to transfer data using a slightly digital shift register. The method for making the CCI) device shown in Fig. 3 for the parts above the level + and II' in Fig. 1 is an application of the method for making the MO8 device shown in Fig. 6, and the amorphous semiconductor part in Fig. 3. By applying the device formation method shown in FIG. 6, it is possible to construct a digital shift register consisting of seven flops and one flop circuit. That is, these flip-flop circuits are formed one by one at a portion corresponding to 30 in FIG. 3(a), corresponding to the pixels of the image sensor.

これらフリップ−フロップ回路の入力は第3図(1)の
光電変換デバイス3.2に接続されるようなエツチング
工程を行い、さらK、上記の各フリップ−フロップ回路
を接続すゐことKよって一つのシフトレジスタとする。
The inputs of these flip-flop circuits are subjected to an etching process such that they are connected to the photoelectric conversion device 3.2 in FIG. There are two shift registers.

このよう々接続を行う加工は第3図(LL)のコに相当
する部分に対して行う。
The processing for making the connection in this manner is performed on the portion corresponding to the part shown in FIG. 3 (LL).

集積回路を作る場合における工程には膜状の材料をエツ
チングすることが含まれる。エツチングを行うにはレジ
スト画儂を作るためにマスクと呼ばれる原板が必要であ
る。マスクは写真乾板のような働きをするもので加工目
的物の70〜/DO倍の描き易い大きさに拡大して描い
九原図から写真を得る方法で縮小して製作する。この加
工を行うには、先づ、ウェノ・の表面に均一な厚さにレ
ジスト剤i塗布し、硬化させる処理を行ったあと啼スク
を通して光、電子線、あるいは一般に放射線の照射を行
う、レジスト剤は放射線の照射によって特定の化学溶剤
に対する溶解度が変化する材料である。マスクには公知
の電子ビーム描画法などによりて特定の加工デバイスの
パターンに対応した窓が画かれている0次K、放射線、
めるいは電子ビーム転写法攻どKよってマスクの窓を通
り抜けた放射、Toるいは電子線で照射されたレジスト
剤の部分を変質させる。ポジ形の現惨を行う場合は変質
した部分だけが溶は去り、ウニ・・上にレジスト剤の膜
パターンを作る。次に、ウェハを溶解、あるいは除去す
るつ、ツトな、Toるいはドライなエツチング処理によ
りてレジスト剤の付着していないつ、ハの部分を取り去
シ目的とするデバイスの平向的な微細構造の一部を形成
する。
In making integrated circuits, the process involves etching a film of material. To perform etching, an original plate called a mask is required to create a resist image. The mask works like a photographic plate, and is made by enlarging it to a size that is easy to draw, 70 times the size of the object to be processed, and then reducing it by obtaining a photograph from the nine original drawings. To carry out this process, a resist agent is first applied to the surface of the wafer to a uniform thickness, and after a hardening process, the resist is irradiated with light, electron beams, or generally radiation through a laser beam. Agents are materials whose solubility in specific chemical solvents changes when irradiated with radiation. A window corresponding to the pattern of a specific processing device is drawn on the mask using a well-known electron beam lithography method, etc. Zero-order K, radiation,
The electron beam transfer method changes the quality of the portion of the resist agent irradiated by the radiation that passes through the window of the mask, or by the electron beam. When performing a positive photo shoot, only the altered parts are dissolved away, creating a film pattern of resist agent on the sea urchin. Next, by dissolving or removing the wafer, the portions to which the resist agent is not attached are removed by a hot or dry etching process to form a planar fine pattern of the intended device. form part of a structure.

本発明は層をなす微細構造を可能とするもので、このた
めに必要な条件は上述の如き第1のウェノ・−のエツチ
ングによって取シ去られた部分をうめる形で第2のウェ
ハを形成する処理が可能である必要がある。今、エツチ
ングの完了した第1のウェハの上に別の材料を成長させ
て上記の第コのウェ−・の材料を形成したとすると、こ
の第コの材料の面は第1のウェハの材料が取シ去られた
部分にくぼみが生ずる。このくほみ以外の第コウ、ノ・
の部分の材料が取り去られるものである。この丸め次の
ような処理を行う、第コの材料の上に再びレジスト剤を
塗布し、第1のウェノ〜を加工するときに用いたマスク
を通して第2のクエ7S上のレジスト剤を照射する現像
工程を行う、これはネガ形の現像となる。即ち、照射さ
れず変質してない部分のレジスト剤か除去され、除去さ
れた部分の材料をエツチングする。その后、レジスト剤
は除去される。このとき第1のウェノ・K用いたマスク
の逆のパターンを用いるとポジ形の現像工程となる。即
ち、照射されて変質した部分のレジスト剤が除去され、
その部分の材料がエツチングされる。
The present invention enables layered microstructures, and the necessary conditions for this are the formation of a second wafer to fill the area removed by etching of the first wafer as described above. It is necessary to be able to process Now, if another material is grown on the etched first wafer to form the material of the first wafer, the surface of this first material will be the same as the material of the first wafer. A depression is created in the area where it was removed. No. other than this Kuhomi.
The material in the area is removed. After this rounding, the following process is performed: Apply the resist agent again on the material of No. 1, and irradiate the resist agent on the second Kue 7S through the mask used when processing the first weno. A developing process is performed, which results in negative development. That is, portions of the resist agent that have not been irradiated and have not changed in quality are removed, and the material in the removed portions is etched. After that, the resist agent is removed. At this time, if a pattern opposite to that of the first Weno-K mask is used, a positive developing process is performed. That is, the resist agent in the part that has been irradiated and changed in quality is removed,
The material in that area is etched.

tsq図社上記の方法によって1つの異なる材料の立体
的な分布からなる構造を形成する例を示すもので半導体
ウニ・・すの表面には微細加工技術などを用いてデバイ
ス4’/が形成されてお勤、その表面には通常、保Wl
k膜輻が形成されている。第参図(a)Fiこの様子を
示すものでおる。保S農If−には810!などの酸化
膜が用いられるが、樹脂吟の絶縁を用いることができる
6次に、第q図(kl)で示されるように保@ Ml 
4=Jの所望の部分に上記の方法によって開口部付を形
成する。しかる後に、第り図(o)で示すようにその他
の材料件を開口部17Jを含む保護層たの上面に形成す
る。次に、第9図(a)に示すようにこの材料Sυを第
9図(1))で形成した開口部付のみ残してエツチング
除去する。このとき材料鉢と共に保1111#Jが同時
にエツチングされないよう保膜膜侵と材料件の組合せを
考える心機がある。
tsq Zusha This shows an example of forming a structure consisting of a three-dimensional distribution of one different material using the above method.A device 4'/ is formed on the surface of a semiconductor sea urchin using microfabrication technology. The surface is usually covered with a protective coating.
K-membrane convergence is formed. Figure (a) Fi shows this situation. 810 for Hoshu Agriculture If-! An oxide film such as Ml is used, but resin insulation can also be used.
4=An opening is formed in a desired portion of J by the above method. Thereafter, other materials are formed on the upper surface of the protective layer including the opening 17J, as shown in FIG. Next, as shown in FIG. 9(a), this material Sυ is removed by etching leaving only the opening formed in FIG. 9(1)). At this time, it is important to consider the combination of protective film erosion and material issues so that the protective film 1111#J is not etched at the same time as the material bowl.

次に、@参図(・)K示すように再び表面に保賎膜31
を形成すゐ。以1.この保WkmJ/に対して第q図(
a)〜(幻で示したのと同じ工程を繰夛返し第参図(f
)K示されるような構造を得ることができる。
Next, as shown in @Reference (・)K, the protective film 31 is applied to the surface again.
Forming Sui. Below 1. For this holding WkmJ/, Fig. q (
a) ~ (Repeat the same process as shown in the illusion to figure 1 (f)
) K A structure as shown can be obtained.

第参図に示す多層工程における各加工層はそれぞれ厚さ
をもうている。この也とによってサイドエツチングが起
る。第参図においてはこのサイドエツチングとサイドに
おける盛シ上p現像を無視して−いである。サイドエツ
チングが起る場合はレジストの縁辺から加工層/くター
ンの@面diエツチングされ仕上り寸法Lpはレジスト
寸法IJRよシ小さくなる。第3図(a) 、 (b)
はこの様子を示すもので、 33はレジスト、見は加工
層、jiは基板である。第5図(a)はエツチング前、
同図(b)はエツチング後の様子を示す。サイドエッチ
の大きさは変換差LR−IJPによって表わされこれは
加工層の膜の厚さに比例して大きくなる。従って、本発
明の工程の場合、材料の継ぎ目において隆起力;生ずる
可能性がめるがこの大きさはこのサイドエツチングの大
きさによって左右される。マスクの寸法はこれらサイド
エツチングを利用して隆起をなくすための大きさを見込
んで定めるとと\なる。第3図(c) 、 (+1) 
、(e>は第参図(b)、(c)、(〜に示す工程を上
記のよう表サイドエツチングとそれによって材料の継ぎ
目に生ずる隆起か調整された結果を示す亀のである。従
って、第9図(f)に示す構造鉾の界面は実際には図の
ように滑らかではなくなる。このことからこれらの立体
的構成の寸法の精度はサイドエツチングの大きさによっ
て定まるとと\なる。
Each processed layer in the multilayer process shown in Figure 1 has its own thickness. This also causes side etching. In the figure, this side etching and side p-development are ignored. When side etching occurs, the processed layer/cut pattern is di-etched from the edge of the resist, and the finished dimension Lp becomes smaller than the resist dimension IJR. Figure 3 (a), (b)
1 shows this situation, where 33 is a resist, 3 is a processed layer, and ji is a substrate. Figure 5(a) is before etching.
Figure (b) shows the state after etching. The size of the side etch is expressed by the conversion difference LR-IJP, which increases in proportion to the thickness of the processed layer. Therefore, in the case of the process of the present invention, there is a possibility that an uplift force will occur at the seam of the material, the magnitude of which will depend on the magnitude of this side etching. The dimensions of the mask are determined by taking into account the size required to eliminate protuberances using these side etchings. Figure 3 (c), (+1)
, (e>) shows the results of the steps shown in Figures (b), (c) and (~) of surface side etching as described above and the resulting adjustment of the bulges that occur at the joints of the materials.Therefore, In reality, the interface of the structural frame shown in FIG. 9(f) is not as smooth as shown in the figure.This means that the dimensional accuracy of these three-dimensional structures is determined by the size of the side etching.

上記の方法によれば蕾数種類の材料の立体的な分布を作
ることができる。本発明ではこれらの方法を複数の平面
を重ねる形式をとる多層システム會構成することを可能
とするものでおって、第ダ図紘下層平面の電子回路デノ
くイスのシステムリ/に対して第参図(f)の―造鉾に
よって、さらに上面に積層して作られる電子回路デノ(
イスシステムとの結合を行うことが可能である。1ダ図
(f)の構造ダダの材料は光導性のものとすれば上下層
システムの光による結合が可能であシ、導電性の材料な
らは電気的結合が可能である。
According to the above method, it is possible to create a three-dimensional distribution of several types of bud materials. The present invention makes it possible to construct a multilayer system in which a plurality of planes are stacked together using these methods, and is shown in Fig. Refer to Figure (f) - Electronic circuit denomination made by further laminating on the top surface using the Zozohoko (
It is possible to perform coupling with a chair system. If the material of the structure shown in FIG. 1(f) is optically conductive, optical coupling between the upper and lower layer systems is possible, and if it is electrically conductive, electrical coupling is possible.

次に、デバイスの内部の構造についてはp形およびn形
半導体の分布が会費である。このために第参図の方法を
そのま\用いることはできないが、これらの方法を用い
られる材料に応じて変形することによってpn&合の立
体的な分布を作ることができる。先づ、単結晶シリコン
など単結晶半導体を用いる場合においては導体基板上に
単結晶半導体を気相成長させ、更に、その上に酸化族の
気相成長を行う、その上にレジスト勝を塗布し、n形半
導体とする部分に粒子線照射を行い、照射されない酸化
膜をエツチングしn形の不純物の熱拡散を行う。残った
酸化膜を溶解して再び全面に酸化膜の気相成長を行いp
影領域とする部分に同様の処理を行ってp形拡散を行う
、この方法は後述のように上記導体基板をエツチングに
よって除去する必要から立体化の上で融通性に欠ける点
がある。構成法に融通性をもたせるには基板が絶縁物と
なる場合かある。この場合、上記のような方法でpn接
合を作ろうとすると半導体部分は多結晶となシ、不純物
を拡散させることができない。単結晶を用いずに不純物
を混入し所要のpn接合の立体的分布を作るには単結晶
半導体ではなくアそルファス半導体を用いる。これは直
流のグロー放電分解によ多形成されるもので、n形不純
物としてPH,B 、 p形不純物としてB、H・など
が用いられ、これらをドーピングするには単結晶シリコ
ンの場合と同様、SH,にPH,、あるいはh16を混
合することによシ行う。
Next, the distribution of p-type and n-type semiconductors is a liability for the internal structure of the device. For this reason, the methods shown in Figure 1 cannot be used as they are, but by modifying these methods depending on the material used, it is possible to create a three-dimensional distribution of pn&combination. First, when using a single-crystal semiconductor such as single-crystal silicon, the single-crystal semiconductor is grown in a vapor phase on a conductor substrate, and then an oxide group is grown in a vapor phase on top of that, and a resist film is applied on top of that. , particle beam irradiation is performed on the part to be made into an n-type semiconductor, the oxide film that is not irradiated is etched, and the n-type impurity is thermally diffused. The remaining oxide film is dissolved and an oxide film is grown again in a vapor phase over the entire surface.
This method, in which p-type diffusion is performed by performing a similar process on the portion to be used as a shadow region, lacks flexibility in terms of three-dimensional construction because the conductor substrate must be removed by etching, as will be described later. In order to provide flexibility in the construction method, the substrate may be an insulator. In this case, if an attempt is made to create a pn junction using the method described above, the semiconductor portion will be polycrystalline and impurities cannot be diffused. In order to create the required three-dimensional distribution of pn junctions by mixing impurities without using a single crystal, an amorphous semiconductor is used instead of a single crystal semiconductor. This is formed by direct current glow discharge decomposition, and PH, B, etc. are used as n-type impurities, and B, H, etc. are used as p-type impurities, and doping with these is done in the same way as in the case of single-crystal silicon. , SH, and PH, or h16.

第6図は第1図の方法をアモルファスシリコンなどの半
導体を材料としMOSデバイスを構成する場合に適用す
るものである。ナ、6図(杜)は、絶縁物基板60上に
上記のグロー放電によってp形の不純物を含む半導体6
/を形成する工程の処理をした結果を示す0次に同図(
b+は同図(a)の半導体6/をエツチングすることに
よって得られるものである。
FIG. 6 shows the method shown in FIG. 1 applied to the case of constructing a MOS device using a semiconductor such as amorphous silicon. Figure 6 (D) shows a semiconductor 6 containing p-type impurities on an insulator substrate 60 due to the above glow discharge.
The same figure (
b+ is obtained by etching the semiconductor 6/ of the same figure (a).

これはレジスト偉によるドライエツチング法などKよる
ものでエツチングガスとしてCF、、0?、+O,、O
F、+N、などを利用する。同図(0)においては同図
(b)の全面に酸化物の気相成長を行い絶縁la4コを
形成する。同図((11では絶縁膜6コのうち、半導体
41O上の部分をエツチングする。
This is a dry etching method using resist, etc., and the etching gas is CF, 0? ,+O,,O
Use F, +N, etc. In the figure (0), oxide is vapor-phase grown on the entire surface of the figure (b) to form an insulating layer (LA4). In the same figure (((11), of the six insulating films, the portion on the semiconductor 41O is etched.

この際、絶縁fli4コがEIiO□である場合、エツ
チングガスとしてayガスを用いるなど、半導体をエツ
チングする場合に用いるものとけ異なるものが用いられ
る。同図(e)では同図(cl)の構造の全面に酸化膜
などの気相成長を行い同図(f)においてp形半   
    :成とする。ここで同図(11OにおいてMO
8デバイスOn形半導体を形成すべく絶縁物63のうち
p形半導体6)の上の部分をエツチングする。このとき
用いたレジストybtをそのま\とし同図(j)のよう
にn形半導体6Sをp形半導体の方法と同種の方法によ
って成長させエツチングしレジスト膜を除去することに
よって同図(給の構成とする。第6図(1)〜(0)の
処理は絶縁膜66と導体材料6りによってMOSデバイ
スとその電極を作る工程を示すものである。
At this time, when the insulation fli4 is EIiO□, a gas different from that used when etching a semiconductor is used, such as ay gas as an etching gas. In the figure (e), an oxide film, etc., is grown in a vapor phase over the entire surface of the structure in the figure (cl), and in the figure (f), a p-type half is formed.
: To be established. Here, in the same figure (at 11O, MO
A portion of the insulator 63 above the p-type semiconductor 6) is etched to form an 8-device On-type semiconductor. Using the resist ybt used at this time as it is, as shown in the same figure (j), an n-type semiconductor 6S is grown by the same method as that for the p-type semiconductor, etched, and the resist film is removed. The processes shown in FIGS. 6(1) to 6(0) show the steps of forming a MOS device and its electrodes using an insulating film 66 and a conductive material 6.

第6図(p)は上記の工程で構成されたMO8デノ(イ
スで、クコ、73.クダは同図(0)Kも示すようにそ
の電極である。同図(p)の7ハ7Sは例えば19図(
f)に示される導体仰であって、より下層の電子回路デ
ノ(イスに接続される。第6図(p)の導体り/、7S
を作る工程については、第6図(a)〜(0)には含ま
れていない。上記電極工程を含めれば同図(&)〜(0
)のほかにダつの工程が増加する。
Figure 6(p) shows the MO8 deno(chair) constructed in the above process, and 73.Kuda is its electrode as shown in Figure 6(0)K. For example, 7S is shown in Figure 19 (
The conductor shown in Figure 6 (p) is connected to the lower layer electronic circuit denomination (chair).
The process of making is not included in FIGS. 6(a) to (0). If the above electrode process is included, the same figure (&) ~ (0
), the number of processes will increase.

以上のように本発明によれば1画素読取素子毎に外部と
の電気的接続を行なう必要がなく、従って配線数か少く
、融通性に富むイメージセンサ−を得ることができる。
As described above, according to the present invention, it is not necessary to electrically connect each pixel reading element to the outside, and therefore it is possible to obtain a highly flexible image sensor with a small number of wiring lines.

図面0115革な説明 第1図は本発明一実施例のイメージセンサ−を示す斜視
図、第2図は第1図のl −1#!断面図。
Explanation of Drawing 0115 Figure 1 is a perspective view showing an image sensor according to an embodiment of the present invention, and Figure 2 is a perspective view of the image sensor of Figure 1. Cross-sectional view.

第3図(亀)は第2図の1.−1.1S断面図、第3図
(′b)は第3図(a)の曹、−鳳ゎ断面図、第3図(
C)は第3図(a)の1.−10断面と、関連する電気
的接続とを概略的に示す図、第亭図(IL)〜(f)は
2つの異なる材料の立体的な分布からなる構造を形成す
るプロセスを示す図、第3図(a)〜(e)はサイドエ
ツチングの影響を示す図、第6図(a)〜(plはテノ
くイスの内部構造を形成す□るプロセスを示す図である
Figure 3 (turtle) is 1 in Figure 2. -1.1S cross-sectional view, Figure 3 ('b) is the Cao of Figure 3 (a), - Fengwa cross-sectional view, Figure 3 (
C) is 1. in Figure 3(a). -10 cross-sections and associated electrical connections; Figures (IL) to (f) are diagrams illustrating the process of forming a structure consisting of three-dimensional distribution of two different materials; 3(a) to 3(e) are diagrams showing the influence of side etching, and FIGS. 6(a) to 6(pl) are diagrams showing the process of forming the internal structure of the tenochise.

l・・・窓、コ・・・前面、6・・・発光素子、7・・
・光電変換素子、la・・・入射光路、ざb・・・反射
光路、n、評・・・接続用導体、30・・・集積回路。
l...Window, C...Front, 6...Light emitting element, 7...
- Photoelectric conversion element, la...incident optical path, zab...reflection optical path, n, evaluation...connecting conductor, 30...integrated circuit.

出願人代理人  猪  股     清第4図 42 第5図 第6図 1 第6図Applicant's Representative: Boar Crotch Figure 4 42 Figure 5 Figure 6 1 Figure 6

Claims (1)

【特許請求の範囲】[Claims] 読取られるべき原稿に接触または接近するように形成さ
れ、かつ第1の軸IIK沿って整列した複数の窓が設け
られた前面と、発光素子と、前記第1の軸線および原稿
面KII!直な第一の軸線を含む第1の平面に沿って延
び、前記発光素子からの光を前記窓に導く複数の入射光
路と、原稿から前記窓に入る反射光を導く複数の反射光
路と、前記反射光路の端部で反射光を受けるように設け
られ九九電変換素子と、前記光電変換素子の、前記第1
の平面に垂直な第3.の軸の方向にずれた位置に形成さ
れた信号処理のための集積回路と、前記発光素子、前配
光電変換素子および前記集積回路を外部からの配線に接
続する接続導体とを備えたイメージセンサ−0
a front surface provided with a plurality of windows formed to contact or approach the document to be read and aligned along the first axis IIK, a light emitting element, the first axis and the document surface KII! a plurality of incident optical paths extending along a first plane including a straight first axis and guiding light from the light emitting element to the window; and a plurality of reflective optical paths guiding reflected light from the original document to the window; a ninety-nine electric conversion element provided to receive the reflected light at an end of the reflected optical path; and the first of the photoelectric conversion elements.
The third point perpendicular to the plane of An image sensor comprising: an integrated circuit for signal processing formed at a position shifted in the direction of an axis; and a connecting conductor for connecting the light emitting element, the front light distribution electric conversion element, and the integrated circuit to wiring from the outside. -0
JP57041909A 1982-03-17 1982-03-17 Image sensor Pending JPS58159059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57041909A JPS58159059A (en) 1982-03-17 1982-03-17 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57041909A JPS58159059A (en) 1982-03-17 1982-03-17 Image sensor

Publications (1)

Publication Number Publication Date
JPS58159059A true JPS58159059A (en) 1983-09-21

Family

ID=12621401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57041909A Pending JPS58159059A (en) 1982-03-17 1982-03-17 Image sensor

Country Status (1)

Country Link
JP (1) JPS58159059A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0377454A2 (en) * 1989-01-06 1990-07-11 SHARP Corporation Image reading apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0377454A2 (en) * 1989-01-06 1990-07-11 SHARP Corporation Image reading apparatus

Similar Documents

Publication Publication Date Title
US7655999B2 (en) High density photodiodes
US4199777A (en) Semiconductor device and a method of manufacturing the same
CN103474474B (en) TFT and preparation method thereof, array base palte and preparation method thereof, X-ray detector
JPS6326592A (en) Panel for x-ray photograph and manufacture thereof
JPH0342188B2 (en)
CN1773356A (en) Liquid crystal display device and producing method thereof
JP2011527828A (en) Generation of alignment mark of color filter array in image sensor
KR20150067125A (en) Cmos imaging device having optimized shape, and method for producing such a device by means of photocomposition
CN109768143A (en) Dot structure
JPS6366117B2 (en)
JPS58159059A (en) Image sensor
CN1236988A (en) System and method of manufacturing semicustom integrated circuits using reticle primitives
CN108550595A (en) X-ray detector array substrates and preparation method thereof, X-ray detectors
US3787720A (en) Semiconductor vidicon and process for fabricating same
JPS5936979A (en) Optical device
CN108269818A (en) A kind of CMOS type imaging sensor and preparation method thereof
JPS63153857A (en) Line-like photodetector
JPS58176788A (en) Drafting board
JPS58176786A (en) Drafting communication system
US11194063B2 (en) X-ray detector having driver micro integrated chips printed on photodiode layer
JPS58143676A (en) Memory for image pickup device
JPS58143667A (en) Facsimile transmitting memory
JPS62171154A (en) Photosensor
JPS58176787A (en) Coordinate reading system
JPS616861A (en) Photosensor and manufacture thereof