JPS58148587A - 二進スイツチング要素並びに二進スイツチング要素を具えるセレクタ段、セレクタ及びセレクタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は二進スイッチング要素に関するものである。本
発明はまたこのような二進スイッチング要素を具えるセ
レクタ段、セレクタ及びセレクタ装置にも関するもので
ある。

このよ５なセレ′クタは米国尋許第６８８，２４９号に
開示されている。このセレクタはステップバイステップ
方式で駆動されるスイッチであって、これは垂直方向Ｋ
ＩＯ段゛動くことができ、水平方向□にも１０段回転す
ることができ、入線とｌｏＸＩＯ個の接点を有する接点
バンクの一つの接点との関に接続路を確立する。このセ
レクタは通常二方向運動スイッチと称される。最初の自
動電話交換機はこのタイプのセレクタを具えていて、こ
のセレクタの発明者に因んでストロ−ジャ式交換機と呼
ばれていた。これらのセレクタを用いると当時でも交轡
手の介在なしく電話の呼を処理できたことを別にして、
この交換機の長所は非集中構造のため可成り高い信頼性
が得られることにあった。即ち混乱はできるだけ直ぐの
周囲だけに限定されている（「グレイスフルデグラディ
エイション」）。

欠点は制御部と会話通路部とが全体として一つのものｋ
なっているため、就中回路網構造及び制御の点で７し中
シビリテイが劣ることである。以后ノ発Ｂ　史カ示すと
ころによれば、セレクタにレジスタを加えることＫより
制御の集中化に向って第１歩が踏み出された。即ち、レ
ジスタは短時間（即ち接続を確立するのに必要な時間）
だけ使用され、そ、の後ではこのレジスタを１個又はい
くつかの他のセレクタのために使用できることである。

これ以上の集中化は普通りロスバ、−交換機と呼ばれる
交換機により達成されたが、そこではダイヤリング情報
を変えてクロスバ−を付勢するのに適したものにする集
中化されたｗ４＊ｑ素（「マーカ」）を設けている。セ
レクタがダイヤルされた番号によ′り直接駆動される（
直接制御）ストロ−ジャ式交換機と対照的に１クロスバ
−交換機ではダイヤリング情報は先ずマーカにより取り
上げられ、その後でセレクタがセットされる（「間接側
・・御」）。

更に蓄積交換機（蓄積制御式交換機）と普通に呼ばれる
交換機により非常Ｋ［ｆの集中化が達成された。実際止
金ての制御が中央で行なわれ、その結果会話通路回路網
と制御部とがほぼ別個の部分を形成する。しかし、この
電話網には欠点があって、それはこの電話網が非常に複
雑であって、この複雑さが就中容量（回線数）、部品の
数、設計に投入される人数、設計時間及びほぼ無制限な
技術的可能性がプログラムにより制約されることに反映
することである。

本発明の目的は高度の７レキシビリテイと信頼性とを有
する通信回路網を実現でき、非常に様々な回路網構造に
適用でき、設計の複雑さが減り、例えば端末即ち加入者
の数又は場所の質更を簡単Ｋｆｉ埋でき、通信路又は節
点の混雑、混信又は降服の一合に簡単に別のルーチンが
求められるセレクタ段、セレクタ及びセレクタ装置を提
供するにある。

本発明によれば、二進スイッチングｇ雰において、二進
スイッチング要素が二進入力信号に対する入力端子、第
１の出力端子、即ちＯ出力端子、ａＳの出力端子、即ち
ｌ出力端子及び第８の出力端子、即ちＮＯＴ出力端子を
具え、二進スイッチング要素が前記入力端子、０入力端
子及びＮＯＴ出力端子に接続されていて二進入力信号が
第１の論理値を有する時０出力端子又はＮＯＴ出力端子
のいずれかを活性化する手段を具え、二進スイッチング
ＩＩが更に前記入力端子、ｌ出力端子及びＮＯＴ出力１
子Ｋｍ続されていて二進入力信号が第２の論理値を有す
る時１出力抱子又はＮＯＴ出力端子のいずれかを活性化
する手段を具え、これらの２個の手段が所望の出力端子
を活性化するためにプリセットされていることをＢｆ！
Ｉ徴とする。

このよう忙して得られる高音の分散制御及び処理な用い
ると可成りシンプルで、フレキシブルで信頼性の高い通
信回路網が得られる。このような通信回路網は殊に公衆
及び私設電話装置並びにテレックス回路網及び計算機を
接続する回路網で使用するのに適している。

本発明に係る二進スイッチング要素、セレクタ段、セレ
クタ及びセレクタ装置を組み立てて編層手の込んだスイ
ッチング機能を持たせることができる。

図面につき本発明を説明する。各図を通して対応する要
素には同一符号を付しである。

第１図に示す二進スイッチング要素１０は二進信号が加
えられる入力端子１１と、８個の出力端子１２．１８及
び１４を有する。この二進スイッチングＪＩ！素は入力
端子１１並びに出力端子１ｚ及び１４に結合された手段
１５を具える。手段１５は入力端子１１に加えられる実
際のビットの論理値が論理「０」で、論理手段１６（以
后「０符号ビットＪ（ＯＴＢ）と称する）がセットされ
た時出力端子１ｓ（取射０出力端子と称する）を活性化
する。入力端子ＩＮＫ論理「ｏ」が加えられているが、
ＯＴＢがセットされていない時は出力端子１４（取射Ｎ
ＯＴ出力端子と称する）が活性化される。二進スイッチ
ング要素１０は更に入力端子１１蓄びに出力端子１８及
び１４に結合された手段１５’を具える。手段１５′は
入力端子１１に加えられる実際のビットの論理値が論理
ｒｌＪで、論理手段１？（以后［ｌ符号ピッ）Ｊ（ＩＴ
Ｂ）と称する）がセットされている時出力端子１８（以
后ｌ出力端子と称する）を活性化する。入力端子１１Ｋ
ｌｉｌ堺ｒｌＪが加えられたが、ＩＴＢがセットされて
いない時ＮＯＴ出力端子１４が活性化される。

表Ｉは二進スイッチングＪＩＩ素１０に関連する真理値
表である。記号「×」は関連要素の論理値が重要でない
（ドントケア）ことを示す。

表　工 二進スイッチング要素の構造はこれ以上詳細には示さな
い。蓋し、ディジタル回路の設計分野の当業者ならば上
の真理値表から直接導き出せるからである。「布線論理
」の形態でも、「ソフトウェア」の形態でも数個の実施
例が可能である。

第１図に示した二進スイッチングＪ！！素を用いて第２
図に示すセレクタ段を組立てることができる。

セレクタ段１８は入線束１９に接続する。入線束１９の
各入線はセ゛レクタ段１８の個々の入力端子！３０−１
．１１０−２．・　、２０−Ｍに接続する。

接続要求は入線束１９０入＃にのってセレクタ段１８に
送られてくる。これらの接続要求は例えば二進形態をし
た所望の宛先アドレスｄを含む。宛先アドレスは呼ばれ
る人の加入者番号とすることができ、これに多くは加入
者の交換局符号（区域符号）と電話番号が加えられる。

セレクタＪＲ１８はＸ個のアービトレイション回Ｍｇ１
−１．・・・２１−Ｍを具えるが、これらのアーピトレ
イション回路は次段の二進スイッチング−１Ｆ素１０−
１．・・・１０−Ｍと直列に設けられている。アービト
レイション回路ｚ１−１（１＝１゜・・・Ｍ）の入力端
子を、セレクタ段の入力端子２０−１に＠続し、アービ
トレイション回路ｚ１−１の出力端子を二進スイッチン
グ１素１ｏ−１０入カ端子ＪＩＣＷ！続する。従って、
入線束１９上に存在する接続４Ｉ素は並列にアーピトレ
イション回路５Ｏ−１・・・ＫＯ−ＭＫ加えられる。ア
ービトレイション回路ｚｌはそれ自体は既知であるが、
次の機能を有する。即ち、入線束１９の入線の一つに宛
先アドレスがのっていると、アービトレイション回路の
一つ２０−１だけが宛先アドレスｄを二進スイッチング
要素１ｏ−１に進める。すると関連二進スイッチング４
Ｉ素がｔａ１図につき前述した態様で宛先アドレスのビ
ットの一つを選択して宛先アドレスを出力端子２Ｂ、８
８及、’ｒｊ　ｇ　ｂの一つに移す。

このようにしてセレクタ段１８１１宛先アドレス内の１
ビツトの論理値に基づいて出力端子ｇｚ。

２８又は′Ｂ４を選択する。宛先アドレスは通常数ビッ
トを、含むから設備を拡張する必要がある。これは二進
スイッチング要素を第８図に示すアドレッシング木に従
って配電することにより達成される。このアドレッシン
グ木は８＃を有し、８（ｇ’）個の宛先アドレス、例え
ば加入者Ａ。、Ａ１．Ａ、、・・・Ａ、に当てるのに適
している。第８図のアドレッシング木の太い実線はその
符号ビットがセットされたことを示し、細い実線は符号
ビットがセットされなかったことを示す（１符号ビット
は図上で右へ蝙びる枝路に°対応し、０符号ビットは左
へ向う枝路に対応する′）。第１層は１儂の二進スイッ
チング要素を具え、第２層は２個の二進スイッチング要
素を具え、第８層は４個の二進スイッチング要素を具え
る。原点１ｃ与えられた宛先アドレスはアドレッシング
木によってデコードされる。

例えば、第８図は適当な符号ビットを「セット」するこ
とＫより原点０から宛先アドレス「５」（二進符号１０
１）にアクセスする場合どの径路を辿るかを示したもの
である。もしアドレッシング木で全ての径路を太い実線
で示したならば、全ての８個の宛先アドレスム。〜ム、
に原点０から達することができる。一般に、アドレッシ
ング木は図示した８層よりも多いこともあり、逆に少い
こ゛　ともある。原点０の「サービス区域」外の宛先ア
ドレスがアドレッシング木の原点０に加えられた場合は
このアドレスは層工内の二進スイッチング要素の１ｉＯ
Ｔ出力端子（第８図には図示せず）を介して放出される
。これは他の層の残りの二進スイッチング要素でも生ず
る。０符号ピット及び１符号ビットにプログラム可能な
構造を持たせると好適である。こうすれば加入者端末又
は節点等を容易く動かすことができる。アドレッシング
木が完成している必要はない。例えば、アドレッシング
木で作られる回路網が全体として完成していないためい
く本かの枝路又はいく本かの枝路から成る木の一部です
ら欠けていることがある。

第４図に二進スイッチング要素な第８回のアドレッシン
グ木に配置したものから組み立てられたセレクタを示す
。セレクタ２５１．セレクタｚ６とは同−原理に従って
構成されるが、各々８層のアドレッシング木を具え、各
セレクタで最高８個のアドレスを決めることができる。

宛先アドレスはセレクタｚ５の入力端子ｚ７に加える。

入力端子Ｓ７は二進スイッチング要素ｚ８の入力端子Ｋ
Ｗ続する。宛先アドレスの第１のビットは二進スイッチ
ング要素のセット（換言すれば、Ｏ？Ｂ及び／又はｌ？
Ｂの値）と組んでその宛先アドレスを二進スイッチング
要！！２８のＯ出力端子に送るべきか或は１出力端子に
送るべきかさもなく　ｔ−ｊ　ＮＯＴ出力端子に送るべ
きかを決める。二進スイッチング要素ｚ８の０出力端子
にはもう一つの二進スイッチング要！！ｚ〜９を接続し
、１出力抱子にはもう一つの二進スイッチング要素８０
を接続する。これらの二進スイッチング＃素２９及び８
０はいずれも第３層内に設ける。二進スイッチングｌ！
素ｚ９の０出力端子はセレクタ！１５の第８層内に設け
られる二進スイッチング要素８１の入力端子に接続する
。この第３層内にはこの他二進スイッチング要素８１．
８８及び８４を設ける。７個（２”−１。

ここでｎ＝ｓ層）の二進スイッチング要素２８〜８４の
ＮＯＴ出力端子をセレクタｚ６の出力端子８５に接続す
る。この結果セレクタｚ５は加えられた宛先アドレスが
「サービス区域」Ｋ含まれるか否か、若し含まれるなら
ばどの宛先アドレスが「サービス区域」に含まれるかを
判定し、その宛先アドレスをこの宛先アドレスに対応す
る出力端子ａａ−ｓ（ｉ＝ｏ・・・７）に移す。出力端
子８５の先に４う一つのセレクタｚ６を接続する。この
セレクタｚ６は正確にセレクタ４ｂと同一に動作する。

セレクタｚ６が一層多数又は少数の層から成ってもよい
ことは明らかである。セレクタｚ６の出力端子８フの先
に１つ又は数個のセレクタを接続することができる。最
后には最終セレクタがあるが、この最終セレクタは原理
的には二進スイッチング要素で形成することもできる（
但しＮＯＴ出力端子は不４）。セレクタが宛先アドレス
のビット数（Ｎ）と同数の層（ｃ）を有する′必要はな
い。即ち、一つのセレクタが一群′のビットな予じめ選
択することもできる。

第４図で示したセレクタで一つの二進スイッチング要素
の代りに、二進スイッチング要素をいくつか並列に接続
したものから形成されたセレクタ段（ＩＥｓ図の１８）
を用いることができる。（この場合、セレクタ段どうし
の間の接続並びに入力端子ｚ７とセレクタ段ｚ８との間
及び出力端子８５とこれに接続されているセレクタ段と
の間の接続を全て多重接続、即ち、第２図の入線束１９
のような接続緩装で形成することができる）。一段に含
まれる二進スイッチング要素の数をいつも順次の層で２
倍だけ異るように選ぶと好適である。

こうするとＪＩＥＩＭＩ）−！第２層より？、、２倍の
スイッチング要素を具え、第２層内体は１Ｍ８層よりも
２倍のスイッチング要素を具えるととになる等々。第４
図のセレクタ２５ではこれは第１層の二進スイツチング
Ｊ！ｌ１ｌｚ８は第２層の二進スイッチング要１［９及
び８００２倍幅が広く、第２層の二進スイッチング１素
ｚ９及び８０は第８層の二進スイッチング要素８１．８
２．８８及び８４の２倍幅が広いことＫより略式図示し
である。こうすれば全ての層で二進スイッチング要素の
必要な処理速度を◆しく選ぶことができる。

通信回路網では、制御回路網と情報回路網との間に区別
を設けることができる。例えば、制御回路網では接続が
作られ、そして壊されるが、他方本来の通信、即ち情報
の転送は情報回路網で行なわれる。セレクタ段、セレク
タ及びセレクタ装置は制御回路網の一部を形成する。こ
れらはセレクタからセレクタへ呼び出す側の端末と呼ば
れる側の１末との間の通路を確立するのに用いられる。

通常のストロ−ジャ式交換機ではインバンドングナリン
グ（信号チャネルが会話忙用いられる周波数奇内にある
こと）が用いられ、制御回路網が物浬的忙大部分情報回
路網と一致する。信号段階において確立された呼び出す
側の端末と呼び出される側の端末との間の通路は（周波
数帯を適合させるが）その後で会話の通路として用いち
れる。これは本発明に係るセレクタ段、セレ多夕及、び
セレクタ装置を具える通信回路網によっても等°シ＜可
能である。各節で入線側から空いでいる出線側に作られ
た通路は情報段階では情報通路の一部として役立つ（そ
れ故電話交換機では会話通路接続の一部として役立つ）
。

制御回路網と情報回路網とを厳密に別個に構成すること
も等しく可能である。この場合制御回路網の通路又は通
路の一部（そのいずれであるかは場合による）に対し対
応する情報回路網への接続路が存在する。電話交換機の
場合これは会話通路回路網が物理的に制御回路網と異な
る回路網であることを意味する。この時会話通路回路網
（一般に情報回路網）内゛のスイッチング系は既知のタ
イプ、覗ち空間分割、周波数分割又は時分割多重の一つ
に従って設けることができる。空間分割形スイッチング
系では会話通路回路網内の空いている出線のアドレスに
より決まる１個又は複数個の協。

働するスイッチを（例えばアドレスをデコート°するこ
とＫより）閉じる。時分割多重形スイッチング系では正
しい態様で（正しい瞬時Ｋ）所望の接続ボートを開閉す
る情報（この情報は空℃・て℃・る出線のアドレスから
決ま６が蓄わえられて℃する接続メモリの制御の下に短
時間で会話通路カー巡回的に利用できる。周波数分割多
重形スイッチング系では空いている出線のアドレスによ
り決まる特定の局−波数帯を利用することＫより会話チ
ャネル−ｂ−生成される。

【図面の簡単な説明】

第１ａ図は本発明に係′る二進スイッチング要素を示す
ブロック図、 ｇｌｉｂ図はＩＩｌ　ａ図の二進スイッチング要素の略
図、 第３図はｌｌｌ　ａ図に示したような二進スイッチング
要素を具える本発明に係るセレクタ段の）゛ロック図、 第８図は１ｌＥｌａ図の二進スイッチング要素を配設ス
るパターンを示すアドレッシング木の線図、５ＩＥ４図
は第１ａ図に示した二進スイ４”ツチング要素又は第２
図に示したセレクタ段を具える、本発明忙係るセレクタ
装置を示すブロック図である。 １０・・・二進スイッチング要素、 １１・・・入力端子、 １２〜１４・・・出力端子（１ｚ・・・０出力端子、　
１Ｂ・・・１出力端子、１４・・・ＮＯＴ出力端子）、
１５　、１５’・・・手段（場合に応じ出力端子を活性
化する手段）、 １６　、１７・・・論理手段（１６・・・０符号°ピッ
）　、　１７・・・ｌ符号ビット）、 １８・・・セレクタ段、　　　　１９・・・入緩装、ｚ
Ｏ・・・セレクタ段の入力端子、 ２１・・・アーピトレイショ／回路、 ＳＳ〜ｚ４・・・出力電子、　２６　、　＄６・・・セ
レクタ、ｚ７・・・、入力端子、 ２８〜−ｓ４・・・二進スイッチング要素、８５・・・
（ＮＯＴ）出力端子、　　８６・・・出力端子、８７・
・・□ｉｏ’ｌ’）出力端子。

Claims (1)

1. 【特許請求の範囲】 一　二進スイッチング要素が二進入力信号に対する入力
   １子、第１の出力端子、即ち０出力熾子、ａｌｌの出力
   端子、即ちｌ出力端子及び第８の出力１子、即ちＮＯＴ
   出力端子を具え、二進スイッチング要素が前記入力端子
   、Ｏ入力端子及びＮＯＴ出力端子に接続されていて二進
   入力信号が第１の論理値を有する時０出力端子又はＮｏ
   で出力端子のいずれかを活性化する手段を具え、二進ス
   イッチング４７！素が更に前記入力端子、ｌ出力端子及
   びＮＯＴ出力端子に接続されていて二進入力信号が第２
   の論理値を有する時１出力皐子又はＮＯＴ出力端子のい
   ずれかを活性化する手段を具え、これらの２個の手段が
   所望の出力端子を活性化するためにプリセットされてい
   ることを！＃像とする二進スイッチング要素。 亀　前記２個の手段がプログラム可能で且つ再プログラ
   ム可能であることを＃！徴とする特許請求の範囲第１項
   紀載の二進スイッチング要素。 ＆　セレクタ段がＭ（Ｍ≧２）個の並列な二進スイッチ
   ング４！素と、Ｍ個のアービトレイション回路と、入力
   端子と、０出力端子と、ｌ出力端子と、ＮＯＴ出、力端
   子とを具え、各アービトレイション回路が二進入力信号
   を受は帽るためのｌ（固の入力端子を存し、この人力４
   子が前記セレクタ段の入力端子に＃続され、各アービト
   レイション回路が１個の出力端子を有し、この出力端子
   が関連二進スイッチングＪ！！翼の入力端子に接続され
   、各二進スイッチングｇ素の０出力端子を相互に接続し
   て前記セレクタ段の０出力端子に接続し、各二進スイッ
   チング要素の１出力端子を相互に接続して前記セレクタ
   段の１出力４子に接硬し、各二進スイッチングｉｓのＮ
   ＯＴ出力端子を相互に接続して前記セレクタ段のＮＯＴ
   出力端子に接続し、二進入力信号が宛先アドレスを含み
   、アービトレイション回路がこれらの宛先アドレスに相
   互に比べてどのアービトレイション回路がその宛先アド
   レスを関連する二進スイッチング要ＩＲｋ送るべきかを
   決めるセレクタ段。 １　二進スイッチング要素を木構造に配置し、各枝路を
   ２個の別の枝路に分割し、第１の二進スイッチングｍｓ
   を第１層に配置し、第１の二進スイッチング要素の入力
   端子をセレクタめ入力端子とし、このセレクタの入力端
   子に加えられる入力信号をＮビットを含む二進宛先アド
   レスとし、この二進宛先アドレスの。 第１のビットが第１層の２進スイッチング畳素を活性化
   し、９１層の二進スイッチング要素のＯ出力端子を第２
   ＃に配置されている１優の二進スイッチング要素の入力
   端子に接続し、ＩＥＩＩ層の二進スイッチング要素の１
   出力端子をこれまた第２層に配置されている別の１個の
   二進スイッチングｇ素の入力端子に接続し、二進宛先ア
   ドレスの第２のビーットが第２層のスイッチング要素を
   活性化し、第（１−１）番（１＝２．８．−に、に≦Ｎ
   ）の層のＢ　ｅｘｐ　（ｉ　−２）　＠の二進スイッチ
   ング要素の０出力端子と１出力端子とを各々別個の二進
   スイッチング要素の入力端子に接続し、最后に述べた二
   進スイッチング要素を第１番の層に配置し、宛先アドレ
   スのｇｉ番目のビットが第１番の層上の二進スイッチン
   グ要素を活性化し、第に番の層の二進スイッチング要素
   の０出力廂子と１出力端子とを宛先アドレスがそこ迄運
   ばれる節点のアドレスを表し、全ての層の二進スイッチ
   ング要素のＮＯＴ出力端子をセレクタの出力端子に接続
   したことを特徴復するセレクタ。 ４　セレクタ段を木構造に配置し、各枝路を２個の別の
   枝路に分割し、第１のセレクタ段を第１層に配蓋し、第
   １のセレクタ段の入力端子をセレクタの入力端子とし、
   このセレクタの入力端子に加えられる入力信号をＮビッ
   トを含む二進宛先アドレスとし、この二進宛先アドレス
   のＩＥＩのビットが第１層のセレクタ段を活性化し、第
   １層のセレクタ段の０出力端子を１１３層に配置されて
   いる１個のセレクタ段の入力端子ＫＷ続し、第１層のセ
   レクタ段の１出力端子をこれまた第２層に配置されてい
   る別の１個のセレクタ段の入力端子に接続し、二進宛先
   アドレスのＩＩＥＺのビットが第３層のセレクタ段を活
   性化し、第（１−１）番（ｉ　＝　１　、８、−ｋ　、
   　ｋ≦Ｎ）の層のＮｅｘｐ（Ｘ−ｊ）個のセレクタ段の
   ０出力趨子と１出力端子とを各々別個のセレクタ段の入
   力端子に接続し、最后に述べたセレクタ段を第１番の層
   に配置し、宛先アドレスの第１番目のビットが第１番の
   層上のセレクタ段を活性化し、第に番の層のセレクタ段
   のＯ出力端子と１出力端子とを宛先アドレスがそこ迄運
   ばれる節点のアドレスを表し、全ての層のセレクタ段の
   ＮＯＴ出力端子をセレクタや出力端子に接続−したこと
   を特徴とするセレクタ。 亀　第１番（１＝１．２．・・・ｋ、に≦Ｎ）の層のセ
   レクタ段の各々が＠（１＋１）番の層のセレクタ段の各
   々の２倍の数の二進スイッチング要素を具えることを特
   徴とする特許請求の範、囲第す項記載のセレクタ。 ｔ　セレクタ装置が少なくとも２個の順次のセレクタを
   具え、セレクタのＮＯＴ出力端子を次段のセレクタの入
   力端子に接続したことを特徴とするセレクタ装置。