JPS58138078A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58138078A JPS58138078A JP2150282A JP2150282A JPS58138078A JP S58138078 A JPS58138078 A JP S58138078A JP 2150282 A JP2150282 A JP 2150282A JP 2150282 A JP2150282 A JP 2150282A JP S58138078 A JPS58138078 A JP S58138078A
- Authority
- JP
- Japan
- Prior art keywords
- region
- resistivity
- voltage
- breakdown
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 101100350187 Caenorhabditis elegans odd-2 gene Proteins 0.000 description 1
- UNPLRYRWJLTVAE-UHFFFAOYSA-N Cloperastine hydrochloride Chemical compound Cl.C1=CC(Cl)=CC=C1C(C=1C=CC=CC=1)OCCN1CCCCC1 UNPLRYRWJLTVAE-UHFFFAOYSA-N 0.000 description 1
- 101100404841 Leptosphaeria maculans NIIA gene Proteins 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電流制御形の負性抵抗特性V有する2端子
瀧の半導体装置に関するものである。
瀧の半導体装置に関するものである。
従来、2端子臘の半導体装置で、電流制御形の負性抵抗
特性を有する素子として、二重向性2端子サイリスタが
有9.$111図に示すような特性を有する。この二方
向4&2端子サイリスタは、負性抵抗を得るには、ブレ
ークオーバ電圧V0以上の高い印加電圧が必要である欠
点を有している。
特性を有する素子として、二重向性2端子サイリスタが
有9.$111図に示すような特性を有する。この二方
向4&2端子サイリスタは、負性抵抗を得るには、ブレ
ークオーバ電圧V0以上の高い印加電圧が必要である欠
点を有している。
この発明は、この欠点を除去するためになされたもので
、低い電圧で負性抵抗特性奮得ることができるようにし
、加えて負性抵抗特性に温度特性を持つようにしたもの
である。以下、この発明について説明する。
、低い電圧で負性抵抗特性奮得ることができるようにし
、加えて負性抵抗特性に温度特性を持つようにしたもの
である。以下、この発明について説明する。
纂2図はこの発明の一実施fi’&−示すもので、1は
N臘低比抵抗牛導体基板(以下N半導体基板という)1
.2はPii轟比抵抗層(以下p−s域とい5)、3は
Nll低比抵抗拡散領域(以下N 領域という)、4は
NIIA比抵抗拡散領域(以下N−領域という)、5は
保iit*、s、yは電極&8々示す。
N臘低比抵抗牛導体基板(以下N半導体基板という)1
.2はPii轟比抵抗層(以下p−s域とい5)、3は
Nll低比抵抗拡散領域(以下N 領域という)、4は
NIIA比抵抗拡散領域(以下N−領域という)、5は
保iit*、s、yは電極&8々示す。
次に#作について説明する。
電極1に正電圧、電1i@に負電圧を印加すると、N半
導体基板1とP−領域2にあるPN接合に発生した空乏
層は、不純物#11友の低いP領域2に主として拡がる
。この空乏層がN 領域3に達すると、バンチスルーに
より、電WIT、 @には急激に電流が流れ始め降伏
現象が発生する。
導体基板1とP−領域2にあるPN接合に発生した空乏
層は、不純物#11友の低いP領域2に主として拡がる
。この空乏層がN 領域3に達すると、バンチスルーに
より、電WIT、 @には急激に電流が流れ始め降伏
現象が発生する。
−77、N s域svエミッタとしてP″″領域2t
ペース、N #P1体基板基板1tコレクタ、P−領域
2とN領域3のベースとエミッタtショートしたトラン
ジスタのコレクタ・エミッタ間降伏電圧V(am)cs
sが電1ife 7関に存在している。
ペース、N #P1体基板基板1tコレクタ、P−領域
2とN領域3のベースとエミッタtショートしたトラン
ジスタのコレクタ・エミッタ間降伏電圧V(am)cs
sが電1ife 7関に存在している。
上記パンチスルー降伏とコレクタ・エミッタ間降伏電圧
V(am)c+n t’第3−の如く近接した電圧で生
じさせれば、電流制御形の負性抵抗を有する半導体装置
V得ることができる。具体的゛には、P″″領域2の比
抵抗および厚さで決定されるコレクタ・エミッタ間降伏
電圧#よびN iI域3の不純物議度分布と深さ、およ
び面積で決定されるパンチスルー降伏電圧VSV〜6v
とすることにより、容易に第3図の実線の電流制御形負
性抵抗を得ることができる。
V(am)c+n t’第3−の如く近接した電圧で生
じさせれば、電流制御形の負性抵抗を有する半導体装置
V得ることができる。具体的゛には、P″″領域2の比
抵抗および厚さで決定されるコレクタ・エミッタ間降伏
電圧#よびN iI域3の不純物議度分布と深さ、およ
び面積で決定されるパンチスルー降伏電圧VSV〜6v
とすることにより、容易に第3図の実線の電流制御形負
性抵抗を得ることができる。
第3図において、−線aはコレクタ・エミッタ関降伏電
圧V(、墓)ass特性Y、[*bはバンチスルー降伏
特性を示す。直tabのこう配は、jllZ図十 のN領域3の面積に依存する。
圧V(、墓)ass特性Y、[*bはバンチスルー降伏
特性を示す。直tabのこう配は、jllZ図十 のN領域3の面積に依存する。
第3図の実線で示す特性が、この発明の二方向2端子サ
イリスタの特性となる。また、V、、 I。
イリスタの特性となる。また、V、、 I。
は負荷電圧と負荷電流である。
また、第3図の特性の温度特性は、低温側では曲線aの
コレクタ・エミッタ関神伏電圧V(ms)c++nの温
度係数が正で、パンチスルー降伏電圧の温度係数が負で
あるため、負性特性が強くなり、高温側でt工員性特性
が弱められる特性な有することとなる結果、第4図の特
性な得ることができる。なお、T、 、 、T、 、
T、は温度な表わし、それらの関係はTI<T、<T、
である。
コレクタ・エミッタ関神伏電圧V(ms)c++nの温
度係数が正で、パンチスルー降伏電圧の温度係数が負で
あるため、負性特性が強くなり、高温側でt工員性特性
が弱められる特性な有することとなる結果、第4図の特
性な得ることができる。なお、T、 、 、T、 、
T、は温度な表わし、それらの関係はTI<T、<T、
である。
以上詳細に説明したようにこの発明は、低比抵抗半導体
基板の上に、これと異なる導電層の高比抵抗層を薄く形
成し、この高比抵抗層中に、低比抵抗半導体基板と同一
導電mt−有する低比抵抗拡散領域なイオン注入や拡散
で浅く形成し、この低比抵抗拡散領域と高比抵抗層とを
電極で結び、さらに、高比抵抗層の比抵抗と厚さ、およ
び低比抵抗拡散領域の面積を電流制御形の負性抵抗特性
を有するように定め、かつ低温時には負性抵抗特性が増
強され、高温時には負性抵抗特性が軽減され、ついには
消滅するように構成したので、従来のJ5にプンークオ
ーバ電圧以上の高電圧な必要とすることなく、負性特性
な得ることができ、さらに、負性抵抗に温f轡性を持せ
ることができる利点を有する。
基板の上に、これと異なる導電層の高比抵抗層を薄く形
成し、この高比抵抗層中に、低比抵抗半導体基板と同一
導電mt−有する低比抵抗拡散領域なイオン注入や拡散
で浅く形成し、この低比抵抗拡散領域と高比抵抗層とを
電極で結び、さらに、高比抵抗層の比抵抗と厚さ、およ
び低比抵抗拡散領域の面積を電流制御形の負性抵抗特性
を有するように定め、かつ低温時には負性抵抗特性が増
強され、高温時には負性抵抗特性が軽減され、ついには
消滅するように構成したので、従来のJ5にプンークオ
ーバ電圧以上の高電圧な必要とすることなく、負性特性
な得ることができ、さらに、負性抵抗に温f轡性を持せ
ることができる利点を有する。
111111は従来の二重向性2端子サイリスタの電圧
・電流特性図、JII2mはこのIi@の−llll施
水す断mwA%纂S@は纂2図の実施例の電圧・電#1
41性−1謳41mは同じ(負性抵抗、温度依存性を示
す特性図である。 図中、1はNl11低比抵抗牛導体基板、2はPji高
比抵抗層、3はN層像比抵抗拡散領域、4はN臘高比抵
抗拡散領域、Sは保II誤%S、1は電極である。 代理人 1野・信−(外1名) 第1図 第2図 第3図 第4図 手続補正書(自−) 特許庁長官殿 1、事件の表示 特願昭 !I7−鵞11■
奇2、゛発明の名称 亭導体装置 3、補正をする者 (1) 5、補正の対象 明細書の発明の詳細な説明の欄および図面& 補正の内
容 (1) 明細書第4真1〜3行に「この発明の二方向
・・・・・・負荷電流である。」の個所を下記のように
補正する。 「この発明の負荷抵抗特性となる。また、vl。 11は、逆電圧、逆電流を示す。」 (2) 第4図を別紙のように補正する。 以上 第4図
・電流特性図、JII2mはこのIi@の−llll施
水す断mwA%纂S@は纂2図の実施例の電圧・電#1
41性−1謳41mは同じ(負性抵抗、温度依存性を示
す特性図である。 図中、1はNl11低比抵抗牛導体基板、2はPji高
比抵抗層、3はN層像比抵抗拡散領域、4はN臘高比抵
抗拡散領域、Sは保II誤%S、1は電極である。 代理人 1野・信−(外1名) 第1図 第2図 第3図 第4図 手続補正書(自−) 特許庁長官殿 1、事件の表示 特願昭 !I7−鵞11■
奇2、゛発明の名称 亭導体装置 3、補正をする者 (1) 5、補正の対象 明細書の発明の詳細な説明の欄および図面& 補正の内
容 (1) 明細書第4真1〜3行に「この発明の二方向
・・・・・・負荷電流である。」の個所を下記のように
補正する。 「この発明の負荷抵抗特性となる。また、vl。 11は、逆電圧、逆電流を示す。」 (2) 第4図を別紙のように補正する。 以上 第4図
Claims (1)
- 1つの導電臘の低比抵抗半導体基板の上に、これとSな
る導電mを有する高比抵抗層ゲ薄く形成し、この高比抵
抗層の中にtIi記低比抵抗牛導体基板と同一の導電1
lt−有する低比抵抗拡散領域なイオン注入や拡散で浅
く形成し、この低比抵抗拡散領域と前記^比抵抗層Yl
K極で結び、さらに前記高比抵抗層の比抵抗と厚さ、お
よび前記低比抵抗拡散領域の面積t、電rILII制御
形の負性抵抗特性を有するように定めたことt臀像とす
る半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2150282A JPS58138078A (ja) | 1982-02-10 | 1982-02-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2150282A JPS58138078A (ja) | 1982-02-10 | 1982-02-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58138078A true JPS58138078A (ja) | 1983-08-16 |
Family
ID=12056739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2150282A Pending JPS58138078A (ja) | 1982-02-10 | 1982-02-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58138078A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2700418A1 (fr) * | 1993-01-12 | 1994-07-13 | France Telecom | Composant électronique capable de résistance dynamique négative et procédé de fabrication correspondant. |
-
1982
- 1982-02-10 JP JP2150282A patent/JPS58138078A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2700418A1 (fr) * | 1993-01-12 | 1994-07-13 | France Telecom | Composant électronique capable de résistance dynamique négative et procédé de fabrication correspondant. |
EP0607075A1 (fr) * | 1993-01-12 | 1994-07-20 | France Telecom | Composant électronique capable de résistance dynamique négative et procédé de fabrication correspondant |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3476993A (en) | Five layer and junction bridging terminal switching device | |
JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
US2721965A (en) | Power transistor | |
US2967793A (en) | Semiconductor devices with bi-polar injection characteristics | |
US3244949A (en) | Voltage regulator | |
US3302076A (en) | Semiconductor device with passivated junction | |
US5274524A (en) | Programmable protection circuit and its monolithic manufacturing | |
US3263092A (en) | Low impedance voltage regulating circuit | |
US3947864A (en) | Diode-integrated thyristor | |
US3078196A (en) | Semiconductive switch | |
US3475666A (en) | Integrated semiconductor switch system | |
US4236169A (en) | Thyristor device | |
JPS58138078A (ja) | 半導体装置 | |
CA1051982A (en) | Inverter stage in an integrated injection logic | |
US3818370A (en) | Photosensitive solid oscillator | |
JPS5949713B2 (ja) | シヨツトキバリヤダイオ−ド | |
US3617829A (en) | Radiation-insensitive voltage standard means | |
US3284680A (en) | Semiconductor switch | |
US4047218A (en) | Semiconductor devices with improved turn-off characteristics | |
US3531336A (en) | Method of making a switching element | |
JPS5933988B2 (ja) | 静電誘導形サイリスタ | |
US4007475A (en) | Semiconductor switching device | |
US4398206A (en) | Transistor with integrated diode and resistor | |
Baliga | Breakover phenomena in field-controlled thyristors | |
US3416009A (en) | Static circuit breaker having a semiconductor component |