JPS5813313Y2 - Pressure-electric conversion device - Google Patents

Pressure-electric conversion device

Info

Publication number
JPS5813313Y2
JPS5813313Y2 JP16686976U JP16686976U JPS5813313Y2 JP S5813313 Y2 JPS5813313 Y2 JP S5813313Y2 JP 16686976 U JP16686976 U JP 16686976U JP 16686976 U JP16686976 U JP 16686976U JP S5813313 Y2 JPS5813313 Y2 JP S5813313Y2
Authority
JP
Japan
Prior art keywords
pressure
transistor
substrate
region
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16686976U
Other languages
Japanese (ja)
Other versions
JPS5383176U (en
Inventor
石田勝彦
徳島忠夫
Original Assignee
ヤマハ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヤマハ株式会社 filed Critical ヤマハ株式会社
Priority to JP16686976U priority Critical patent/JPS5813313Y2/en
Publication of JPS5383176U publication Critical patent/JPS5383176U/ja
Application granted granted Critical
Publication of JPS5813313Y2 publication Critical patent/JPS5813313Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は、感圧素子及びその周辺回路用素子を1つの
ばね定数大なる密封体内に埋設・密封したコンパクトな
圧力−電気変換装置に関するものである。
[Detailed Description of the Invention] This invention relates to a compact pressure-to-electricity converter in which a pressure sensitive element and its peripheral circuit elements are embedded and sealed in a single sealed body with a large spring constant.

一般に、感圧素子と、これを駆動したシその出力を増幅
したりするための周辺回路とは別々の場所に設置されて
使用されるのが普通である。
Generally, the pressure sensitive element and the peripheral circuitry for driving the pressure sensitive element and amplifying its output are usually installed and used in separate locations.

しかしこの場合に訃いて、感圧素子とその周辺回路用の
素子とは長尺なリードで相互接続されなければならない
ため、使用にあたって不便であるばかりでなく、信号対
雑音(S/N)特性が悪化されるという不都合がある、 この考案の目的は、この種の不都合を解消した新規な圧
力−電気変換装置を提供することにある。
However, in this case, the pressure-sensitive element and its peripheral circuit elements must be interconnected with long leads, which is not only inconvenient to use, but also has poor signal-to-noise (S/N) characteristics. The purpose of this invention is to provide a new pressure-to-electricity converter that eliminates this kind of disadvantage.

この考案の特徴の1つは、周辺回路に及ぼされる被感知
圧力の影響を最小限にするとともに感圧素子に伝達され
る被感知圧力を最大にする形で感圧素子とその周辺回路
用の素子とを同一密封体内に埋設した点にある。
One of the features of this invention is that the pressure sensing element and its peripheral circuits are designed to minimize the influence of the sensed pressure exerted on the surrounding circuits and to maximize the sensed pressure transmitted to the pressure sensing element. The main point is that the elements are embedded in the same sealed body.

密封体は、感圧素子よシも大きいばね定数を有するもの
とし、具体的には合成樹脂で構成するのが好1しく、そ
れによって被感知圧力を感圧素子チップへ効果的に伝達
させて高感度且つ高精度の圧力検知を達成することがで
きる。
The sealing body has a spring constant as large as that of the pressure-sensitive element, and is preferably made of synthetic resin, thereby effectively transmitting the sensed pressure to the pressure-sensitive element chip. Highly sensitive and highly accurate pressure detection can be achieved.

密封体には被感知圧力が印加されたとき実質的に変形す
る第1領域と実質的に変形しない第2領域とが設けられ
、この第1領域内には感圧素子チップが、また第2領域
内には周辺回路素子チップがそれぞれ埋設・密封され、
このため、感圧素子チップへの圧力伝達がスムーズに行
われる反面、周辺回路素子チップへの不所望の圧力伝達
は回避される。
The hermetic body is provided with a first region that substantially deforms when a sensed pressure is applied and a second region that does not substantially deform, with a pressure sensitive element chip within the first region and a second region that deforms substantially when a sensed pressure is applied. Each peripheral circuit element chip is buried and sealed within the area.
Therefore, while pressure is smoothly transmitted to the pressure sensitive element chip, undesired pressure transmission to the peripheral circuit element chip is avoided.

このような特徴にしたがうと、高感度の圧力検知を安定
した状態に卦いて達成しうるコンパクトで使用に便利な
圧力−電気変換装置が実現される。
By following these features, a compact and convenient to use pressure-to-electrical converter device is realized that can achieve highly sensitive pressure sensing in a stable manner.

以下、添付図面に示す好筐しい実施例についてこの考案
を詳述する。
The invention will now be described in detail with reference to preferred embodiments shown in the accompanying drawings.

第1図は、この考案の一実施例による圧力−電気変換装
置の回路構成を示すもので、10が圧力検知部、12.
22がゲートバイアス端子、14゜16が一対の電源端
子、18.20が一対の出力端子、30が周辺回路部で
ある。
FIG. 1 shows the circuit configuration of a pressure-to-electricity converter according to an embodiment of this invention, in which 10 is a pressure detection section, 12.
Reference numeral 22 indicates a gate bias terminal, reference numerals 14 and 16 indicate a pair of power supply terminals, reference numerals 18 and 20 indicate a pair of output terminals, and reference numeral 30 indicates a peripheral circuit section.

圧力検知部10においては、MO8型電界効果トランジ
スタ(以下、単にMOSトランジスタという)TI、T
2゜T4.T5が設けられ、感圧用MO3)ランジスタ
T4.T5は、たがいにソース81.82が共通接続さ
れた一対の感圧兼増幅用MOSトランジスタT1.T2
のそれぞれ負荷抵抗として作用すべく各々のトランジス
タTI、T2に接続されている。
In the pressure detection unit 10, MO8 type field effect transistors (hereinafter simply referred to as MOS transistors) TI, T
2°T4. T5 is provided, and a pressure sensitive MO3) transistor T4. T5 is a pair of pressure sensitive and amplifying MOS transistors T1.T5 whose sources 81 and 82 are commonly connected. T2
are connected to respective transistors TI and T2 to act as load resistors, respectively.

トランジスタT4のゲートG4及びドレインD4は、ト
ランジスタT5のゲー)G5及びドレインD5に相互接
続点D45で相互接続されておシ、相互接続点D45に
は、電源電圧−vDが付与された一方の電源端子14が
接続されている。
The gate G4 and the drain D4 of the transistor T4 are interconnected to the gate G5 and the drain D5 of the transistor T5 at an interconnection point D45, and the interconnection point D45 is connected to one power supply to which a power supply voltage -vD is applied. Terminal 14 is connected.

。トランジスタT1のドレインD1とトランジスタT4
のソースS4との相互接続点J14、及びトランジスタ
T2のドレインD2とトランジスタT5との相互接続点
J25には、それぞれ出力端子18、及び20が接続さ
れている。
. Drain D1 of transistor T1 and transistor T4
Output terminals 18 and 20 are connected to an interconnection point J14 between the source S4 of the transistor T2 and an interconnection point J25 between the drain D2 of the transistor T2 and the transistor T5, respectively.

トランジスタT1のゲートG1及びトランジスタ釦ゲー
トG2は、ゲートバイアス端子12に接続された相互接
続点G12で相互接続されてち・す、ソースS1及びS
2が接続された相互接続点812は定電流源用MO8)
ランジスタT3のドレインD3につながれている。
The gate G1 of the transistor T1 and the transistor button gate G2 are interconnected at an interconnection point G12 connected to the gate bias terminal 12, and the sources S1 and S
The interconnection point 812 to which 2 is connected is the constant current source MO8)
It is connected to the drain D3 of the transistor T3.

トランジスタT3のゲートG3及びソースS3はそれぞ
れゲートバイアス端子22及び電圧+vDの他方の電源
端子16に接続されている。
The gate G3 and source S3 of the transistor T3 are connected to the gate bias terminal 22 and the other power supply terminal 16 at voltage +vD, respectively.

上記のような回路に釦いて、電源電圧V。Turn on the circuit like the one above and set the power supply voltage to V.

の値及びゲートバイアス端子12.22に与えるべきゲ
ートバイアス電圧の値を適当に定めることにより、トラ
ンジスタT3にようトランジスタTI。
By appropriately determining the value of , and the value of the gate bias voltage to be applied to the gate bias terminal 12.22, the transistor T3 becomes the transistor TI.

T2を定電流駆動して差動増幅動作させることができ、
それによって出力端子18.20からは被感知圧力に応
じた差動増幅出力■。
T2 can be driven with a constant current to perform differential amplification operation,
As a result, output terminals 18 and 20 output a differential amplification output corresponding to the sensed pressure.

を取出すことができる。can be taken out.

第1図に示されるよう四感圧用MOSトランジスタTI
、T2.T4.T5を含む圧力検知部10と、定電流
源用MOSトランジスタT3を含む周辺回路部30とは
例えば第2図に示すようにしてシリコンからなる別々の
半導体基板50.70の各々の表面領域内にそれぞれ一
体的に形成され、各々の基板50.70は例えば第38
及び第3b図に関して後述するようにして一体的に実装
されるものである。
As shown in Figure 1, four pressure sensitive MOS transistors TI
, T2. T4. The pressure sensing section 10 including T5 and the peripheral circuit section 30 including the constant current source MOS transistor T3 are arranged in respective surface regions of separate semiconductor substrates 50 and 70 made of silicon, as shown in FIG. 2, for example. For example, each substrate 50.70 is formed integrally with the other.
and are integrally implemented as described below with respect to FIG. 3b.

第2図を参照すると、半導体基板500表面においては
、トランジスタT1のチャンネル領域44と、トランジ
スタT2のチャンネル領域46とがたがいに直角をなす
とともに、トランジスタT4のチャンネル領域54とト
ランジスタT5のチャンネル領域56とがたがいに直角
をなし、さらにチャンネル領域44と56とがたがいに
平行で且つチャンネル領域46と54とがたがいた平行
になるように4個のMOS)ランジスタTI。
Referring to FIG. 2, on the surface of the semiconductor substrate 500, the channel region 44 of the transistor T1 and the channel region 46 of the transistor T2 are at right angles to each other, and the channel region 54 of the transistor T4 and the channel region 56 of the transistor T5 are perpendicular to each other. Four MOS transistors TI are arranged such that their edges are at right angles to each other, their channel regions 44 and 56 are parallel to each other, and their channel regions 46 and 54 are staggered parallel to each other.

T2.T4.T5が形成されている。T2. T4. T5 is formed.

ソース領域42はトランジスタT1.T2に共通になる
ように形成されており、共通ソース電極812が共通ソ
ース領域42にオーミックコンタクトしている。
Source region 42 is connected to transistor T1. The common source electrode 812 is in ohmic contact with the common source region 42 .

出力端子18.20にそれぞれ接続されるべき出力電極
Jl 4.J25がそれぞれオーミックコンタクトして
いる所定導電型の領域48.52は、いずれもソース又
はドレインとして働くものであり、領域48を介してト
ランジスタT1とT4とが、筐た領域52を介してトラ
ンジスタT2とT5とがそれぞれ相互接続されている。
Output electrodes Jl to be respectively connected to output terminals 18.20 4. The regions 48 and 52 of a predetermined conductivity type with which J25 is in ohmic contact each function as a source or a drain, and the transistors T1 and T4 are connected to each other through the region 48, and the transistor T2 is connected to the transistor T2 through the casing region 52. and T5 are interconnected, respectively.

トランジスタT4.T5に共通のドレイン領域58には
共通のドレイン電極D45がオーミックコンタクトして
釦り、トランジスタT4.T5のゲート電極G4.G5
はそれぞれ共通ドレイン電極D45に導電的に接続され
ている。
Transistor T4. A common drain electrode D45 is in ohmic contact with a drain region 58 common to transistors T5, and the transistors T4. Gate electrode G4 of T5. G5
are electrically conductively connected to the common drain electrode D45, respectively.

トランジスタTI、T2のゲート電極Gl、G2も共通
ゲート電極G12に導電接続されている。
The gate electrodes Gl, G2 of the transistors TI, T2 are also conductively connected to the common gate electrode G12.

このように4個のMOSトランジスタTI。In this way, four MOS transistors TI.

T2.T4.T5が形成されている半導体基板50とは
別の半導体基板70に釦いては、ソース領域72.チャ
ンネル領域74及びドレイン領域76を含む定電流源用
MOSトランジスタT3が形成されている。
T2. T4. Source regions 72 . A constant current source MOS transistor T3 including a channel region 74 and a drain region 76 is formed.

S3.G3及びD3は各々の領域に対応して設けられた
ソース電極、ゲート電極及びドレイン電極である。
S3. G3 and D3 are a source electrode, a gate electrode, and a drain electrode provided corresponding to each region.

トランジスタT3のトシイン電極D&ま前述の基板50
上における共通ソース電極S12と接続線78を介して
電気的に接続討妬。
Toshiin electrode D of transistor T3 & the above-mentioned substrate 50
It is electrically connected to the common source electrode S12 on the upper side via a connecting line 78.

以上のようにして、第2図の装置の電気的等価回路が第
1図の回路lこ対応したものになることは明らかであろ
う。
As described above, it will be clear that the electrical equivalent circuit of the device of FIG. 2 corresponds to the circuit of FIG. 1.

なお、第2図に釦いて、基板50.70の表面には図示
しないシリコンオキサイドなどから絶縁膜が形成されて
釦り、上記した各トランジスタのソース及びドレイン電
極はこの絶縁膜に設けられたコンタクト用開口を各して
それぞれ対応するソース及びドレイン領域に電気接続さ
れ、lた各トランジスタのゲート電極やトランジスタ間
の配線層は前記絶縁膜により基板表面から電気的に絶縁
されている。
In addition, as shown in FIG. 2, an insulating film made of silicon oxide (not shown) is formed on the surface of the substrate 50. The gate electrodes of each transistor and the wiring layer between the transistors are electrically insulated from the substrate surface by the insulating film.

次に第38及び第3b図を参照して上記装置の実装構造
を説明すると、これらの図にかいて、80は、基板より
も大きいばね定数を有するように高硬度エポキシ樹脂を
レバー状に成形した密封体であって、その内部には固定
端側に定電流源用基板70カベまた自由端側に圧力検知
用基板50がそれぞれ埋設され外気から密封保護されて
いる。
Next, the mounting structure of the above device will be explained with reference to Figures 38 and 3b. In these figures, 80 is made of high hardness epoxy resin molded into a lever shape so as to have a spring constant larger than that of the board. A constant current source board 70 on the fixed end side and a pressure sensing board 50 on the free end side are buried inside the sealed body and are hermetically protected from the outside air.

密封体80はその一端カヘ固定孔84に挿通される止め
ねじ90などによりスペーサ86を介して取付板88に
固定された状態において、反対側の自由端に直接的に又
は補助弾性部材(例えば板ばね82を介して圧力Wを受
けることにより厚き方向に変形するので良好な圧力伝達
手段として作用するものであり、このような変形は密封
体80のばね定数が大きいため効果的に圧力検知用基板
50に伝達される。
The sealing body 80 is fixed to the mounting plate 88 via the spacer 86 by a set screw 90 inserted into the fixing hole 84 at one end thereof, and is attached to the opposite free end directly or by an auxiliary elastic member (for example, a plate). It deforms in the thickness direction by receiving pressure W through the spring 82, so it acts as a good pressure transmission means, and such deformation is effective for pressure detection because the spring constant of the sealing body 80 is large. The signal is transmitted to the substrate 50.

この場合、図から明らかなように、圧力検知用基板50
が密封体80の変形予定領内に密封されているのに対し
、定電流源用基板70は非変形類域内に密封されている
から、印加応力により基板TO内のトランジスタT3の
定電流出力が変化をうけることは殆んどない。
In this case, as is clear from the figure, the pressure sensing substrate 50
is sealed in the deformable area of the sealed body 80, while the constant current source substrate 70 is sealed in the non-deformable area, so the constant current output of the transistor T3 in the substrate TO changes due to the applied stress. I almost never receive it.

なお、図示してないが、基板50と70とは密封体80
の内部から外部へ延長する引出リードに電気的に接続さ
れてかり、基板相互間の配線は密封体80の内部又は外
部で適宜なされている。
Although not shown, the substrates 50 and 70 are connected to a sealed body 80.
The board is electrically connected to a lead-out lead extending from the inside to the outside, and wiring between the boards is done inside or outside of the sealed body 80 as appropriate.

ここで、第1図乃至第38及び第3b図に関して上述し
た圧力−電気変換装置の代表的な動作例を述べると、次
のようになる。
Here, a typical example of the operation of the pressure-to-electricity converter described above with reference to FIGS. 1 to 38 and 3b will be described as follows.

まず、第3b図に示すように補助弾性部材82を介して
被感知圧力Wを密封体80の自由端に加えると、第3a
図に示すように密封体80内の変形予定領域内に配置さ
れている圧力検知用基板50は密封体80の変形のため
引張歪ど圧縮歪とと金受けることになる。
First, as shown in FIG. 3b, when a sensed pressure W is applied to the free end of the sealing body 80 via the auxiliary elastic member 82,
As shown in the figure, the pressure sensing substrate 50 disposed within the area to be deformed within the sealing body 80 is subjected to tensile strain and compressive strain due to the deformation of the sealing body 80.

基板50内においてチャンネル領域44.46.コ4,
56は第2図及び第3a図に示すような配置になってい
るため、トランジスタT2 、T4に引張歪が加わると
き、トランジスタTI、T5には圧縮歪が加わることに
なる。
Within substrate 50 channel regions 44, 46 . ko4,
Since the transistors 56 are arranged as shown in FIGS. 2 and 3a, when tensile strain is applied to transistors T2 and T4, compressive strain is applied to transistors TI and T5.

この場合、定電流源用基板70には殆んど歪が加わらな
いことは前述した通シであり4、基板70内のトランジ
スタT3はそのゲートバイアス電圧で決する一定のドレ
イン電流でトランジスタTI、T2を定電流駆動してい
る。
In this case, as mentioned above, almost no strain is applied to the constant current source substrate 70, and the transistor T3 in the substrate 70 has a constant drain current determined by its gate bias voltage, and the transistors TI, T2 is driven at a constant current.

このかうにして外部応力によりトランジスタTI、T5
とトランジスタT2.T4とが差動的に動作すると、差
動増幅器の原理にしたがって出力端子18.20の間に
は被感知圧力Wに応じた差動増出力V。
In this way, external stress causes transistors TI, T5 to
and transistor T2. When T4 operates differentially, a differential amplification output V is generated between the output terminals 18 and 20 in accordance with the sensed pressure W, according to the principle of a differential amplifier.

を得ることができる。この場合、圧力検知感度はトラン
ジスタTI、T2の相互コンダクタンスgmに依存し、
gmを大きくすることにより感度を大きくすることがで
きる。
can be obtained. In this case, the pressure detection sensitivity depends on the mutual conductance gm of the transistors TI and T2,
Sensitivity can be increased by increasing gm.

その上、この例ではトランジスタT4 、T5もストレ
インセンサとして差動的に動作しているため一層大きな
圧力検知感度を得ることができる利点がある。
Furthermore, in this example, the transistors T4 and T5 also operate differentially as strain sensors, so there is an advantage that greater pressure detection sensitivity can be obtained.

普た、定電流源用MOSトランジスタT3は応力を受け
ないようになっているので、所定の定電流でトランジス
タT1.T2を安定に駆動することができ、高安定な差
動増幅が可能になる。
Since the constant current source MOS transistor T3 is not subjected to stress, the transistor T1. T2 can be driven stably, and highly stable differential amplification becomes possible.

なお、ドレイン電流Idl*Id2に同様の変化をひき
おこす温度や電源電圧の変動は差動増幅回路の結果とし
て相殺され、差動増幅出力V。
Note that fluctuations in temperature and power supply voltage that cause similar changes in drain current Idl*Id2 are canceled out as a result of the differential amplification circuit, resulting in a differential amplification output V.

には何ら影響も与えないことは明らかであろう。It is clear that it has no effect on

以上のように、との実洲例による圧力−電気変換装置は
、一対の感圧用MOSトランジスタを増幅素子とする差
動増幅回路として動作するようになっているので、差動
利得を大きくして感度を高めるとともに同相入力除去比
を大きくして温度や電源電圧変動に対せる安定性を向上
させることができるものであり、その上、集積回路構造
として容易に実現でき且つ1つの密封体の中にコンパク
トに収納した形で実用に供することができるので、使用
上極めて便利であるとともにS/N特性も良好である。
As described above, the pressure-to-electricity converter according to the actual example operates as a differential amplifier circuit using a pair of pressure-sensitive MOS transistors as amplifier elements, so it is possible to increase the differential gain. It is possible to increase the sensitivity and increase the common-mode input rejection ratio to improve stability against temperature and power supply voltage fluctuations.Furthermore, it can be easily realized as an integrated circuit structure and can be housed in a single sealed body. Since it can be put to practical use in a compactly stored form, it is extremely convenient to use and has good S/N characteristics.

次に、第4図及び第5図を参照してこの考案の他の実施
例を説明する。
Next, another embodiment of this invention will be described with reference to FIGS. 4 and 5.

この実施例による圧力−電気変換装置の特徴の1つは、
第4図にその回路構成を示すように、前述した圧力検知
部10の出力端子18.20からの出力電圧■。
One of the features of the pressure-to-electricity converter according to this embodiment is:
As shown in the circuit configuration in FIG. 4, the output voltage (2) from the output terminals 18 and 20 of the pressure sensing section 10 described above.

を増幅するためのMOS)ランジスタ使用の差動増幅回
路DAを定電流源用MO8)ランジスタT3とともに周
辺回路部30に含捷せて1つの半導体基板に集積化した
ことにあり、他の特徴は第5図に示すように圧力検知部
10を集積化した一方の半導体基板104と、周辺回路
部30を集積化した他方の半導体106とを改良形式の
大きいばね定数を有する密封体100内に埋設・密封し
て一体化したことにある。
The other features are that the differential amplifier circuit DA using MOS) transistors for amplifying the constant current source is integrated into the peripheral circuit section 30 together with the MO8) transistor T3 for the constant current source, and integrated on one semiconductor substrate. As shown in FIG. 5, one semiconductor substrate 104 on which the pressure sensing section 10 is integrated and the other semiconductor substrate 106 on which the peripheral circuit section 30 is integrated are embedded in an improved sealed body 100 having a large spring constant.・The reason is that it is sealed and integrated.

これらの特徴を順次に説明する。第4図に示すように差
動増幅回路DAは、ゲートがそれぞれ圧力検知部10の
出力端子18.20に接続された一対のMOSトランジ
スタT6゜T7と、これらトランジスタT6 、T7の
そ ぞれ負荷抵抗として作用すべく接続された一対のM
OS)ランジスタT9.TIOと、トランジスタT6.
T7の共通接続されたソースに対してドレインが接続さ
れそれらトランジスタT6.T7を定電流駆動するため
の定電流源用トランジスタT8とを含む。
These features will be explained in turn. As shown in FIG. 4, the differential amplifier circuit DA includes a pair of MOS transistors T6 and T7 whose gates are respectively connected to the output terminals 18 and 20 of the pressure sensing section 10, and loads of these transistors T6 and T7, respectively. A pair of M connected to act as a resistor
OS) transistor T9. TIO and transistor T6.
The drains are connected to the commonly connected sources of transistors T6. and a constant current source transistor T8 for driving T7 with a constant current.

トランジスタT9.TIOのゲート及びドレインは電圧
−■の一方の電源端子14に接続されるとともに、トラ
ンジスタT8のゲート及びソースはそれぞれゲートパイ
プス端子22及び電圧+vDの他方の電源端子16に接
続され、トランジスタT7とT10との相互接続点につ
ながれた出力端子28を介して増幅出力vontが得ら
れるようになっている。
Transistor T9. The gate and drain of TIO are connected to one power supply terminal 14 of voltage -■, and the gate and source of transistor T8 are respectively connected to gate pipes terminal 22 and the other power supply terminal 16 of voltage +vD, and transistors T7 and T10 The amplified output vont is available via an output terminal 28 connected to the interconnection point with the .

差動増幅回路DAを構成するトランジスタT6〜T10
に外部圧力が作用すると、利得の変化が生じ、不安定性
や雑音が増大するので好1しくないが、この考案の教示
にしたがうと、かかる差動増幅回路DAをも含めた周辺
回路部30は圧力検知部10を集積化した半導体基板と
は別の半導体基板に集積化され、密封体内で実質的に外
部応力を受けない位置に埋設される。
Transistors T6 to T10 forming the differential amplifier circuit DA
When external pressure acts on the differential amplifier circuit DA, it is undesirable because the gain changes and instability and noise increase. However, according to the teachings of this invention, the peripheral circuit section 30 including the differential amplifier circuit DA It is integrated on a semiconductor substrate different from the semiconductor substrate on which the pressure sensing section 10 is integrated, and is embedded in a sealed body at a position where it is not substantially subjected to external stress.

第5図は、第4図の装置の実装構造を例示するものであ
り、104,106がそれぞれ圧力検知部10、周辺回
路部30を集積化した例えばシリコン製の半導体基板で
ある。
FIG. 5 illustrates the mounting structure of the device shown in FIG. 4, and 104 and 106 are semiconductor substrates made of silicon, for example, on which the pressure sensing section 10 and the peripheral circuit section 30 are integrated, respectively.

これらの半導体基板104.106は例えばコバールか
らなる支持板102に接着固定され且つ図示しない外部
引出リードに接続された後、適当な高硬度合成樹脂から
なる密封体100内に公知のモールド技術を利用して図
示の如く封入され、これと同時に密封体100が所望形
状に底形される。
After these semiconductor substrates 104 and 106 are adhesively fixed to a support plate 102 made of Kovar, for example, and connected to external lead leads (not shown), they are molded into a sealed body 100 made of a suitable high-hardness synthetic resin using a known molding technique. The sealed body 100 is sealed as shown in the figure, and at the same time, the bottom of the sealed body 100 is shaped into a desired shape.

この場合、密封体100は前述側同様に全体として細長
くレバー状に形成されるが、変形予定領域においてはそ
の変形を容易にするための凹部108a、108bが上
下面にそれぞれ形成される。
In this case, the sealing body 100 as a whole is formed into an elongated lever shape as in the above-mentioned side, but recesses 108a and 108b are formed on the upper and lower surfaces, respectively, to facilitate the deformation in the area to be deformed.

密封体100の上面には被感知圧力Wを効率的に伝達し
て密封体100の変形る助けるための補助弾性部材11
2が固着され、所望により固定端側には固定用孔110
が形成される。
An auxiliary elastic member 11 is provided on the upper surface of the sealing body 100 to efficiently transmit the sensed pressure W to help the sealing body 100 deform.
2 is fixed, and if desired, a fixing hole 110 is provided on the fixed end side.
is formed.

第4図及び第5図に関して詳述したような圧力−電気変
換装置によると、密封体100に凹部108a、108
bを付設したことと相俟って増幅回路DAをも集積化し
且つ一体化したので、出力端子28からは被感知圧力W
に高感度で応答した大きな増幅出力Vontを安定して
取出すことができ、有利である。
According to the pressure-to-electrical converter as detailed with respect to FIGS. 4 and 5, recesses 108a, 108
In addition to the addition of the amplifier circuit DA, the amplifier circuit DA is also integrated and integrated, so that the sensed pressure W is output from the output terminal 28.
This is advantageous in that it is possible to stably extract a large amplified output Vont that responds to with high sensitivity.

従って通常の場合にもこの増幅出力Vontはさらに他
の増幅系統を介すことなく所望の制御系その他の系統に
直接的に印加しうる。
Therefore, even in a normal case, this amplified output Vont can be applied directly to a desired control system or other system without going through any other amplification system.

なお、この実施例の装置が、先に第1図〜第38及び第
3b図に関して述べた実施例の装置に釦けると同様な作
用効果をも奏しうるものであることは自明であろう。
It will be obvious that the apparatus of this embodiment can also produce the same effects when used in conjunction with the apparatus of the embodiments previously described with reference to FIGS. 1 to 38 and 3b.

この考案は、上記したところ口恨定されることなく、例
えば定電流源部や増幅回路部以外の周辺回路部を集積化
し、一体化する場合などにも当然適用しうるものである
Although this invention is not limited to the above, it can naturally be applied to cases where, for example, peripheral circuit sections other than the constant current source section and the amplifier circuit section are integrated and integrated.

そしてこの考案による圧力−電気変換装置は例えば電子
楽器の各種のタッチコントロールに用いると好適である
The pressure-to-electricity converter according to this invention is suitable for use in various touch controls of electronic musical instruments, for example.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この考案の一実施例による圧力−電気変換装
置を示す回路図、第2図は、第1図の装置の集積化構造
の一例を示す上面図、第38及び第3b図は、第1図の
装置の実装構造の一例を示すそれぞれ下面図及びその要
部断面図、第4図は、この考案の他の実施例による圧力
−電気変換装置を示す回路図、第5図は、第4図の装置
の実装構造の一例を示す断面図である。 符号の説明、10・・・・・・圧力検知部、30・・・
・・・周辺回路部、50,104・・・・・・圧力検知
部集積化基板、70,106・・・・・・周辺回路集積
化基板、80゜100・・・・・・ばね定数の大きい密
封体。
FIG. 1 is a circuit diagram showing a pressure-to-electricity converter according to an embodiment of the invention, FIG. 2 is a top view showing an example of an integrated structure of the device in FIG. 1, and FIGS. 38 and 3b are , FIG. 1 is a bottom view and a cross-sectional view of a main part thereof, respectively, showing an example of the mounting structure of the device, FIG. 4 is a circuit diagram showing a pressure-to-electricity converter according to another embodiment of the invention, and FIG. FIG. 5 is a cross-sectional view showing an example of the mounting structure of the device shown in FIG. 4. Explanation of symbols, 10... Pressure detection section, 30...
... Peripheral circuit section, 50, 104 ... Pressure detection section integrated board, 70, 106 ... Peripheral circuit integrated board, 80°100 ... Spring constant large sealed body.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 1.感圧素子を含む圧力検知部が一体的に形成されてい
る第1の基板と、前記圧力検知部の周辺回路を構成する
電気素子が一体的に形成されている第2の基板と、被感
知圧力が印加されるとき実質的に変形する第1の領域及
び実質的に変形しない第2の領域が設けられ且つ前記第
1の基板よりも大きいばね定数を有する密封体とをそな
え、この密封体における前記第1領域内には前記第1の
基板を埋設するとともに前記第2領域内には前記第2の
基板を埋設したことを特徴とする圧力−電気変換装置。 2、実用新案登録請求の範囲第1項に記載の圧力−電気
変換装置において、前記第1及び第2の基板は半導体か
らなるとともに前記密封体は合成樹脂からなり、前記感
圧素子及び前記電気素子はいずれも絶縁ゲート型電界効
果トランジスタからなることを特徴とする圧力−電気変
換装置。
1. A first substrate on which a pressure sensing section including a pressure sensing element is integrally formed, a second substrate on which an electric element forming a peripheral circuit of the pressure sensing section is integrally formed, and a sensing target. a sealing body having a first region that substantially deforms when pressure is applied and a second region that does not substantially deform and having a spring constant greater than that of the first substrate; A pressure-to-electricity conversion device characterized in that the first substrate is buried in the first region and the second substrate is buried in the second region. 2. Utility Model Registration Scope of Claims In the pressure-to-electricity converter according to claim 1, the first and second substrates are made of semiconductors, the sealing body is made of synthetic resin, and the pressure-sensitive element and the electric A pressure-to-electricity conversion device characterized in that all elements are composed of insulated gate field effect transistors.
JP16686976U 1976-12-13 1976-12-13 Pressure-electric conversion device Expired JPS5813313Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16686976U JPS5813313Y2 (en) 1976-12-13 1976-12-13 Pressure-electric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16686976U JPS5813313Y2 (en) 1976-12-13 1976-12-13 Pressure-electric conversion device

Publications (2)

Publication Number Publication Date
JPS5383176U JPS5383176U (en) 1978-07-10
JPS5813313Y2 true JPS5813313Y2 (en) 1983-03-15

Family

ID=28774585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16686976U Expired JPS5813313Y2 (en) 1976-12-13 1976-12-13 Pressure-electric conversion device

Country Status (1)

Country Link
JP (1) JPS5813313Y2 (en)

Also Published As

Publication number Publication date
JPS5383176U (en) 1978-07-10

Similar Documents

Publication Publication Date Title
US6452427B1 (en) Dual output capacitance interface circuit
US8487701B2 (en) Circuit for amplifying a signal representing a variation in resistance of a variable resistance and corresponding sensor
US6615668B2 (en) Semiconductor pressure sensor having signal processor circuit
US6725725B1 (en) Micromechanical differential pressure sensor device
US4633099A (en) Feedback circuit for a semiconductor active element sensor
US20150300901A1 (en) High temperature transducer using soi, silicon carbide or gallium nitride electronics
US6683358B1 (en) Silicon integrated accelerometer
US3882409A (en) Differential amplifier circuit
JPH0972805A (en) Semiconductor sensor
US4881056A (en) Facedown-type semiconductor pressure sensor with spacer
JPS5813313Y2 (en) Pressure-electric conversion device
JPH03231158A (en) Semiconductor sensor
JPH0241184B2 (en)
US6991367B2 (en) Integrated thermal sensor for microwave transistors
JP2519338B2 (en) Semiconductor sensor
JP2748277B2 (en) Semiconductor sensor
JPH08136598A (en) Capacitance detection circuit
JPH0441613Y2 (en)
JPH0682844B2 (en) Semiconductor strain converter
JPS5930029A (en) Temperature detecting device
JPH0450524B2 (en)
JPH04110648A (en) Integrated response element
JPH09181191A (en) Circuit device with differential pair of transistors
JPH0511479Y2 (en)
JPH08162646A (en) Sensor for mechanical quantity