JPS58132953A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS58132953A
JPS58132953A JP57016087A JP1608782A JPS58132953A JP S58132953 A JPS58132953 A JP S58132953A JP 57016087 A JP57016087 A JP 57016087A JP 1608782 A JP1608782 A JP 1608782A JP S58132953 A JPS58132953 A JP S58132953A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
pin
package
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57016087A
Other languages
English (en)
Inventor
Yoichi Morita
要一 森田
Masahiro Watanabe
渡辺 政弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP57016087A priority Critical patent/JPS58132953A/ja
Publication of JPS58132953A publication Critical patent/JPS58132953A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路の内容表示に好適な表示シール
を貼着した半導体集積回路に関する。
半導体集積回路において、外部から視覚による確認が可
能なように内容表示を行うに際してはそのパッケージの
大きさから内容表示に盛シ込まれる情報の量に関して制
約を受ける。
現在、半導体集積回路の内容表示には、印字もしくは、
印刻による方法が採られている。すなわち、半導体集積
回路パッケージの表面上に、印刷機もしくは、印字機に
より文字が表示される。
第1図は、かかる従来の表示を有する半導体集積回路を
示す図であり1図中、1は、半導体集積回路パッケージ
2は外部導出ピン、3は方向指示用のノツチ、4は製品
の品種名、6は前記品種の製造区分についての表示であ
る。
従来の半導体集積回路では上記のようにして表示した番
号により半導体集積回路製品の区分がされているが、か
かる半導体集積回路製品を実際に使いこなす為にさらに
予め準備したカタログ等の印刷物による情報が必要とさ
れる。ががる従来の゛1′S導体集積回路の使用法にお
いては、使用者はカタログと常に対比させて、その半導
体集積回路の性能、使用方法などを調べなくてはならず
、このことが半導体集積回路の汎用性を著しく低下させ
ている原因となっていた。
さらに、半導体集積回路をプリント板上に実装する場合
、あるいは既に市販されている半導体集積回路、トラン
ジスタ、コンデンサ等をプリント板に差し込み、ハンダ
付けして回路を組み1回路実験を行う場合の各素子間の
相互接続をなす場合。
半導体集積回路のように、ピン数が多い素子ではピン番
号を集積回路パッケージに設けられた方向ノツチ(凹欠
部)を目安にピン番号を数えなければならなかった。ま
た、プリント板の所定部分に半導体集積回路をとりつけ
、プリント板の配線層とピンとの間をハンダ付けすると
きプリント板の裏から見たピン番号すなわち、半導体集
積回路の裏から見たピン番号も、一目瞭然にわかること
が必要であり、方向ノツチによる表示だけでは、この要
求を満たすには不十分であった。
本発明は、かかる従来の内容表示の方法に存在した不都
合を排除すべくなされたものであり、従来の表示による
情報量にくらべて情報量の多い表示を具備する半導体集
積回路を提供するものである。
以下第2図を参照して本発明の詳細な説明する。
第2図は1本発明の半導体集積回路の一実施例を示す図
であり1図示するように半導体集積回路パックー′)1
の表面にはピン番号■〜[相]のピン情報を印刷したシ
ール6が貼着されている。
従来の半導体集積回路ではパッケージへのピン番号表示
はなく、このためピンの番号は、例えば方向ノツチ3を
左にして左下から反時計方向に。
パッケージ上面で1.2,3.〜と外部に導出されるピ
ン位置を数える作業が必要とされ、ピン数が少ない場合
には、特に不都合は生じないが、ピン数が多い場合には
、目視によってピンの足を数える作業は、非能率的とな
り、また誤りをおかしやすかったが1本発明のように、
パッケージ表面に各ピンの番号を表示したシールを貼着
したものでは、これの使用者に対して早く的確にピン番
号を知らせることができる。なお、この例のように各ピ
ンの番号をシールに印刷する場合には、その間隔を半導
体集積回路のピン間隔に合致させることが必要である。
また第2図で記されたピン番号(数字)の替わりに、ア
ルファベット等の記号を用いてもよい。
第3図は、第2図の補足例を示したものであり番号■〜
@は省略して示している。図中6は第2図でも示したシ
ールであり、このシールには各ピンの各部入出力条件を
示す表示7.8および9が示されている。なお表示7〜
9は番号■〜@と併せて付す必要はないが両者を併用す
ることによってすこぶる大きな効果が奏される。
第4図は上記2例のようにシールをパッケージ」一部に
貼着したのは異り、パッケージの裏面にシール61を貼
着した例を示す図であり、このシールに対して付す表示
(番号■〜[相])は第2図のそれとは面対称、すなわ
ち方向ノツチ3を左にして。
左上から時計回りに■、■、■、・・・・・・(j、9
)と付されている。この表示がないときには方向ノツチ
3を左にして左上から時計方向に順次ピン番号を判定す
ることが必要とされる。この作業は、75ツケ一ジ上面
から見たときとは反対の判定作業であり作業をする上で
、誤りを犯しやすい。第4図に示すようにして、シール
を用いて表示することならば。
一目瞭然に各ピン番号がわかり1作業の能率と正確さが
もたらされる。
以上のように1本発明の半導体集積回路は簡単な構成に
よりピン番号等が判別出来るので、工業的価値は高い。
【図面の簡単な説明】
第1図は集積回路パッケージの一例を示す斜視図、第2
図、第3図はパンケージの表面側に表示情報を付与した
本考案の半導体集積回路を示す斜視図、第4図はパッケ
ージの裏面側に表示情報を付与した本考案の半導体集積
回路を示す裏面斜視図である。 1・・・・・・半導体集積回路パッケージ、2・・・・
・・外部導出ビン、3・・・・・・方向ノツチ、4・・
・・・・品種名ヲアられすマーク、5・・・・・・製造
区分をあられすマーク。 6.61・・・・・・シール、7,8.9・・・・・・
入出力条件を示す表示。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2r!lA

Claims (4)

    【特許請求の範囲】
  1. (1)半導体集積回路パッケージの表面および裏面の少
    くとも一方に、外部導出用ピン位置と、対応する位置に
    半導体集積回路内容が表示されたシールを貼着したこと
    を特徴とする半導体集積回路。
  2. (2)半導体集積回路パッケージの表面および裏面の両
    面にシールが貼着され、前記表面に貼着されるシールと
    前記裏面に貼着されるシールの表示が面対称であること
    を特徴とする特許請求の範囲第1項に記載の半導体集積
    回路。
  3. (3)シールの表示が外部導出用ピンの番号であること
    を特徴とする特許請求の範囲第1項に記載の半導体集積
    回路。
  4. (4)  シールの表示に入出力条件を示す表示が含ま
    れていることを特徴とする特許請求の範囲第1項に記載
    の半導体集積回路。
JP57016087A 1982-02-03 1982-02-03 半導体集積回路 Pending JPS58132953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57016087A JPS58132953A (ja) 1982-02-03 1982-02-03 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57016087A JPS58132953A (ja) 1982-02-03 1982-02-03 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS58132953A true JPS58132953A (ja) 1983-08-08

Family

ID=11906748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57016087A Pending JPS58132953A (ja) 1982-02-03 1982-02-03 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS58132953A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6026050A (ja) * 1983-07-22 1985-02-08 Asahi Chem Ind Co Ltd ポリエチレン組成物
JPS6026051A (ja) * 1983-07-22 1985-02-08 Asahi Chem Ind Co Ltd ポリエチレン系組成物

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6026050A (ja) * 1983-07-22 1985-02-08 Asahi Chem Ind Co Ltd ポリエチレン組成物
JPS6026051A (ja) * 1983-07-22 1985-02-08 Asahi Chem Ind Co Ltd ポリエチレン系組成物
JPH0112780B2 (ja) * 1983-07-22 1989-03-02 Asahi Chemical Ind
JPH0144209B2 (ja) * 1983-07-22 1989-09-26 Asahi Chemical Ind

Similar Documents

Publication Publication Date Title
US4080512A (en) Substrate for integrated circuit
US7365419B2 (en) Surface-mount packaging for chip
JPS58132953A (ja) 半導体集積回路
US4422241A (en) Mark locator and method of using same
TW538430B (en) Coded tray for holding packaged semiconductor devices
JP3043247U (ja) 電子部品
JPH02177460A (ja) Icパッケージ
JPH0579684U (ja) 自動販売機の販売価格表示装置
JPS6277693A (ja) カ−ド残額表示方法
JP2001068820A (ja) Ic用リードマーク
JPS61131549A (ja) 半導体回路パツケ−ジ
JPH056846U (ja) 半導体装置用パツケージ
JPH0113423Y2 (ja)
JPS5830815U (ja) 車両用多重用表示計
JPH08186341A (ja) プリント基板装置
JPS5935831U (ja) メモリ−付体重計
JPH058975U (ja) プリント基板
JPS6121902U (ja) 印刷配線板用スケ−ル
KR910013028A (ko) 전자달력
JPS61265840A (ja) リ−ド端子記号を有する半導体装置
JP2000208999A (ja) 基板バックアップ装置におけるバックアップピンのセット方法
JPH0729565U (ja) 多ピン電子部品のピン番号を数える為のステッカー
JPH03292758A (ja) 半導体装置
JPS6063944U (ja) 半導体集積回路パツケ−ジ
JPS58114772U (ja) プリント板の測定治具