JPS58129722U - フエ−デイング回路 - Google Patents
フエ−デイング回路Info
- Publication number
- JPS58129722U JPS58129722U JP1256882U JP1256882U JPS58129722U JP S58129722 U JPS58129722 U JP S58129722U JP 1256882 U JP1256882 U JP 1256882U JP 1256882 U JP1256882 U JP 1256882U JP S58129722 U JPS58129722 U JP S58129722U
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- variable resistance
- divider circuit
- voltage divider
- resistance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図及び第２図はそれぞれ本考案の一実施例を示す回
路図である。 図中、２及び５は可変抵抗素子、６は増幅器、８はスイ
ッチである。
路図である。 図中、２及び５は可変抵抗素子、６は増幅器、８はスイ
ッチである。
Claims (1)
- 第１の可変抵抗素子を含む第１の分圧回路と、第２の可
変抵抗素子を含む第２の分圧回路と、上記第１の分圧回
路を介して増幅器に入力信号を印加する手段と、上記第
２の分圧回路を介して上記増幅器の出力信号を上記増幅
器に負帰還する手段と、上記第２の可変抵抗素子を低抵
抗状態に保つ手段と、上記第１の可変抵抗素子を低抵抗
状態に保つ第１のバイアス電圧発生手段と、高抵抗状態
−に保つ第２のバイアス電圧発生手段と、上記第１又は
第２のバイアス電圧のいずれかを選択して積分回路を介
して上記第１の可変抵抗素子に供給することにより、上
記第１の可変抵抗素子の抵抗値を除々に低抵抗状態又は
高抵抗状態に変化させる手段とを有することを特徴とす
るフェーディング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1256882U JPS58129722U (ja) | 1982-02-02 | 1982-02-02 | フエ−デイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1256882U JPS58129722U (ja) | 1982-02-02 | 1982-02-02 | フエ−デイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58129722U true JPS58129722U (ja) | 1983-09-02 |
| JPH0132415Y2 JPH0132415Y2 (ja) | 1989-10-04 |
Family
ID=30025132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1256882U Granted JPS58129722U (ja) | 1982-02-02 | 1982-02-02 | フエ−デイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129722U (ja) |
-
1982
- 1982-02-02 JP JP1256882U patent/JPS58129722U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0132415Y2 (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58129722U (ja) | フエ−デイング回路 | |
| JPS6188327U (ja) | ||
| JPS6079819U (ja) | 負荷電流制限回路 | |
| JPS59187219U (ja) | 半導体回路 | |
| JPS58129564U (ja) | 交流積分器 | |
| JPS59126314U (ja) | 電源回路 | |
| JPS6147514U (ja) | 電子ボリユ−ム回路 | |
| JPS58185000U (ja) | ステレオワイド回路 | |
| JPS599619U (ja) | 増幅回路 | |
| JPS58147017U (ja) | 電圧選択回路 | |
| JPS5988920U (ja) | ミキシング装置 | |
| JPS5813718U (ja) | 可変利得増幅回路 | |
| JPS60160622U (ja) | 音量調整装置 | |
| JPS601025U (ja) | 音質制御回路 | |
| JPS59121929U (ja) | 位相合成回路 | |
| JPS58132410U (ja) | リアイコライザ回路 | |
| JPS5996916U (ja) | 可変利得増幅回路 | |
| JPS60127100U (ja) | 音響付加装置 | |
| JPS59165015U (ja) | 定電圧電源回路 | |
| JPS6050522U (ja) | 演算増幅器 | |
| JPS60132018U (ja) | 電圧可変回路 | |
| JPS60174491U (ja) | インバ−タ装置 | |
| JPS58144699U (ja) | メモリ回路 | |
| JPS618313U (ja) | 定電圧回路 | |
| JPS6093319U (ja) | 増幅器のミユ−テイング回路 |