JPS58127421A - Amplifier element parallel operating circuit - Google Patents

Amplifier element parallel operating circuit

Info

Publication number
JPS58127421A
JPS58127421A JP57010330A JP1033082A JPS58127421A JP S58127421 A JPS58127421 A JP S58127421A JP 57010330 A JP57010330 A JP 57010330A JP 1033082 A JP1033082 A JP 1033082A JP S58127421 A JPS58127421 A JP S58127421A
Authority
JP
Japan
Prior art keywords
amplifier
terminal
resistor
emitter
parallel operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57010330A
Other languages
Japanese (ja)
Other versions
JPH063563B2 (en
Inventor
Tsuneo Ikegami
池上 恒男
Keizo Onodera
小野寺 桂三
Yoshisada Hata
畑 良忠
Osamu Endo
修 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Ricoh Co Ltd
Stanley Electric Co Ltd
Micron Kiki Co Ltd
Original Assignee
Tohoku Ricoh Co Ltd
Stanley Electric Co Ltd
Micron Kiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Ricoh Co Ltd, Stanley Electric Co Ltd, Micron Kiki Co Ltd filed Critical Tohoku Ricoh Co Ltd
Priority to JP57010330A priority Critical patent/JPH063563B2/en
Publication of JPS58127421A publication Critical patent/JPS58127421A/en
Publication of JPH063563B2 publication Critical patent/JPH063563B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To decrease a voltage across an emitter resistor and to make each amplifier element current uniform, by connecting each input terminal of a bias amplifier to a connecting point between the emitter and a detection resistor, and connecting each output terminal to the base of each amplifier element. CONSTITUTION:A circuit consisting of power transistors Q1-Q3 of parallel operation, resistors r1-r3 individually detecting an emitter current of each power transistor (TR), and a bias amplifier Ad taking connecting point VA1- VA3 between each resistor and each emitter as inputs and taking the base of the TR as each input, is provided wih a resistor R for detecting the entire current and an error amplifier Aerr taking a reference voltage Vref and a voltage across the R. Thus, the weighted average value of the outputs of the amplifier Ad and the Aerr is applied to the base of the TRQ, and the current equalization and the total current control are done at the same time.

Description

【発明の詳細な説明】 本発明はζr定電流・定電圧負荷、直流安定化電源装置
に適用して好適な増幅素子並列運転回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier element parallel operation circuit suitable for application to a ζr constant current/constant voltage load and a DC stabilized power supply device.

従来、例えばトランジスタで大電力を制御する場合、直
列又は並列接続によって行うことが多かったが、いずれ
の場合も個々のトランジスタの損失を平均化するには問
題があった。特に大電流の処理をしなければならない場
合は並列接続する必要があるが、トランジスタの温度係
数が負であるだめ、何らかの原因でトランジスタ間に温
度差が生ずると、温度の上昇したトランジスタに電流が
集中して制御不能となる所謂暴走を惹起する。その結果
、トランジスタが破壊されることがある。
Conventionally, for example, when controlling large amounts of power using transistors, it was often done by connecting them in series or in parallel, but in either case there was a problem in averaging the losses of the individual transistors. Particularly when large currents have to be handled, it is necessary to connect them in parallel, but since the temperature coefficient of transistors is negative, if a temperature difference occurs between transistors for some reason, current will flow to the transistor whose temperature has risen. This causes a so-called out-of-control situation where the person concentrates and becomes uncontrollable. As a result, the transistor may be destroyed.

これを防ぐため、従来は、例えば第1図に示す如く、ト
ランジスタQ1〜Qnのエミッタ側に抵抗器r1〜rn
を挿入し、この抵抗両端電圧を負帰還電圧とすることに
よって電流の集中を防ぐのが一般的な解決法である。
To prevent this, conventionally, as shown in FIG.
A common solution is to prevent current concentration by inserting a resistor and making the voltage across this resistor a negative feedback voltage.

しかし負帰還による効果を充分に得るためには抵抗を大
きくする必要がある。抵抗を大きくすれば抵抗発熱が大
となり、その放熱に考慮が必要となる。また抵抗両端電
圧が大きくなると、コレクタ・エミッタ間電圧VOEと
の和が回路の最小電圧を決定するだめ、低電圧大電流回
路における電流配分は極めて困難となる。
However, in order to fully obtain the effect of negative feedback, it is necessary to increase the resistance. Increasing the resistance increases resistance heat generation, and consideration must be given to heat dissipation. Furthermore, as the voltage across the resistor increases, the sum of the collector-emitter voltage VOE determines the minimum voltage of the circuit, making current distribution in a low-voltage, high-current circuit extremely difficult.

第2図は、電力トランジスタとして異るロット番号の2
SD−555を無選別に4個取り出し、第1図に示す如
き回路を構成したときの実験値を示す。曲線A、Bは夫
々第1図においてエミッタ抵抗r1〜r4を12Ω、3
.5Ωとした場合のエミッタ電流の平均値に対する最大
偏差を示している。曲線A、Bにより明らかな如く、電
流のばらつきを小さく抑えるには、大きなエミッタ抵抗
を必要とする。また電子負荷又は電源等に使用する場合
、エミッタ電流を可変とする必要があるが、例えば1〜
IOA間で常に2%以内に誤差を抑えるだめには12Ω
の抵抗器を要し、このときの抵抗両端電圧(120V)
及び抵抗における損失(1200W)に鑑みると実用性
に乏しい。
Figure 2 shows two different lot numbers as power transistors.
Experimental results are shown when four SD-555's were taken out at random and a circuit as shown in FIG. 1 was constructed. Curves A and B have emitter resistances r1 to r4 of 12Ω and 3Ω, respectively, in FIG.
.. It shows the maximum deviation from the average value of the emitter current when the resistance is 5Ω. As is clear from curves A and B, a large emitter resistance is required to keep the current variation small. Furthermore, when used as an electronic load or power source, it is necessary to make the emitter current variable;
To keep the error within 2% between IOAs, use 12Ω.
A resistor is required, and the voltage across the resistor (120V) at this time is
In view of the loss (1200 W) in the resistor, it is impractical.

本発明はかかる点に鑑み、電流バランスと熱損失との双
方を一挙に解決することができるこの種増幅素子並列運
転回路を提案することを主たる目的とする。
In view of this point, the main object of the present invention is to propose this type of amplifier element parallel operation circuit that can solve both current balance and heat loss at once.

第3図は本発明の詳細な説明に供する回路図である。こ
の回路は、並列運転を行う電力・トランジスタQI−Q
n、各電力トランジスタのエミッタ電流を別々に検出す
るだめの抵抗器r 1−r n及び各抵抗器と各エミッ
タとの接続点■A+〜VAlv?各入力としトランジス
タのベースを各出力とする偏差増幅器Adから成る。偏
差増幅器Add、入力電圧の平均値に対する各入力電圧
の偏差を1段又は2段以上の増幅器によって反転増幅し
たものな各出力とするものである。
FIG. 3 is a circuit diagram for explaining the present invention in detail. This circuit uses power transistors QI-Q that operate in parallel.
n, a resistor r1-rn for detecting the emitter current of each power transistor separately, and a connection point between each resistor and each emitter ■A+~VAlv? It consists of a deviation amplifier Ad having each input and the base of a transistor as each output. The deviation amplifier Add generates each output by inverting and amplifying the deviation of each input voltage with respect to the average value of the input voltages using one or more stages of amplifiers.

第4図は偏差増幅器の一例を示す図である。各人力ei
 I ” einは各r8目〜[81oを通して互いに
接続され、この接続点をMとする。M点からr121〜
「、2nを通して各オペアンプA1〜Anの正の入力端
に接続される。また各人力eil ” einはrf 
11− rflnを通して各オへアンプA1−八〇の負
の入゛力端に接続される。
FIG. 4 is a diagram showing an example of a deviation amplifier. Each person's power ei
I ” ein are connected to each other through each r8th~[81o, and this connection point is M. From the M point to r121~
",2n is connected to the positive input terminal of each operational amplifier A1~An. Also, each human power eil" ein is rf
11-rfln to the negative input terminal of each amplifier A1-80.

更にrfll〜rfinが各オペアンプA1〜Anの負
の入力端及び出力端に接続され、’all” ’aln
と共にオペアンプA、〜Anの増幅率を決定している。
Further, rflll to rfin are connected to the negative input terminal and output terminal of each operational amplifier A1 to An, and 'all''aln
Together with this, the amplification factors of the operational amplifiers A and An are determined.

この場合、’a l l−’alnが全て等しければ、
M点には入力eil−e、nの平均値が現われ、その平
均値がオペアンプA、〜Anの正の入力電圧となる。一
方、各オペアンプA1〜Anの負の入力電圧はeil”
inとなり、上記の条件を満たすこと明らかである。
In this case, if 'a l l-'aln are all equal, then
The average value of the inputs eil-e, n appears at point M, and the average value becomes the positive input voltage of the operational amplifiers A, ~An. On the other hand, the negative input voltage of each operational amplifier A1 to An is eil”
It is clear that the above condition is satisfied.

第5図は偏差増幅器Adの他の例を示す回路図である。FIG. 5 is a circuit diagram showing another example of the deviation amplifier Ad.

複数のトランジスタTr1−Trnのエミッタを共通と
し、共通エミッタ抵抗”EEを通して電源の負端子に接
続され、コレクタは夫々抵抗器J、1〜KL、を通して
正の電源端子に接続される。入力は各トランジスタT 
r 、 % Tr算のベースに与えられ、出力が各トラ
ンジスタ11r1〜Trzのコレクタ電圧として取り出
される回路に構成している。
The emitters of the plurality of transistors Tr1-Trn are made common and connected to the negative terminal of the power supply through a common emitter resistor "EE," and the collectors are connected to the positive power supply terminal through resistors J, 1 to KL, respectively. transistor T
The circuit is configured such that r, % is given to the base of the Tr calculation, and the output is taken out as the collector voltage of each transistor 11r1 to Trz.

この場合、素子数が2 (n=2 )の回路はモ衡増幅
器として知られ、解析も行われているが、3端子以上の
回路については明らかでない。そこで3端子以上の回路
について各々の定数を任意とし、解析を行った結果、次
に示すような結果を得た。
In this case, a circuit with two elements (n=2) is known as a mosiliary amplifier and has been analyzed, but the circuit with three or more terminals is not clear. Therefore, we set arbitrary constants for circuits with three or more terminals and analyzed them, and as a result, we obtained the following results.

第5図に示す如き回路の出力e。e (1−112・・
・n)は、 αl : トランジスタTryのベース接地電流利得 r、 :  )ランジスタTriの内部ベース抵’ei
:’)ランジスタIll、、の内部エミッタ抵抗 ここで、各トランジスタ′■゛1〜T ro  の諸定
数及び”L I””−RLnが全て等しいと仮定すると
、第(1)式は、 in eot−一へ(ell −−Σe1k)    ・・・
・・・・・・・・・ (2)■稲。〉B    とする
Output e of a circuit as shown in FIG. e (1-112...
・n) is, αl : common base current gain r of transistor Try, : ) internal base resistance 'ei of transistor Tri
:') Internal emitter resistance of transistor Ill, , Here, assuming that the constants of each transistor '■'1 to T ro and "L I" - RLn are all equal, the formula (1) becomes in eot -To one (ell --Σe1k)...
・・・・・・・・・ (2) ■Rice. 〉B.

よって第5図例は第(2)式を満足すること明らかであ
る。従って、第3図例の回路を用いることにより、エミ
ッタ抵抗器r、〜r の両端電圧は、第1図例に示すエ
ミッタ抵抗の両端電圧に較べ、1/A程度で同じ効果を
有する。従ってエミ、り抵抗r1〜rn  が第1図例
におけるエミッタ抵抗に較べl/Aより大きければその
均一化の精度は第1図例に較べ良くなるため、エミッタ
抵抗r1〜rうにおける損失が小さければ縮小をある程
度抑えることによって均一の精度向上及び抵抗損失の減
少を同時に満足することができろ。
Therefore, it is clear that the example shown in FIG. 5 satisfies equation (2). Therefore, by using the circuit of the example in FIG. 3, the voltage across the emitter resistors r, to r2 has the same effect as the voltage across the emitter resistor shown in the example of FIG. 1 at about 1/A. Therefore, if the emitter resistances r1 to rn are larger than l/A compared to the emitter resistance in the example in Figure 1, the accuracy of uniformization will be better than in the example in Figure 1, so the loss in the emitter resistances r1 to r will be smaller. By suppressing the reduction to some extent, it is possible to simultaneously improve uniform accuracy and reduce resistance loss.

第6図はトランジスタ並列運転回路の具体的な一例を示
す回路図である。尚、説明の簡略化のため電力素子が3
個の場合につ弘て説明する。本例は電子負荷又は定電流
回路等に使用される形式であり、第3図に示す如き偏差
増幅器を用い、全体の電流を制御する回路を加えたもの
である。即ち、全体の電流を検出するだめの抵抗器■(
、基準適圧V?ef及びRの両端に生じた電圧とVle
fを入力とする誤差増幅器Aeirを加えている。誤差
増幅器Aerrの出力は、抵抗器「ユ、〜r23を通し
て、まだ偏差増幅器Adの出力はr2+〜r23を通し
て夫々電力トランジスタQ1〜Q3のベースに接続され
ている。従って各トランジスタQ1〜Q3のベースには
偏差増幅器Adと誤差増幅器A、=の出力の加重平均値
が加わり、電流均等化と総電流制御が同時に行われるこ
とになる。
FIG. 6 is a circuit diagram showing a specific example of a transistor parallel operation circuit. In addition, for the sake of simplicity, the number of power elements is 3.
I will explain this in detail. This example is of a type used in electronic loads or constant current circuits, etc., and uses a deviation amplifier as shown in FIG. 3, and adds a circuit for controlling the overall current. In other words, the resistor ■(
, standard appropriate pressure V? The voltage generated across ef and R and Vle
An error amplifier Aeir whose input is f is added. The output of the error amplifier Aerr is connected through the resistor 'U~r23, while the output of the error amplifier Ad is connected through r2+~r23 to the bases of the power transistors Q1-Q3, respectively. is added with the weighted average value of the outputs of the deviation amplifier Ad and the error amplifier A, =, and current equalization and total current control are performed simultaneously.

第7図は、偏差増幅器Adとして第5図例の回路を用い
る外は第6図例の構成とほぼ同様である。
The configuration in FIG. 7 is almost the same as that in the example in FIG. 6 except that the circuit in the example in FIG. 5 is used as the deviation amplifier Ad.

尚、簡略化のため、偏差増幅器として第6図例を用いた
例について説明するが、第4図例と置換し得ることは勿
論である。
For the sake of simplicity, an example will be described in which the example shown in FIG. 6 is used as the deviation amplifier, but it goes without saying that the example shown in FIG. 4 can be replaced.

第8図は、第7図例における■tEEO代りに電流制御
素子(トランジスタ)Tra  を挿入し、Traの電
流制御端子にAerrの出力端を接続したものである。
In FIG. 8, a current control element (transistor) Tra is inserted in place of ■tEEO in the example in FIG. 7, and the output terminal of Aerr is connected to the current control terminal of Tra.

この場合、第7図例におけるように加重平均値がトラン
ジスタQ1〜Q3のベースに加わるのではなりから、偏
差増幅器の出力は減衰することなくトランジスタQ1〜
Q、のベースに加えられ、電流配分の均等化の精度が向
上することにな誤 る。まだ偏差増幅器Aerrの出力はTraの電流増幅
率によって増幅され、偏差増幅器の各素子のエミッタ入
力となるから、この増幅率と誤差増幅器の増幅率との積
が減衰することなく各トランジスタQ1〜Q、のベース
に加えられる。従って、総電流制御の帰還増幅率は、第
7図例に較べて飛躍的に増大し、よって制御精度が著し
く向上することになる。
In this case, since the weighted average value is not applied to the bases of transistors Q1 to Q3 as in the example in FIG.
Q, is added to the base of Q, and the accuracy of equalization of current distribution is improved. The output of the deviation amplifier Aerr is still amplified by the current amplification factor of Tra, and becomes the emitter input of each element of the deviation amplifier, so the product of this amplification factor and the amplification factor of the error amplifier is not attenuated and is applied to each transistor Q1 to Q. , added to the base of. Therefore, the feedback amplification factor of the total current control is dramatically increased compared to the example shown in FIG. 7, and the control accuracy is therefore significantly improved.

第9図は本発明の更に他の例を示す回路図である。本例
は第7図列における偏差増幅器AdのトランジスタTr
、〜Tr3をP N P形に置換し、その出力にエミッ
タホロワを加えると共に、出力レベルをシフト可能にし
た例を示している。エミノタホホロアはトランジスタQ
、〜Q3の前に2段設けてインピーダンス変換を行って
いる。そしてエミッタ抵抗r1〜r3=0.1Ωとして
第1図例に示す如き同じトランジスタを用い、エミッタ
電流と最大偏差との関係を示したものを第2図中、曲線
Cとして表わされる。この結果、エミッタ電流の誤差は
倭めて小さく、またその電流変動に対しても誤差が常に
2チ以下を示している。従って第2図を参照して明らか
な如く、第1図例と較べて本発明の効果が顕著であるこ
とがわかる。
FIG. 9 is a circuit diagram showing still another example of the present invention. In this example, the transistor Tr of the deviation amplifier Ad in the column of FIG.
, ~ shows an example in which Tr3 is replaced with a PNP type, an emitter follower is added to its output, and the output level is made shiftable. Eminotahohoroa is transistor Q
, ~Q3 are provided in two stages to perform impedance conversion. Using the same transistor as shown in the example of FIG. 1 with emitter resistances r1 to r3=0.1Ω, the relationship between the emitter current and the maximum deviation is shown as curve C in FIG. As a result, the error in the emitter current is extremely small, and even with respect to current fluctuations, the error is always less than 2 inches. Therefore, as is clear with reference to FIG. 2, it can be seen that the effects of the present invention are more significant than the example shown in FIG.

第10図は更に他の例を示し、大電流負荷の場合に負荷
自体の構成から1つの負荷を並列小負荷に分割したもの
である。Z1〜Z3は分割された小負荷を示している。
FIG. 10 shows yet another example in which, in the case of a large current load, one load is divided into parallel small loads based on the structure of the load itself. Z1 to Z3 indicate divided small loads.

尚、゛小負荷が同じインピーダンスであれば、上述例の
方法で制御することができる。Z1〜Z、のインピーダ
ンスが等しいときはトランジスタQ、〜Q、の電流が等
しいならば、その・インピーダンスによって生ずる電圧
降下が等しいため、接続線a(破線図示)を除いても各
トランジスタQ1〜Q3のコレクタ電圧は等シく、よっ
てQ、−Q3の消費電力の均等化を達成することができ
る。
Note that if the small loads have the same impedance, they can be controlled using the method described in the above example. When the impedances of Z1 to Z are equal, if the currents of transistors Q and Q are equal, the voltage drops caused by the impedances are equal, so even if connection line a (shown with a broken line) is excluded, each transistor Q1 to Q3 The collector voltages of are equal, so it is possible to equalize the power consumption of Q and -Q3.

第11図は高電圧電力負荷に適用した例を示す回路図で
ある。高電圧負荷の、場合は、トランジスタ(之、〜Q
3のコレクタ電圧が異常に高くなる危険を考慮して電力
真空管v1〜V3を介して制御するのが例である。■1
〜V3のグリッドG、〜G、は同一バイアス電圧を加え
ることにより、そのカソード電圧がほぼ等しくなり、よ
って上述例と同様の構成とすることができる。但し、実
際には■1〜■3の個々の定数の相違からグリッド市川
を調験する必要があり、(31〜G3に与えるバイアス
電圧は各トランジスタQ、−Q3のコレクタ電圧が等し
くなるように調整された電源から供給される。尚、図示
例は高電圧電力負荷として複数の極を有する放電管をを
示している。よって、総電流の制御及び各電極電流の均
等化を高い精度で行うことができると共に、トランジス
タQ1〜Q3の印加電圧及び消費電力が均等化されて保
護される。各真空管V1〜v3のカンード電圧の不一致
が容易に矯正されないときは、各カソード重圧を別の偏
差増幅器に入力し、出力をグリッドバイアスの各電源に
帰還することにより、安定的に均一化を図ることができ
る。
FIG. 11 is a circuit diagram showing an example of application to a high voltage power load. In the case of high voltage loads, transistors (~Q
For example, control is performed via the power vacuum tubes v1 to V3 in consideration of the risk of the collector voltage of No. 3 becoming abnormally high. ■1
By applying the same bias voltage to the grids G and ~G of ~V3, the cathode voltages thereof become approximately equal, and therefore, the same configuration as the above example can be achieved. However, in reality, it is necessary to examine the grid Ichikawa due to the differences in the individual constants of ■1 to ■3. It is supplied from a regulated power source.The illustrated example shows a discharge tube with multiple poles as a high voltage power load.Therefore, the total current can be controlled and the current of each electrode can be equalized with high precision. At the same time, the applied voltage and power consumption of the transistors Q1 to Q3 are equalized and protected.If the discrepancy in the cand voltage of each vacuum tube V1 to V3 cannot be easily corrected, each cathode pressure is divided into a separate deviation amplifier. By feeding back the output to each grid bias power supply, stable uniformity can be achieved.

第12図は本発明の更に他の例を示す回路図である。本
例においては、エミッタ電流を高め精度で均等化しても
、取付は位置又は通気性の差等により、トランジスタQ
、〜Q3の温度が均一にならない点に鑑み、温度影響を
受ける位置に温度検出素子を配設したものを示している
。温度検出素子は正の温度特性をもつ素子及び負の温度
特性をもつ素子があるが、いずれのものを用いることが
できる。以下二端子素子としてダイオードな用いた例に
つき説明する。供給電源VDAがらダイオードD1〜D
3の順方向電圧を引いた電圧を偏差増幅器Ad’の入力
としている。ダイオードの順方向電圧は負の温度係数を
もっているだめ、温度の高いトランジスタに密着又は内
蔵されたダイオードのカソード電位即ち偏差増幅器Ad
/の入力電位が」二かり、偏差増幅器Ad’の動作によ
り、トランジスタのベース電位が下がり、よって温度が
均等化されることになる。
FIG. 12 is a circuit diagram showing still another example of the present invention. In this example, even if the emitter current is increased and equalized with high accuracy, the transistor Q
, ~Q3 are not uniform in temperature, a temperature detection element is shown disposed at a position affected by temperature. There are two types of temperature detection elements: elements with positive temperature characteristics and elements with negative temperature characteristics, and any of them can be used. An example in which a diode is used as the two-terminal element will be explained below. Diodes D1 to D from supply power VDA
The voltage obtained by subtracting the forward voltage of 3 is input to the deviation amplifier Ad'. Since the forward voltage of a diode has a negative temperature coefficient, the cathode potential of the diode that is closely attached to or built into a high-temperature transistor, that is, the deviation amplifier Ad
The input potential of / increases to 2, and the operation of the deviation amplifier Ad' lowers the base potential of the transistor, thereby equalizing the temperature.

第13図は、電流配分と温度配分との双方を用途に即し
た比率で混合制御するため、温度配分用偏差増幅器A 
d (T)の出力を直列抵抗器r31〜「33゛″、 を通して電流配分用偏差増幅器Ad’(1)の出力に結
合し、かつトランジスタQ1〜Q3のベ一にス供給する
ように構成したものである。その他の構成は第12図例
と同様であるので、説明を省略する。
Figure 13 shows a difference amplifier A for temperature distribution in order to mix and control both current distribution and temperature distribution at a ratio suitable for the application.
The output of d (T) is coupled to the output of the current distribution deviation amplifier Ad' (1) through series resistors r31 to ``33'', and is configured to be supplied to the bases of transistors Q1 to Q3. It is something. The rest of the configuration is the same as the example in FIG. 12, so the explanation will be omitted.

第14図は、第13図例における供給電源VDAをVA
、〜VA、に置換することにより、上記二つの偏差増幅
器と同様の制御を一つの偏差増幅器Ad’によって行わ
せた回路図である。偏差増幅5 A d′の入力電圧v
、nはよく知られた近似式(下記(3)式)によって計
算される。ここで、電力トランジスタQnのエミッタ電
流を■。、エミッタ抵抗をr。、ダイオードDnの温度
係数なα1、。
FIG. 14 shows the supply power VDA in the example of FIG.
, ~VA, to perform the same control as the two deviation amplifiers described above using one deviation amplifier Ad'. Input voltage v of deviation amplification 5 A d'
, n are calculated by a well-known approximate formula (formula (3) below). Here, the emitter current of the power transistor Qn is . , the emitter resistance is r. , α1, which is the temperature coefficient of the diode Dn.

周囲温度をT及びr−25°Cにおけるダイオード・・
・・・・(3)n=1.2.3 と表わされる。
Diode at ambient temperature T and r - 25 °C...
...(3) It is expressed as n=1.2.3.

二端子素子がダイオードのように負の温度係数をもつ素
子を用いたときは■nT−25.αnは共に負である。
When the two-terminal element uses an element with a negative temperature coefficient, such as a diode, ■nT-25. αn are both negative.

実際には第(2)式に示される如く、エミッタ電流配分
の制御と同時に温度配分の制(財)が加わることが理解
される。正の温度特性をもつ素子を用いるときは、供給
電源VDAを逆極性とすることにより、同様の動作を得
ることができる。
In reality, as shown in equation (2), it is understood that temperature distribution is controlled at the same time as emitter current distribution is controlled. When using an element with positive temperature characteristics, similar operation can be obtained by setting the supply power VDA to the opposite polarity.

第15図は、ダイオードD1〜D3に代えて偏差増1福
器内の各トランジスタTr 、〜Tr3におけるPN接
合の順方向電圧の温度係数を利用した例を示している。
FIG. 15 shows an example in which the temperature coefficient of the forward voltage of the PN junction in each transistor Tr, to Tr3 in the deviation amplifier is used instead of the diodes D1 to D3.

尚、第12図乃至第13図例において、各トランジスタ
Q、−Q3とダイオード1)I〜D3又はトランジスタ
Tr、〜Tr3とは密着状態を表わすため、破線図示と
してbる。本例の構成によれば、上記第8図例及び第9
図例の構成に較べて簡略でありながら、同等の効果を得
ることができる。
In the examples of FIGS. 12 to 13, each transistor Q, -Q3 and the diodes 1) I to D3 or the transistors Tr, to Tr3 are shown as broken lines b to represent a close contact state. According to the configuration of this example, the example in FIG. 8 and the example in FIG.
Although the configuration is simpler than the illustrated example, the same effect can be obtained.

尚、上述の各実施例としてトランジスタを用いて説明し
たが、電界効果トランジスタ又は真空管等の増幅素子を
用−ることを妨げない。また温度検出素子としてダイオ
ードな用いた例を示しているが、熱電対等その他の二端
子素子を用いることができる。
Although the above-mentioned embodiments have been explained using transistors, the use of amplification elements such as field effect transistors or vacuum tubes is not prohibited. Furthermore, although a diode is used as the temperature detection element in the example shown, other two-terminal elements such as a thermocouple can also be used.

以上述べた如く本発明によれば、各エミッタが検出抵抗
器を介して共通接続され、各コレクタが直接又は夫々負
荷を介して共通接続された増幅素子並列運転1(支)路
において、複数の入力端と同数の出力端とを有し、入力
電圧の平均値と各入力電圧との偏差を増幅して各出力と
する偏差増幅器の各入力端を上記エミッタと上記検出抵
抗器との接続点に接続し、各出力端を各増幅素子のベー
スに接続するように構成したので、エミッタ抵抗の両端
電圧が小さくなると共に、並列回路中の各増幅素子に流
れる電流値をばらつきなく抑制するととができる。
As described above, according to the present invention, in one (branch) path of parallel operation of amplifier elements in which each emitter is commonly connected via a detection resistor and each collector is commonly connected directly or through a load, a plurality of Each input terminal of a deviation amplifier has the same number of output terminals as input terminals, and amplifies the deviation between the average value of the input voltage and each input voltage and outputs each input terminal as a connection point between the emitter and the detection resistor. Since the configuration is such that each output terminal is connected to the base of each amplification element, the voltage across the emitter resistor is reduced, and the current value flowing through each amplification element in the parallel circuit is suppressed without variation. can.

また増幅素子の温度影響を受ける位置に各二端子素子を
配設し、アノード側を正の供給電圧端に接続し、カソー
ド側を夫々抵抗器を介して負の供給電圧端に接続し、上
記カソード側と上記抵抗器との各接続点を偏差増幅器の
各入力端に接続し、上記増幅素子のベースを上記偏差増
幅器の各出力端に直列インピーダンスを、介して接続し
たので。
In addition, each two-terminal element is arranged at a position affected by the temperature of the amplification element, and the anode side is connected to the positive supply voltage terminal, and the cathode side is connected to the negative supply voltage terminal through the respective resistors. Each connection point between the cathode side and the resistor is connected to each input terminal of the deviation amplifier, and the base of the amplification element is connected to each output terminal of the deviation amplifier via a series impedance.

上記増幅素子の取付位置又は通気性の影響により温度に
ばらつきを生ずる場合でも、上記二端子素子の出力を上
記偏差増Q器の入力に印加されるため、増幅素子のベー
ス電位が下がり、温度が均等化される。
Even if the temperature varies due to the mounting position of the amplification element or the ventilation, the output of the two-terminal element is applied to the input of the deviation multiplier, so the base potential of the amplification element decreases and the temperature decreases. Equalized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の並列運転回路の一例を示す図、第2図は
動作特性の説明に供する図、第3図は本発明の詳細な説
明に供する図、第4図及び第5図は夫々偏差増幅器の例
を示す図、第6図は本発明の一例を示す回路図、第7図
、第8図、第9図、第9図、第10図、第11図、第1
2図、第13図、第14図及び第15図は夫々本発明の
他の例を示す回路図である。 Q1〜Q ・・・増幅素子、r1〜r ・・・検出抵抗
器、Ad、Ad’・・・偏差増幅器、D1〜D3・・・
二端子素子。 代理人 解理士 秋  山   高 第1因 第2図 エミ、/y1に牙しrA)  平均41第1θ図 P′ 第11図
FIG. 1 is a diagram showing an example of a conventional parallel operation circuit, FIG. 2 is a diagram for explaining the operating characteristics, FIG. 3 is a diagram for explaining the present invention in detail, and FIGS. 4 and 5 are respectively 6 is a circuit diagram showing an example of the present invention, FIG. 7, FIG. 8, FIG. 9, FIG. 9, FIG. 10, FIG.
2, FIG. 13, FIG. 14, and FIG. 15 are circuit diagrams showing other examples of the present invention, respectively. Q1-Q...amplification element, r1-r...detection resistor, Ad, Ad'...deviation amplifier, D1-D3...
Two terminal element. Agent Analyst Aki Yama Takashi 1st cause 2nd figure Emi, /y1 to rA) Average 41 1st theta figure P' Figure 11

Claims (1)

【特許請求の範囲】 1 各エミッタが検出抵抗器を介して共通接続され、各
コレクタが直接又は夫々負荷を介して共通接続された増
幅素子並列運転回路において、複数の入力端と同数の出
力端を有し、入力電圧の平均値と各入力電圧との偏差を
増幅して各出力とする偏差増幅器の各入力端を上記エミ
ッタと上記検出抵抗器との各接続点に接続し、各出力端
を各増幅素子のベースに接続したことを特徴とする増幅
素子並列運転回路。 2、 各エミッタが共通接続され、各コレクタが共通接
続された増幅素子並列運転回路において、各増幅素子の
温度影響を受ける位置に各二端子素子を配設し、上記二
端子素子のアノード側を正の供給電圧端に接続し、カソ
ード側を夫々抵抗器を介して負の供給電圧端に接続し、
上記カソード側と上記抵抗器との各接続点と偏差増幅器
の各入力端とを接続し、上記増幅素子のベースと上記偏
差増幅器の各出力端とを直列インピーダンスを介して接
続したことを特徴とする増幅素子並列運転回路。 3、各エミッタが抵抗器を介して共通接続された増幅素
子並列運転回路において、上記エミッタと上記抵抗器と
の各接続点と第1の偏差増幅に羽の各入力端とを接続し
、上記各増幅素子の温度影響を受ける位置に各二端子素
子を配設し、該二端子素子のアノード側を正の供給電圧
端に接続すると共にカソード側を夫々抵抗器を介して負
の供給電圧端に接続し、上記カソード側と上記抵抗器と
の接続点と第2の偏差増幅器の各入力端とを接続し、上
記第1及び第2の偏差増幅器の各出力端と上記増幅素子
のベースとを直列インピーダンスを介して夫々接続した
ことを特徴とする増幅素子並列運転回路。 4、各エミッタが抵抗器を介して共通接続された増幅素
子並列運転回路において、増幅素子の温度影響を受ける
位置に各二端子素子を配設し、該二端子素子のアノード
側を上記エミッタと抵抗器との各接続点に接続すると共
に、カソード側を抵抗器を介して上記アノード側に生ず
る電圧より低い供給電圧端に接続し、上記カソード側と
上記抵抗器との各接続点と偏差増幅器の各入力端とを接
続し、上記各増幅素子のベースと上記偏差増幅器の各出
力端とを直列インピーダンスを介して接続したことを特
徴とする増幅素子並列運転回路。 5、上記偏差増幅器の各増幅素子を並列運転を行う各増
幅素子の温度影響を受ける位置に配設した特許請求の範
囲第1項記載の増幅素子並列運転回路。 4項記載の増幅素子並列運転回路 7、 上記二端子素子を正の温度係数をもつ素子で構成
し、上記供給電圧の極性を逆にした特許請求の範囲第2
項、第3項又は第4項記載の増幅素子並列運転回路。 8、上記二端子素子を熱電対で構成し、該熱電対の起電
力に応じて上記供給電圧の極性を整えた特許請求の範囲
第2項、第3項又は第4項記載の増幅素子並列運転回路
。 9、上記増幅素子をトランジスタ、電界効果トランジス
タ及び又は真空管で構成した特許請求の範囲第1項、第
2項、第3項、第4項、第5項、第6項、第7項又は第
8項記載の増幅素子並列運転回路。
[Claims] 1. In an amplifying element parallel operating circuit in which emitters are commonly connected via a detection resistor and collectors are commonly connected directly or through respective loads, the same number of output terminals as a plurality of input terminals are provided. Each input terminal of a deviation amplifier is connected to each connection point between the emitter and the detection resistor, and each output terminal is connected to each connection point between the emitter and the detection resistor. An amplifier element parallel operation circuit characterized in that: is connected to the base of each amplifier element. 2. In an amplifying element parallel operation circuit in which each emitter is commonly connected and each collector is commonly connected, each two-terminal element is arranged at a position affected by the temperature of each amplifying element, and the anode side of the two-terminal element is connected to the positive supply voltage end and the cathode side connected to the negative supply voltage end through a respective resistor,
Each connection point between the cathode side and the resistor is connected to each input terminal of the deviation amplifier, and the base of the amplification element and each output terminal of the deviation amplifier are connected via a series impedance. Amplifying element parallel operation circuit. 3. In an amplification element parallel operation circuit in which each emitter is commonly connected via a resistor, connect each connection point between the emitter and the above resistor and each input end of the wing to the first deviation amplification, and Each two-terminal element is arranged at a position affected by the temperature of each amplifying element, and the anode side of the two-terminal element is connected to the positive supply voltage terminal, and the cathode side is connected to the negative supply voltage terminal through the respective resistors. A connecting point between the cathode side and the resistor is connected to each input terminal of the second deviation amplifier, and each output terminal of the first and second deviation amplifier is connected to the base of the amplifying element. A circuit for parallel operation of amplifier elements, characterized in that the amplifier elements are connected to each other through series impedances. 4. In an amplification element parallel operation circuit in which each emitter is commonly connected via a resistor, each two-terminal element is arranged at a position affected by the temperature of the amplification element, and the anode side of the two-terminal element is connected to the above emitter. A deviation amplifier is connected to each connection point between the cathode side and the resistor, and the cathode side is connected via a resistor to a supply voltage terminal lower than the voltage generated on the anode side. An amplification element parallel operation circuit characterized in that the base of each of the amplification elements is connected to each of the output ends of the deviation amplifier via a series impedance. 5. The amplification element parallel operation circuit according to claim 1, wherein each amplification element of the deviation amplifier is disposed at a position affected by the temperature of each amplification element operating in parallel. Amplifying element parallel operation circuit 7 according to claim 4, wherein the two-terminal element is constituted by an element having a positive temperature coefficient, and the polarity of the supply voltage is reversed.
4. Amplifying element parallel operation circuit according to item 1, 3, or 4. 8. Parallel amplifier elements according to claim 2, 3, or 4, wherein the two-terminal element is composed of a thermocouple, and the polarity of the supply voltage is adjusted according to the electromotive force of the thermocouple. driving circuit. 9. Claims 1, 2, 3, 4, 5, 6, 7, or 9, wherein the amplifying element is composed of a transistor, a field effect transistor, and/or a vacuum tube. The amplifier element parallel operation circuit according to item 8.
JP57010330A 1982-01-25 1982-01-25 Amplifier element parallel operation circuit Expired - Lifetime JPH063563B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57010330A JPH063563B2 (en) 1982-01-25 1982-01-25 Amplifier element parallel operation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57010330A JPH063563B2 (en) 1982-01-25 1982-01-25 Amplifier element parallel operation circuit

Publications (2)

Publication Number Publication Date
JPS58127421A true JPS58127421A (en) 1983-07-29
JPH063563B2 JPH063563B2 (en) 1994-01-12

Family

ID=11747189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57010330A Expired - Lifetime JPH063563B2 (en) 1982-01-25 1982-01-25 Amplifier element parallel operation circuit

Country Status (1)

Country Link
JP (1) JPH063563B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086853A (en) * 2012-10-23 2014-05-12 Toyota Motor Corp Load Drive circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217225A (en) * 1975-07-28 1977-02-09 Leblanc Sa E L M Heating apparatus
JPS5227356U (en) * 1975-08-14 1977-02-25
JPS5227356A (en) * 1975-08-27 1977-03-01 Nec Corp Manufacturing process of silicon epitaxial wafer
JPS5818715A (en) * 1981-07-15 1983-02-03 テクトロニクス・インコ−ポレイテツド Voltage stabilization circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217225A (en) * 1975-07-28 1977-02-09 Leblanc Sa E L M Heating apparatus
JPS5227356U (en) * 1975-08-14 1977-02-25
JPS5227356A (en) * 1975-08-27 1977-03-01 Nec Corp Manufacturing process of silicon epitaxial wafer
JPS5818715A (en) * 1981-07-15 1983-02-03 テクトロニクス・インコ−ポレイテツド Voltage stabilization circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086853A (en) * 2012-10-23 2014-05-12 Toyota Motor Corp Load Drive circuit

Also Published As

Publication number Publication date
JPH063563B2 (en) 1994-01-12

Similar Documents

Publication Publication Date Title
US4460872A (en) Low noise differential amplifier
US4502020A (en) Settling time reduction in wide-band direct-coupled transistor amplifiers
KR0131334B1 (en) Amplification circuit
JPH02292906A (en) Error amplifier for parallel operation type self-contained current or voltage regulator using transconductance type power amplifier
US3992622A (en) Logarithmic amplifier with temperature compensation means
US4379268A (en) Differential amplifier circuit
US4042886A (en) High input impedance amplifier circuit having temperature stable quiescent operating levels
JPS62219777A (en) Gumma correction circuit
JPH0583003B2 (en)
US4757273A (en) Complementary transconductance amplifiers
US3418592A (en) Direct coupled amplifier with temperature compensating means
JPS58127421A (en) Amplifier element parallel operating circuit
JP3465952B2 (en) Voltage-current converter
US4593252A (en) Enhanced transconductance amplifier
US4409558A (en) Gain compensated transistor amplifier
US5541550A (en) Electronic load resistor circuit
US4963764A (en) Low noise current mirror active load circuit
US3467908A (en) Input current compensation with temperature for differential transistor amplifier
JP2969289B2 (en) Power amplifier and method of operating the same
EP0064126A2 (en) A differential amplifier
SU1020975A1 (en) Push-mill amplifier
US6727755B2 (en) High speed linear variable gain amplifier architecture
US4531100A (en) Amplifier suitable for low supply voltage operation
US3701031A (en) Complementary power amplifier
JPH051649B2 (en)