JPS58121649A - 微細ハンダバンプ蒸着法 - Google Patents
微細ハンダバンプ蒸着法Info
- Publication number
- JPS58121649A JPS58121649A JP57002769A JP276982A JPS58121649A JP S58121649 A JPS58121649 A JP S58121649A JP 57002769 A JP57002769 A JP 57002769A JP 276982 A JP276982 A JP 276982A JP S58121649 A JPS58121649 A JP S58121649A
- Authority
- JP
- Japan
- Prior art keywords
- evaporated
- solder
- alloy
- metallic mask
- evaporated substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は超ＬＳＩ又は将来の超高速大容量コンピュータ
として開発が進められているジョセフンン素子やガリウ
ム・ヒ素等の化合物半導体素子を実装する一方法である
フリラグチップボンディング法におけるハンダバンプの
微細ツクターン蒸着法に関するものである。
として開発が進められているジョセフンン素子やガリウ
ム・ヒ素等の化合物半導体素子を実装する一方法である
フリラグチップボンディング法におけるハンダバンプの
微細ツクターン蒸着法に関するものである。
従来、素子実装法としては、ワイヤデンディング法や各
種のワイヤレスポンディング法が実用されているが、な
かでも高密度実装ができ、配線長の短かいフリツノチッ
プボンディング法が超高速、大容量の論理、記憶素子を
実装する方法として適していると考えられている。
種のワイヤレスポンディング法が実用されているが、な
かでも高密度実装ができ、配線長の短かいフリツノチッ
プボンディング法が超高速、大容量の論理、記憶素子を
実装する方法として適していると考えられている。
しかし、フリツノチップボンディング法では素子搭載の
チップ及び配線基板にあらかじめ２０〜３０μｍの高さ
のハンダバンプを形成する必要がある。この方法の欠点
は通常の薄膜の・やターニングト異なシ、ハンダバンプ
の高さが高いため、数１００μｍ以下のピッチの微細パ
ターニングが困難であった。
チップ及び配線基板にあらかじめ２０〜３０μｍの高さ
のハンダバンプを形成する必要がある。この方法の欠点
は通常の薄膜の・やターニングト異なシ、ハンダバンプ
の高さが高いため、数１００μｍ以下のピッチの微細パ
ターニングが困難であった。
特に、Ｐｂ系合金からなるジ冒セフンン素子の実装用に
フリラグチップがンディング法を適用した場合、ジＢセ
フノン素子を破壊しないためには、ハンダバンプを形成
する際の加熱温度の上限が約・８０℃と低いため、メタ
ルマスクを使用したハンダバンプの形成法が検討さ五て
いる。（”ＴｈｅＥｌｅｃｔｒｏｃｈｅ＋；１ｉｃａｌ
５ｏｃｉｅｔｙ Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ、
１９８０ 、 ｐ２１０−２１２ ｒＡｂｓｔｒａｃｔ
４８０及びＣ、Ｙ −Ｔｉｎｇ＋ Ｋ 、 Ｒ、Ｇｒ
ｅｂｅ ａｎｄＤ、Ｐ。
フリラグチップがンディング法を適用した場合、ジＢセ
フノン素子を破壊しないためには、ハンダバンプを形成
する際の加熱温度の上限が約・８０℃と低いため、メタ
ルマスクを使用したハンダバンプの形成法が検討さ五て
いる。（”ＴｈｅＥｌｅｃｔｒｏｃｈｅ＋；１ｉｃａｌ
５ｏｃｉｅｔｙ Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ、
１９８０ 、 ｐ２１０−２１２ ｒＡｂｓｔｒａｃｔ
４８０及びＣ、Ｙ −Ｔｉｎｇ＋ Ｋ 、 Ｒ、Ｇｒ
ｅｂｅ ａｎｄＤ、Ｐ。
Ｗａｌｄｍａｎ： ＠Ｃｏｎｔｒｏｌｌｅｄ Ｃｏ１１
ａｐｓｅ Ｒｅｆｌｏｗ ｆｏｒ Ｊｏｓｅｐｈｓｏｎ
Ｃｈｉｐ Ｂｏｎｄｉｎｇ”、 Ｔｈｅ Ｅｌｅｃｔｒ
ｏｃｈｅｍｉｃａｌ ５ｏｃｉｅｔｙ ＳｐｒｉｎｇＭ
ｅｅｔｉｎｇ＋Ｓｔ、Ｌｏｕｉｓ＋ Ｍｉｓｓｏｕｒｉ
＋ Ｍａｙ １１−１６ ＋ １９８０ 。
ａｐｓｅ Ｒｅｆｌｏｗ ｆｏｒ Ｊｏｓｅｐｈｓｏｎ
Ｃｈｉｐ Ｂｏｎｄｉｎｇ”、 Ｔｈｅ Ｅｌｅｃｔｒ
ｏｃｈｅｍｉｃａｌ ５ｏｃｉｅｔｙ ＳｐｒｉｎｇＭ
ｅｅｔｉｎｇ＋Ｓｔ、Ｌｏｕｉｓ＋ Ｍｉｓｓｏｕｒｉ
＋ Ｍａｙ １１−１６ ＋ １９８０ 。
Ａｂｓｔｒａｃｔ Ａ８０．ｐ２１０−２１２．参照）
しかし、メタルマスクを使用した場合でも、多量のハン
ダ材料を真空蒸着させる際に、蒸着源からの輻射熱及び
付着したハンダの凝固熱によシメタルマスクが加熱され
るために、メタルマスクが熱変形を起こし、蒸着基板と
の間に空隙が生じ、そのため蒸着基板の中央部はどハン
ダバンプの径が増大し、微細パターニングが得られない
等の欠点があった。
しかし、メタルマスクを使用した場合でも、多量のハン
ダ材料を真空蒸着させる際に、蒸着源からの輻射熱及び
付着したハンダの凝固熱によシメタルマスクが加熱され
るために、メタルマスクが熱変形を起こし、蒸着基板と
の間に空隙が生じ、そのため蒸着基板の中央部はどハン
ダバンプの径が増大し、微細パターニングが得られない
等の欠点があった。
本発明は、このようなハンダ蒸着の際の輻射熱によるメ
タルマスクの変形と蒸着基板の温度上昇を抑制して微細
なノ・ンダバンプを形成できるようにしたものである。
タルマスクの変形と蒸着基板の温度上昇を抑制して微細
なノ・ンダバンプを形成できるようにしたものである。
以下本発明方法の一実施例を図面によシ詳細に説明する
。
。
先ずメタルマスクホルダは従来機械加工の容易さから、
黄銅製のものがほとんどである。しかし市販のものを使
用した場合、Ｐｂ系ジョセフノン素子実装用のノ・ンダ
バンプを形成する際、ホルダの熱伝導特性が良くないた
め、蒸着基板温度８０℃以下の条件で蒸着するにはノ・
ンダ材料を少量づつ蒸発させる必要があり、そのため長
時間を必要とした。そこで、本発明では一例として熱伝
導性に優れ、かつ真空中での脱ガスの少ない無酸素銅で
製作したメタルマスクホルダを液体窒素によって冷却す
ることで蒸着時の輻射熱及びハンダ材料の凝固熱による
蒸着基板の温度上昇を抑制する方法をとった。また、メ
タルマスクの材質としては従来のステンレスに代シ熱膨
張係数の小さいＦｅ−Ｎｉ合金、−例として実施例では
Ｓｔウェハよシなる蒸着基板の熱膨張係数に合わせてＦ
ｅ −３６重量％Ｎ１（インバー）合金を使用した。次
にハンダ材料としては融点６０℃のＩｎ−３３％Ｂ１−
１６％Ｓｎの三元合金を使用し、Ｓｉウエノ・よシなる
蒸着基板上にそれぞれ線幅１００，５０．２０，１０．
８μｍ。
黄銅製のものがほとんどである。しかし市販のものを使
用した場合、Ｐｂ系ジョセフノン素子実装用のノ・ンダ
バンプを形成する際、ホルダの熱伝導特性が良くないた
め、蒸着基板温度８０℃以下の条件で蒸着するにはノ・
ンダ材料を少量づつ蒸発させる必要があり、そのため長
時間を必要とした。そこで、本発明では一例として熱伝
導性に優れ、かつ真空中での脱ガスの少ない無酸素銅で
製作したメタルマスクホルダを液体窒素によって冷却す
ることで蒸着時の輻射熱及びハンダ材料の凝固熱による
蒸着基板の温度上昇を抑制する方法をとった。また、メ
タルマスクの材質としては従来のステンレスに代シ熱膨
張係数の小さいＦｅ−Ｎｉ合金、−例として実施例では
Ｓｔウェハよシなる蒸着基板の熱膨張係数に合わせてＦ
ｅ −３６重量％Ｎ１（インバー）合金を使用した。次
にハンダ材料としては融点６０℃のＩｎ−３３％Ｂ１−
１６％Ｓｎの三元合金を使用し、Ｓｉウエノ・よシなる
蒸着基板上にそれぞれ線幅１００，５０．２０，１０．
８μｍ。
長さ４０龍のツクターンよｐなるメタルマスクを密着さ
せて真空度５Ｘ１０Ｔｏｒｒ中で２０μｍの厚さまでハ
ンダを真空蒸着せしめた。その結果、蒸着したパターン
の線幅を従来の方法による線幅と比較して示すと図の通
シである。図において、符号ａ ＋ ｂ Ｈｅはそれぞ
れメタルマスクパターンの線幅がＺｏｏ、５０．１０μ
ｍの場合を示し、符号に添付の数字は１が従来の方法、
２が本発明の方法で行った場合の線幅を示す。
せて真空度５Ｘ１０Ｔｏｒｒ中で２０μｍの厚さまでハ
ンダを真空蒸着せしめた。その結果、蒸着したパターン
の線幅を従来の方法による線幅と比較して示すと図の通
シである。図において、符号ａ ＋ ｂ Ｈｅはそれぞ
れメタルマスクパターンの線幅がＺｏｏ、５０．１０μ
ｍの場合を示し、符号に添付の数字は１が従来の方法、
２が本発明の方法で行った場合の線幅を示す。
このように従来の方法によれば、蒸着時の輻射熱等によ
るメタルマスクの温度上昇にょシメタルマスクが熱変形
をおこし、その結果、蒸着基板の中央はどメタルマスク
と蒸着基板との密着性が損われるため、図に示すように
線幅の場所依存性が著しかった。その上従来の７リツプ
チ、プポンディングのハンダパンツ形成においては蒸着
基板の温度上昇は問題視されなかったため、市販のメタ
ルマスクホルダの冷却性能は悪く、蒸着基板温度８０℃
以下で２０μｍのへン？を蒸着するのには約８ｈｒを必
要とした。しかし本発明の方法によれば、図に示すよう
に線幅の場所依存性は全く見られず最小線幅１０μｍま
で可能であシ、また蒸着時間も１回のハンダ材料の量が
従来よシ多くとれるので従来の方法の十分の一以下に短
縮することができた。
るメタルマスクの温度上昇にょシメタルマスクが熱変形
をおこし、その結果、蒸着基板の中央はどメタルマスク
と蒸着基板との密着性が損われるため、図に示すように
線幅の場所依存性が著しかった。その上従来の７リツプ
チ、プポンディングのハンダパンツ形成においては蒸着
基板の温度上昇は問題視されなかったため、市販のメタ
ルマスクホルダの冷却性能は悪く、蒸着基板温度８０℃
以下で２０μｍのへン？を蒸着するのには約８ｈｒを必
要とした。しかし本発明の方法によれば、図に示すよう
に線幅の場所依存性は全く見られず最小線幅１０μｍま
で可能であシ、また蒸着時間も１回のハンダ材料の量が
従来よシ多くとれるので従来の方法の十分の一以下に短
縮することができた。
なお図では示さないが８μｍの場合は１０μｍの場合と
ほぼ同じになった。また上記実施例では液体窒素による
冷却の例を示したが、本発明によれば熱伝導性のよい無
酸素銅をメタルマスクホルダに使用しているので冷水に
よる冷却でも十分な効果がある。
ほぼ同じになった。また上記実施例では液体窒素による
冷却の例を示したが、本発明によれば熱伝導性のよい無
酸素銅をメタルマスクホルダに使用しているので冷水に
よる冷却でも十分な効果がある。
以上詳細に説明したように、本発明の方法によれば真空
蒸着時におけるメタルマスクと蒸着基板の密着性が著し
く改善され、かつ蒸着基板の冷却。
蒸着時におけるメタルマスクと蒸着基板の密着性が著し
く改善され、かつ蒸着基板の冷却。
性能が優れているため、微細なハンダバンプを短時間で
蒸着することが可能になり、その上、蒸着基板を低温に
冷却することによ多結晶粒径の小さいハンダバンプを製
作することができ、フリップチップデンディング部の接
続強度の改善にも効果がある。
蒸着することが可能になり、その上、蒸着基板を低温に
冷却することによ多結晶粒径の小さいハンダバンプを製
作することができ、フリップチップデンディング部の接
続強度の改善にも効果がある。
図はハンダ材料を真空蒸着法によシ長さ４０１１１厚さ
２０μｍ、帳合１００μｍ、５０μｍ、１０μｍのメタ
ルマスクツ母ターンでＳｔウェハ上に蒸着した場合にお
けるＡ？ターンの線幅の分布を従来の方法と本発明の方
法を比較して示した図である。
２０μｍ、帳合１００μｍ、５０μｍ、１０μｍのメタ
ルマスクツ母ターンでＳｔウェハ上に蒸着した場合にお
けるＡ？ターンの線幅の分布を従来の方法と本発明の方
法を比較して示した図である。
Claims (1)
- メタルマスクホルダに無酸素銅等の熱伝導性の高い材料
を、またメタルマスク材料に熱膨張係数の小さいＦｅ−
Ｎｉ合金を使用し、かつメタルマスクホルダを冷却しな
がら蒸着せしめることを特徴とする微細ハンダパンツ蒸
着法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57002769A JPS58121649A (ja) | 1982-01-13 | 1982-01-13 | 微細ハンダバンプ蒸着法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57002769A JPS58121649A (ja) | 1982-01-13 | 1982-01-13 | 微細ハンダバンプ蒸着法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58121649A true JPS58121649A (ja) | 1983-07-20 |
| JPS634939B2 JPS634939B2 (ja) | 1988-02-01 |
Family
ID=11538537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57002769A Granted JPS58121649A (ja) | 1982-01-13 | 1982-01-13 | 微細ハンダバンプ蒸着法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121649A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598555A1 (en) * | 1992-11-17 | 1994-05-25 | AT&T Corp. | Process for forming input/output bumps |
| US5914274A (en) * | 1996-03-21 | 1999-06-22 | Matsushita Electric Industrial Co., Ltd. | Substrate on which bumps are formed and method of forming the same |
-
1982
- 1982-01-13 JP JP57002769A patent/JPS58121649A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598555A1 (en) * | 1992-11-17 | 1994-05-25 | AT&T Corp. | Process for forming input/output bumps |
| US5914274A (en) * | 1996-03-21 | 1999-06-22 | Matsushita Electric Industrial Co., Ltd. | Substrate on which bumps are formed and method of forming the same |
| US6042953A (en) * | 1996-03-21 | 2000-03-28 | Matsushita Electric Industrial Co., Ltd. | Substrate on which bumps are formed and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634939B2 (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101233612B (zh) | 金属-陶瓷复合基板及其制造方法 | |
| CA1056511A (en) | Intermetallic layers in thin films for improved electromigration resistance | |
| US3952404A (en) | Beam lead formation method | |
| US2971251A (en) | Semi-conductive device | |
| US3633076A (en) | Three layer metallic contact strip at a semiconductor structural component | |
| WO1992014260A1 (en) | Method of making semiconductor bonding bumps using metal cluster ion deposition | |
| JPS5929111B2 (ja) | 強磁性材料のマグネトロンスパッタリング方法及びカソ−ド・タ−ゲット | |
| US3625837A (en) | Electroplating solder-bump connectors on microcircuits | |
| JPS6120315A (ja) | 半導体装置基板 | |
| JPS60244048A (ja) | 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法 | |
| US4166279A (en) | Electromigration resistance in gold thin film conductors | |
| GB2246485A (en) | Fuse | |
| US3241931A (en) | Semiconductor devices | |
| US5427983A (en) | Process for corrosion free multi-layer metal conductors | |
| US3184303A (en) | Superconductive solder | |
| US5795619A (en) | Solder bump fabricated method incorporate with electroless deposit and dip solder | |
| JPS6337496B2 (ja) | ||
| US5311399A (en) | High power ceramic microelectronic package | |
| JPS58121649A (ja) | 微細ハンダバンプ蒸着法 | |
| US3620692A (en) | Mounting structure for high-power semiconductor devices | |
| US4806725A (en) | Circuit substrate and thermal printing head using the same | |
| US3996548A (en) | Photodetector-to-substrate bonds | |
| US3526541A (en) | Electrically conductive thin film contacts | |
| JP2503775B2 (ja) | 半導体装置用基板 | |
| JP2000216310A (ja) | ヒ―トシンクおよびその製造方法 |