JPS58116524A - Exposure control circuit of camera - Google Patents

Exposure control circuit of camera

Info

Publication number
JPS58116524A
JPS58116524A JP21534081A JP21534081A JPS58116524A JP S58116524 A JPS58116524 A JP S58116524A JP 21534081 A JP21534081 A JP 21534081A JP 21534081 A JP21534081 A JP 21534081A JP S58116524 A JPS58116524 A JP S58116524A
Authority
JP
Japan
Prior art keywords
shutter
time
output
gate
curtain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21534081A
Other languages
Japanese (ja)
Inventor
Kazunobu Urushibara
漆原 一宣
Masanori Uchitoi
打土井 正憲
Masayoshi Kiuchi
木内 正佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP21534081A priority Critical patent/JPS58116524A/en
Priority to US06/410,692 priority patent/US4464032A/en
Publication of JPS58116524A publication Critical patent/JPS58116524A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B9/00Exposure-making shutters; Diaphragms
    • G03B9/58Means for varying duration of "open" period of shutter
    • G03B9/62Means for varying duration of "open" period of shutter by varying interval of time between end of opening movement and beginning of closing movement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B9/00Exposure-making shutters; Diaphragms
    • G03B9/02Diaphragms
    • G03B9/04Single movable plate with two or more apertures of graded size, e.g. sliding plate or pivoting plate

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Control For Cameras (AREA)
  • Shutter-Related Mechanisms (AREA)

Abstract

PURPOSE:To adjust error time finely within adjustment time even when the overlap time of shutter curtains becomes shorter than the reaction delay time of a magnet, by counting the exposure time and adjustment time of the shutter simultaneously. CONSTITUTION:For example, each output of a register RE is low, a gate N1 is selected by the output of a decoder DE, and the shutter is released. In this case, a shutter control state circuit ST generates a low-level output and the output of a comparator COM is inverted after time corresponding to a time constant RC to put the magnet Mg1 for front curtain control in operation, running a front curtain. A gate 6 is turned on by the output of the circuit ST and pulses from an oscillator OSC are supplied to a main counter MC to measure exposure time. Then, the output of the counter MC is supplied through the operation of the gate N1 to the counter MC through a gate A1 and its output is sent out as a shutter closure signal through a gate 14.

Description

【発明の詳細な説明】 本発明は先番、後幕を独立で制御出来るシャッターを有
しかつ、秒時をディジタル的に計時するタイマー回路を
有するカメツOIl出制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an oil output control circuit that has a shutter that can independently control the leading and trailing curtains and a timer circuit that digitally measures seconds.

一般に7オーカルプレーンシヤツターを有し先番、後幕
を独立にコントロール出来るカメラは先番マグネットに
過電すると同時に秒時カウントを開始しカウント終了後
に後事!ダネットに過電することによp露出時間の制御
を行なっている。
In general, a camera with a 7-ocal plane shutter that can control the first and second shutters independently starts counting seconds as soon as the first magnet is overloaded, and when the count is finished, the second shutter is released! The p exposure time is controlled by over-charging Dunnett.

しかしながら、7オーカルプレーンシヤツターにおいて
は第1図に示すようにシャッターチャージ時及び作動開
始前にはシャッター先幕と後幕の一部を重ね合わせて置
く必要があるし、先番と後幕双方のホールド用マグネッ
トの応答遅れが有るので、シャッター先幕とシャッター
後幕の起動位置が異るとともにマグネットの応答遅れに
より露光時間の計時時間と実際にフィルムが露光される
時間と【一致させることが出来ず、単にシャッター先幕
の走行と共にタイマー回路による計時動作を行なわせ、
タイマー1路による計時の終了時にシャッター後幕を走
行させたのでは正確な露出制御が出来なかった。
However, in the case of a 7-ocal plane shutter, as shown in Figure 1, when charging the shutter and before starting operation, it is necessary to partially overlap the leading and trailing shutter curtains, and Since there is a delay in the response of both hold magnets, the starting positions of the front shutter curtain and the rear curtain of the shutter are different, and due to the delay in the response of the magnets, it is necessary to make the measured exposure time match the actual time the film is exposed. Since this is not possible, the timer circuit is simply used to measure time while the front curtain of the shutter is running.
Accurate exposure control could not be achieved by running the shutter rear curtain at the end of the timer cycle.

(1111図でFS、は先番の位置、R8,は後幕の位
置、J〜a、はアパーチャである。) この丸め、従来のフォーカルプレーンシャッターを有す
るカメ′yにおいては、露出時間の他に所定0III整
峙関を加算して、上述の欠点を解決してい丸。すなわち
、シャッター先幕とシャッター後幕の作動特性は$IK
2図O如く示され、シャッター秒時TK対して実際のシ
ャッター開放時間Tmは次の式で表わされ、Tg=T−
(TF÷Tag1) + (Tm÷Tag、)  とな
る。
(In Figure 1111, FS is the first position, R8 is the rear curtain position, and J to a are the apertures.) In this round camera with a conventional focal plane shutter, in addition to the exposure time, The above-mentioned drawbacks are solved by adding a predetermined 0III integral relation to the circle. In other words, the operating characteristics of the shutter front curtain and shutter rear curtain are $IK
As shown in Figure 2 O, the actual shutter opening time Tm is expressed by the following formula with respect to the shutter time TK, where Tg=T-
(TF÷Tag1) + (Tm÷Tag,).

ここで T :シャッター秒時 Tm:シャッター開放時間 Tν :先番の通電から開口までの時間T鉱:後幕の通
電から開口までO時間 T−g* e先番の応答遅れ時間 一−後幕の応答遅れ時間 Tk:先番と後幕の重なり時間 である。
Here, T: Shutter time Tm: Shutter opening time Tν: Time from energization to opening of the first curtain T: O time from energization of the second curtain to opening T-g* eResponse delay time of first curtain - Second curtain Response delay time Tk: Overlapping time between the first number and the second number.

ここで(TF ” TmgB) ” (Tm÷Tm、、
)であれば理想的にT = Taになるが一般的には先
番と後幕の暮速か同一としても暮の重なシ時間”Tk”
程長くなるのでTy + Tag、> ’ra ” T
agとなる〇(Ty + Tag−一(Tm÷T、、)
 z−とするとT、冨T−αであル、実際のシャッター
秒時TよjI礪だけ短くなる。
Here, (TF “TmgB)” (Tm÷Tm,,
), ideally T = Ta, but in general, the end speed of the first and second curtains is the same, or even if the end speeds are the same, the end overlaps, and the time is ``Tk''.
Ty + Tag, >'ra ” T
becomes ag〇(Ty + Tag-1 (Tm÷T,,)
If it is z-, then T is T and T is T-α, which is shorter than the actual shutter time T by jI 礪.

これを解決する丸めに、従来IIi露出時間O他に所定
の調整時間を加算していたものでるる。
Conventionally, a predetermined adjustment time is added to the IIi exposure time O in rounding to solve this problem.

このような従来の方式によるシャッター先幕とシャッタ
ー後幕の作1Ibt−1JIa図に示されるものであり
、調整時間αを加算することによりT−Taが可能とな
る。しかし従来の方式であると先幕に較べて後幕の幕速
か遅い場合や応答速度が遅い一合(つまり”l ” T
ag、> Ty + ’f−,の場合)にFi調整時間
αがマイナスになり、時間調整が不可能となるものでめ
った。
The operation of the shutter front curtain and the shutter rear curtain according to such a conventional method is shown in Figures 1Ibt-1JIa, and T-Ta is made possible by adding the adjustment time α. However, with the conventional method, the speed of the second curtain is slower than that of the first curtain, or the response speed is slow (that is, "l" T
ag, > Ty + 'f-,), the Fi adjustment time α becomes negative, and time adjustment becomes impossible.

本発明は上記実情に鑑みなされ友もので、シャッター基
のXなり量とマグネットの応答遅れ量をアナログ量とし
て扱いそれらアナログ量を別のタイマー回路を設けて計
時−路と同時にタイマーを働らかせることKより、上述
のシャッター基の1なシ童等に起因する露出誤差の補正
を行うものでるシャッター秒時を制御するシャッター制
御回路を有するカメラに有効なカメラの露出制御回路を
提供しようとするものであるO 以下本脅明の一実施f@を第4図乃至第6図を参照して
説明する0 JI4図はカメラの露出制御回路を示すもので、O20
はクロックパルス慟振器で、該発振器は4 柄帽免のパルスを出力する。にはシャッター秒時計時用
メインカウンターでF、〜−の15ビツトのカウンター
である。該カウンターは前述の如(6410hのパルス
をカウントしているのでF、の出力パルスは8KHz 
、F4はMHz 、F、は2KEh 、 F、は1fC
Hz、F、は512Hz SFaは256抛、F、は1
2g&、Fl、は6山、Fuは32Hz 、 FBは1
6出、F&、は8出、F−は山、F、は地O、<ルスを
それぞれ出力する。−/mは輝度等に基づい九アペック
スでのシャッター秒時値TvK相応するアナログ出力に
発生するシャッター験時情報出力回絡、Dはアナログ−
デジタル変換回路で、情報出力回路jmからの出力を一
段精度のデジタル値に変換する。肚は込〜D、の7リツ
プフロツプからなるラッチ用レジスターで込〜へは小数
点以下の情報D4〜5u小数点以上の情報、即ち込は1
1込は普、D、は−、D4は−1、烏は2、烏は4、A
は8の重み付けされたアジタル情報をラッテする。DH
はデコーダーで、レジスタ一部の小数点以上の情報をデ
コードする。N1〜NL、はノアゲートで、デコーダー
DEの出力により所定のゲートが選択される様構成され
ている。これらのレジスターの内容とデコーダーDEの
出力とノアゲートの選択状態及びシャッター秒時値との
関係は第6図の如くなっている。A、はノアゲートN1
〜N、の出力端と接続するアンドゲート、CoNはスリ
ップフロッグFF、〜FF、から成るカウンターで前記
メインカウンタ一式と共に秒時計時用のカウンターを構
成している。lX4〜I為は小数点以下の情報によりシ
ャッター秒時を制御するために設けられ丸エクスクルー
シプオアゲ−)、Nuはシャッター閉じ信号を出力する
ためのナントゲート、k)はマグネタトド2イバー、M
gsはシャッター後幕保持用マグネットで、該マグネッ
トは前述の応答遅れ時間Tl1lJh t−有している
。RlCは前述の*m時間αt−脚定するたし めO時定回路、αMはコンパ。−ター、ON、はワンシ
ョット回路、MDiはマグネットドライバー、Mgsは
シャッター先番制御用マグネットで、該マグネットは前
述の応答遅れ−、を有している。
The present invention was developed in view of the above-mentioned circumstances, and treats the amount of X deviation of the shutter base and the amount of response delay of the magnet as analog amounts, and provides a separate timer circuit for these analog amounts, and operates the timer at the same time as the timer circuit. Therefore, it is an object of the present invention to provide a camera exposure control circuit that is effective for cameras having a shutter control circuit that controls the shutter speed, which corrects exposure errors caused by the above-mentioned shutter speed. Hereinafter, one implementation of this threat will be explained with reference to Figures 4 to 6. Figure JI4 shows the exposure control circuit of the camera.
is a clock pulse oscillator, and the oscillator outputs four pulses. The main counter for the shutter second clock is a 15-bit counter of F, ~-. The counter is as described above (since it counts 6410h pulses, the output pulse of F is 8KHz).
, F4 is MHz, F, is 2KEh, F, is 1fC
Hz, F, is 512Hz SFa is 256, F, is 1
2g&, Fl, 6 peaks, Fu 32Hz, FB 1
Outputs 6, F&, outputs 8, F- outputs mountain, F, earth O, and <Rus, respectively. -/m is the shutter time information output circuit generated in the analog output corresponding to the shutter time value TvK at 9 apex based on brightness etc., and D is the analog -
A digital conversion circuit converts the output from the information output circuit jm into a digital value with one-stage precision. The arm is a latch register consisting of 7 lip-flops from Kumi to D, and the information below the decimal point is D4 to 5u, that is, the information above the decimal point is 1.
1 is ordinary, D is -, D4 is -1, crow is 2, crow is 4, A
lattes 8 weighted digital information. DH
is a decoder, which decodes information beyond the decimal point in some registers. N1 to NL are NOR gates, and are configured so that a predetermined gate is selected by the output of the decoder DE. The relationship between the contents of these registers, the output of the decoder DE, the selection state of the NOR gate, and the shutter time value is as shown in FIG. A is Noah Gate N1
The AND gate CoN connected to the output terminal of ~N is a counter consisting of slip frogs FF and ~FF, and together with the main counter set, constitutes a counter for counting seconds. lX4 to I are provided to control the shutter time using information below the decimal point (maru exclusive or game), Nu is a Nant gate for outputting a shutter close signal, k) is a magneto tod 2 bar, M
gs is a magnet for holding the shutter trailing curtain, and this magnet has the above-mentioned response delay time Tl1lJh t-. RlC is the above-mentioned *m time αt-leg determination circuit, and αM is a comparator. -ter, ON is a one-shot circuit, MDi is a magnet driver, and Mgs is a shutter number control magnet, which has the above-mentioned response delay.

N、はインバータ、Tr@はトランジスタ、STはシャ
ッターコントロールステータス回路である。
N is an inverter, Tr@ is a transistor, and ST is a shutter control status circuit.

なお、カウンターにはパルスの立下が9に同期してカウ
ント動作を行ない、CcMは立上がシに同期してカウン
ト動作を行なうもOである。
Note that the counter performs a counting operation in synchronization with the falling edge of the pulse 9, and the CcM performs a counting operation in synchronization with the rising edge of the pulse.

次に上記構成の動作について説明するが、最−り 初に情報回路ムの出力が  秒に相応し丸め000 力を発生している一〇とする。この状態ではレジスター
込〜込の出力が全てN5図の如くロウレベル(以下″O
”と称す0)となっており、デコーダーの出力端Oから
ハイレベル(以下″″l”と称す)が出力されナントゲ
ート為が選択されている。この状態においてシャッター
レリーズ操作を行なうと、シャッターコントロールステ
ータス回路BTが、O″レベルな夛、トランジスターT
rがオフする0これによ)コンパレーターα願の■入力
が、O”レベルから1IIJIkされる喪め、コンデン
サCの充電力刹始され、コンデンサCと抵抗Rとの時定
数によって決まる時間後にコンパレータCQMの出力が
、0”レベルに反転するとワンショット回路ON、が作
動し“一定時間のパルスが作られそのパルスによってマ
グネットドライバーMD、が作動し先番作動制御用マグ
ネットMg1が作動し、該マグネットMIKsの応答遅
れ時間後にシャッタ先幕の走行t−−始させる。
Next, the operation of the above configuration will be described. First, it is assumed that the output of the information circuit is 10, which corresponds to seconds and generates a force of 000 rounded. In this state, all outputs from registers to registers are at low level (hereinafter referred to as "O") as shown in diagram N5.
A high level (hereinafter referred to as "l") is output from the output terminal O of the decoder, and the Nant gate is selected. When the shutter release operation is performed in this state, the shutter control status circuit BT is at O'' level, and the transistor T
When the input of the comparator α is 1IIJIk from the O'' level, the charging force of the capacitor C starts, and after a time determined by the time constant of the capacitor C and the resistor R. When the output of the comparator CQM is inverted to the 0" level, the one-shot circuit ON is activated and a pulse of a certain period of time is generated. The pulse activates the magnet driver MD, and the first operation control magnet Mg1 is activated. After the response delay time of the magnet MIKs, the shutter leading curtain starts running t--.

またシャッターコントロールステータス回路が、O”レ
ベルになると同時にアンドゲート入が開となシパルス発
振器O8Cからのパルスをメインカウンターにに伝え、
篇出時間の計時動作が翔示される。前述の如く露光時間
皿秒であるのでナントゲートN、が選択されているため
、カウンターにの7リツプフロツプF、からO出力に応
答してナントゲートN1はパルスを出力し、アンドゲー
トA1を介してカウンターCQNに伝える。カウンター
CQNは8パルスのパルスをカウントすると7リツプフ
ロツプFF、 (D出力を@l”としてナントゲートN
uからシャッター閉じ信め、該パルスを8パルスカウン
トすると、−×8=ニー1msとなり、#時間後にマ8
KHz       IKt(z グ萬ネットドライバーMD、により後幕ホールド用マグ
ネットMg* t iK動させ、該マグネットの応答遅
れ時間Tmg*後にシャッター後幕を走行させ、塵元を
終了させる。
In addition, the shutter control status circuit transmits the pulse from the cipher oscillator O8C to the main counter when the AND gate input is opened at the same time as the shutter control status circuit reaches the O'' level.
The timing operation of the start time is displayed. As mentioned above, since the exposure time is seconds, the Nant gate N is selected, so in response to the output from the 7 lip-flops F and O to the counter, the Nant gate N1 outputs a pulse, and the pulse is output via the AND gate A1. Inform counter CQN. When the counter CQN counts 8 pulses, it converts the 7 lip-flop FF, (with the D output as @l) and the Nant gate N.
If you believe that the shutter is closed from u and count 8 pulses, - x 8 = knee 1ms, and after # time, the shutter will close.
KHz IKt (z Gumannet driver MD moves the trailing curtain hold magnet Mg* t iK, and after a response delay time Tmg* of the magnet, the shutter trailing curtain is run to end the dust source.

次いで、ホ秒の露光制御について説明する。Next, exposure control in seconds will be explained.

この場合は#I5図の如くデコーダーDEの出力端1か
ら@l”が出力されナントゲート為が選択されている。
In this case, @l'' is output from the output terminal 1 of the decoder DE as shown in Figure #I5, and the Nant gate is selected.

レリーズ操作を行ないシャッターターCompの■入力
が10”レベルからr41にされるため、CR定数によ
って、コン7(レートされる時間が決定される。コン7
くレート出力が′″0′″0′″レベルるとワンショッ
ト回路が作動し一定時間のパルスが作られその](ルス
によってマグネットドライ/(−MDIが作動し先幕作
動マグネットMGhが作動する。このマグネットh/G
1の応答遅れ時間後にシャッタ先幕の走行が開始される
。              −また、シャッターコ
ントロールステータス回路STが、θ″レベルなると同
時にアンドゲート入が開かn1メイ゛ン力ウンターM 
Cがカウントを開始する。カウンターCoN FIX 
8〕くルスのノくルスをカウントすると、F F4から
l″に出力しナントゲートN14からシャッター閉じ信
号を出力させることになる。父、この時はナントゲート
八が選択されており、79ッグフロン1F、からのパル
ス4 KHz k 8パルスカウントすると、−L−×
8=−2−−2msとなり、咳時閾後に74K)h  
     I KJiz グネットドライパーMD2により後幕ホールド用マグネ
ットMgt t−駆動させ、該マグネットの応答遅れ時
間−1後にシャッター後幕を走行させ、露光を終了する
Since the shutter Comp input is changed from the 10" level to r41 when the shutter release operation is performed, the CR constant determines the time to be rated.Con7
When the rate output reaches the ``0'' level, the one-shot circuit is activated and a pulse of a certain duration is created. .This magnet h/G
After a response delay time of 1, the shutter leading curtain starts running. -Also, at the same time as the shutter control status circuit ST reaches the θ'' level, the AND gate input opens and the n1 main power counter M
C starts counting. Counter CoN FIX
8] When the number of clocks is counted, it will be output from FF4 to l'', and the shutter close signal will be output from Nantes gate N14.Dad, at this time, Nantes gate 8 is selected, and 79 gates are selected. Pulse 4 KHz k 8 pulses from 1F, -L-×
8=-2--2ms, 74K) h after cough threshold
The trailing curtain hold magnet Mgt is driven by the I KJiz magnet driver MD2, and after the response delay time of the magnet Mgt t-1, the shutter trailing curtain is run and the exposure is completed.

以下同様にして払−〜4秒までの露光秒時50 制御が行なわれるが、いずれの場合も、CR定数でつく
られる時間αとシャッター秒時カクン)Tt−シャツタ
ーコントロールステータスニ入ると同時に開始すること
によ、り 、(TB + Trng2 )−(Ty ”
 Trngl) =αを満足することが出来る。
Thereafter, exposure control is performed in the same manner for up to 4 seconds, but in both cases, the time α created by the CR constant and the shutter time (kakun) start at the same time as the shutter control status enters. In particular, ri, (TB + Trng2) − (Ty ”
Trngl) = α can be satisfied.

このような本発明によるシャッター先幕とシャッター後
幕の動作の説明を第6図に示す。このようにシャッター
先幕の通電を遅らせる様に補正時間をシャッター秒時カ
ウント開始と同時に働らかせ補正時間が終了した時点で
先番を通電することにより正規のシャッター秒時を得る
ことが出来る。
FIG. 6 shows an explanation of the operations of the front shutter curtain and the rear shutter curtain according to the present invention. In this way, the correct shutter time can be obtained by causing the correction time to work at the same time as the start of the shutter time count so as to delay the energization of the shutter leading curtain, and by energizing the leading number when the correction time ends.

そして、(TB + Tmgx ) −(Ty + T
m1r1 ) zα となる様にαt′l1ll整し補
正時間αたって先幕を通電し秒時カウント終了後に後幕
通電をすれば頁い。
And (TB + Tmgx) - (Ty + T
m1r1) Adjust αt'l1ll so that zα, energize the leading curtain after the correction time α has elapsed, and energize the trailing curtain after the seconds count ends.

以上の説明はシャツタ秒時値が1段ごとに変化した時の
場合であるが、シャッター秒時値がクルシブノア・!町
〜・Xll、が選択され、上述の如くして1段以上の秒
時に基づ〈計時の後、更に中間段の情報に基づく計数が
カウンターCoN Kて行なわれ、該時間の後、全ての
エタスクルシプノアゲート@XN、〜@XNgが11”
倉出力し、シャッター閉じ信号がナントゲートN14か
ら出力されシャッター秒時の制御が行なわれることとな
るので、シャッター秒時が中間段の値となっても常時正
確な秒時制御が行なわれることとなる。
The above explanation is for the case where the shutter speed value changes by one step, but the shutter speed value changes by Crusive Noah! Town... Etasuru Shipnoah Gate @XN,~@XNg is 11”
Since the shutter closing signal is output from the Nantes gate N14 and the shutter time is controlled, accurate time control can be performed at all times even if the shutter time is at an intermediate stage value. Become.

以上詳述した如く本究明に係る藤山制御回路においては
、シャッターの露光##f闇と調整時間とを調時にカウ
ントさせることにより、シャッターの幕速の尚連化によ
りシャッターの番の電! 差時間O做1IlllIi41が出来、シャッター秒時
を制御する露光制御1回路において多大な効果を奏する
ものである。
As detailed above, in the Fujiyama control circuit according to this investigation, by counting the exposure ##f darkness of the shutter and the adjustment time at the same time, the shutter curtain speed is continuously controlled, and the timing of the shutter turn is controlled. This creates a difference in time of 0,1IllIi41, and is very effective in an exposure control circuit that controls the shutter speed.

【図面の簡単な説明】[Brief explanation of drawings]

Jli1図はフォーカルプレーンシャンターの露光開口
に対する駆動位置を示す構成図、第2図はシャッタ先番
とシャッタ後幕の作動lis!明図、JIg3図は従来
の方式により番のXなシ時間t−補正したシャッタ先番
とシャッタ後幕の作動説明図、JIg4図は本発明の一
実施例を示すカメラの露出@御回路図、第5図は第4図
におけるレジスターREo内容、デコーダーDEの出力
、ナントゲートN、〜N、6及びシャッター秒時値の関
係會説明するための説明図、第6図は嬉駕図に示す回路
により作動されるシャッタ先幕とシャッタ後幕の作動説
明図でめる。 に、 CON・・・カウンター、R・・・抵抗、C・・
・コンデンサ、Tr・・・トランジスタ、Mgl・・・
シャツ用 夕先番用マグネット、M−・・・シャッタ彼幕rグネッ
ト。 出願人・・・キャノン株式会社 C・、′シ 代塩入・・・丸 島 儀 1.。 呂遺1 第3図
Figure Jli1 is a configuration diagram showing the driving position of the focal plane shunter with respect to the exposure aperture, and Figure 2 is the operation of the shutter leading and trailing curtains! Figure JIg3 is an explanatory diagram of the operation of the first shutter number and the rear shutter curtain corrected by the conventional method for the number , FIG. 5 is an explanatory diagram for explaining the relationship between the contents of the register REo, the output of the decoder DE, the Nantes gates N, ~N, 6, and the shutter time value in FIG. 4, and FIG. This is an explanatory diagram of the operation of the front shutter curtain and rear shutter curtain operated by the circuit. CON...counter, R...resistance, C...
・Capacitor, Tr...Transistor, Mgl...
Magnet for shirts, M-...Shutter curtain r magnet. Applicant: C. Canon Co., Ltd. Shiro Shioiri: Gi Marushima 1. . Lu Yi 1 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 先番、後幕を独立で電気的にコン)o−ル出来るシャッ
ターを有しシャッター機4110構成に起因する露出誤
差を補正する7オーカルプレーンシヤツターを備え九カ
メラの露出制御回路においてシャッターoH光時間と同
時に@正時間をカウントすることを特徴とするカメラO
露出制御−路。
It has a shutter that can independently and electrically control the leading and trailing curtains, and is equipped with a 7-plane shutter that corrects exposure errors caused by the shutter device 4110 configuration. A camera O that is characterized by counting @hours at the same time as light hours
Exposure control - path.
JP21534081A 1981-08-26 1981-12-29 Exposure control circuit of camera Pending JPS58116524A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21534081A JPS58116524A (en) 1981-12-29 1981-12-29 Exposure control circuit of camera
US06/410,692 US4464032A (en) 1981-08-26 1982-08-23 Exposure time control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21534081A JPS58116524A (en) 1981-12-29 1981-12-29 Exposure control circuit of camera

Publications (1)

Publication Number Publication Date
JPS58116524A true JPS58116524A (en) 1983-07-11

Family

ID=16670672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21534081A Pending JPS58116524A (en) 1981-08-26 1981-12-29 Exposure control circuit of camera

Country Status (1)

Country Link
JP (1) JPS58116524A (en)

Similar Documents

Publication Publication Date Title
GB2205656A (en) Interval camera
JP3658084B2 (en) Camera and interchangeable lens
US4470677A (en) Data insertable camera
JPS58116524A (en) Exposure control circuit of camera
JPS6323115A (en) Automatic focus adjuster
US4464032A (en) Exposure time control device
US4253750A (en) Power supply control apparatus for camera
JPS6232772B2 (en)
JPH0244248Y2 (en)
JPS6115382B2 (en)
JPS5888728A (en) Automatic focusing device of camera
GB2067795A (en) Improvements in or Relating to Stepping Motor Driven Electronic Timepieces
JP2814597B2 (en) Camera with switchable film size
US4603959A (en) Photographic information generating apparatus for camera
JPS5872082A (en) Electronic timepiece
JPH0315030A (en) Motor-driven zoom camera
US4342505A (en) Automatic exposure control device for a single lens reflex camera
JPS62240892A (en) Electronic timepiece
JPS631291Y2 (en)
JP2648810B2 (en) Camera equipment
JPS5922191B2 (en) electronic clock
JPS61113041A (en) Exposure controller of camera
JPS6248817B2 (en)
JPH0228838B2 (en)
US5253229A (en) Electronic timepiece including integrated circuitry