JPS58107934A - バス制御方式 - Google Patents

バス制御方式

Info

Publication number
JPS58107934A
JPS58107934A JP20657781A JP20657781A JPS58107934A JP S58107934 A JPS58107934 A JP S58107934A JP 20657781 A JP20657781 A JP 20657781A JP 20657781 A JP20657781 A JP 20657781A JP S58107934 A JPS58107934 A JP S58107934A
Authority
JP
Japan
Prior art keywords
bus
pass
path
timing
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20657781A
Other languages
English (en)
Inventor
Hiroshi Matsuda
博 松田
「あ」本 明
Akira Yabumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20657781A priority Critical patent/JPS58107934A/ja
Publication of JPS58107934A publication Critical patent/JPS58107934A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は核畝台の処j+!装rjIIνよび裕叡台の人
出力制ωsi hM Ill等を軸合する共通パスのパ
ス割唾方式躬1図に従来例の輌成を示す。第1図に2い
て、(101)rよ機器$0  、(102)  は刑
陵器#1 、  (10,15)  ぼ叱徳装厘、(1
04)はバス制ωI+装璽、(105)は共通パスを示
す。ここで、機器$0 (IOlJ 、機器−41(1
[12)ぽいずれもマスクとなって情蒙払送を行なうも
ので、例えは中央処理装置、DMA制岬装櫨(ダイレク
ト・メモリ・アクセスft1iJ 1itu装[)など
の機器ヲいう、第1図にボ丁ような番数の機器を有する
システムにおいては、共仙バス(105)を介して装置
■1の情報転送が行なわれ、このときマスクとなって共
通パス(105)を使用する装置Jはある時点では機器
$0(101)、機器#1(102)のいずれかである
共通バス(105)の使用を管理するのはパス11細装
置(104)であり、管理のための制−嶺(パス費求+
0.パス賛求#1.パス許り#0.パス許川丑1)が共
通バス(10b)内にある。パス制−j装+=(104
)はパス資ボーI+U、パス費水#1を父は歇り、安求
のめる−姑か共rrjJバスを使用することを許用する
第2図は従来ν1」のタイミングチャートを示す。
第2凶Vこおいて、TIのタイミングで■のパスJE求
$0−1)=*#杯0 (101)から出され、パスi
か1爾装置(104)rユパス曽求の有無tチェックす
る。このチェックのル1間ば■のパス要求チェックの計
皆で示す節分である。Tgのタイピングでバス市d曲I
V[(’104)ZJ島ら■のパスll+fCIJ$0
が出δれ、機器#0(101)μ共通パス(105)の
使用を許可される。機器#o (101)が共通パス(
105)を91!川して情報転危金行なう萌li1は■
の機器#0悄嵐転送の斜皆で承す部分でめるq 次[TI(Qタイミングで機器$1 (102)から■
のパス要求#1か出ざnるが、1炭器$0 (101)
がパス要求を放棄するまではパス制1IlI装置m(1
04)によるパス要求チェックが打lわれない。T4の
タイミングで■の機器#0消蝋仏込が終rし・■(1)
 /(ス蒙j(存UかオフVL Zると、パス制−綬匝
(104)による■リパス安氷のチェックが行なわれ、
■のパス安氷妊1か(ンの友め、T6のタイミングで■
のバス肝用#1が4ンとなる。そして■の機A3#1″
11を糟私送か何なわれる。a11器$1 (101)
か処理中のT6のタイはングで■のパス要求#0がオン
VCすってもチェックされず、TIのタイミングで■の
パス要求#1がオフとなった?&、Tgのタイミングで
■のパスffl’2j$0がオンとなる。セしてT9の
タイミングで■の機器#0悄*@A送が終了し、■のパ
ス餐求存Uはオフとなる。
上述の工9に2台の装置が頻繁にパス要求を出した場合
、谷機器の処理と処理の間隔が艮くなる。
第2図に示す例でl’、を機器#1の情報転送時rDl
が長いためam丑0のめる情報転送から次の情報転送ま
での間隔か艮くな9、機器#0の合計の情報転送時10
1か長く必・薪となり、調器#0は高曲処即が出来ない
という欠点が生ずる。
本発明ぼ上nQ従来方式の欠、Q、すなわち67似台θ
秒1釘が共叩バス會検出して・1宵猿私送を行なう場合
の鴨込超反の低ドという間趣点を解火するためのもので
、谷紗−に対峠してカウンタ、レジスタ忙故″け、谷レ
ジスタで″6鼓寵か只肋パスc介して行なう11厖迭の
回心を設定床台させ、カウンタでも装置−°から出力さ
れるパス要求の回数を計敵し、@++ lI己レしスタ
′X)1体重している(口)敵に遅し、指定された回泣
のIt報&込か終rする1でぼパス叉配惰を放粱させな
いようにして1官黴1肱送d度の同上を図るパス刷面が
式を提供するものである。
以下本発明の一央庸例を凶lに基づ^て説明する。第6
凶にそのパス?bIl四j装置の構成を示す。第3図に
おいて、(105)LI7L八抽パへでめ9、従来例と
同じく端寄40.鋺鈷#1の硬iが情報転送を行なう伍
号緋・側1Ii11保群である。共通バス(1[J5)
に框、カウンタ(310) (350)、レジスタ(3
20)(360)、パスインターフェイス(以下パス1
/Fと称す)(340) 、セヅトーリセットフリ゛ソ
1フロップ(以下R−8]?Fと称す) (330)(
370)およびパスアービタ(380)か接続さ扛て、
パス制内装(ばか構成されている。h M己装置riV
Cおいて、カウンタ(310) &;!パス要求$0 
(611)の47のタイミノグτクロックとしてat畝
す/)、パス要求sO(311)は模もd丑0の鋏耐工
V升−バス(105) ’t”弁して送られて米る。
レジスタ(320)は中央処理秒U(以下CPUと称す
)り摺合により用゛定のtX値が床付される。保持され
るタイバンクばパスi/li’ (340)が発生する
ストロ−7(641)の1b号により次ボされa0レジ
スタ(込)に保持さ扛た沁櫃ばカウンタ(310)へ最
梃計叡仰データ(521)として人力され、カウンタ(
310)はこの献1■箇で1tt−躍すると!it畝終
了出力拘(31,?)をlf ン(、、R−8yF(3
30)ffiリセ!7)T、6゜R−8FF(350)
はパス要求$0 (311)のオンのタイミングで富に
セットδれ、計畝終r出カRo(312)がオン11′
cなる1でリセットされないため、パス要求#0(31
1) −at z ンoと@ g R−8y:tr(5
30)o出カ信−151−テあるパス要求$ OA (
331)にオンを維持する。上述のカウンタ(310)
 、 レジスタ(320) 、 R−8FF(330)
の1作をfL約すると次のようになる。パス要求$0 
(311)−trsオンvcyzると/(ス?求$ 0
A(631)ばオンとなり、あらかじめ設足さ扛た畝櫃
だけパス要求$0 (311)を計似し終わるとパス要
求#oA(331)は()となる。カウンタC650)
 、レジスタ<660) 、n−s FF(370)%
上述の1作と1I=il−でりり、バス安求菩1 (5
b1)がオンVCなるとノくス安水#1人(332) 
kオンとし、レジスタ(360)へ設定された畝餉fc
げバス散水$1(351)をdr献し終わると/イス*
!水:4g IA (332)はオフさ扛る。なお、レ
ジスタ(320)(360)への窟直の設定ばストロー
ブ(341)(342)リタイミングで行なわnる。な
お、1Jウンタ(310)(650)μバスffl:J
存0 (381)と#1 (382)によりリセット石
れる。
次に、パス仏・氷#0A(331)およびノくス安:t
xsiA(332) nバスアービタ(380)へ入力
される。/(スアーヒタ(580) H共通パス(10
5)の叉Br3’+すを調停する楡歳τ持ち、早くノ々
ス安求のめったセ虞器力ふノ(ス叉蘭凸智を放漿するl
で、共通)(ス(105)の使用を、F’F司するもの
でめる。すなわちノ(ス賢求#0A(351)、バス安
水$IA(552)のいずれか早くオンvc ’hつた
ガに′Aj船、てる/くス許旬#0(ろ81)またはバ
ス許uJ $1 (382) ′にオンとする。たとえ
μノくス安′yK″F+oム(631)か先にインにな
るとノ9ス計用妊0(381)Zllイオン7tD、バ
ス安水#OA (331)か47になるlでバス/F 
QJ $DA(681)μオン11ずする。
バスff川60(381)およびパス許り$1(382
)は共通バス(105) tl−介して機会#0、機器
#1へ送出さn1共畑パス(105)を使用して行なう
情報転送の、if+21’ (ci号となる。
第4図1ゴ本発明の冥施例でめるパス市t1呻妙璽のタ
イミン9”ff 7f、丁。T84図でμ例としてレジ
スタ(620)への設正頓會”41とし、レジスタ(6
60)への設定1−を”1″dしている。第4区におい
て、■のバス安水#0は第6図中(511)の鼓形、■
のバス安水$0Arr、 +i+ 3149中(331
)のblし、[相]のバス許0I#0ぼ躬6図中(38
1)の吸形全そnぞ7L示す。
■の機器#0情報払送は機器#0が共通パス(105)
を使用し情報転送している期間を示す。[相]のバス要
求#1は第6図中(351)の波形、[相]のバス要求
$IArXM 5図中(532)の鼓形、■のパス許用
#1は第6凶中(582)α1杉をそれぞれ不す、[相
]の磯命#11葛割転J8μ機鮒#0が共通パス(10
5)’(cm川し1に叔仏込している期向倉示す。[相
]のRQは躬6図中(′612)り鼓旭、■のR1は第
6図中(352)の成形をボテQ 次に、第4凶のタイミングを説明する。TIOのタイミ
ング時、Qは機器#1が共通パス(105)を又配し1
“’*m砿活を何なって呵り、■がずンとな9■がオン
となっても、T10のタイミングでにQQ) fx オ
ンとならない。Tllのタイミングで慣命#1の情報転
送が糾rすると、@のBt躍終f出力R1によりR−8
FF(370) vよリセット6れて■、e、[相]〃
為オフとなり、バス安水#OAかう付けられ、[株]か
オンとなる。1この状春でカウンタ(310)は計部1
ull駆状軸となり、TI2のタイミングで磯W昇0の
tIv報転送か校了すると■はすフとなり、カウンタ(
310)は1発註を計躯する。T111のタイミングで
0がオンとなり、そのため0がオンになり、機器#1が
共通パスの使用要求を出している状トとなるが、[相]
かオンのためバスアービタ(380)は−話#0のパス
文配清を続行させ、[相]のオンをダ・付けなVhoT
14のタイミングでは償諮妊[J whらパス賃水妊O
が出力てれ、[相]龜濁シを釉升しでいる茂り、七Q時
点で楓茹丑Oの1η敞IIA込か開面され・T迅のタイ
ミングで梃fする。
でしてこのT15vタイミングで叩はオフとなり、カウ
ンタ(’310)は2発註全61−畝する@b11q尿
に6発114尼自とIl!處しT16− T17 * 
T18 e T川へタイミングが後打し、T19のタイ
ばングで伽命菩Oの悄黴私kiか経rし、■がオフにな
ると[相]の計玖齢r出力RQか出力されてR−8FF
(370)がオフとなり、■炉オフ、[相]がオフとな
る。バスアービタ(580)はここで[相]g:父付げ
て@盆オンlこし、憫話#1の悄糟転送か白より、T囚
のタイミングで料fする。
上地、のことく、1反パスの又1帷を得ると、めらかじ
IIQ設°正された回畝分の情報転送を終了する1では
バスV文1ヒ1姻を・トP枕し、終了すると放菓する。
上にJ5の例の工りVC+AMオ#0の情糟獣送の回駆
阪定を141とし、瀧益#1の情味転送のl(鯰σ′尼
をal”とすると、機器#1に比軟して機器#0は4@
の回紹力の悄”ps h aが行なえるため央負け・j
に47J姑#0は友光度が高いこととなる。また、逆に
恨益#0の悄獄鴨込の回畝d疋t111とし倹益鞘ので
れk ”4“とすると憎命昇1のガか説九浅が〜lくな
るQ 以上4−発明VCよれは、1つの機器の悄電鴨込がrル
分開に萱とのて村な4ノれるため、1’?7叡転送曲曳
〃)向上することかTき、しρ・も却畝台の伽+jの潰
弄Ii’ktf−,慧WC髪えること倭11とできる。
【図面の簡単な説明】
弔1凶は1送米例の信1反図、第2凶は七のタイミング
チャート、第6凶a本発明の一矢庸例のパスfb++叫
←−の慣敗凶、粥4区はでのタイミングチャートでめ机 (310)(350)・・・カウンタ、(620)(5
60)・・・レジスタ、(630)(370)“°・セ
ットーリセットフリツフ′フロツ1(R−8FF)、(
340)・・・バスインターフェイス(バス1/F)、
(380)・・・パスアービタ代坤人   籾  本 
 験  弘 第1図

Claims (1)

  1. 【特許請求の範囲】 1、共Jバスと罰記共通パスに接続された夕数の機器と
    前記各機器から出力される倍数のパス要求を両件して1
    つのパスf+0Jt1″出すバス髄曲1方式でろって、
    前記各機番に対おしたカウンタ・レジスタを松数組具え
    、前記各レジスタでIII記各機器が朋紀沃通バスを介
    して行なう情報転送の回数を設定し保持させ、前記カウ
    ンタで前記各機器から出力されるパス要求の(ロ)数を
    計数し、前記レジスタが保持している回数に達するまで
    バス叉−罹を移動させないことを特徴とする/τス制制
    置方式 2、 概岳毎にM后して具えられたレジスタは、畝11
    t’e叔足されることにより谷機番に悄戴転送の後先度
    を付加することt接値と丁/)特杆誼氷の暢d第1.!
    lJj把載のバス制唾万弐G
JP20657781A 1981-12-21 1981-12-21 バス制御方式 Pending JPS58107934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20657781A JPS58107934A (ja) 1981-12-21 1981-12-21 バス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20657781A JPS58107934A (ja) 1981-12-21 1981-12-21 バス制御方式

Publications (1)

Publication Number Publication Date
JPS58107934A true JPS58107934A (ja) 1983-06-27

Family

ID=16525699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20657781A Pending JPS58107934A (ja) 1981-12-21 1981-12-21 バス制御方式

Country Status (1)

Country Link
JP (1) JPS58107934A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119847A (ja) * 1987-11-04 1989-05-11 Matsushita Electric Ind Co Ltd データ転送方法
JPH03141455A (ja) * 1989-10-27 1991-06-17 Nippon Telegr & Teleph Corp <Ntt> データ転送方式
JPH03150654A (ja) * 1989-10-27 1991-06-27 Internatl Business Mach Corp <Ibm> キヤツシユを有するプロセツサのための優先制御システム
EP0867814A2 (en) * 1997-03-25 1998-09-30 International Business Machines Corporation System and method for controlling a bus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119847A (ja) * 1987-11-04 1989-05-11 Matsushita Electric Ind Co Ltd データ転送方法
JPH03141455A (ja) * 1989-10-27 1991-06-17 Nippon Telegr & Teleph Corp <Ntt> データ転送方式
JPH03150654A (ja) * 1989-10-27 1991-06-27 Internatl Business Mach Corp <Ibm> キヤツシユを有するプロセツサのための優先制御システム
EP0867814A2 (en) * 1997-03-25 1998-09-30 International Business Machines Corporation System and method for controlling a bus
EP0867814A3 (en) * 1997-03-25 2004-11-10 International Business Machines Corporation System and method for controlling a bus

Similar Documents

Publication Publication Date Title
Buccola Bankruptcy's cathedral: property rules, liability rules, and distress
Mucciarelli Not just efficiency: insolvency law in the EU and its political dimension
JPS58107934A (ja) バス制御方式
Page Failure of bribes and standards for pollution abatement
Johnson Congressional Primacy, Equitable Tolling, and Tax Court Deficiency Litigation
CN206489616U (zh) 一种基于指纹认证以及密码认证的支付系统
Manners et al. Recovering the Lost History of Presidential Removal Law
Edwards Equitable Estoppel-Estoppel by Representation
Cosentino Jr New York City's Procurement System: Reversing the Cycle of Corruption and Reactionary Reform
Beaven et al. House Democrats Mull Water Infrastructure Options For 2019 Legislation
Zschocke Takeover Regulation as Part of a Functioning Equity Market
Rangarajan Reforms and the Transformation of the Monetary and Banking Sectors
Harper Copy of Hawaii Defense Act Rule Regulating Employment of Labor in Territory of Hawaii with attached correspondence and draft proclamations by Governor of Hawaii
Kolberg Employment Security Programs and The Economy
O'Reilly Ohio Strikes Back: Constitutional Invalidation of Labor Settlement Procedures
Serruys Five documents regarding salt production in Ordos
Matko The Communist Foreign Trade System; The Other Common Market
Hanashiro The Japanese Imperial Mint and the Issue of Jurisdiction over Foreign Employees, 1869-1875
Lee Railroad Regulation in Illinois and Elsewhere
Sires The Jamaica Slave Insurrection Loan, 1832-1863
Dixon Protection of Industrial Property Rights in Germany and Japan
von Moschzisker The Common Law and Our Federal Jurisprudence (Continued)
Aldridge Senate Bill (A) 53-059 Annual Budget Bill 2013-2014
Pate Proceedings before the State Corporation Commission
Mickel Contempt without a Cause