JPH1197989A - Pulse signal generating device with malfunction preventing function - Google Patents

Pulse signal generating device with malfunction preventing function

Info

Publication number
JPH1197989A
JPH1197989A JP9253881A JP25388197A JPH1197989A JP H1197989 A JPH1197989 A JP H1197989A JP 9253881 A JP9253881 A JP 9253881A JP 25388197 A JP25388197 A JP 25388197A JP H1197989 A JPH1197989 A JP H1197989A
Authority
JP
Japan
Prior art keywords
output
level
circuit
pulse signal
triangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9253881A
Other languages
Japanese (ja)
Other versions
JP3487144B2 (en
Inventor
Takahide Iida
隆英 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP25388197A priority Critical patent/JP3487144B2/en
Publication of JPH1197989A publication Critical patent/JPH1197989A/en
Application granted granted Critical
Publication of JP3487144B2 publication Critical patent/JP3487144B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the loss of an element, etc., controlled with pulses generated by the pulse generating device by preventing the pulse signal generating device from malfunctioning. SOLUTION: A triangular wave generating circuit 2 generates a triangular wave by using the output of an oscillator 1. A comparator 3 generates a pulse signal according to the result of comparison between the triangular wave and the output of a control circuit 4. The result of AND between the output of the comparator 3 and the output of the oscillator 1 is inputted to the set terminal of a latch circuit 21. To the reset terminal of the latch circuit 21, the result of AND between the inverted signal of the output of the comparator 3 and the inverted signal of the output of the oscillator 1 is inputted. The output of the latch circuit 21 is regarded as the output of this device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、誤動作防止機能を
有するパルス信号生成装置に係わり、特に、スイッチン
グ素子等を制御するためのパルス信号を生成する装置に
係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse signal generating device having a malfunction preventing function, and more particularly to a device for generating a pulse signal for controlling a switching element and the like.

【0002】[0002]

【従来の技術】パルス信号を用いてスイッチング素子等
を制御する回路は従来から数多く知られている。たとえ
ば、充電器、DC/DCコンバータ、DC/ACインバ
ータ等では、PWM(パルス幅変調)方式でパワーMO
S等のスイッチング素子を制御することにより負荷へ供
給する電圧や電流を調整することが多々ある。
2. Description of the Related Art Many circuits for controlling a switching element or the like using a pulse signal have been known. For example, in a charger, a DC / DC converter, a DC / AC inverter, etc., a power MO
There are many cases where the voltage or current supplied to a load is adjusted by controlling a switching element such as S.

【0003】図3(a) は、一般的なパルス信号生成装置
のブロック図である。ここでは、PWM方式でスイッチ
ング素子を制御する構成を示す。発振器1は、所定の周
波数の方形波を生成する。三角波発生回路2は、発振器
1により生成された方形波から三角波を発生させる。コ
ンパレータ3は、三角波発生回路2により生成される三
角波のレベルと制御回路4の出力レベルとを比較する。
制御回路4は、スイッチング素子11に供給するパルス
信号のデューティ(パルス信号が「H」レベルである期
間と「L」レベルである期間との比率)を調整するため
の電位を出力する。たとえば、このパルス信号生成装置
を充電器において使用する場合には、制御回路4の出力
は、充電すべきバッテリの電圧などに基づいて変化す
る。ドライブ回路5は、コンパレータ3の出力を増幅し
てスイッチング素子11を駆動する。
FIG. 3A is a block diagram of a general pulse signal generator. Here, a configuration in which the switching element is controlled by the PWM method is shown. The oscillator 1 generates a square wave having a predetermined frequency. The triangular wave generation circuit 2 generates a triangular wave from the square wave generated by the oscillator 1. The comparator 3 compares the level of the triangular wave generated by the triangular wave generation circuit 2 with the output level of the control circuit 4.
The control circuit 4 outputs a potential for adjusting the duty of the pulse signal supplied to the switching element 11 (the ratio of the period during which the pulse signal is at the “H” level to the period during the “L” level). For example, when this pulse signal generation device is used in a charger, the output of control circuit 4 changes based on the voltage of the battery to be charged. The drive circuit 5 drives the switching element 11 by amplifying the output of the comparator 3.

【0004】上記構成のパルス信号生成装置の出力は、
図3(b) に示すように、三角波のレベルが制御回路4の
出力レベルよりも高いときに「H」レベルであり、三角
波のレベルが制御回路4の出力レベルよりも低いときに
「L」レベルであるパルス信号となる。この場合、スイ
ッチング素子11は、このパルス信号が「L」レベルか
ら「H」レベルに変化するタイミングでターンオンさ
れ、反対に、「H」レベルから「L」レベルに変化する
タイミングでターンオフされる。
The output of the pulse signal generating device having the above configuration is
As shown in FIG. 3B, when the level of the triangular wave is higher than the output level of the control circuit 4, the level is "H", and when the level of the triangular wave is lower than the output level of the control circuit 4, the level is "L". It becomes a pulse signal of a level. In this case, the switching element 11 is turned on when the pulse signal changes from the “L” level to the “H” level, and conversely, is turned off when the pulse signal changes from the “H” level to the “L” level.

【0005】[0005]

【発明が解決しようとする課題】ところが、よく知られ
ているように、スイッチング素子等をターンオンまたは
ターンオフさせると、それに伴ってノイズが発生する。
いわゆるスイッチングノイズである。
However, as is well known, when a switching element or the like is turned on or off, noise is generated accordingly.
This is so-called switching noise.

【0006】図4は、図3(a) に示す構成においてスイ
ッチングノイズが発生した場合の誤動作の影響を説明す
る図である。ここでは、三角波にスイッチングノイズが
重畳した例を示している。
FIG. 4 is a diagram for explaining the influence of a malfunction when switching noise occurs in the configuration shown in FIG. Here, an example is shown in which switching noise is superimposed on a triangular wave.

【0007】スイッチングノイズが重畳した三角波がコ
ンパレータ3に入力されると、コンパレータ3の出力に
チャタリング(高速でオン状態とオフ状態とを交互に繰
り返す状態)が発生する。このように、コンパレータ3
の出力にチャタリングが発生すると、それに伴ってスイ
ッチング素子11に「H」レベルと「L」レベルとを交
互に高速に繰り返す信号が入力される。このため、スイ
ッチング素子11は、その間、オン状態とオフ状態とを
交互に高速に切り替えることになる。ここで、一般に、
スイッチング素子は、そのターンオン時およびターンオ
フ時に大きな損失が生じる。したがって、上述のよう
に、スイッチング素子11が高速にターンオンおよびタ
ーンオフを繰り返すと、発熱が大きくなり、単に損失が
大きくなるだけでなく、場合によってはスイッチング素
子自体が破損に至る恐れもある。なお、このことは、ス
イッチングノイズが制御回路4の出力に重畳した場合に
も同様に発生し得る。
When a triangular wave on which switching noise is superimposed is input to the comparator 3, chattering (a state in which the ON state and the OFF state are alternately repeated at high speed) occurs in the output of the comparator 3. Thus, the comparator 3
When chattering occurs in the output of (1), a signal that alternates between the “H” level and the “L” level at high speed alternately is input to the switching element 11. Therefore, the switching element 11 alternately switches between the ON state and the OFF state at a high speed during that time. Where, in general,
A large loss occurs when the switching element is turned on and off. Therefore, as described above, when the switching element 11 repeatedly turns on and off at a high speed, heat is increased and not only loss is increased, but also the switching element itself may be damaged in some cases. This can also occur when switching noise is superimposed on the output of the control circuit 4.

【0008】本発明の課題は、パルス信号生成装置の誤
動作を防止することにより、その装置が生成するパルス
により制御される素子などにおける損失を抑え、また、
その素子などの破損を回避することである。
An object of the present invention is to prevent a malfunction of a pulse signal generating device, thereby suppressing a loss in an element or the like controlled by a pulse generated by the device, and
The purpose is to avoid damage to the element and the like.

【0009】[0009]

【課題を解決するための手段】本発明のパルス信号生成
装置は、発振器と、その発振器の出力を使用して三角波
を生成する三角波発生回路と、その三角波と制御信号と
の比較結果に基づいてパルス信号を生成するコンパレー
タと、上記発振器の出力と上記コンパレータの出力との
論理積を出力する第1の論理回路と、上記発振器の出力
の反転信号と上記コンパレータの出力の反転信号との論
理積を出力する第2の論理回路と、上記第1の論理回路
の出力により第1の状態を保持し、上記第2の論理回路
の出力により第2の状態を保持するラッチ回路とを有
し、そのラッチ回路の出力を出力パルス信号とする。
A pulse signal generating device according to the present invention is based on an oscillator, a triangular wave generating circuit for generating a triangular wave using an output of the oscillator, and a comparison result between the triangular wave and a control signal. A comparator that generates a pulse signal; a first logic circuit that outputs a logical product of the output of the oscillator and the output of the comparator; a logical product of an inverted signal of the output of the oscillator and an inverted signal of the output of the comparator And a latch circuit that holds a first state by an output of the first logic circuit and holds a second state by an output of the second logic circuit, The output of the latch circuit is used as an output pulse signal.

【0010】パルス信号により駆動される回路は、一般
に、そのパルス信号のレベル(L/H)が変化するタイ
ミングの直後にノイズを発生させる。一方、この装置が
生成するパルス信号のレベルが変化するタイミングは、
発振器の出力に同期する。したがって、パルス信号のレ
ベルが変化した後の所定の期間、発振器の出力を利用し
てこの装置の出力を保持することにより、上記パルス信
号のレベルが変化するタイミングの直後に発生するノイ
ズを除去できる。
Generally, a circuit driven by a pulse signal generates noise immediately after the timing when the level (L / H) of the pulse signal changes. On the other hand, the timing at which the level of the pulse signal generated by this device changes is
Synchronizes with the output of the oscillator. Therefore, by holding the output of the device using the output of the oscillator for a predetermined period after the level of the pulse signal changes, noise generated immediately after the timing when the level of the pulse signal changes can be removed. .

【0011】本発明の誤動作防止回路は、発振器の出力
を使用して三角波を生成しその三角波と制御信号との比
較結果に基づいてパルス信号を生成する装置に対して設
けられる構成を前提とし、上記発振器の出力が第1の状
態である期間において上記三角波のレベルが上記制御信
号のレベルを最初に越えたタイミングで第1の状態にラ
ッチされ、上記発振器の出力が第2の状態である期間に
おいて上記三角波のレベルが上記制御信号のレベルを最
初に下回ったタイミングで第2の状態にラッチされるラ
ッチ回路を備え、そのラッチ回路の出力を上記パルス信
号生成装置の出力パルス信号とする。この回路の作用
は、基本的には、上記パルス信号生成装置と同じであ
る。
The malfunction prevention circuit according to the present invention is based on a configuration provided for an apparatus that generates a triangular wave using an output of an oscillator and generates a pulse signal based on a comparison result between the triangular wave and a control signal. While the output of the oscillator is in the first state, the triangular wave is latched in the first state at the timing when the level of the triangular wave first exceeds the level of the control signal, and the output of the oscillator is in the second state And a latch circuit that is latched in the second state at a timing when the level of the triangular wave first falls below the level of the control signal, and the output of the latch circuit is used as the output pulse signal of the pulse signal generation device. The operation of this circuit is basically the same as that of the pulse signal generating device.

【0012】[0012]

【発明の実施の形態】図1は、本実施形態のパルス信号
生成装置の構成図である。図1において使用する符号の
うち、図3(a) で使用したものは、同じものを表す。す
なわち、本実施形態のパルス信号生成装置は、基本的
に、図3(a) に示した一般的な装置に対して、ラッチ回
路21、アンド回路22および23、インバート回路2
4および25を設けた構成である。
FIG. 1 is a block diagram of a pulse signal generating device according to the present embodiment. Of the reference numerals used in FIG. 1, those used in FIG. 3 (a) represent the same parts. That is, the pulse signal generating device of this embodiment is basically different from the general device shown in FIG. 3A in that the latch circuit 21, the AND circuits 22 and 23, and the inverting circuit 2
4 and 25 are provided.

【0013】アンド回路22は、コンパレータ3の出力
信号および発振器1の出力信号が入力され、その論理積
を出力する。一方、アンド回路23は、コンパレータ3
の出力の反転信号および発振器1の出力の反転信号が入
力され、その論理積を出力する。なお、コンパレータ3
の出力は、インバート回路24により反転され、発振器
1の出力はインバート回路25により反転される。
The AND circuit 22 receives the output signal of the comparator 3 and the output signal of the oscillator 1, and outputs a logical product of them. On the other hand, the AND circuit 23 includes the comparator 3
And the inverted signal of the output of the oscillator 1 are input, and the logical product thereof is output. The comparator 3
Is inverted by an inverting circuit 24, and the output of the oscillator 1 is inverted by an inverting circuit 25.

【0014】ラッチ回路21は、例えば、SR型のフリ
ップフロップ回路であり、アンド回路22の出力信号が
そのセット端子に入力され、アンド回路23の出力信号
がそのリセット端子に入力されている。そして、このラ
ッチ回路21の出力(あるいは、ラッチ回路21の出力
をドライブ回路5により増幅した信号)が、本実施形態
のパルス信号生成装置の出力となる。すなわち、図1に
示す例では、ラッチ回路21の出力(実際には、ラッチ
回路21の出力をドライブ回路5を用いて増幅した信
号)によりスイッチング素子11が駆動される。
The latch circuit 21 is, for example, an SR type flip-flop circuit. The output signal of the AND circuit 22 is input to its set terminal, and the output signal of the AND circuit 23 is input to its reset terminal. Then, the output of the latch circuit 21 (or a signal obtained by amplifying the output of the latch circuit 21 by the drive circuit 5) is the output of the pulse signal generation device of the present embodiment. That is, in the example shown in FIG. 1, the switching element 11 is driven by the output of the latch circuit 21 (actually, a signal obtained by amplifying the output of the latch circuit 21 using the drive circuit 5).

【0015】次に、図2を参照しながら、本実施形態の
パルス信号生成回路の動作を説明する。発振器1は、ス
イッチング周波数を決めるクロック信号を出力する。こ
のクロック信号のデューティは、この実施例では、50
パーセント(「H」レベルの期間と「L」レベルの期間
が同じ長さである信号)としている。三角波発生回路2
は、発振器1が出力するクロック信号に従って三角波を
生成する。ここでは、上記クロック信号が「H」レベル
の期間にランプアップし、「L」レベルの期間にランプ
ダウンするような三角波が生成されている。
Next, the operation of the pulse signal generation circuit of the present embodiment will be described with reference to FIG. The oscillator 1 outputs a clock signal that determines a switching frequency. The duty of this clock signal is 50 in this embodiment.
Percentage (a signal in which the “H” level period and the “L” level period have the same length). Triangular wave generation circuit 2
Generates a triangular wave according to the clock signal output from the oscillator 1. Here, a triangular wave is generated such that the clock signal ramps up during the “H” level period and ramps down during the “L” level period.

【0016】コンパレータ3は、三角波と制御回路4が
出力する電位とを比較し、三角波のレベルが制御回路4
の出力のレベルよりも高いときに「H」を出力し、三角
波のレベルが制御回路4の出力のレベルよりも低いとき
に「L」レベルを出力する。このコンパレータ3の出力
が、制御回路4によってPWM制御されたパルス信号で
ある。
The comparator 3 compares the triangular wave with the potential output from the control circuit 4 and determines whether the level of the triangular wave is
When the level of the triangular wave is lower than the level of the output of the control circuit 4, “H” is output. The output of the comparator 3 is a pulse signal subjected to PWM control by the control circuit 4.

【0017】このパルス信号には、従来の問題点として
説明したように、スイッチングノイズが重畳されてい
る。すなわち、スイッチング素子11のターンオンまた
はターンオフに伴うノイズが三角波(または、制御回路
4の出力)に重畳することにより、コンパレータ3の出
力であるパルス信号がチャタリングを起こしている。本
実施形態のパルス信号生成装置は、上記チャタリングが
スイッチング素子11のターンオンまたはターンオフの
直後に発生することに着目し、ラッチ回路21、アンド
回路22、23、およびインバート回路24、25から
構成される誤動作防止回路(または、ノイズ除去回路)
を設け、チャタリングによってスイッチング素子11が
ターンオンまたはターンオフされることを回避してい
る。以下、具体的に説明する。
As described as a conventional problem, switching noise is superimposed on this pulse signal. That is, the noise accompanying the turn-on or turn-off of the switching element 11 is superimposed on the triangular wave (or the output of the control circuit 4), so that the pulse signal output from the comparator 3 causes chattering. The pulse signal generation device according to the present embodiment focuses on the fact that the chattering occurs immediately after the switching element 11 is turned on or off, and includes a latch circuit 21, AND circuits 22, 23, and invert circuits 24, 25. Malfunction prevention circuit (or noise elimination circuit)
To prevent the switching element 11 from being turned on or off by chattering. Hereinafter, a specific description will be given.

【0018】アンド回路22は、発振器1の出力が
「H」レベルである期間にのみコンパレータ3の出力
(パルス信号)を通過させる。アンド回路22の出力
は、ラッチ回路21のセット端子に入力される。一方、
アンド回路23は、発振器1の出力が「L」レベルであ
る期間にのみコンパレータ3の出力(パルス信号)の反
転信号を通過させる。アンド回路23の出力は、ラッチ
回路21のリセット端子に入力される。
The AND circuit 22 allows the output (pulse signal) of the comparator 3 to pass only while the output of the oscillator 1 is at the "H" level. The output of the AND circuit 22 is input to the set terminal of the latch circuit 21. on the other hand,
The AND circuit 23 allows the inverted signal of the output (pulse signal) of the comparator 3 to pass only while the output of the oscillator 1 is at the “L” level. The output of the AND circuit 23 is input to the reset terminal of the latch circuit 21.

【0019】ラッチ回路21は、セット端子に立上りエ
ッジが入力されると、以降、リセット端子に立上りエッ
ジが入力されるまでの間、その出力を「H」レベルに保
持する。ここで、発振器1の出力が「H」レベルである
期間は、インバート回路25の出力が「L」レベルとな
るので、アンド回路23の出力は常に「L」レベルであ
り、ラッチ回路21はリセットされることはない。した
がって、ラッチ回路21は、アンド回路22の出力の最
初の立上りエッジによりいったんセットされると、以
降、発振器1の出力が「H」レベルである期間はリセッ
トされることなく「H」レベルを出力し続ける。
When a rising edge is input to the set terminal, the latch circuit 21 keeps its output at "H" level thereafter until a rising edge is input to the reset terminal. Here, while the output of the oscillator 1 is at the “H” level, the output of the inverting circuit 25 is at the “L” level, so that the output of the AND circuit 23 is always at the “L” level, and the latch circuit 21 is reset. It will not be done. Therefore, once set by the first rising edge of the output of AND circuit 22, latch circuit 21 outputs the "H" level without being reset while the output of oscillator 1 is at the "H" level. Keep doing.

【0020】ここで、発振器1の出力を利用して上記三
角波を生成する方法を考慮すると、三角波のレベルが上
昇していく過程で三角波のレベルが制御回路4の出力レ
ベルを初めて越えるタイミング(時刻1)は発振器1の
出力が「H」レベルである期間内に存在する。なお、図
1では、三角波が直線的に上昇しているように描いてい
るが、実際には、本実施形態の装置においても、図4に
示したように、三角波にスイッチングノイズが重畳して
おり、三角波と制御回路4の出力とが複数回交差するも
のと予想される。また、この三角波のレベルが制御回路
4の出力レベルを初めて越えるタイミングから発振器1
が出力するクロック信号が「H」レベルから「L」レベ
ルに変化するタイミングまでの期間、すなわち図2に示
す時刻1から時刻2までの期間は、制御回路4の出力レ
ベルが三角波のピークレベルの近傍またはそれ以上であ
る場合を除けば、時刻1の直後に発生するチャタリング
が消滅するのに十分な時間である。そして、この期間
は、発振器1の出力が「H」レベルであり、アンド回路
23の出力が常に「L」レベルであるので、ラッチ回路
21はリセットされることはない。
Here, considering the method of generating the triangular wave using the output of the oscillator 1, the timing at which the level of the triangular wave exceeds the output level of the control circuit 4 for the first time (time 1) exists during a period when the output of the oscillator 1 is at the “H” level. In FIG. 1, the triangular wave is depicted as rising linearly. However, in actuality, the switching noise is superimposed on the triangular wave as shown in FIG. Therefore, it is expected that the triangular wave and the output of the control circuit 4 intersect a plurality of times. Also, when the level of the triangular wave exceeds the output level of the control circuit 4 for the first time, the oscillator 1
During the period from the time when the clock signal output from the clock signal changes from the “H” level to the “L” level, that is, from time 1 to time 2 shown in FIG. 2, the output level of the control circuit 4 is the peak level of the triangular wave. Except when it is near or longer, it is enough time for the chattering that occurs immediately after time 1 to disappear. During this period, the output of the oscillator 1 is at the “H” level and the output of the AND circuit 23 is always at the “L” level, so that the latch circuit 21 is not reset.

【0021】したがって、三角波のレベルが上昇してい
く過程で三角波のレベルが制御回路4の出力レベルを初
めて越えることによってラッチ回路21の出力が「L」
レベルから「H」レベルに変化した後は、コンパレータ
3の出力にチャタリングが発生しても、そのことによっ
てラッチ回路21がリセットされることはなく、ラッチ
回路21の出力状態は変化しない。換言すれば、コンパ
レータ3の出力にチャタリングが発生しても、そのこと
によってスイッチング素子11がターンオンまたはター
ンオフされることはない。本実施形態の装置では、この
ようにしてパルス信号からチャタリング等のノイズを除
去している。
Therefore, when the level of the triangular wave exceeds the output level of the control circuit 4 for the first time while the level of the triangular wave rises, the output of the latch circuit 21 becomes "L".
After the change from the level to the “H” level, even if chattering occurs in the output of the comparator 3, the latch circuit 21 is not reset due to the chattering, and the output state of the latch circuit 21 does not change. In other words, even if chattering occurs in the output of the comparator 3, the switching element 11 is not turned on or turned off by that. In the device of the present embodiment, noise such as chattering is removed from the pulse signal in this manner.

【0022】一方、ラッチ回路21は、リセット端子に
立上りエッジが入力されると、以降セット端子に立上り
エッジが入力されるまでの間、その出力を「L」レベル
に保持する。ここで、発振器1の出力が「L」レベルで
ある期間は、アンド回路22の出力は常に「L」であ
り、ラッチ回路21はセットされることはない。すなわ
ち、ラッチ回路21は、発振器1の出力が「L」レベル
である期間は、アンド回路22の出力の最初の立上りエ
ッジによりいったんリセットされると、以降、セットさ
れることなく「L」レベルを出力し続ける。したがっ
て、上述の場合と同様に、三角波のレベルが下降してい
く過程で三角波のレベルが制御回路4の出力レベルを初
めて下回る(たとえば、時刻3)ことによってラッチ回
路21の出力が「H」レベルから「L」レベルに変化し
た後は、コンパレータ3の出力にチャタリングが発生し
ても、そのことによりラッチ回路21の出力状態が変化
することはない。
On the other hand, when a rising edge is inputted to the reset terminal, the latch circuit 21 keeps its output at "L" level until a rising edge is inputted to the set terminal thereafter. Here, while the output of the oscillator 1 is at the “L” level, the output of the AND circuit 22 is always “L”, and the latch circuit 21 is not set. That is, while the output of the oscillator 1 is at the "L" level, once the latch circuit 21 is reset by the first rising edge of the output of the AND circuit 22, the latch circuit 21 changes the "L" level without being set thereafter. Continue to output. Therefore, as in the case described above, when the level of the triangular wave falls below the output level of the control circuit 4 for the first time (for example, at time 3) while the level of the triangular wave is decreasing, the output of the latch circuit 21 becomes the “H” level. After that, the output state of the latch circuit 21 does not change even if chattering occurs in the output of the comparator 3 after the signal changes from "L" to "L" level.

【0023】上記の2つの動作を合わせて考えると、ラ
ッチ回路21の出力、すなわち、本実施形態のパルス信
号生成装置により生成されるパルス信号は、発振器1の
出力が「H」レベルである期間において上記三角波のレ
ベルが制御信号4の出力レベルを最初に越えた時点か
ら、発振器1の出力が「L」レベルである期間において
上記三角波のレベルが制御信号4の出力レベルを最初に
下回るまでの間「H」レベルに保持され、反対に、発振
器1の出力が「L」レベルである期間において上記三角
波のレベルが制御信号4の出力レベルを最初に下回った
時点から、発振器1の出力が「H」レベルである期間に
おいて上記三角波のレベルが制御信号4の出力レベルを
最初に越えるまでの間「L」レベルに保持されることに
なる。ここで、ラッチ回路21の出力が「L」レベルか
ら「H」レベルに変化するタイミングは、三角波のレベ
ルが制御信号4の出力レベルを最初に越えたときであ
り、三角波または制御回路4の出力にノイズが重畳して
いない本来の状態におけるタイミングと一致している。
また、ラッチ回路21の出力が「H」レベルから「L」
レベルに変化するタイミングは、三角波のレベルが制御
信号4の出力レベルを最初に下回ったときであり、三角
波または制御回路4の出力にノイズが重畳していない本
来の状態におけるタイミングと一致している。このよう
に、誤動作を防止するための回路(ノイズを除去するた
めの回路)を設けても、生成すべきパルス信号のタイミ
ングおよびデューティは変わらない。
Considering the above two operations together, the output of the latch circuit 21, that is, the pulse signal generated by the pulse signal generation device of the present embodiment is a signal during the period when the output of the oscillator 1 is at the "H" level. In the period from when the level of the triangular wave first exceeds the output level of the control signal 4 to when the level of the triangular wave first falls below the output level of the control signal 4 during the period when the output of the oscillator 1 is at the "L" level. During the period in which the output of the oscillator 1 is at the "L" level, the output of the oscillator 1 is changed to "H" from the time when the level of the triangular wave first falls below the output level of the control signal 4. During the period of the “H” level, the “L” level is maintained until the level of the triangular wave first exceeds the output level of the control signal 4. Here, the timing when the output of the latch circuit 21 changes from the “L” level to the “H” level is when the level of the triangular wave first exceeds the output level of the control signal 4. And the timing in the original state where no noise is superimposed.
Further, the output of the latch circuit 21 changes from “H” level to “L” level.
The timing of changing to the level is when the level of the triangular wave first falls below the output level of the control signal 4 and coincides with the timing in the original state where noise is not superimposed on the triangular wave or the output of the control circuit 4. . Thus, even if a circuit for preventing a malfunction (a circuit for removing noise) is provided, the timing and duty of the pulse signal to be generated do not change.

【0024】このように、本実施形態によれば、スイッ
チングノイズを簡単に除去することができ、そのノイズ
によってスイッチング素子11がターンオンまたはター
ンオフされることはない。このため、スイッチング素子
11における電力の浪費を抑えることができ、また、こ
れに伴ってスイッチング素子11における発熱も小さく
なり熱破損が起こりにくくなる。熱破損が起こりにくく
なれば、スイッチング素子11の出力パワーを大きく設
定できる。
As described above, according to this embodiment, the switching noise can be easily removed, and the switching element 11 is not turned on or off by the noise. For this reason, it is possible to suppress the waste of power in the switching element 11, and accordingly, the heat generation in the switching element 11 is reduced, so that heat damage is less likely to occur. If thermal damage is less likely to occur, the output power of the switching element 11 can be set higher.

【0025】また、アナログ回路を含むパルス信号生成
装置におけるノイズをデジタル回路を用いて除去するの
で、耐ノイズ性がデジタル回路と同等になる。なお、上
記実施例では、パルス信号を供給する対象をスイッチン
グ素子としたが、本発明は、これに限定されることはな
く、本発明の装置が生成するパルス信号に起因してノイ
ズを発生する回路をパルス信号の供給対象とした場合に
有用である。
Further, since the noise in the pulse signal generator including the analog circuit is removed by using the digital circuit, the noise resistance becomes equal to that of the digital circuit. In the above embodiment, the switching element is used to supply the pulse signal. However, the present invention is not limited to this. Noise is generated due to the pulse signal generated by the device of the present invention. This is useful when a circuit is to be supplied with a pulse signal.

【0026】また、本発明の装置が使用する三角波は、
その上昇スロープと下降スロープとが非対称の波形を含
むものとする。たとえば、ノコギリ波も本発明の三角波
に含まれるものとする。
The triangular wave used by the device of the present invention is:
It is assumed that the rising slope and the falling slope include asymmetric waveforms. For example, it is assumed that a sawtooth wave is also included in the triangular wave of the present invention.

【0027】[0027]

【発明の効果】スイッチング素子等を駆動するためのパ
ルス信号を生成する際、そのパルス信号から上記スイッ
チング素子等の動作に起因して発生するノイズを除去す
ることができる。このため、スイッチング素子等が不必
要にターンオンまたはターンオフされることはなく、ス
イッチング損失を抑えることができる。
When a pulse signal for driving a switching element or the like is generated, noise generated due to the operation of the switching element or the like can be removed from the pulse signal. Therefore, the switching element and the like are not unnecessarily turned on or off, and the switching loss can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施形態のパルス信号生成装置の構成図であ
る。
FIG. 1 is a configuration diagram of a pulse signal generation device of the present embodiment.

【図2】本実施形態のパルス信号生成装置の動作を説明
する図である。
FIG. 2 is a diagram illustrating the operation of the pulse signal generation device according to the present embodiment.

【図3】(a) は、一般的なパルス信号生成装置のブロッ
ク図であり、(b) は、その動作を説明する図である。
FIG. 3A is a block diagram of a general pulse signal generating device, and FIG. 3B is a diagram for explaining the operation thereof.

【図4】図3(a) に示す構成においてスイッチングノイ
ズが発生した場合の誤動作の影響を説明する図である。
FIG. 4 is a diagram for explaining the influence of a malfunction when switching noise occurs in the configuration shown in FIG. 3 (a).

【符号の説明】[Explanation of symbols]

1 発振器 2 三角波発生回路 3 コンパレータ 4 制御回路 5 ドライブ回路 11 スイッチング素子 21 ラッチ回路 22、23 アンド回路 24、25 インバート回路 DESCRIPTION OF SYMBOLS 1 Oscillator 2 Triangular wave generation circuit 3 Comparator 4 Control circuit 5 Drive circuit 11 Switching element 21 Latch circuit 22, 23 AND circuit 24, 25 Invert circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 発振器と、 その発振器の出力を使用して三角波を生成する三角波発
生回路と、 その三角波と制御信号との比較結果に基づいてパルス信
号を生成するコンパレータと、 上記発振器の出力と上記コンパレータの出力との論理積
を出力する第1の論理回路と、 上記発振器の出力の反転信号と上記コンパレータの出力
の反転信号との論理積を出力する第2の論理回路と、 上記第1の論理回路の出力により第1の状態を保持し、
上記第2の論理回路の出力により第2の状態を保持する
ラッチ回路とを有し、 そのラッチ回路の出力を出力パルス信号とするパルス信
号生成装置。
An oscillator, a triangular wave generating circuit that generates a triangular wave using an output of the oscillator, a comparator that generates a pulse signal based on a comparison result between the triangular wave and a control signal, and an output of the oscillator A first logic circuit that outputs a logical product of the output of the comparator, a second logical circuit that outputs a logical product of an inverted signal of the output of the oscillator and an inverted signal of the output of the comparator, Holds the first state by the output of the logic circuit of
And a latch circuit for holding a second state by an output of the second logic circuit, wherein the output of the latch circuit is used as an output pulse signal.
【請求項2】 発振器の出力を使用して三角波を生成
し、その三角波と制御信号との比較結果に基づいてパル
ス信号を生成する装置に対して設けられる誤動作防止回
路であって、 上記発振器の出力が第1の状態である期間において上記
三角波のレベルが上記制御信号のレベルを最初に越えた
タイミングで第1の状態にラッチされ、上記発振器の出
力が第2の状態である期間において上記三角波のレベル
が上記制御信号のレベルを最初に下回ったタイミングで
第2の状態にラッチされるラッチ回路を備え、そのラッ
チ回路の出力を上記パルス信号生成装置の出力パルス信
号とする誤動作防止回路。
2. A malfunction prevention circuit provided for a device that generates a triangular wave using an output of an oscillator and generates a pulse signal based on a comparison result between the triangular wave and a control signal, the device comprising: During the period when the output is in the first state, the level of the triangular wave is latched in the first state at the timing when the level of the control signal first exceeds the level of the control signal, and in the period when the output of the oscillator is in the second state, A latch circuit latched in a second state at a timing when the level of the control signal first falls below the level of the control signal, and a malfunction prevention circuit using an output of the latch circuit as an output pulse signal of the pulse signal generation device.
JP25388197A 1997-09-18 1997-09-18 Pulse signal generation device having malfunction prevention function Expired - Fee Related JP3487144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25388197A JP3487144B2 (en) 1997-09-18 1997-09-18 Pulse signal generation device having malfunction prevention function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25388197A JP3487144B2 (en) 1997-09-18 1997-09-18 Pulse signal generation device having malfunction prevention function

Publications (2)

Publication Number Publication Date
JPH1197989A true JPH1197989A (en) 1999-04-09
JP3487144B2 JP3487144B2 (en) 2004-01-13

Family

ID=17257431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25388197A Expired - Fee Related JP3487144B2 (en) 1997-09-18 1997-09-18 Pulse signal generation device having malfunction prevention function

Country Status (1)

Country Link
JP (1) JP3487144B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514317A (en) * 1999-11-19 2003-04-15 アトメル・コーポレイション Digital frequency monitoring
JP2005057988A (en) * 2003-08-07 2005-03-03 Analog Integrations Corp Control circuit of pulse-width modulation dc-dc converter and its method
WO2007046363A1 (en) * 2005-10-17 2007-04-26 Autonetworks Technologies, Ltd. Pwm signal generation circuit
JP2007184726A (en) * 2006-01-05 2007-07-19 Oki Electric Ind Co Ltd Pulse width modulation apparatus
US7545127B2 (en) 2005-10-31 2009-06-09 Autonetworks Technologies, Ltd. Power supply controller
JP2010056594A (en) * 2008-08-26 2010-03-11 Nec Electronics Corp Pulse generation device
JP2011193181A (en) * 2010-03-15 2011-09-29 Ricoh Co Ltd Pulse width modulation signal generation circuit
WO2013038911A1 (en) * 2011-09-15 2013-03-21 日本電気株式会社 Semiconductor device and infrared image-capturing device provided with same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514317A (en) * 1999-11-19 2003-04-15 アトメル・コーポレイション Digital frequency monitoring
JP4744758B2 (en) * 1999-11-19 2011-08-10 アトメル・コーポレイション Digital frequency monitoring
JP2005057988A (en) * 2003-08-07 2005-03-03 Analog Integrations Corp Control circuit of pulse-width modulation dc-dc converter and its method
DE112006002710B4 (en) * 2005-10-17 2016-02-11 Autonetworks Technologies, Ltd. PWM signal generator
WO2007046363A1 (en) * 2005-10-17 2007-04-26 Autonetworks Technologies, Ltd. Pwm signal generation circuit
US7639055B2 (en) 2005-10-17 2009-12-29 Autonetworks Technologies, Ltd. PWM signal generator
US7545127B2 (en) 2005-10-31 2009-06-09 Autonetworks Technologies, Ltd. Power supply controller
JP2007184726A (en) * 2006-01-05 2007-07-19 Oki Electric Ind Co Ltd Pulse width modulation apparatus
JP4585970B2 (en) * 2006-01-05 2010-11-24 Okiセミコンダクタ株式会社 Pulse width modulator
JP2010056594A (en) * 2008-08-26 2010-03-11 Nec Electronics Corp Pulse generation device
JP2011193181A (en) * 2010-03-15 2011-09-29 Ricoh Co Ltd Pulse width modulation signal generation circuit
WO2013038911A1 (en) * 2011-09-15 2013-03-21 日本電気株式会社 Semiconductor device and infrared image-capturing device provided with same
JPWO2013038911A1 (en) * 2011-09-15 2015-03-26 日本電気株式会社 Semiconductor device and infrared imaging apparatus provided with the same
US9426388B2 (en) 2011-09-15 2016-08-23 Nec Corporation Semiconductor device and infrared image pickup device provided with same

Also Published As

Publication number Publication date
JP3487144B2 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
US7106130B2 (en) Variable frequency PWM controller circuit
US6057675A (en) DC/DC converter
US5923543A (en) Resonance-type power switching device
US7777587B2 (en) Minimum pulse width for pulse width modulation control
US5914591A (en) Switching power supply
EP1793484B1 (en) A method and device for driving power converters
US20140136876A1 (en) Complementary Output Generator Module
JP2003324944A (en) Power source circuit
CN112671222A (en) DCDC converter, electronic equipment and method for realizing soft start of DCDC converter
JP3487144B2 (en) Pulse signal generation device having malfunction prevention function
US7592852B2 (en) Methods for controlling driving circuits
US5567997A (en) Three-value power supply device and image forming apparatus utilizing the same
JP2009010623A (en) Oscillator circuit and method of generating pulse signal
JP3576711B2 (en) Drive circuit for three-phase brushless motor
CN1024246C (en) Switch-mode power supply with burst mode standby operation
US7375480B2 (en) Method and device for the production of two-channel or multi-channel pulse-width modulated rectangular pulses
JP2005210820A (en) Synchronous rectification dc/dc converter
JP3748876B2 (en) Semiconductor device
JP2004274866A (en) Half-bridge type inverter circuit
JPH10295082A (en) Control method for single-phase inverter
JP7085054B1 (en) Synchronous rectification controller
JP3654103B2 (en) Switch control circuit
JPH1141077A (en) Control circuit equipped with malfunction preventing function
JP2003052166A (en) Switching power circuit
JP2005143197A (en) Time ratio control method and circuit of pwm signal, and dc-dc converter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030930

LAPS Cancellation because of no payment of annual fees