JPH1195661A - 指数剰余演算装置および指数剰余演算処理をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

指数剰余演算装置および指数剰余演算処理をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体

Info

Publication number
JPH1195661A
JPH1195661A JP10079477A JP7947798A JPH1195661A JP H1195661 A JPH1195661 A JP H1195661A JP 10079477 A JP10079477 A JP 10079477A JP 7947798 A JP7947798 A JP 7947798A JP H1195661 A JPH1195661 A JP H1195661A
Authority
JP
Japan
Prior art keywords
value
remainder
computer
exponent
exponential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10079477A
Other languages
English (en)
Inventor
Aran Paueru Guregorii
グレゴリー．アラン．パウエル
Uiriamu Uiruson Maaku
マーク．ウィリアム．ウィルソン
Kuuotsuku Toruongu Kebin
ケビン．クウォック．トルオング
Peetaa Karen Kurisutofuaa
クリストファー．ペーター．カレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rainbow Technologies Inc
Original Assignee
Rainbow Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rainbow Technologies Inc filed Critical Rainbow Technologies Inc
Publication of JPH1195661A publication Critical patent/JPH1195661A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/723—Modular exponentiation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/728—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic using Montgomery reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7276—Additional details of aspects covered by group G06F7/723
    • G06F2207/7285—Additional details of aspects covered by group G06F7/723 using the window method, i.e. left-to-right k-ary exponentiation
    • G06F2207/729—Sliding-window exponentiation

Abstract

(57)【要約】 指数剰余演算装置および指数剰余演算処理をコンピュー
タに実行させるためのプログラムを記録したコンピュー
タ読み取り可能な記録媒体 【課題】 形式ｂemodｎの指数剰余演算を高速に演算
し、システム性能およびデータスループットへの影響を
最小にし、公開鍵暗号システムに応用して十分なレベル
の通信セキュリティを提供する。 【解決手段】 指数剰余演算装置は、形式ｂemodｎの指
数剰余演算の演算を導出するように適合されている。指
数剰余演算装置は、中国人剰余定理に従って与えられた
指数剰余演算を、もとの除数ｎの約半分の素数である除
数ｐおよびｑをそれぞれ有する第一および第二の部分に
分ける（１０４，１０５）。指数剰余演算の各部分は、
予め計算された累乗値を有するそれぞれの複数の小さい
指数剰余演算に分解される。次に、それぞれの複数の小
さい指数剰余演算を共に乗算処理して（１０２，１０
３）、それぞれの中間値を演算する。次に、その中間値
を再合成処理して（１０６〜１１１）、指数剰余演算結
果を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、暗号システムに関
する。特に、暗号システムの鍵計算において欠かせない
剰余演算を実行する高効率の指数剰余演算装置に関す
る。
【０００２】
【従来の技術】暗号システムは、通常、セキュリティの
低い通信チャネルを介して通信されるメッセージに対す
る不正なアクセスを制限するために使用される。一般
に、暗号システムは、羅列した数字などの独特の鍵を使
用することにより暗号化アルゴリズムを制御し、メッセ
ージをセキュリティの低い通信チャネルを介して受け手
に送信する前にメッセージを暗号化する。受け手が暗号
化されたメッセージを復号するためには同じ鍵が必要と
なる。したがって、暗号システムのセキュリティを維持
するために、前もって鍵が送り手から受け手に対して安
全なチャネルを介して配送されていることが不可欠であ
る。しかし、安全な通信チャネルの構築の困難性、また
そのコストが、安全な鍵配送の妨げになっている。さら
に、この事前に鍵配送を行う必要性があることがほとん
どの商用通信において利用の妨げとなっている。
【０００３】安全なチャネルを介して鍵配送する困難性
および不便性に鑑み、システムのセキュリティを損なう
ことなく安全性の低いチャネルを介して鍵配送すること
ができる、いわゆる公開鍵暗号システムが提案されてい
る。公開鍵暗号システムは、一対の鍵を利用する。一方
は、公に配送される、すなわち、公開鍵であり、他方
は、受け手によって秘密にされる、すなわち、秘密鍵で
ある。秘密鍵は、公開鍵に数学的に関連しているが、公
開鍵だけから秘密鍵を計算することは実際には不可能な
ものである。このように、メッセージを暗号化するため
に公開鍵が使用され、メッセージを復号するために秘密
鍵が使用される。
【０００４】このような暗号システムは、ｙ=ｂemodｎ
形式の指数剰余演算を必要とすることが多い。ここで、
底ｂ、指数ｅ、および除数ｎは、非常に大きい数とし、
たとえば1,024二進デジット、つまり1,024ビットの長さ
を有する。たとえば、指数ｅが公開鍵として配送され、
底ｂおよび除数ｎが前もって受け手に知られている場
合、指数剰余演算を計算することによって秘密鍵ｙを得
ることができる。底ｂおよび除数ｎを知らずに指数ｅか
ら秘密鍵ｙを素因数分解するには、膨大な計算および時
間が必要であるので、復号メッセージへの不正なアクセ
スは事実上不可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな暗号システムの欠点は、正当な受け手が高速コンピ
ュータを使用した場合でさえ、指数剰余演算がやっかい
な数学的タスクであることである。個人的、商用的、お
よび公的な目的で秘密データを送信するために利用され
る公衆コンピュータネットワークの普及に伴い、多くの
コンピュータユーザーがデータへの不正アクセスを制限
するために暗号システムを必要とすることが予想され
る。しかしセキュリティが増したにもかかわらず、指数
剰余演算の困難性により、コンピュータリソースをかな
り消耗し、データスループットが低下するため、商用暗
号システムの広い範囲での利用の大きな障害となってい
る。
【０００６】本発明は、コンピュータシステム性能およ
びデータスループットへの影響を最小にしながら、十分
なレベルの通信セキュリティを提供するために、指数剰
余演算装置および指数剰余演算処理をコンピュータに実
行させるためのプログラムを記録したコンピュータ読み
取り可能な記録媒体を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を達成するた
め、本発明にかかる指数剰余演算装置は、第一の信号を
受信し、第一の信号に基づいた形式ｂemodｎの指数剰余
演算処理によって第二の信号を導出するように適応した
指数剰余演算装置を備えた処理ユニットを含む。積がｎ
に等しい２つの素数をｐとｑとし、与えられた前記指数
剰余演算処理を、前記指数剰余演算処理のもとの除数ｎ
よりそれぞれ低減された小さい低減除数ｐおよびｑと、
前記指数剰余演算処理のもとの底ｂより低減された小さ
い低減底ｂ rとをそれぞれ含む少なくとも第一と第二の
指数剰余演算部分に分割する分割手段を備え、結果を記
憶領域の一部に一時記憶する。具体的には、中国人剰余
定理に従って指数剰余演算処理を部分に分割する。指数
剰余演算処理の第一の部分は、成分ｂe(p)modｐを含
み、指数剰余演算処理の第二の部分は成分ｂe(q)modｑ
を含む。ここで指数剰余演算部分の指数ｅ(p)およびｅ
(q)は、元の指数ｅとそれぞれｅmod(p−1)およびｅmod
(q−1)の関係にある。前記分割したそれぞれの指数剰余
演算部分を予め記憶領域の一部に計算用意した累乗値を
含む形にそれぞれ複数の小さい指数剰余演算に分解する
ための分解手段を備え、結果を記憶領域の一部に一時記
憶する。前記分解したそれぞれの複数の小さい指数剰余
演算部分を共に乗算処理してそれぞれの第一レベルの中
間値を演算するための乗算手段であって、二乗処理のた
めに適応化された乗算手段を備え、結果を記憶領域の一
部に一時記憶する。前記第一レベル中間値を合成して最
終の指数剰余演算結果を得るための合成手段とを備え、
結果を出力する。
【０００８】かかる構成により、指数剰余演算を演算の
容易な各部に分解して計算し、合成して最終解を得るこ
とができ、装置性能およびデータスループットへの影響
を最小にすることができる。
【０００９】次に、前記第一の指数剰余演算部分が成分
ｂr e(p)modｐを含み、前記第二の指数剰余演算部分が成
分ｂr e(q)modｑを含むことが好ましい。かかる構成によ
り、形式ｂemodｎの指数剰余演算のパラメータとなる値
が低減され、演算の大きさを小さくすることができる。
【００１０】次に、ｐおよびｑがほぼ等しい大きさであ
ることが好ましい。かかる構成により、ｎから素数ｐ、
ｑを求める困難性を維持することができ、セキュリティ
を維持することができる。
【００１１】次に、前記成分ｂr e(p)modｐの前記低減底
ｂrがｂmodｐから予め計算されていることが好ましい。
また、前記成分ｂr e(q)modｑの前記低減底値ｂrがｂmod
ｑから予め計算されていることが好ましい。
【００１２】かかる構成により、演算処理速度を向上す
ることができる。次に、前記合成手段がさらに、前記そ
れぞれの第一レベル中間値の差をとり、前記低減除数の
うちの一つを加えて中間合計値を演算する手段と、前記
中間合計値に予め計算された逆数値を乗じて第二レベル
の中間値である合計値を演算するための乗算手段と、前
記加えた低減除数に関して第二レベルの中間値である前
記合計値の剰余値を演算するための手段と、前記第二レ
ベルの中間値である前記合計値の剰余値に前記低減除数
のうちの他方を乗算する除数値乗算手段と、前記第二レ
ベルの中間値である前記除数値乗算の値に前記第一およ
び第二の指数剰余演算部分のうちの一つを加算する手段
を備えることが好ましい。上記各手段で得られる中間値
を記憶領域の一部に一時記憶し、続く手段において読み
込んで利用する。また、前記予め計算された逆数値がｑ
-1modｐであり、記憶領域の一部に記憶されていること
が好ましい。
【００１３】かかる構成により、最終解を合成する演算
を効率良く行うことができる。次に、前記分解手段がさ
らに、指数ビットスキャンプロセスを実行するための手
段を備えることが好ましい。さらに、前記分解手段は、
少なくとも一つのレジスタと、前記指数剰余演算部分の
うちの一つの指数ｅを前記レジスタにロードするための
手段とを含み、前記レジスタがさらに、前記レジスタの
サイズより小さいサイズのシフト可能なウィンドウを備
えることが好ましい。さらに、前記分解手段は、前記ウ
ィンドウによって読み出された指数ｅの小部分に相当す
る数で累乗したｂを含む予め計算用意した値から値を選
択する手段を備えることが好ましい。さらに、前記分解
手段は、前記指数ｅに関する前記ウィンドウの連続ビッ
トシフトに対応する回数分、前記予め計算用意した値を
二乗剰余する手段を備えることが好ましい。
【００１４】かかる構成により、レジスタ容量より充分
小さいサイズのシフト可能ウィンドウを有するレジスタ
に対して指数をロードして実行する指数ビットスキャン
法を使用することによって指数ｅ(p)およびｅ(q)を分解
することができ、前記ウィンドウによって読み出した指
数ｅを分解して得られた数で累乗した底ｂの累乗値を予
め計算して用意した値から選択することで演算速度を向
上することができる。さらに指数ｅに関するウィンドウ
の連続的ビットシフトに対応する回数分、その選択計算
値を二乗することで演算速度を向上することができる。
【００１５】次に、前記乗算手段がさらに、モントゴメ
リー乗算プロセスを実行する手段を備えることが好まし
い。前記乗算手段が、前記それぞれの複数の小さい指数
剰余演算の特定の乗算がさらに二乗演算処理を含んでい
るかどうか判断するための手段を備えることが好まし
い。前記乗算が二乗演算処理を含んでいる場合、前記乗
算手段が、前記特定の乗算の部分積の合計数を選択的に
減らす手段を備えることが好ましい。
【００１６】かかる構成により、二乗処理のスピードア
ップルーチンを有するモントゴメリー(Montgomery)乗算
プロセスを利用することができ、乗算処理速度を向上さ
せることができる。
【００１７】さらに、前記乗算手段が、二乗剰余処理を
実行するように最適化されている乗算器を備えることが
好ましい。かかる構成により、二乗剰余処理をより高速
に処理することができる。
【００１８】また、上記処理を備えた指数剰余演算処理
をコンピュータに実行させるためのプログラムで記述
し、そのプログラムを記録したコンピュータ読み取り可
能な記録媒体とする。
【００１９】かかる構成により、コンピュータ上で指数
剰余演算処理を実行することができる。実行にあたり、
コンピュータシステム性能およびデータスループットへ
の影響を最小にすることができる。
【００２０】次の好ましい実施の形態の詳細な説明を考
慮することにより、当業者は指数剰余演算装置がより完
全に理解でき、さらにその付随する利点および目的が理
解されるであろう。端的に内容を表わした添付図面を参
照すべきである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。本発明は、コンピュー
タシステム性能およびデータスループットに対する影響
を最小にしつつ、十分なレベルの通信セキュリティを提
供する指数剰余演算装置および指数剰余演算処理の要求
を満たすものである。以下の説明では、複数の図面にわ
たり、同一または類似の番号は同一または類似の要素を
表わしている。
【００２２】図１を参照すると、典型的な暗号システム
１０内の指数剰余演算装置２０の適用例のブロック図が
示されている。典型的な暗号システム１０は、中央処理
ユニット（ＣＰＵ）１２、ランダムアクセスメモリ（Ｒ
ＡＭ）１４、読み出し専用メモリ（ＲＯＭ）１６、およ
び指数剰余演算装置２０を含む。暗号システム１０の各
要素は、データおよびコントロールメッセージが送信さ
れる双方向データバスおよびコントロールバス１８によ
って共に結合されている。ＣＰＵ１２は、暗号システム
１０の処理を制御しており、従来のマイクロプロセッサ
またはデジタルシグナルプロセッサによって提供しても
よい。ＲＡＭ１４は、ＣＰＵ１２の制御処理のための一
時データ記憶を行い、ＲＯＭ１６は、ソフトウェアの不
揮発記憶を行うもので、ＣＰＵ１２によりシーケンシャ
ルに処理される暗号システム１０の全体的処理に関する
制御命令セットが記憶される。指数剰余演算装置２０
は、特定用向け集積回路（ＡＳＩＣ）またはフィールド
プログラマブルゲートアレイ（ＦＰＧＡ）などの特殊機
能デバイスを含み、ＣＰＵ１２によって指数剰余演算処
理を実行するために利用される。上記構成の代わりに、
暗号システム１０の要素すべてが、指数剰余演算装置２
０が埋め込みコアプロセスとして提供されるＡＳＩＣま
たはＦＰＧＡ内に含まれていてもよい。
【００２３】従来技術において周知であるように、暗号
システムは、安全性の低い通信チャネルとデータユーザ
との間のインタフェースを提供する。暗号システムは、
通信チャネルを介して暗号システムと通信するリモート
送信機（図示せず）などの外部ソースから暗号データを
受信する。暗号データは、暗号システムによって復号さ
れ、復号データがデータユーザに提供される。逆にデー
タユーザは、平文データを暗号化して通信チャネルを介
して送信するため暗号システムに入力する。暗号システ
ムは、コントロールデータ、公開鍵情報などの様々な平
文メッセージも送受信する。暗号システムにおける通信
のすべてがデータバスおよびコントロールバス１８を介
して発生していることは明らかである。
【００２４】指数剰余演算装置２０を図２により詳細に
示す。指数剰余演算装置２０は、インタフェース回路２
２、一対の並列処理ユニット２４ａ、２４ｂ、およびＲ
ＡＭ２５を含み、これらはすべてデータバスおよびコン
トロールバス２７を介して内部でつながっている。イン
タフェース回路２２は、指数剰余演算装置２０と前記暗
号システム１０のデータバスおよびコントロールバス１
８との間の通信を制御する。処理ユニット２４ａ、２４
ｂは、それぞれの制御ユニット２６ａ、２６ｂおよび乗
算器ユニット２８ａ、２８ｂを含み、これらは、以下さ
らに説明するように指数剰余演算プロセスを実行する内
部回路要素をさらに含む。指数剰余演算処理を実行して
いる間、ＲＡＭ２５は、制御ユニット２６ａ、２６ｂお
よび乗算器ユニット２８ａ、２８ｂによって生成された
データ値の一時記憶を行う。
【００２５】ここで前記図２に関連して図３を参照する
と、指数剰余演算装置２０によって実行される機能のシ
ステムレベルのフローダイアグラムが示されている。ス
テップ１０１において示されているように、指数剰余演
算装置２０は、ｙ=ｂemodｎ形式の指数剰余演算を計算
する。ここで、除数ｎ、底ｂおよび指数ｅは各々ｋビッ
トの長さである。本発明の好ましい実施の形態において
は、ｋは1,024ビットである。従来の方法を用いると、
そのような指数剰余演算を解くには、実行しなければな
らない乗算計算および剰余計算の回数が多く、それらの
データ長が大きいため、膨大な計算が必要であろう。本
発明においては、問題の大きさを小さくし、実行する乗
算の回数を減らすことによって、指数剰余演算を高効率
な方法により実行する。
【００２６】指数剰余演算を解くための第一のステップ
として、下記（数１）のように元の指数剰余演算を各コ
ンポーネントに分ける。
【００２７】
【数１】
【００２８】ここで、ｐおよびｑは大きい素数であり、
ｎ＝ｐ＊ｑである。セキュリティのために、ｐおよびｑ
はほぼ同じ大きさであるべきである。従来技術として周
知であるように、項ｑ-1modｐは、中国人剰余定理から
導出される逆数と呼ばれる特殊値である。ｑ-1modｐは
ｑmodｐの逆数である。この逆数は、ｂr e(p)modｐと同
じオーダの指数剰余演算を表わすので、ステップ１０８
において前もって逆数を予め計算し、ＲＡＭ２５に記憶
しておいてもよい。値ｅ(p)およびｅ(q)は、それぞれｅ
mod(p-1)およびｅmod(ｑ-1)に等しいk/2ビット値であ
る。ｂr e(p)modｐおよびｂr e(q)modｑにおける値低減さ
れた低減底項ｂrは、それぞれｐおよびｑに関してｂの
剰余算を行うことによって提供される。したがって、低
減底項ｂrもk/2ビット長を有する。
【００２９】図３に示されているように、指数剰余演算
を分けることにより、二つの並列パスによる処理が可能
となり、これらは、図２のそれぞれの処理ユニット２４
ａ、２４ｂによって別々に処理される。ステップ１０
４、１０５において、以下さらに説明する技術を用いて
指数剰余演算ｂr e(p)modｐおよびｂr e(q)modｑを別々に
計算する。ステップ１０２、１０３において、前もって
両者の指数剰余演算の各底項ｂrを予め計算し、ＲＡＭ
２５に記憶しておいてもよい。
【００３０】ｐおよびｑの長さが各々ｋ/２ビットであ
るので、それぞれの問題の大きさが元の形よりかなり小
さくなる。さらに、二つの小さい指数剰余演算の計算
は、一つの処理ユニット内で、対応する元の指数剰余演
算の計算より、必要とするコンピュータ処理時間がかな
り短くなる。この処理時間の減少は、（以下に説明する
ような）効率的なアルゴリズムで指数剰余演算を実行す
る際に必要となる乗算回数が、２ｓ2＋ｓに比例するこ
とから生じる。ここで、ｓは、ｋを乗算オペランドのビ
ットサイズで割った値に等しい。ｓワードの問題を二つ
の分割したｓ／２ワードの問題として処理すると、１累
乗あたりの乗算処理の回数が(ｓ2／２)＋(ｓ／２)に比
例して減少する。たとえば、ｋが１,０２４ビットであ
り、乗算オペランドが１２８ビットであれば、ｓは８に
なる。したがって、ｓワードの問題は、１３６に比例す
る回数の乗算処理を必要とし、一方、二つに分割したｓ
／２ワードの問題は、それぞれ３６に比例する回数の乗
算処理を必要とするであろう。したがって、乗算処理の
回数は、３．７７８倍減少する。
【００３１】ステップ１０４、１０５の計算に続き、ス
テップ１０６において、ｂr e(p)modｐから項ｂr e(q)mod
ｑを引き、その結果にｐを加える。ステップ１０７にお
いて、得られた和にステップ１０８において予め計算さ
れていた逆数ｑ-1modｐを乗じる。このステップは、以
下さらに説明するように剰余演算処理のために最適化し
た乗算器２８ａ、２８ｂのうちの一つによって実行して
もよい。ステップ１０９において、ｐに関して得られた
積を剰余算し、ステップ１１０において、さらにその積
にｑを乗じて、ｋビット値を生成する。最後に、ステッ
プ１１１において、ステップ１０５において予め計算さ
れていたｂr e(q)modｑに最終乗算積を加える。元の項ｂ
eの大きさのかなりの減少に鑑み、ステップ１０９にお
いて実行する剰余算が、元の指数剰余演算よりかなり容
易であることが理解されるべきである。この指数剰余演
算の最終的な解は、データバスおよびコントロールバス
１８に提供され、ＣＰＵ１２によってさらに使用され
る。
【００３２】ここで図４および図５ａ〜図５ｃを参照す
ると、図３のステップ１０４、１０５のｂr e(p)modｐお
よびｂr e(q)modｑの指数剰余演算がより詳細に示されて
いる。図４には、累乗を実行するのに必要な乗算回数を
減らすのに使用される指数ビットスキャン法と呼ばれる
ルーチンを説明するフローチャートが示されている。一
般に、指数ビットスキャンルーチンは、指数関数ｂr
e(p)およびｂr e(q)をｂrの累乗項の積に分解する。この
ルーチンは、ファームウェアにおいてコーディングして
もよく、ソフトウェアプログラムの形式で前記それぞれ
の処理ユニット２４ａ、２４ｂによってシーケンシャル
に実行されてもよい。代わりに、このルーチンを、指数
ビットスキャンルーチンの様々な機能を実行するように
最適化した専用論理回路としてハードワイヤードで構成
してもよい。簡便にするために、以下、指数関数ｂr
e(p)に関する指数ビットスキャンルーチン処理のみにつ
いて説明するが、指数関数ｂr e(q)に関しても同様の処
理を実行しなければならないことが理解されるべきであ
る。
【００３３】ステップ２００において指数ビットスキャ
ンルーチンを呼び出し、ステップ２０１においてランニ
ングトータル値を１に初期設定する。ステップ２０２に
おいて、ビットスキャンされる指数ｅ(p)をレジスタに
ロードする。図５ａ〜図５ｃには、レジスタ３２にロー
ドされているｋビットの指数ｅ（ｅk-1-ｅ0）が示され
ている。レジスタ３２は、ＲＡＭ２５内で所定のメモリ
空間を含んでいてもよい。まず、指数ｅの所定数のビッ
トに対してアクセスするためのウィンドウ３４を規定す
る。本発明の典型的な実施の形態において、３ビットの
ウィンドウサイズを使用するが、異なったサイズのもの
を状況に応じて使用することもできる。ステップ２０３
および２０４で規定されるループによって示されている
ように、３ビットウィンドウの最上位ビット（ＭＳＢ）
に１が現われるまでウィンドウ３４をレジスタ３２の左
側からシフトする。ステップ２０３において、１がある
かどうかＭＳＢをチェックし、１を検出しなければ、ス
テップ２０４において、ウィンドウ３４を１ビット右側
にシフトする。図５ｂには、１ビット右側にシフトされ
たウィンドウ３４が示されている。このように１を検出
するまでステップ２０３および２０４を繰り返す。
【００３４】ステップ２０５において、ＭＳＢで１を検
出すると、ウィンドウ３４の３ビットの二進数値を読み
出す。ＭＳＢが１であるので、この数は必然的に４、
５、６または７（すなわち、それぞれ二進数１００、１
０１、１１０または１１１である）となる。ステップ２
０６において、低減底ｂrをウィンドウ３４から読み出
した二進数値で累乗した値で、予め計算して用意されて
いる値（すなわち、それぞれｂr 4、ｂr 5、ｂr 6またはｂ
r 7）をメモリからフェッチする。ステップ２０７におい
て、この予め計算して用意した値をランニングトータル
値に乗じる。このためルーチンを通る最初のパスにおい
て、ランニングトータル値をデフォルトとして１に設定
する必要がある。
【００３５】その後、ステップ２０９においてループが
開始し、指数ｅ(p)の最下位ビット（ＬＳＢ）がウィン
ドウ３４に入っているかどうか確かめるためにレジスタ
３２をチェックする。ウィンドウ３４のＭＳＢを読み出
すステップ２０３とは対照的に、ステップ２０９では、
指数ｅ(p)全体のＬＳＢに関してチェックする。ＬＳＢ
がウィンドウ３４にまだ入っていなければ、ループはス
テップ２１２に続き、ウィンドウ３４を連続的に右側に
シフトし、ステップ２１３において、前記各シフトごと
にランニングトータル値を二乗剰余演算をする。ループ
は、前の３ビットがウィンドウ３４からなくなるまで３
回繰り返し、すなわち、ウィンドウの３シフトを行う。
３シフトを行うと、ルーチンはステップ２１６において
ＭＳＢが１であるかどうか判断する。ＭＳＢが１であれ
ば、ルーチンはステップ２０５に戻り、ウィンドウ３４
の値をもう一度読み出す。ＭＳＢが０であれば、ステッ
プ２１７において、指数ｅ(p)のＬＳＢがウィンドウ３
４に入っているかどうか確かめるためにレジスタ３２を
再びチェックする。ＬＳＢがウィンドウ３４になけれ
ば、ステップ２１２および２１３を含むループを再び繰
り返し、ウィンドウを再び１ビット右側にシフトし、シ
フトによってランニングトータル値を二乗剰余演算す
る。
【００３６】ステップ２１７において、ＬＳＢがウィン
ドウ３４に入っていれば、指数ｅ(p)の端に達してお
り、指数ビットスキャンルーチンがほぼ完了しているこ
とを示す。ステップ２２２において、ウィンドウ３４の
最後の２ビットを読み出し、ステップ２２３において、
ウィンドウで読み出された値の回数、ランニングトータ
ル値に低減底ｂrを乗じる。たとえば、下位２ビットが
１、２または３（すなわち、それぞれ二進数０１、１０
または１１）であれば、それぞれ１回、２回または３
回、前回ランニングトータル値に低減底ｂrを乗じる。
下位２ビットの値が０であれば、ランニングトータル値
は変わらない（すなわち、１を乗じる）。次に、ステッ
プ２２４において、指数ビットスキャンルーチンが終了
する。
【００３７】前記ステップ２０９における処理の説明に
戻る。ループが開始する前に、指数ｅ(p)のＬＳＢがウ
ィンドウ３４に入っているかどうか確かめるためにレジ
スタ３２をチェックする。ＬＳＢがウィンドウ３４に入
っていれば、一連のステップを実行し、カウンタ値をチ
ェックする。カウンタ値は、前記ループを通ったパスの
回数を示している。カウンタ値が３であれば、ウィンド
ウ３４内のビットがすべて既にスキャンされていること
を示し、ステップ２２４において指数ビットスキャンル
ーチンが終了する。カウント値が２であれば、ウィンド
ウ３４内の最後のビット以外が既にスキャンされてお
り、ステップ２２１において、最後のビット値を読み出
す。カウンタ値が１であれば、ウィンドウ３４の最初の
ビットだけが既にスキャンされており、ステップ２２２
において、（前記したように）下２ビットの値を読み出
す。説明を繰り返すが、ステップ２２３において、ウィ
ンドウで読み出された値の回数、ランニングトータル値
に低減底ｂrを乗じる。次に、ステップ２２４において
指数ビットスキャンルーチンが終了する。
【００３８】図８には、１０ビット指数ｅで累乗した底
ｂの指数剰余演算に関する指数ビットスキャン技術の一
例が示されている。ここで、ｅ=1011010011である。連
続シフトにより、項ｂ1011010011を、((((((((ｂ5)2)2)
2)＊ｂ5)2)2)2)2＊ｂ3に換算する。項ｂ5が予め計算し
て用意されており、メモリからフェッチされているの
で、その項を計算しなくてよいため、処理時間が節約さ
れる。さらに、剰余算の分配則により、上記項のｎにつ
いての剰余算処理についてさらに処理時間の節約ができ
る。膨大な回数の乗算、それに続く等量に膨大な剰余算
ではなく、９回の乗算および剰余算のみが必要となり、
計算処理の中間値がより小さいものなので剰余算の方が
その処理の大きさがより小さいものとなる。
【００３９】指数ｅ(p)のＭＳＢより指数ビットスキャ
ンが開始するので、各シフトによって二乗剰余算のステ
ップが必要であることが理解されるべきである。ここ
で、ウィンドウ値は実際には４、５、６または７ではな
く、２ｋにかかる４、５、６または７という要素であ
り、ｋはウィンドウのＬＳＢビットの指数ビット位置で
ある。指数ｅ(p)の値が底ｂrの累乗として解釈されるの
で、２ｋは、ｋ回二乗することを示唆している。指数ｅ
(p)のすべての１を確実に考慮に入れ、必要とされる予
め計算して用意する値の合計数を減らすために、ウィン
ドウ内のＭＳＢが１であれば、予め計算された値を乗じ
て処理する。
【００４０】指数ビットスキャンルーチンにより、ｂr
e(p)modｐおよびｂr e(q)modｑのそれぞれの計算におい
て実行しなければならない乗算の回数が減っているが、
依然として実行しなければならない乗算が多数ある。こ
こで指数剰余演算装置２０は、従来技術においてモント
ゴメリー乗算と呼ばれる剰余演算項の効率的な乗算アル
ゴリズムを利用する。モントゴメリーアルゴリズムは、
下記（数２）のように規定されている。
【００４１】
【数２】
【００４２】ここで、ｋは除数ｎのビット数であり、ｎ
は２ｋと互いに素であり、ｎ＞ａ、ｎ＞ｂである。繰り
返し乗算に対するアルゴリズムを使用するために、モン
トゴメリー乗算を実行する前に、ａおよびｂの値をモン
トゴメリー形式にしなければならない。ここで、 Ｘ＊２ｋmodｎ＝ＸMont である。
【００４３】モントゴメリー乗算される二つの値がモン
トゴメリー形式であれば、結果もモントゴメリー形式で
ある。図６には、指数剰余演算装置２０によって実行さ
れるモントゴメリー乗算処理を説明するフローチャート
が示されている。図４により前記説明した指数ビットス
キャンルーチンのように、モントゴメリー乗算処理は、
ファームウェアにおいてコーディングしてもよく、以下
さらに説明する処理の特定用途のために用意した乗算器
２８ａ、２８ｂをアクセスする制御ユニット２６ａ、２
６ｂによって、それぞれの処理ユニット２４ａ、２４ｂ
内でシーケンシャルに実行されてもよい。また代わり
に、モントゴメリー乗算ルーチンを、ルーチンの様々な
機能を実行するように最適化された専用論理回路として
ハードワイヤードで構成してもよい。図６に示されてい
るように、モントゴメリー乗算ルーチンは、一つの主ル
ープと二つの副ループを含む。主ループにおいて、被乗
数ｂiのワードに被乗数ａjの各ワードを乗じる。ここ
で、ｊは被乗数ａjのワード数であり、ｉは被乗数ｂiの
ワード数である。ステップ３０１において、モントゴメ
リー乗算ルーチンを呼び出す。ステップ３０２におい
て、二つの被乗数ａjおよびｂiを二乗フラグとともにそ
れぞれのレジスタにロードする。二つの被乗数ａjおよ
びｂiが等しければ、二乗フラグを１に設定し、ステッ
プ４００において二乗スピードアップサブルーチンを呼
び出すことができる。二乗スピードアップサブルーチン
は、以下より詳細に説明する。二つの被乗数ａjおよび
ｂiが等しくなければ、二乗フラグを０に設定する。
【００４４】最初の主ループを開始する前に、ステップ
３０５において、ｉを１に設定し、被乗数ｂiの最初の
ワードをアクセスする。ステップ３０６において、二乗
スピードアップサブルーチンを呼び出すべきかどうか判
断するために二乗フラグをチェックする。呼び出さない
場合は、ステップ３０７においてｊを１に設定する。ス
テップ３０８において、第一の副ループ内で、二つのワ
ードａjおよびｂiを乗算する。前の桁上げおよび前のｃ
jにその積を加える。このルーチンを通る最初のパスに
おいて、桁上げおよびｃjの初期値が０とする必要があ
る。その結果のうち、下位側のワードをｃjとして記憶
し、その結果の上位側のワードを次の桁上げとして使用
する。ステップ３０９においてａjの最後のワードを検
出するまで、ステップ３１０においてｊを増分すること
によって第一の副ループを繰り返し、ステップ３０９に
おいてａjの最後のワードを検出すると、第一の副ルー
プを終了する。第二の副ループを開始する前に、ステッ
プ３１１において、ｃjに乗じるとｃjの最下位ワードを
全て「０」とする特別換算値を計算し、ｊを２に設定す
る。その後、ステップ３１２において、特別換算値に除
数ｎjを乗じ、前の桁上げおよびｃjに加える。その結果
のうち下位側のワードをｃj-1として記憶し、その結果
の上位側のワードを次のけた上げとして使用する。ステ
ップ３１３においてｃjの最後のワードを検出するま
で、ステップ３１４においてｊを増分することによって
第二の副ループを繰り返し、ステップ３１３においてｃ
jの最後のワードを検出すると、第二の副ループを終了
する。第二の副ループが終了すると、ステップ３１６に
おいてｉを増分し、ｂiの最後のワードが主ループを通
過するまで主ループを繰り返す。次に、ステップ３１７
において、ｎに関するｃjの最終結果の剰余値が得られ
る。ステップ３１８において、モントゴメリー乗算ルー
チンが終了する。図９には、両方の被乗数が４ワード長
であるａjとｂiのモントゴメリー乗算の一例が示されて
いる。この例において、前の値すべての組み合わせを示
すために記号Σを使用している。
【００４５】図６のモントゴメリー乗算ルーチンは、乗
算の部分積のいくつかが等しいことを認識して二乗計算
のために応用すると、スピードアップをすることができ
る。特に、被乗数ａjが被乗数ｂiに等しい場合、すなわ
ち、二乗処理の場合、通常、乗算の様々な成分の部分積
が繰り返されるであろう。たとえば、ａ2とｂ3の部分積
は、ａ3とｂ2の部分積に等しい。図９に示されているよ
うに、これらの部分積の両方が第三回目の主ループ反復
時に発生する。したがって、最初にその部分積に出会っ
た時、第二回目の発生を考慮してその部分積に２を乗じ
ることができ、第二の部分積の乗算を完全にスキップす
ることができる。２の乗算は、二進数での一回の左シフ
トを構成するので、全数計算による乗算処理よりかなり
速い。前記指数ビットスキャンルーチンの処理により、
指数剰余演算装置２０によって多数の二乗処理が実行さ
れ、二乗処理の速度の増加が、特定の指数剰余演算の全
体的な処理時間にかなり影響を及ぼすことが理解される
べきである。
【００４６】図７には、ステップ４０１で呼び出される
二乗スピードアップサブルーチンを説明するフローチャ
ートが示されている。最初、ステップ４０２においてｊ
をｉに等しく設定する。これは、図６の主ループの最初
の反復においては１である。しかし、その後の主ループ
の反復においては、ｊがｉの最後の値で始まるので、す
でに出て来た部分積の処理をスキップできることは明ら
かである。ステップ４０３において、ｉとｊを比較す
る。ｉがｊに等しければ、ステップ４０５において係数
を１に設定する。ｉとｊが等しくなければ、ステップ４
０４において係数を２に設定する。その後、ステップ４
０６において、ａjおよびｂiならびに係数を乗算し、前
の桁上げおよびｃjにその積を加える。図６のステップ
３０８のように、その結果のうち下位側のワードをｃj
として記憶し、その結果の上位側のワードを次の桁上げ
として使用する。乗算ステップ４０６の完了後、ステッ
プ４０８においてｊを増分し、ｂjの最後のワードがル
ープを通過するまでループを繰り返す。ｂjの最後のワ
ードがループを通過するとステップ４０９において二乗
スピードアップサブルーチンが終了する。図６のステッ
プ４１０において、第一の副ループのすぐ後でモントゴ
メリー乗算ルーチンが再開する。二乗フラグを設定する
と、モントゴメリー乗算ルーチンの主ループの反復ごと
に第一の副ループの代わりに二乗スピードアップサブル
ーチンが動作する。
【００４７】モントゴメリー乗算ルーチンをより効率的
に実行するために、専用処理を行うように乗算器２８
ａ、２８ｂを調整する。特に、乗算器２８ａ、２８ｂ
は、（二乗スピードアップルーチンによって使用され
る）２を乗じるための特定機能と、ａ＊ｂ＋ｃ関数を実
行するための特定機能と、より上位側ｎビットを桁上げ
レジスタに残しながら２ｎビットの結果に関してmod２
ｎ関数を実行するための特定機能とを含む。そのような
乗算器装置のために適応化された機能の実現は、従来技
術において周知であると考えられる。
【００４８】指数剰余演算装置の好ましい実施の形態を
説明したが、本システムにおいていくつかの利点が達成
されていることが当業者には明らかであろう。また、本
実施形態で説明した指数剰余演算装置による処理を、一
般のコンピュータ、つまり制御ユニット（ＣＰＵ）、算
術論理演算ユニット（ＡＬＵ）、ＲＯＭ、ＲＡＭの記憶
装置、入出力装置を備えたコンピュータの処理ステップ
の形でプログラムとして記述することおよびコンピュー
タに当該処理を実行させることは当業者にとり明らかで
あり、かかるプログラムを記録したコンピュータ読み取
り可能な記録媒体を提供することができる。
【００４９】また、上記記録媒体としては、ＲＡＭ，Ｒ
ＯＭ，ＣＤ−ＲＯＭ，フレキシブルディスク（ＦＤ）、
ハードディスクなどコンピュータが扱う記憶媒体であれ
ば良いことは言うまでもなく、また、ネットワーク上に
配された記憶媒体であっても良い。
【００５０】また、本発明の範囲および思想内で様々な
変形、適応、代替的な実施の形態が構成されてもよいこ
とが理解されるべきである。
【００５１】
【発明の効果】本発明にかかる指数剰余演算装置によれ
ば、形式ｂemodｎの指数剰余演算を高速に演算すること
ができ、コンピュータシステム性能およびデータスルー
プットへの影響を最小にしながら、公開鍵暗号システム
を利用することができ、十分なレベルの通信セキュリテ
ィを提供することができる。
【図面の簡単な説明】
【図１】 暗号システム内の指数剰余演算装置の典型的
な適用例のブロック図である。
【図２】 指数剰余演算装置のブロック図である。
【図３】 指数剰余演算装置によって実行される機能の
システムレベルのフローダイアグラムである。
【図４】 指数剰余演算装置によって実行される指数ビ
ットスキャン処理を示すフローチャートである。
【図５】 図４の指数ビットスキャン処理の様々な段階
の指数レジスタのブロック図である。
【図６】 指数剰余演算装置によって実行される乗算処
理を示すフローチャートである。
【図７】 図６の乗算処理と関連して実行される二乗処
理を示すフローチャートである。
【図８】 図４のフローチャートに従う典型的な指数ビ
ットスキャン処理を示すチャートである。
【図９】 図６および図７のフローチャートに従う典型
的な乗算および二乗処理を示すチャートである。
【符号の説明】
１０ 暗号システム １２ ＣＰＵ １４，２５ ＲＡＭ １６ ＲＯＭ ２０ 指数剰余演算装置 ２２ インタフェース回路 ２４ 乗算処理部 ２６ 制御ユニット ２８ 乗算器 ３２ レジスタ ３４ ウィンドウ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク．ウィリアム．ウィルソン アメリカ合衆国、21043 メリーランド州、 エリコットシティ、ウェストチェスターア ベニュー 2642 (72)発明者 ケビン．クウォック．トルオング アメリカ合衆国、91770 カリフォルニア 州、ローズメッド、デルタアベニュー 3817 (72)発明者 クリストファー．ペーター．カレン アメリカ合衆国、90403 カリフォルニア 州、サンタモニカ、20ス ストリート 947 Ｅ

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 第一の信号を受信し、前記第一の信号に
    基づいて形式ｂemodｎの指数剰余演算処理によって第二
    の信号を導出するように適応化した処理ユニットを備え
    た指数剰余演算装置であって、 積がｎに等しい２つの素数をｐとｑとし、前記指数剰余
    演算処理を、前記指数剰余演算処理のもとの除数ｎより
    それぞれ低減された小さい低減除数ｐおよびｑと、前記
    指数剰余演算処理のもとの底ｂより低減された小さい低
    減底ｂrとをそれぞれ含む少なくとも第一と第二の指数
    剰余演算部分に分割する分割手段と、 前記それぞれの指数剰余演算部分を予め計算用意した累
    乗値を用いてそれぞれ複数の小さい指数剰余演算部分に
    分解するための分解手段と、 前記それぞれの複数の小さい指数剰余演算部分を共に乗
    算処理してそれぞれの第一レベルの中間値を演算するた
    めの乗算手段であって、二乗処理のために適応化された
    乗算手段と、 前記第一レベル中間値を合成して最終の指数剰余演算結
    果を得るための合成手段とを備えた指数剰余演算装置。
  2. 【請求項２】 前記第一の指数剰余演算部分が成分ｂr
    e(p)modｐを含み、前記第二の指数剰余演算部分が成分
    ｂr e(q)modｑを含む請求項１に記載の指数剰余演算装
    置。
  3. 【請求項３】 ｐおよびｑがほぼ等しい大きさである請
    求項２に記載の指数剰余演算装置。
  4. 【請求項４】 前記成分ｂr e(p)modｐの前記低減底ｂr
    がｂmodｐから予め計算されている請求項２に記載の指
    数剰余演算装置。
  5. 【請求項５】 前記成分ｂr e(q)modｑの前記低減底値ｂ
    rがｂmodｑから予め計算されている請求項２に記載の指
    数剰余演算装置。
  6. 【請求項６】 前記合成手段がさらに、 前記それぞれの第一レベル中間値の差をとり、前記低減
    除数のうちの一つを加えて、中間合計値を演算する手段
    と、 前記中間合計値に予め計算された逆数値を乗じて、第二
    レベルの中間値である合計値を演算するための乗算手段
    と、 前記加えた低減除数に関して、第二レベルの中間値であ
    る前記合計値の剰余値を演算するための手段と、 前記第二レベルの中間値である前記合計値の剰余値に前
    記低減除数のうちの他方を乗算する除数値乗算手段と、 前記第二レベルの中間値である前記除数値乗算の値に前
    記第一および第二の指数剰余演算部分のうちの一つを加
    算する手段を備えた請求項１に記載の指数剰余演算装
    置。
  7. 【請求項７】 前記予め計算された逆数値がｑ-1modｐ
    である請求項１に記載の指数剰余演算装置。
  8. 【請求項８】 前記分解手段がさらに、指数ビットスキ
    ャンプロセスを実行するための手段を備えた請求項１に
    記載の指数剰余演算装置。
  9. 【請求項９】 前記分解手段がさらに、少なくとも一つ
    のレジスタと、前記指数剰余演算部分のうちの一つの指
    数ｅを前記レジスタにロードするための手段とを含み、
    前記レジスタがさらに、前記レジスタのサイズより小さ
    いサイズのシフト可能なウィンドウを備えた請求項１に
    記載の指数剰余演算装置。
  10. 【請求項１０】 前記分解手段がさらに、前記ウィンド
    ウによって読み出された指数ｅの小部分に相当する数で
    累乗したｂを含む予め計算用意した値から値を選択する
    手段を備えた請求項９に記載の指数剰余演算装置。
  11. 【請求項１１】 前記分解手段がさらに、前記指数ｅに
    関する前記ウィンドウの連続ビットシフトに対応する回
    数分、前記予め計算用意した値を二乗剰余する手段を備
    えた請求項１０に記載の指数剰余演算装置。
  12. 【請求項１２】 前記乗算手段がさらに、モントゴメリ
    ー乗算プロセスを実行する手段を備えた請求項１に記載
    の指数剰余演算装置。
  13. 【請求項１３】 前記乗算手段がさらに、前記それぞれ
    の複数の小さい指数剰余演算の特定の乗算がさらに二乗
    演算処理を含んでいるかどうか判断するための手段を備
    えた請求項１に記載の指数剰余演算装置。
  14. 【請求項１４】 前記乗算が二乗演算処理を含んでいる
    場合、前記乗算手段がさらに、前記特定の乗算の部分積
    の合計数を選択的に減らす手段を備えた請求項１３に記
    載の指数剰余演算装置。
  15. 【請求項１５】 前記乗算手段がさらに、二乗剰余処理
    を実行するように最適化されている乗算器を備えた請求
    項１に記載の指数剰余演算装置。
  16. 【請求項１６】 第一の通信信号を受信し、前記第一の
    通信信号に基づいてｂ emodｎ形式の指数剰余演算処理を
    用いて第二の信号を出力するようにコンピュータシステ
    ムをｂemodｎ形式の指数剰余演算処理に適応化させる処
    理であって、 積がｎに等しい２つの素数をｐとｑとし、与えられた指
    数剰余演算形式の通信信号部分を、前記指数剰余演算の
    もとの除数ｎおよび底ｂよりも低減された除数ｐとｑな
    らびに低減された底ｂrをそれぞれ含む少なくとも第一
    および第二の指数剰余演算部分のデータに分割する処理
    と、 前記それぞれ分割した指数剰余演算部分のデータを、予
    め記憶領域の一部に用意した累乗値を含むそれぞれの複
    数の小さい指数剰余演算部分に分解する処理と、 前記それぞれの複数の小さい指数剰余演算部分のうち、
    あらかじめ記憶領域の一部に用意した累乗値部分の値を
    利用して乗算処理を実行し、それぞれの第一レベルの中
    間値を演算する乗算処理であって、前記乗算処理がさら
    に、前記それぞれの複数の小さい指数剰余演算部分の二
    乗のための乗算処理数を選択的に減らす処理と、 前記それぞれの中間値の差をとり、前記低減除数のうち
    の一つを加えて中間合計値を演算する処理と、 前記中間合計値に予め計算され、記憶領域の一部に保持
    されている逆数値を乗じて、第二レベルの中間値である
    合計値を演算する処理と、 前記加えた低減除数に関して、第二レベルの中間値であ
    る前記合計値の剰余値を計算する処理と、 前記第二レベルの中間値である前記合計値の剰余値に前
    記低減除数のうちの他方を乗じる除数値乗算処理と、 前記第二レベルの中間値である前記除数値乗算の値に前
    記第一および第二の指数剰余演算部分のうちの一つを加
    算する処理を備えた処理を、コンピュータに実行させる
    ためのプログラムを記録したコンピュータ読み取り可能
    な記録媒体。
  17. 【請求項１７】 前記第一の指数剰余演算部分のデータ
    が成分ｂr e(p)modｐを含み、前記第二の指数剰余演算部
    分のデータが成分ｂr e(q)modｑを含む請求項１６に記載
    の処理をコンピュータに実行させるためのプログラムを
    記録したコンピュータ読み取り可能な記録媒体。
  18. 【請求項１８】 ｐおよびｑがほぼ等しい大きさである
    請求項１６に記載の処理をコンピュータに実行させるた
    めのプログラムを記録したコンピュータ読み取り可能な
    記録媒体。
  19. 【請求項１９】 前記成分ｂr e(p)modｐの前記低減底ｂ
    rがｂmodｐから予め計算されている請求項１７に記載の
    処理をコンピュータに実行させるためのプログラムを記
    録したコンピュータ読み取り可能な記録媒体。
  20. 【請求項２０】 前記成分ｂr e(q)modｑの前記低減値ｂ
    rがｂmodｑから予め計算されている請求項１７に記載の
    処理をコンピュータに実行させるためのプログラムを記
    録したコンピュータ読み取り可能な記録媒体。
  21. 【請求項２１】 前記予め計算された逆数値がｑ-1mod
    ｐである請求項１６に記載の処理をコンピュータに実行
    させるためのプログラムを記録したコンピュータ読み取
    り可能な記録媒体。
  22. 【請求項２２】 前記分解処理がさらに、指数ビットス
    キャンプロセスを備えた請求項１６に記載の処理をコン
    ピュータに実行させるためのプログラムを記録したコン
    ピュータ読み取り可能な記録媒体。
  23. 【請求項２３】 前記分解処理がさらに、前記指数剰余
    演算の部分のうちの一つの指数ｅをレジスタにロードし
    て処理するプロセスを備え、前記レジスタが前記レジス
    タのサイズより小さいサイズのシフト可能なウィンドウ
    を備えた請求項１６に記載の処理をコンピュータに実行
    させるためのプログラムを記録したコンピュータ読み取
    り可能な記録媒体。
  24. 【請求項２４】 前記分解処理がさらに、前記ウィンド
    ウによって読み出された指数ｅの小部分に相当する数で
    累乗したｂを含む予め計算用意した値から値を選択する
    プロセスを備えた請求項２３に記載の処理をコンピュー
    タに実行させるためのプログラムを記録したコンピュー
    タ読み取り可能な記録媒体。
  25. 【請求項２５】 前記分解処理がさらに、前記指数ｅに
    関する前記ウィンドウの連続ビットシフトに対応する回
    数分、前記予め計算用意した値を二乗剰余するプロセス
    を備えた請求項２４に記載の処理をコンピュータに実行
    させるためのプログラムを記録したコンピュータ読み取
    り可能な記録媒体。
  26. 【請求項２６】 前記乗算ステップがさらに、モントゴ
    メリー乗算プロセスを実行するプロセスを備えた請求項
    １６に記載の処理をコンピュータに実行させるためのプ
    ログラムを記録したコンピュータ読み取り可能な記録媒
    体。
  27. 【請求項２７】 前記乗算処理が、前記それぞれの複数
    の小さい指数剰余演算の特定の乗算処理がさらに二乗演
    算処理を含んでいるかどうか判断するプロセスを備えた
    請求項１６に記載の処理をコンピュータに実行させるた
    めのプログラムを記録したコンピュータ読み取り可能な
    記録媒体。
  28. 【請求項２８】 前記乗算処理が二乗演算処理を含んで
    いる場合、前記乗算処理がさらに、特定の乗算の部分積
    の合計数を選択的に減らすプロセスを備えた請求項２７
    に記載の処理をコンピュータに実行させるためのプログ
    ラムを記録したコンピュータ読み取り可能な記録媒体。
JP10079477A 1997-03-28 1998-03-26 指数剰余演算装置および指数剰余演算処理をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 Pending JPH1195661A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/828368 1997-03-28
US08/828,368 US6282290B1 (en) 1997-03-28 1997-03-28 High speed modular exponentiator

Publications (1)

Publication Number Publication Date
JPH1195661A true JPH1195661A (ja) 1999-04-09

Family

ID=25251609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10079477A Pending JPH1195661A (ja) 1997-03-28 1998-03-26 指数剰余演算装置および指数剰余演算処理をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体

Country Status (4)

Country Link
US (1) US6282290B1 (ja)
EP (1) EP0872795A1 (ja)
JP (1) JPH1195661A (ja)
CA (1) CA2232253A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022534364A (ja) * 2019-05-14 2022-07-29 グーグル エルエルシー プライベートグループにおけるべき乗演算のアウトソーシング

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567832B1 (en) * 1999-03-15 2003-05-20 Matsushita Electric Industrial Co., Ltd. Device, method, and storage medium for exponentiation and elliptic curve exponentiation
US7126716B1 (en) 1999-08-20 2006-10-24 Zih Corp. Printer for printing labels, tags or the like
US7046800B1 (en) * 2000-03-31 2006-05-16 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Scalable methods and apparatus for Montgomery multiplication
DE10061697A1 (de) * 2000-12-12 2002-06-27 Infineon Technologies Ag Verfahren und Vorrichtung zum Ermitteln eines Schlüsselpaars und zum Erzeugen von RSA-Schlüsseln
US6963645B2 (en) * 2000-12-19 2005-11-08 International Business Machines Corporation Method for implementing the chinese remainder theorem
TW480436B (en) * 2000-12-21 2002-03-21 Goldkey Technology Corp Modular multiplier and ciphering/deciphering machine using the modular multiplier
WO2002073395A2 (en) * 2001-03-09 2002-09-19 The Athena Group, Inc. A method and apparatus for multiplication and/or modular reduction processing
US7233970B2 (en) * 2001-05-02 2007-06-19 Cipher Corporation Limited Computational method, system, and apparatus
DE10143728B4 (de) 2001-09-06 2004-09-02 Infineon Technologies Ag Vorrichtung und Verfahren zum Berechnen eines Ergebnisses einer modularen Exponentiation
US6748412B2 (en) * 2001-09-26 2004-06-08 Intel Corporation Square-and-multiply exponent processor
US20030065696A1 (en) * 2001-09-28 2003-04-03 Ruehle Michael D. Method and apparatus for performing modular exponentiation
EP1454260B1 (de) 2001-10-17 2005-06-01 Infineon Technologies AG Verfahren und vorrichtung zum absichern einer exponentiations-berechnung mittels dem chinesischen restsatz (crt)
AU2002340566A1 (en) * 2001-10-17 2003-04-28 Infineon Technologies Ag Method and device for guaranteeing a calculation in a cryptographic algorithm
DE10162584A1 (de) * 2001-10-17 2003-05-08 Infineon Technologies Ag Verfahren und Vorrichtung zum Absichern einer Exponentiations-Berechnung mittels dem chinesischen Restsatz (CRT)
US7233663B2 (en) * 2001-10-29 2007-06-19 Safenet, Inc. Key generation performance improvement
US6959297B2 (en) 2002-04-25 2005-10-25 Winnow Technology, Llc System and process for searching within a data stream using a pointer matrix and a trap matrix
GB0221837D0 (en) * 2002-09-20 2002-10-30 Koninkl Philips Electronics Nv Improved quisquater reduction
DE10253285B4 (de) * 2002-11-15 2018-11-15 Giesecke+Devrient Mobile Security Gmbh Verschleierung eines geheimen Wertes
DE10304451B3 (de) * 2003-02-04 2004-09-02 Infineon Technologies Ag Modulare Exponentiation mit randomisiertem Exponenten
US7953814B1 (en) 2005-02-28 2011-05-31 Mcafee, Inc. Stopping and remediating outbound messaging abuse
US9160755B2 (en) 2004-12-21 2015-10-13 Mcafee, Inc. Trusted communication network
US9015472B1 (en) 2005-03-10 2015-04-21 Mcafee, Inc. Marking electronic messages to indicate human origination
US20060140399A1 (en) * 2004-12-28 2006-06-29 Young David W Pre-calculation mechanism for signature decryption
US20060251248A1 (en) * 2005-05-03 2006-11-09 Jesse Lipson Public key cryptographic methods and systems with preprocessing
KR101194837B1 (ko) * 2005-07-12 2012-10-25 삼성전자주식회사 멱지수를 숨기는 ｄｐａ 대책의 고속 계산을 위한 암호화장치 및 방법
US7486673B2 (en) 2005-08-29 2009-02-03 Connect Technologies Corporation Method and system for reassembling packets prior to searching
US20070157030A1 (en) * 2005-12-30 2007-07-05 Feghali Wajdi K Cryptographic system component
US7760875B2 (en) * 2006-06-29 2010-07-20 Intel Corporation Accelerating Diffie-Hellman key-exchange protocol with zero-biased exponent windowing
US7826612B2 (en) * 2006-06-29 2010-11-02 Intel Corporation System, method and apparatus for an incremental modular process including modular multiplication and modular eduction
US7912886B2 (en) * 2006-12-14 2011-03-22 Intel Corporation Configurable exponent FIFO
US7822207B2 (en) * 2006-12-22 2010-10-26 Atmel Rousset S.A.S. Key protection mechanism
US7936871B2 (en) * 2007-06-28 2011-05-03 Samsung Electronics Co., Ltd. Altering the size of windows in public key cryptographic computations
US10354229B2 (en) 2008-08-04 2019-07-16 Mcafee, Llc Method and system for centralized contact management
EP2334006B1 (en) * 2009-12-10 2016-03-23 Nxp B.V. Side-channel resistant modular exponentiation
KR101610917B1 (ko) * 2010-03-08 2016-04-11 삼성전자주식회사 암호 알고리즘의 복호 방법 및 그것을 포함하는 암호 시스템
US11249726B2 (en) 2019-09-10 2022-02-15 Intel Corporation Integrated circuits with modular multiplication circuitry
CN115276960B (zh) * 2022-08-02 2024-03-15 山东大学 一种sm2蒙哥马利域上的快速模逆芯片实现装置及方法
CN116436709B (zh) * 2023-06-14 2023-08-29 浪潮电子信息产业股份有限公司 一种数据的加解密方法、装置、设备和介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200770A (en) 1977-09-06 1980-04-29 Stanford University Cryptographic apparatus and method
US5400403A (en) 1993-08-16 1995-03-21 Rsa Data Security, Inc. Abuse-resistant object distribution system and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022534364A (ja) * 2019-05-14 2022-07-29 グーグル エルエルシー プライベートグループにおけるべき乗演算のアウトソーシング

Also Published As

Publication number Publication date
CA2232253A1 (en) 1998-09-28
EP0872795A1 (en) 1998-10-21
US6282290B1 (en) 2001-08-28

Similar Documents

Publication Publication Date Title
JPH1195661A (ja) 指数剰余演算装置および指数剰余演算処理をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体
US6240436B1 (en) High speed montgomery value calculation
US6434585B2 (en) Computationally efficient modular multiplication method and apparatus
US8504602B2 (en) Modular multiplication processing apparatus
EP0801345B1 (en) Circuit for modulo multiplication and exponentiation arithmetic
JP4554239B2 (ja) モンゴメリー類型のモジュラー乗算装置及び方法
US7831650B2 (en) Method for modular multiplication
US20060008080A1 (en) Modular-multiplication computing unit and information processing unit
US6721771B1 (en) Method for efficient modular polynomial division in finite fields f(2{circumflex over ( )}m)
JP2002207429A (ja) 効率的な冪乗法および装置
US20020126838A1 (en) Modular exponentiation calculation apparatus and modular exponentiation calculation method
Crowe et al. A scalable dual mode arithmetic unit for public key cryptosystems
JP2001505325A (ja) タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置
Großschädl A bit-serial unified multiplier architecture for finite fields GF (p) and GF (2 m)
US20020041683A1 (en) Method for selecting optimal number of prime factors of a modulus for use in a cryptographic system
JP4616169B2 (ja) モンゴメリ乗算剰余における変換パラメータの計算装置、方法およびそのプログラム
US7657029B2 (en) Systems and methods for generating random addition chains
US8290151B2 (en) Device and method for determining an inverse of a value related to a modulus
US7403965B2 (en) Encryption/decryption system for calculating effective lower bits of a parameter for Montgomery modular multiplication
US7480380B2 (en) Method for efficient generation of modulo inverse for public key cryptosystems
Lee et al. A faster modular multiplication based on key size partitioning for RSA public-key cryptosystem
JP2000214777A (ja) 巾乗剰余演算を行う演算装置
CN113467752A (zh) 用于隐私计算的除法运算装置、数据处理系统及方法
Hinek et al. Another look at some fast modular arithmetic methods
US20030200246A1 (en) Modular multiplication method and calculating device