JPH1189226A - High voltage power source circuit - Google Patents
High voltage power source circuitInfo
- Publication number
- JPH1189226A JPH1189226A JP9247140A JP24714097A JPH1189226A JP H1189226 A JPH1189226 A JP H1189226A JP 9247140 A JP9247140 A JP 9247140A JP 24714097 A JP24714097 A JP 24714097A JP H1189226 A JPH1189226 A JP H1189226A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- output terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electrophotography Configuration And Component (AREA)
- Rectifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子写真記録装置
等において使用される出力端子を複数有する高圧電源回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-voltage power supply circuit having a plurality of output terminals used in an electrophotographic recording apparatus or the like.
【0002】[0002]
【従来の技術】一般に、電子写真プリンタに用いられる
高圧電源は多出力のものが要求され、従来の多出力高圧
電源回路として、図3に示すような回路が用いられてい
た。図3は従来の多出力高圧電源回路を示す回路図であ
る。2. Description of the Related Art Generally, a high-voltage power supply used in an electrophotographic printer is required to have multiple outputs, and a circuit as shown in FIG. 3 has been used as a conventional multi-output high-voltage power supply circuit. FIG. 3 is a circuit diagram showing a conventional multi-output high-voltage power supply circuit.
【0003】図3に示す高圧電源回路は、各出力端子O
UT1、OUT2、…に対応してそれぞれトランスおよ
び制御回路を有するものである。同図において、電源電
圧Vccは、トランジスタQ01によりスイッチングさ
れ、トランスT01により昇圧され、ダイオードD0
1、コンデンサC01により整流されて出力端子OUT
1の出力となる。出力端子OUT1の出力電圧は、抵抗
R02と抵抗R03により分圧され、比較電圧Vref
1とコンパレータCP01により比較される。コンパレ
ータCP01の出力と発振器OSC01の出力はアンド
ゲートAND01に入力され、その出力は抵抗R01を
介してトランジスタQ01のベースに入力される。The high-voltage power supply circuit shown in FIG.
Each has a transformer and a control circuit corresponding to UT1, OUT2,. In the figure, a power supply voltage Vcc is switched by a transistor Q01, boosted by a transformer T01, and turned on by a diode D0.
1. Output terminal OUT rectified by capacitor C01
1 is output. The output voltage of the output terminal OUT1 is divided by the resistors R02 and R03, and the divided voltage is compared with the comparison voltage Vref.
1 is compared with the comparator CP01. The output of the comparator CP01 and the output of the oscillator OSC01 are input to the AND gate AND01, and the output is input to the base of the transistor Q01 via the resistor R01.
【0004】出力端子OUT1の出力電圧が所望の電圧
値より高い場合は、コンパレータCP01の出力はLo
wレベルとなり、発振器OSC01の出力はトランジス
タQ01には入力されない。また出力端子OUT1の出
力電圧が所望の電圧値より低い場合は、コンパレータC
P01の出力はHighレベルとなり、発振器OSC0
1の出力がトランジスタQ01に入力される。出力電圧
は、トランジスタQ01に発振器OSC01の出力が入
力された時に発生するので、出力端子OUT1の出力電
圧は所望の値に保たれる。同様の動作が出力端子OUT
2においても行われる。When the output voltage of the output terminal OUT1 is higher than a desired voltage value, the output of the comparator CP01 becomes Lo.
It becomes w level, and the output of the oscillator OSC01 is not input to the transistor Q01. When the output voltage of the output terminal OUT1 is lower than the desired voltage value, the comparator C
The output of P01 becomes High level and the oscillator OSC0
1 is input to the transistor Q01. Since the output voltage is generated when the output of the oscillator OSC01 is input to the transistor Q01, the output voltage of the output terminal OUT1 is maintained at a desired value. A similar operation is performed at the output terminal OUT.
2 is also performed.
【0005】[0005]
【発明が解決しようとする課題】しかしながら上記従来
の高圧電源回路においては、各出力毎にトランス、スイ
ッチングトランジスタおよび整流回路が必要になり、装
置が大型化するとともに複雑化し、さらにコストが嵩む
という問題があった。However, in the above-mentioned conventional high-voltage power supply circuit, a transformer, a switching transistor and a rectifier circuit are required for each output, so that the device becomes large and complicated, and the cost increases. was there.
【0006】[0006]
【課題を解決するための手段】上記課題を解決するため
に本発明の高圧電源回路は、発振回路と、発振回路に接
続されたスイッチング手段と、スイッチング手段により
制御される昇圧手段と、昇圧手段に接続され、複数の出
力端毎に独立に配設した倍電圧整流回路と、倍電圧整流
回路の零電位側に接続され、各出力端の出力値に応じて
倍電圧整流回路を制御する制御素子とを具備する。According to the present invention, there is provided a high-voltage power supply circuit comprising: an oscillating circuit; switching means connected to the oscillating circuit; boosting means controlled by the switching means; And a voltage doubler rectifier circuit independently arranged for each of a plurality of output terminals, and a control connected to the zero potential side of the voltage doubler rectifier circuit and controlling the voltage doubler rectifier circuit according to the output value of each output terminal And an element.
【0007】上記構成を有する本発明によれば、発振回
路と、発振回路に接続されたスイッチング手段と、スイ
ッチング手段により制御される昇圧手段は各出力端子に
共通して設けられる。そのため回路構成が簡単になり、
コストの低減に寄与できる。According to the present invention having the above configuration, the oscillation circuit, the switching means connected to the oscillation circuit, and the boosting means controlled by the switching means are provided in common for each output terminal. This simplifies the circuit configuration,
It can contribute to cost reduction.
【0008】[0008]
【発明の実施の形態】以下、本発明の実施の形態を図面
にしたがって説明する。なお各図面に共通する要素には
同一の符号を付す。図1は本発明の第1の実施の形態の
高圧電源回路を示す回路図である。Embodiments of the present invention will be described below with reference to the drawings. Elements common to the drawings are assigned the same reference numerals. FIG. 1 is a circuit diagram showing a high-voltage power supply circuit according to a first embodiment of the present invention.
【0009】図1において、発振器OSC21は抵抗R
41を介してトランジスタQ31のベースに接続されて
いる。トランジスタQ31のコレクタと電源電圧Vcc
1はトランスT31の1次側のコイルに接続される。ト
ランスT31の2次側コイルには、各出力端子OUT
1、OUT2、OUT3…に対応する倍電圧整流回路2
1、22、23、…が接続されている。ここで出力端子
OUT1、OUT2は負の電圧を出力し、出力端子OU
T3は正の電圧を出力する倍電圧整流回路21について
説明すると、トランスT31の2次側コイルにはコンデ
ンサC31および抵抗R42を介してダイオードD3
1、D32が接続されている。ダイオードD32のアノ
ード側は、コンデンサC32が接続されている。ダイオ
ードD31のカソード側とグラウンド側GND(零電位
側)との間にはトランジスタQ32が挿入されている。
以上により倍電圧整流回路21が構成される。出力端子
OUT1はダイオードD32とコンデンサC32の間に
結線される。In FIG. 1, an oscillator OSC21 has a resistor R
It is connected to the base of the transistor Q31 via 41. The collector of the transistor Q31 and the power supply voltage Vcc
1 is connected to the primary coil of the transformer T31. Each output terminal OUT is connected to the secondary coil of the transformer T31.
Double voltage rectifier circuit 2 corresponding to 1, OUT2, OUT3,.
1, 22, 23,... Are connected. Here, the output terminals OUT1 and OUT2 output a negative voltage, and the output terminal OU
T3 is a voltage doubler rectifier circuit 21 that outputs a positive voltage. The secondary coil of the transformer T31 has a diode D3 via a capacitor C31 and a resistor R42.
1, D32 are connected. The capacitor C32 is connected to the anode side of the diode D32. A transistor Q32 is inserted between the cathode side of the diode D31 and the ground side GND (zero potential side).
Thus, the voltage doubler rectifier circuit 21 is configured. The output terminal OUT1 is connected between the diode D32 and the capacitor C32.
【0010】出力端子OUT1には、分圧抵抗R44、
R45が接続され、これらの分圧抵抗R44、R45に
よる分圧電圧がコンパレータCP41のプラス側入力端
子に入力されるように接続されている。コンパレータC
P41のマイナス側入力端子には、出力端子OUT1の
出力電圧を決定する比較電圧Vref11が接続され、
コンパレータCP41の出力側は抵抗R43を介してト
ランジスタQ32のベースに接続されている。The output terminal OUT1 has a voltage dividing resistor R44,
R45 is connected so that the voltage divided by the voltage dividing resistors R44 and R45 is input to the positive input terminal of the comparator CP41. Comparator C
A comparison voltage Vref11 that determines the output voltage of the output terminal OUT1 is connected to the negative input terminal of P41.
The output side of the comparator CP41 is connected to the base of the transistor Q32 via the resistor R43.
【0011】出力端子OUT2に対応する倍電圧整流回
路22は上述した倍電圧整流回路21と同様の構成にな
っている。また分圧抵抗R48、R49およびコンパレ
ータCP42も上記の分圧抵抗R44、R45およびコ
ンパレータCP41と同様の構成となっている。The voltage doubler rectifier circuit 22 corresponding to the output terminal OUT2 has the same configuration as the voltage doubler rectifier circuit 21 described above. The voltage dividing resistors R48 and R49 and the comparator CP42 have the same configuration as the voltage dividing resistors R44 and R45 and the comparator CP41.
【0012】負の電圧を出力する出力端子OUT3に対
応する倍電圧整流回路23は、トランスT31の2次側
コイルに接続されたコンデンサC35、コンデンサC3
5に抵抗R50を介して接続されたダイオードD35、
D36、ダイオードD36のカソード側に接続されたコ
ンデンサC36、ダイオードD35のアノード側とグラ
ウンド側GND(零電位側)との間に挿入されたトラン
ジスタQ34とにより構成される。The voltage doubler rectifier circuit 23 corresponding to the output terminal OUT3 for outputting a negative voltage includes a capacitor C35 and a capacitor C3 connected to the secondary coil of the transformer T31.
5, a diode D35 connected via a resistor R50,
D36, a capacitor C36 connected to the cathode side of the diode D36, and a transistor Q34 inserted between the anode side of the diode D35 and the ground side GND (zero potential side).
【0013】トランジスタQ34はPNP型のトランジ
スタであり、このトランジスタQ34のコレクタはダイ
オードD35のアノード側に接続され、トランジスタQ
34のエミッタは、出力端子OUT3の出力電圧に対し
てGND電位に近く、かつGND電位よりもプラス側の
電位であるVcc2に接続される。出力端子OUT3の
出力電圧は、抵抗R53、R54により分圧されるよう
に接続され、この分圧電圧がコンパレータCP43のマ
イナス側入力端子に入力されるように接続されている。
コンパレータCP43のプラス側入力端子には出力端子
OUT3の出力電圧を決定する比較電圧Vref13が
入力されるようになっている。コンパレータCP43の
出力端子は抵抗R52を介してトランジスタQ35のベ
ースに接続されている。トランジスタQ35のコレクタ
は抵抗R51を介してトランジスタQ34のベースに接
続されている。The transistor Q34 is a PNP transistor. The collector of the transistor Q34 is connected to the anode of the diode D35.
The emitter of 34 is connected to Vcc2 which is close to the GND potential with respect to the output voltage of the output terminal OUT3 and which is on the plus side of the GND potential. The output voltage of the output terminal OUT3 is connected so as to be divided by the resistors R53 and R54, and the divided voltage is connected so as to be input to the minus input terminal of the comparator CP43.
The comparison voltage Vref13 that determines the output voltage of the output terminal OUT3 is input to the positive input terminal of the comparator CP43. The output terminal of the comparator CP43 is connected to the base of the transistor Q35 via the resistor R52. The collector of the transistor Q35 is connected to the base of the transistor Q34 via the resistor R51.
【0014】次に第1の実施の形態の高圧電源回路の動
作を説明する。負の電圧出力である出力端子OUT1の
電圧が、所望の電圧よりも低い場合(本実施の形態で
は、マイナス出力であるので絶対値が小さい場合)、コ
ンパレータCP41の出力はHighレベルとなり、ト
ランジスタQ32がオンとなる。トランジスタQ32が
オン(導通状態)になると、コンデンサC31、ダイオ
ードD31、D32、コンデンサC32は倍電圧整流回
路21として動作し、出力端子OUT1に出力電圧が発
生する。Next, the operation of the high-voltage power supply circuit according to the first embodiment will be described. When the voltage at the output terminal OUT1 that is a negative voltage output is lower than the desired voltage (in the present embodiment, when the absolute value is small because it is a negative output), the output of the comparator CP41 becomes High level, and the transistor Q32 Turns on. When the transistor Q32 is turned on (conductive state), the capacitor C31, the diodes D31 and D32, and the capacitor C32 operate as the voltage doubler rectifier circuit 21, and an output voltage is generated at the output terminal OUT1.
【0015】出力端子OUT1の出力電圧の絶対値が所
望の電圧より高い場合、抵抗R44、R45で分圧され
た電圧の絶対値は、比較電圧Vref11電圧の絶対値
を上回り、コンパレータCP41の出力はLowレベル
となり、トランジスタQ32はオフになる。この時、ダ
イオードD31のカソード側がフローティングとなるの
で、ダイオードD31、D32は整流作用を行えなくな
り、トランスT31の出力はコンデンサC31により遮
断されて出力端子OUT1の出力にはあらわれない。When the absolute value of the output voltage of the output terminal OUT1 is higher than the desired voltage, the absolute value of the voltage divided by the resistors R44 and R45 exceeds the absolute value of the comparison voltage Vref11, and the output of the comparator CP41 is It becomes Low level, and the transistor Q32 is turned off. At this time, since the cathode side of the diode D31 becomes floating, the diodes D31 and D32 cannot perform the rectifying action, and the output of the transformer T31 is cut off by the capacitor C31 and does not appear in the output of the output terminal OUT1.
【0016】上記の動作が、比較電圧Vref11によ
り決定される所望の電圧付近の電圧で行われるので、出
力端子OUT1の出力電圧は所望の電圧に一定に保たれ
る。Since the above operation is performed at a voltage near a desired voltage determined by the comparison voltage Vref11, the output voltage of the output terminal OUT1 is kept constant at the desired voltage.
【0017】プラス出力である出力端子OUT3に対応
する回路においても同様の動作を行う。比較電圧Vre
f13の極性とコンパレータCP43の入力端子の極性
がマイナス出力の回路と逆である以外は出力電圧の検出
は上記と同様に行われる。出力端子OUT3の出力電圧
が所望の電圧より高い場合は、コンパレータCP43の
出力はLowレベルになり、トランジスタQ35、Q3
4ともにオフとなる。The same operation is performed in a circuit corresponding to the output terminal OUT3 which is a plus output. Comparison voltage Vre
The detection of the output voltage is performed in the same manner as described above, except that the polarity of f13 and the polarity of the input terminal of the comparator CP43 are opposite to those of the negative output circuit. When the output voltage of the output terminal OUT3 is higher than the desired voltage, the output of the comparator CP43 becomes Low level, and the transistors Q35 and Q3
4 are both turned off.
【0018】出力端子OUT3の出力電圧が所望の電圧
より低い場合は、コンパレータCP43の出力はHig
hレベルになり、トランジスタQ35にベース電圧が流
れてトランジスタQ35がオンし、さらにトランジスタ
Q34のエミッタは電源Vcc2の電位であるので、ト
ランジスタQ35のオンによりトランジスタQ34に
も、電源Vcc2−エミッタ−ベースへと電流が流れる
のでトランジスタQ34もオンする。トランジスタQ3
4がオンすると、ダイオードD35、D36が倍電圧整
流動作を行うので、出力端子OUT3に出力電圧が発生
する。以上の動作の繰り返しにより、出力端子OUT3
の出力電圧は一定に保たれる。When the output voltage of the output terminal OUT3 is lower than the desired voltage, the output of the comparator CP43 is High.
When the transistor Q35 is turned on, the base voltage flows to the transistor Q35, the transistor Q35 is turned on, and the emitter of the transistor Q34 is at the potential of the power supply Vcc2. , The transistor Q34 is also turned on. Transistor Q3
When the switch 4 is turned on, the diodes D35 and D36 perform the voltage doubler rectification operation, so that an output voltage is generated at the output terminal OUT3. By repeating the above operation, the output terminal OUT3
Is kept constant.
【0019】トランジスタQ34がオンのとき、ダイオ
ードD35のアノード側の電位は完全な零電位ではな
く、電源Vcc2の電位であるが、出力端子OUT3の
出力電圧は数百〜千数百ボルトの高電圧であり、これに
比べると数〜数十ボルトの電源Vcc2は十分小さな値
であり、ほぼ零電位として作用する。トランジスタQ3
4のエミッタを電源Vcc2に接続するのは、トランジ
スタQ34のベース電流を流すために必要な電位差を得
るためである。When the transistor Q34 is on, the potential on the anode side of the diode D35 is not a perfect zero potential but the potential of the power supply Vcc2, but the output voltage of the output terminal OUT3 is a high voltage of several hundreds to several hundred volts. In comparison with this, the power supply Vcc2 of several to several tens of volts has a sufficiently small value and acts as almost zero potential. Transistor Q3
The reason why the emitter of No. 4 is connected to the power supply Vcc2 is to obtain a potential difference necessary for flowing the base current of the transistor Q34.
【0020】本実施の形態では、倍電圧整流回路21、
22、23の零電位側に制御素子(トランジスタQ3
2、Q33、Q34)を設けているので、これらの制御
素子の一つの端子(エミッタ)はグラウンドGND若し
くはグラウンドに近いレベルの電位に接続でき、各倍電
圧整流回路において耐電圧特性の高い素子としてはこの
1つの制御素子だけ設ければよい。In the present embodiment, the voltage doubler rectifier circuit 21,
A control element (transistor Q3
2, Q33, Q34), one terminal (emitter) of these control elements can be connected to ground GND or a potential at a level close to ground, and each of the voltage doubler rectifier circuits has a high withstand voltage characteristic. Need only be provided with this one control element.
【0021】また倍電圧整流回路21、22、23によ
り倍電圧動作を行うので、トランスT31の2次側の出
力電圧は約半分でよく、その結果トランスT31を小型
化できる。Further, since the voltage doubler operation is performed by the voltage doubler rectifier circuits 21, 22, 23, the output voltage on the secondary side of the transformer T31 may be about half, and as a result, the size of the transformer T31 can be reduced.
【0022】更に、各出力端子に対応する回路ブロック
がコンデンサC31、C33、C35のようにコンデン
サで接続されており、各出力端子がオフのときは零電位
側の制御素子(Q32、Q33、Q34)もオフしてい
るので、各出力の直流的結合はなくなる。それ故、プラ
ス出力、マイナス出力等、出力同士のワイヤードオア
(出力同士を結線し、両方の出力を得ること)接続も可
能になる。Further, a circuit block corresponding to each output terminal is connected by a capacitor like capacitors C31, C33 and C35. When each output terminal is off, the control element (Q32, Q33, Q34) on the zero potential side is connected. ) Is also off, so that there is no DC coupling between the outputs. Therefore, a wired OR connection between outputs (to connect the outputs to obtain both outputs) such as a plus output and a minus output is also possible.
【0023】次に本発明の第2の実施の形態を説明す
る。図2は本発明の第2の実施の形態の高圧電源回路を
示す回路図である。第2の実施の形態の高圧電源回路は
制御素子としてサイリスタとトライアックを使用したも
のである。Next, a second embodiment of the present invention will be described. FIG. 2 is a circuit diagram showing a high-voltage power supply circuit according to a second embodiment of the present invention. The high-voltage power supply circuit according to the second embodiment uses a thyristor and a triac as control elements.
【0024】図2において、出力端子OUT1、OUT
2および出力端子OUT3に対応する各回路ブロックに
はそれぞれ倍電圧整流回路31、32、33が設けられ
ている。倍電圧整流回路31、32の制御素子としてそ
れぞれサイリスタQ41、Q42が配設されている。サ
イリスタQ41のゲートには抵抗R43を介してコンパ
レータCP41の出力が接続され、サイリスタQ42の
ゲートには抵抗R47を介してコンパレータCP42の
出力が接続している。また倍電圧整流回路33の制御素
子としてトライアックQ43が配設され、トライアック
Q43の一方はダイオードD35に接続され、他方はグ
ラウンドの接続されている。トライアックQ43のゲー
トは抵抗R51を介してコンパレータCP43の出力に
接続されている。その他の構成は前記第1の実施の形態
と同様である。In FIG. 2, output terminals OUT1, OUT1
Each of the circuit blocks corresponding to 2 and the output terminal OUT3 is provided with a voltage doubler rectifier circuit 31, 32, 33, respectively. Thyristors Q41 and Q42 are provided as control elements of the voltage doubler rectifier circuits 31 and 32, respectively. The output of the comparator CP41 is connected to the gate of the thyristor Q41 via a resistor R43, and the output of the comparator CP42 is connected to the gate of the thyristor Q42 via a resistor R47. A triac Q43 is provided as a control element of the voltage doubler rectifier circuit 33. One of the triacs Q43 is connected to the diode D35, and the other is connected to the ground. The gate of the triac Q43 is connected to the output of the comparator CP43 via the resistor R51. Other configurations are the same as those of the first embodiment.
【0025】次に第2の実施の形態の動作を説明する。
負の電圧出力である出力端子OUT1の電圧が、所望の
電圧よりも低い場合、コンパレータCP41の出力はH
ighレベルとなり、サイリスタQ41がオンとなる。
サイリスタQ41がオンになると、コンデンサC31、
ダイオードD31、D32、コンデンサC32は倍電圧
整流回路31として動作し、出力端子OUT1に出力電
圧が発生する。サイリスタQ41は一度オンになると導
通状態のままとなるが、サイリスタQ41は倍電圧整流
回路31のダイオードD31の零電位側に接続されてい
るので、整流作用でのトランスT31の出力の極性の切
り替わりにおいて電圧の印加方向が逆向きとなり、非導
通状態に復帰する。Next, the operation of the second embodiment will be described.
When the voltage of the output terminal OUT1, which is a negative voltage output, is lower than the desired voltage, the output of the comparator CP41 becomes H
The thyristor Q41 is turned on.
When the thyristor Q41 is turned on, the capacitor C31,
The diodes D31 and D32 and the capacitor C32 operate as the voltage doubler rectifier circuit 31, and an output voltage is generated at the output terminal OUT1. The thyristor Q41 remains conductive once it is turned on. However, since the thyristor Q41 is connected to the zero potential side of the diode D31 of the voltage doubler rectifier circuit 31, the thyristor Q41 switches the polarity of the output of the transformer T31 by rectification. The voltage application direction is reversed, and the non-conductive state is restored.
【0026】出力端子OUT1の出力電圧の絶対値が所
望の電圧より高い場合、抵抗R44、R45で分圧され
た電圧の絶対値は、比較電圧Vref11電圧の絶対値
を上回り、コンパレータCP41の出力はLowレベル
となり、サイリスタQ41はオフになる。この時、ダイ
オードD31のカソード側がフローティングとなるの
で、ダイオードD31、D32は整流作用を行えなくな
り、トランスT31の出力はコンデンサC31により遮
断されて出力端子OUT1の出力にはあらわれない。When the absolute value of the output voltage of the output terminal OUT1 is higher than the desired voltage, the absolute value of the voltage divided by the resistors R44 and R45 exceeds the absolute value of the comparison voltage Vref11, and the output of the comparator CP41 is The thyristor Q41 is turned off and the thyristor Q41 is turned off. At this time, since the cathode side of the diode D31 becomes floating, the diodes D31 and D32 cannot perform the rectifying action, and the output of the transformer T31 is cut off by the capacitor C31 and does not appear in the output of the output terminal OUT1.
【0027】上記の動作が、比較電圧Vref11によ
り決定される所望の電圧付近の電圧で行われるので、出
力端子OUT1の出力電圧は所望の電圧に一定に保たれ
る。また出力電圧OUT2にう対応する回路においても
同様の動作が行われる。Since the above operation is performed at a voltage near a desired voltage determined by the comparison voltage Vref11, the output voltage of the output terminal OUT1 is kept constant at the desired voltage. A similar operation is performed in a circuit corresponding to the output voltage OUT2.
【0028】またプラス出力である出力端子OUT3に
対応する回路においても同様の動作を行う。即ち、トラ
イアックQ43が導通、非導通(オン、オフ)の動作を
行い、出力電圧を一定に保つ。トライアックQ43には
ダイオードD35のアノード側が接続されており、トラ
イアックQ43の他方の側はグラウンドに接続されてい
るので、トライアックQ43にはマイナスの電圧が印加
されるが、モード3トリガ(プラス電位のトリガにより
マイナス電圧を制御するモード)により、コンパレータ
CP43の出力がHighレベルになるとトライアック
Q43はターンオン(導通)する。以上の動作の繰り返
しにより、出力端子OUT3の出力電圧は一定に保たれ
る。The same operation is performed in a circuit corresponding to the output terminal OUT3 which is a plus output. That is, the triac Q43 conducts the conduction and non-conduction (on and off) operations to keep the output voltage constant. Since the anode side of the diode D35 is connected to the triac Q43, and the other side of the triac Q43 is connected to the ground, a negative voltage is applied to the triac Q43. When the output of the comparator CP43 becomes High level, the triac Q43 is turned on (conducted). By repeating the above operation, the output voltage of the output terminal OUT3 is kept constant.
【0029】以上のように第2の実施の形態によれば、
倍電圧整流回路の制御素子としてサイリスタとトライア
ックを使用したので、プラス出力、マイナス出力に関係
なく制御素子をグラウンドに接続することができ、回路
の構成を簡単化できる。またサイリスタやトライアック
は高耐圧品が容易に得られるので、装置を安価にするが
できる。As described above, according to the second embodiment,
Since the thyristor and the triac are used as the control elements of the voltage doubler rectifier circuit, the control elements can be connected to the ground regardless of the plus output and the minus output, and the circuit configuration can be simplified. Further, since a thyristor or a triac can easily obtain a high withstand voltage product, the apparatus can be inexpensive.
【0030】制御素子の駆動はロジックレベル(数V程
度)で済み、この駆動源の耐圧も低いもので済むので、
汎用のCPUやロジック回路により制御素子を駆動可能
である。例えば、コンパレータとしてアナログコンパレ
ータの代わりに、アナログ−ディジタルコンバータとロ
ジック、またはCPU内部での比較演算等によるコンパ
レータにより駆動することが可能であり、さらに汎用C
PUのPWM(パルス幅変調信号)出力により駆動する
ことも可能である。The control element is driven at a logic level (several volts) and the withstand voltage of the drive source is low.
The control element can be driven by a general-purpose CPU or a logic circuit. For example, instead of the analog comparator, the comparator can be driven by an analog-to-digital converter and logic, or a comparator based on a comparison operation inside the CPU.
It is also possible to drive by the PWM (pulse width modulation signal) output of the PU.
【0031】[0031]
【発明の効果】以上詳細に説明したように本発明によれ
ば、発振回路と、発振回路に接続されたスイッチング手
段と、スイッチング手段により制御される昇圧手段は各
出力端子に共通して設けられる。そのため回路構成が簡
単になり、コストの低減に寄与できる。As described above in detail, according to the present invention, the oscillating circuit, the switching means connected to the oscillating circuit, and the boosting means controlled by the switching means are provided in common for each output terminal. . This simplifies the circuit configuration and contributes to cost reduction.
【図1】第1の実施の形態の高圧電源回路を示す回路図
である。FIG. 1 is a circuit diagram illustrating a high-voltage power supply circuit according to a first embodiment.
【図2】第2の実施の形態の高圧電源回路を示す回路図
である。FIG. 2 is a circuit diagram illustrating a high-voltage power supply circuit according to a second embodiment.
【図3】従来の多出力高圧電源回路を示す回路図であ
る。FIG. 3 is a circuit diagram showing a conventional multi-output high-voltage power supply circuit.
21、22、23 倍電圧整流回路 OSC21 発振器 Q21、Q32、Q33、Q34 トランジスタ T31 トランス 21, 22, 23 times voltage rectifier circuit OSC21 Oscillator Q21, Q32, Q33, Q34 Transistor T31 Transformer
Claims (3)
た倍電圧整流回路と、 倍電圧整流回路の零電位側に接続され、各出力端子の出
力値に応じて倍電圧整流回路を制御する制御素子とを具
備したことを特徴とする高圧電源回路。1. An oscillation circuit, switching means connected to the oscillation circuit, boosting means controlled by the switching means, and a voltage doubler rectifier circuit connected to the boosting means and arranged independently for each of a plurality of output terminals. And a control element connected to the zero potential side of the voltage doubler rectifier circuit and controlling the voltage doubler rectifier circuit according to the output value of each output terminal.
基準値と比較した結果により前記倍電圧整流回路を制御
する請求項1記載の高圧電源回路。2. The high-voltage power supply circuit according to claim 1, wherein the control element controls the voltage doubler rectifier circuit based on a result of comparing an output value of each output terminal with a reference value.
する出力端子と負の電圧を出力する出力端子とを含む請
求項1記載の高圧電源回路。3. The high-voltage power supply circuit according to claim 1, wherein the plurality of output terminals include an output terminal that outputs a positive voltage and an output terminal that outputs a negative voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9247140A JPH1189226A (en) | 1997-09-11 | 1997-09-11 | High voltage power source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9247140A JPH1189226A (en) | 1997-09-11 | 1997-09-11 | High voltage power source circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1189226A true JPH1189226A (en) | 1999-03-30 |
Family
ID=17159035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9247140A Pending JPH1189226A (en) | 1997-09-11 | 1997-09-11 | High voltage power source circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1189226A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100497480B1 (en) * | 2002-11-19 | 2005-07-01 | 삼성전자주식회사 | Color image forming machine |
KR100547106B1 (en) * | 2002-07-02 | 2006-01-26 | 삼성전자주식회사 | High voltage power source apparatus |
CN102237803A (en) * | 2010-04-23 | 2011-11-09 | 上海凯世通半导体有限公司 | High-voltage power supply unit |
-
1997
- 1997-09-11 JP JP9247140A patent/JPH1189226A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100547106B1 (en) * | 2002-07-02 | 2006-01-26 | 삼성전자주식회사 | High voltage power source apparatus |
KR100497480B1 (en) * | 2002-11-19 | 2005-07-01 | 삼성전자주식회사 | Color image forming machine |
CN102237803A (en) * | 2010-04-23 | 2011-11-09 | 上海凯世通半导体有限公司 | High-voltage power supply unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100289211B1 (en) | Power circuit | |
JP4903214B2 (en) | Method and circuit device for controlling semiconductor switch with galvanic isolation | |
US9350342B2 (en) | System and method for generating an auxiliary voltage | |
JP4050325B2 (en) | Current and voltage detection circuit | |
US20080303580A1 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
EP0559996B1 (en) | Drive circuit, particularly for power MOS half-bridges | |
JPH02171017A (en) | Device for generating reference voltage | |
US11368149B2 (en) | High-side gate driver | |
JP5407618B2 (en) | Gate drive circuit and power conversion circuit | |
US10998887B2 (en) | Power device driving apparatus | |
US20230275526A1 (en) | Rectifying element and voltage converter comprising such a rectifying element | |
US5825163A (en) | DC-to-DC converter with low supply voltage | |
JPH1189226A (en) | High voltage power source circuit | |
JPH11136939A (en) | Switching power supply | |
JP2018064317A (en) | Switching power supply device | |
JP2740476B2 (en) | FET rectifier circuit | |
JP2500466B2 (en) | Switching power supply circuit | |
JP4784018B2 (en) | Semiconductor switch gate drive circuit | |
JP3377128B2 (en) | Switching power supply | |
US8054659B2 (en) | Power supply with reduced switching losses by blocking a feedback comparator's control signal | |
JPH09243675A (en) | Dc voltage detector | |
JPH06261553A (en) | Dc-ac inverter | |
JPH06302262A (en) | Driving circuit of relay | |
JPH0261231B2 (en) | ||
JPS62185518A (en) | Power source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030304 |