JPH1187954A - Extension wiring device for board test use - Google Patents

Extension wiring device for board test use

Info

Publication number
JPH1187954A
JPH1187954A JP24140797A JP24140797A JPH1187954A JP H1187954 A JPH1187954 A JP H1187954A JP 24140797 A JP24140797 A JP 24140797A JP 24140797 A JP24140797 A JP 24140797A JP H1187954 A JPH1187954 A JP H1187954A
Authority
JP
Japan
Prior art keywords
printed circuit
test
circuit board
wiring
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24140797A
Other languages
Japanese (ja)
Inventor
Masashi Hayashi
将志 林
Toshio Nagasawa
敏夫 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24140797A priority Critical patent/JPH1187954A/en
Publication of JPH1187954A publication Critical patent/JPH1187954A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce high-frequency noise, which is generated in an extension wiring device for board test use, variation in the propagation delay time of the noise and reflected noise and to facilitate and make precise a test for a printed circuit board to be tested, in which a high-speed signal is handled. SOLUTION: This extension wiring device 1 has a board main body, having an extension wiring and front and back side connectors 9 and 7 for extension wiring use provided on the front and back lateral faces, which face each other of the board main body, and the device 1 is connected with a back board 110 of a shelf 105 through the connector 7 and is connected with a printed circuit board 101 to be tested through the connector 9 to enable a test for the operation of the board 101 in a state such that the device 1 is projected from the front surface of the shelf 105. This device 1 is constituted into a structure, wherein chip capacitors 12 which are mounted on the board main body for connecting a power supply layer with a ground layer are provided, the wiring lengths between terminals on the connectors 9 and 7 are made equal also with any one of the wiring lengths between a plurality of signal wirings 11 and moreover for the impedances of the signal wirings 11 are matched with those of the wirings of the board 101.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は基板試験用延長配線
装置に関し、特に複数の回路素子が実装されたプリント
回路基板を、それらを格納して動作させるシェルフより
前方に突出させた状態で動作試験するための基板試験用
延長配線装置に関する。近年、電子装置一般においては
システムの高速化、高密度化により、電子装置内の主要
部品である半導体集積回路素子の高速化、低電圧化が進
められている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an extension wiring device for testing a board, and more particularly to an operation test in which a printed circuit board on which a plurality of circuit elements are mounted is projected forward from a shelf for storing and operating them. The present invention relates to an extension wiring device for a board test for performing the following. 2. Description of the Related Art In recent years, in general with respect to electronic devices, as the speed and density of systems increase, the speed and voltage of semiconductor integrated circuit elements, which are main components in electronic devices, have been reduced.

【0002】このため、複数の回路素子を実装されたプ
リント回路基板においては、高速信号を伝達させるため
に、タイミングの設定、ノイズへの対策が重要な課題と
なっている。
Therefore, in a printed circuit board on which a plurality of circuit elements are mounted, in order to transmit a high-speed signal, setting of timing and measures against noise are important issues.

【0003】[0003]

【従来の技術】こうした状況のもと、プリント回路基板
に実装された回路素子の動作試験を行う際には、動作信
号を検出するための検出素子を容易且つ正確に回路素子
の信号端子に接触させ、電気的に接続する必要がある。
図5は、プリント回路基板がシェルフに格納されて実装
されている状態を示す斜視図である。
2. Description of the Related Art Under such circumstances, when an operation test of a circuit element mounted on a printed circuit board is performed, a detection element for detecting an operation signal is easily and accurately brought into contact with a signal terminal of the circuit element. Must be electrically connected.
FIG. 5 is a perspective view showing a state where the printed circuit board is stored and mounted on the shelf.

【0004】プリント回路基板101が格納されるシェ
ルフ105は、前面が開口し、該開口する前面に対向す
る背面にはバックボードコネクタ106を具備して、プ
リント回路基板101上の回路素子の動作のために格納
したプリント回路基板101との電気的な接続が可能な
バックボード110が設けられて構成されている。この
シェルフ105に対し、具備する接続コネクタ108側
からプリント回路基板101は挿入され、バックボード
110上のバックボードコネクタ106にその接続コネ
クタ108を嵌挿して電気的な接続がされて格納され
る。そして、プリント回路基板101上の回路素子の動
作の制御がなされる。
[0004] A shelf 105 in which the printed circuit board 101 is stored has an opening on the front surface, and a backboard connector 106 on the back surface opposite to the opening front surface to provide operation of circuit elements on the printed circuit board 101. For this purpose, a back board 110 capable of being electrically connected to the printed circuit board 101 stored therein is provided. The printed circuit board 101 is inserted into the shelf 105 from the connection connector 108 side provided, and the connection connector 108 is inserted into the backboard connector 106 on the backboard 110 to be electrically connected and stored. Then, the operation of the circuit elements on the printed circuit board 101 is controlled.

【0005】このとき、図5では便宜上一個のプリント
回路基板101を格納する方法を示すが、実際は多数の
プリント回路基板をシェルフ105は格納しており、格
納された各プリント基板間の間隔は狭く、プリント回路
基板101に実装された回路素子の動作試験を行うため
に、格納したまま、容易且つ正確に該回路素子の信号端
子に接触させ、電気的に接続することは非常に困難であ
る。
At this time, FIG. 5 shows a method of storing one printed circuit board 101 for convenience. However, in practice, the shelf 105 stores a large number of printed circuit boards, and the interval between the stored printed circuit boards is small. In order to perform an operation test of a circuit element mounted on the printed circuit board 101, it is very difficult to easily and accurately contact the signal terminal of the circuit element and electrically connect it while storing the circuit element.

【0006】このため、一般的に、基板試験用延長配線
装置を使用することによって、プリント回路基板を試験
することが行われる。図6は、プリント回路基板の試験
のために従来の基板試験用延長配線装置を使用する方法
を説明する図である。従来の基板試験用延長配線装置2
01は、延長配線211を有する基板本体202と、延
長配線211の両端に接続されて基板本体202の対向
する前側辺及び後側辺にそれぞれ設けられた前側コネク
タ209及び後側コネクタ207とを有して構成され
る。
[0006] Therefore, in general, a printed circuit board is tested by using an extension wiring device for board test. FIG. 6 is a diagram illustrating a method of using a conventional extension wiring device for board test for testing a printed circuit board. Conventional extension wiring device for board test 2
Reference numeral 01 denotes a board main body 202 having an extension wiring 211, and a front connector 209 and a rear connector 207 connected to both ends of the extension wiring 211 and provided on opposed front and rear sides of the board main body 202, respectively. It is composed.

【0007】そして、上記の従来のシェルフ105の装
着されて使用されるが、具体的には、上記のバックボー
ド110を背面に有するシェルフ105に、後側コネク
タ207の側から挿入され、バックボード110のバッ
クボードコネクタ106に嵌挿されて電気的な接続がな
され、更に、前側コネクタ209に試験されるプリント
回路基板101が接続コネクタ108を用いて電気的に
接続され、被試験プリント回路基板101をシェルフ1
05前面から突出させた状態とし、被試験プリント回路
基板101の持つ回路素子の動作試験を可能とする。
[0007] The conventional shelf 105 is mounted and used. Specifically, the shelf 105 is inserted into the shelf 105 having the backboard 110 on the back from the rear connector 207 side, and The printed circuit board 101 to be tested is electrically connected to the front connector 209 by using the connection connector 108, and the printed circuit board 101 to be tested is connected to the back board connector 106 of the connector 110. Shelf 1
05 so as to protrude from the front surface, so that an operation test of a circuit element of the printed circuit board 101 to be tested is enabled.

【0008】このとき、基板試験用延長配線装置201
には試験時の被試験プリント回路基板101を支持する
ためのガイドアーム203が設けられており、試験時の
被試験プリント回路基板101が安定に支持される。
At this time, the extension wiring device 201 for board test is used.
Is provided with a guide arm 203 for supporting the printed circuit board 101 to be tested during the test, and the printed circuit board 101 to be tested during the test is stably supported.

【0009】[0009]

【発明が解決しようとする課題】こうして、従来の基板
試験用延長配線装置201を用いて被試験プリント回路
基板101の持つ回路素子の動作試験がなされていた
が、従来はその動作試験のために低速信号を扱っておれ
ばよく、基板試験用延長配線装置201においては、基
板本体202に前側コネクタ209及び後側コネクタ2
07を搭載し、その間の配線についてはその配線パター
ンなどに対し何ら注意が払われることがなかった。
As described above, the operation test of the circuit elements of the printed circuit board 101 to be tested has been performed by using the conventional extension wiring device 201 for a board test. It is sufficient that low-speed signals are handled. In the board test extension wiring device 201, the front connector 209 and the rear connector 2 are connected to the board body 202.
No. 07 was mounted, and no attention was paid to the wiring pattern and the like for the wiring between them.

【0010】従って、前側コネクタ209及び後側コネ
クタ207の間の配線パターンは、図6のような単純な
パターン形状をもって構成され、ただ単に延長のための
電気的な接続がなされるのみであった。しかしながら、
基板試験用延長配線装置を使用してプリント回路基板を
シェルフより前方に突出させた状態にし、試験を行う場
合、上記したような電子装置内の主要部品である半導体
集積回路素子等の高速化、低電圧駆動化に伴い、扱う信
号が高速化し、高速信号であればあるほど基板試験用延
長配線装置内で生じる電源の高周波ノイズが問題とな
り、その回避及び低減が課題とされるようになってい
る。
Accordingly, the wiring pattern between the front connector 209 and the rear connector 207 has a simple pattern shape as shown in FIG. 6, and merely provides an electrical connection for extension. . However,
When the printed circuit board is made to protrude forward from the shelf by using the board test extension wiring device, and the test is performed, the speed of the semiconductor integrated circuit element, which is a main component in the electronic device as described above, is increased. With the use of low-voltage driving, the speed of signals to be handled increases, and the higher the speed of the signal, the higher the problem of high-frequency noise of the power supply generated in the extension wiring device for board testing. I have.

【0011】また、同様の状況のもと、基板試験用延長
配線装置の後続コネクタ及び前側コネクタのコネクタピ
ンの長さや及び該基板本体内の配線長の違いにより伝搬
遅延時間のバラツキが生じ、パラレル信号とクロック等
のタイミングに関しても問題が生じ、その回避がやはり
課題となっている。更に、配線基板という観点からは、
扱う信号の高速化に伴い、配線パターンのインピーダン
ス不整合に起因する反射ノイズを極力抑える必要があ
り、そのために、配線群のインピーダンス整合が必要と
なっている。
Under the same situation, the propagation delay time varies due to the difference in the length of the connector pins of the subsequent connector and the front connector of the extension wiring device for board test and the length of the wiring in the board body. Problems also arise with respect to the timing of signals and clocks, and their avoidance is still an issue. Furthermore, from the viewpoint of a wiring board,
With the speeding up of signals to be handled, it is necessary to minimize reflection noise due to impedance mismatch of wiring patterns, and therefore, impedance matching of wiring groups is required.

【0012】このインピーダンス整合については、従来
は、電源やグランドを所謂ベタ内層とする、又は信号配
線パターン間にアースパターンを平行して配線する等の
工夫が行われる程度であり、特別な配慮がされてはいな
い。例えば、公開特許公報・特開平4−61298号で
は、基板試験用延長配線装置の配線パターンのインピー
ダンスをコネクタのインピーダンスに整合させる構造と
しているが、もともとコネクタの嵌合長は短く、コネク
タに由来する程度のインピーダンスの不整合は問題にな
らないとされ、許容しうるものであり、該基板試験用延
長配線装置を用いることにより生じる反射ノイズの抑制
に対する効果は十分とは言えない。
Conventionally, the impedance matching is only devised such that the power supply and the ground are so-called solid inner layers, or the ground pattern is wired in parallel between the signal wiring patterns. Not been. For example, Japanese Patent Laid-Open Publication No. 4-61298 discloses a structure in which the impedance of the wiring pattern of the extension wiring device for board testing is matched to the impedance of the connector. However, the fitting length of the connector is originally short and is derived from the connector. It is considered that a degree of impedance mismatch is not a problem and is acceptable, and the effect of suppressing the reflection noise caused by using the extension wiring device for board test is not sufficient.

【0013】以上より本発明の目的は、上記の課題を解
決した新規な基板試験用延長配線装置を提供することで
ある。また、本発明の別の目的は、基板試験用延長配線
装置内で生じる高周波ノイズ及び伝搬遅延時間のばらつ
き、更に配線パターンのインピーダンス不整合による反
射ノイズの低減が可能な基板試験用延長配線装置を提供
することである。
Accordingly, an object of the present invention is to provide a novel extension wiring apparatus for testing a board which solves the above-mentioned problems. Another object of the present invention is to provide an extension wiring device for a board test capable of reducing high-frequency noise and variation in propagation delay time generated in the extension wiring device for a board test and reflection noise due to impedance mismatch of a wiring pattern. To provide.

【0014】[0014]

【課題を解決するための手段】請求項1記載の発明は、
電源層とグランド層と信号配線とからなる延長配線を有
する基板本体と、該延長配線の両端に接続されて該基板
本体の対向する前側辺及び後側辺にそれぞれ設けられた
前側コネクタ及び後側コネクタとを有してなり、背面に
バックボードを有するシェルフに、該後側コネクタの側
から挿入されて該バックボードと接続し、前側コネクタ
に被試験プリント回路基板が接続され、該被試験プリン
ト回路基板をシェルフ前面から突出した状態とされて、
該被試験プリント回路基板の動作試験を可能とする基板
試験用延長配線装置において、該基板本体に実装させて
該電源層と該グランド層との間を接続するチップコンデ
ンサを設けたことを特徴とする。
According to the first aspect of the present invention,
A substrate main body having an extension wiring composed of a power supply layer, a ground layer, and a signal wiring; and a front connector and a rear side connected to both ends of the extension wiring and provided on opposed front and rear sides of the substrate main body, respectively. A printed circuit board to be tested is connected to the back board, and the printed circuit board under test is connected to the front connector. The circuit board is projected from the front of the shelf,
An extension wiring device for board test that enables an operation test of the printed circuit board under test, wherein a chip capacitor mounted on the board body and connecting between the power supply layer and the ground layer is provided. I do.

【0015】請求項2記載の発明は、請求項1記載の基
板試験用延長配線装置において、前記電源層が電源の種
類の異なる複数の電源配線パターンからなり、前記の電
源層とグランド層との間のチップコンデンサによる接続
を複数のチップコンデンサを用いて電源の種類の異なる
電源配線パターンごとに、且つ、実質的に均一なチップ
コンデンサーの配置搭載をもって行った構成としたこと
を特徴とする。
According to a second aspect of the present invention, in the extension wiring device for a board test according to the first aspect, the power supply layer comprises a plurality of power supply wiring patterns of different types of power supply, and the power supply layer and the ground layer are connected to each other. It is characterized in that the connection between the chip capacitors is performed by using a plurality of chip capacitors for each power supply wiring pattern having a different type of power supply and by substantially uniformly arranging and mounting the chip capacitors.

【0016】請求項3記載の発明は、電源層とグランド
層と信号配線とからなる延長配線を有する基板本体と、
該延長配線の両端に接続されて該基板本体の対向する前
側辺及び後側辺にそれぞれ設けられた前側コネクタ及び
後側コネクタとを有してなり、バックボードを背面に有
するシェルフに、該後側コネクタの側から挿入されて該
バックボードと接続し、前側コネクタに被試験プリント
回路基板が接続され、該被試験プリント回路基板をシェ
ルフ前面から突出した状態とされて、該被試験プリント
回路基板の動作試験を可能とする基板試験用延長配線装
置において、該信号配線は複数あり、信号配線パターン
の長さを調整して、該後側コネクタの接点部から該基板
本体までの端子長と該前側コネクタの接点部から該基板
本体までの端子長と該信号配線パターンの長さとからな
る信号経路の長さが、該複数の信号経路の何れにおいて
も等しい構成としたことを特徴とする。
According to a third aspect of the present invention, there is provided a substrate body having an extension wiring including a power supply layer, a ground layer, and a signal wiring;
A front connector and a rear connector respectively connected to both ends of the extension wiring and provided on opposed front and rear sides of the board main body. The printed circuit board under test is inserted from the side of the side connector and connected to the back board, the printed circuit board under test is connected to the front connector, and the printed circuit board under test is projected from the front surface of the shelf. In the extension wiring device for board test which enables the operation test of the above, there are a plurality of the signal wirings, the length of the signal wiring pattern is adjusted, and the terminal length from the contact portion of the rear connector to the substrate main body is adjusted. The signal path composed of the terminal length from the contact portion of the front connector to the board body and the length of the signal wiring pattern has the same length in any of the plurality of signal paths. It is characterized in.

【0017】請求項4記載の発明は、電源層とグランド
層と信号配線とからなる延長配線を有する基板本体と、
該延長配線の両端に接続されて該基板本体の対向する前
側辺及び後側辺にそれぞれ設けられた前側コネクタ及び
後側コネクタとを有してなり、バックボードを背面に有
するシェルフに、該後側コネクタの側から挿入されて該
バックボードと接続し、前側コネクタに被試験プリント
回路基板が接続され、該被試験プリント回路基板をシェ
ルフ前面から突出した状態とされて、該被試験プリント
回路基板の動作試験を可能とする基板試験用延長配線装
置において、該信号配線のインピーダンスを該被試験プ
リント回路基板の配線群のインピーダンスに整合させた
ことを特徴とする。
According to a fourth aspect of the present invention, there is provided a substrate body having an extension wiring comprising a power supply layer, a ground layer, and a signal wiring;
A front connector and a rear connector respectively connected to both ends of the extension wiring and provided on opposed front and rear sides of the board main body. The printed circuit board under test is inserted from the side of the side connector and connected to the back board, the printed circuit board under test is connected to the front connector, and the printed circuit board under test is projected from the front surface of the shelf. In the extension wiring device for board test which enables the operation test of the above, the impedance of the signal wiring is matched with the impedance of the wiring group of the printed circuit board under test.

【0018】請求項5記載の発明は、請求項1又は請求
項2の何れか一項記載の基板試験用延長配線装置におい
て、該信号配線は複数あり、信号配線パターンの長さを
調整して、該後側コネクタの接点部から該基板本体まで
の端子長と該前側コネクタの接点部から該基板本体まで
の端子長と該信号配線パターンの長さとからなる信号経
路の長さが、該複数の信号経路の何れにおいても等しく
すると共に、該信号配線のインピーダンスを該被試験プ
リント回路基板の配線群のインピーダンスに整合させた
ことを特徴とする。
According to a fifth aspect of the present invention, in the extension wiring device for board test according to any one of the first and second aspects, there are a plurality of the signal wirings, and the length of the signal wiring pattern is adjusted. The length of a signal path consisting of a terminal length from the contact portion of the rear connector to the board main body, a terminal length from the contact portion of the front connector to the board main body, and a length of the signal wiring pattern is a plural number. And the impedance of the signal wiring is matched to the impedance of the wiring group of the printed circuit board under test.

【0019】請求項1記載の発明によれば、電源層とグ
ランド層間に設けたコンデンサの作用により、電源層上
の高周波ノイズを効率よくグランド層にバイパスし、電
源電圧が高周波の影響を受けるのを減少させることが可
能となる。よって、高速信号を扱う、被試験プリント回
路基板の試験を高周波ノイズの影響無しに、容易且つ正
確に行うことが可能となる。
According to the first aspect of the present invention, the high frequency noise on the power supply layer is efficiently bypassed to the ground layer by the action of the capacitor provided between the power supply layer and the ground layer, and the power supply voltage is affected by the high frequency. Can be reduced. Therefore, the test of the printed circuit board under test, which handles high-speed signals, can be easily and accurately performed without the influence of high-frequency noise.

【0020】請求項2記載の発明によれば、電源層を構
成する複数の電源配線パターン上の高周波ノイズを電源
の種類の異なる電源配線パターンごとに効率よくグラン
ド層にバイパスし、該複数の電源配線パターンより構成
される電源層が高周波の影響を受けることを効果的に減
少させることが可能となる。よって、高速信号を扱う、
被試験プリント回路基板の試験を高周波ノイズの影響無
しに、容易且つ正確に行うことが可能となる。
According to the second aspect of the present invention, high-frequency noise on a plurality of power supply wiring patterns constituting the power supply layer is efficiently bypassed to the ground layer for each power supply wiring pattern of a different type of power supply. It is possible to effectively reduce the influence of the high frequency on the power supply layer constituted by the wiring pattern. Therefore, handling high-speed signals,
The test of the printed circuit board under test can be easily and accurately performed without the influence of high frequency noise.

【0021】請求項3記載の発明によれば、後側コネク
タ及び前側コネクタの対応する各端子間の信号経路の長
さを等しくし、信号の伝搬遅延時間のばらつきの抑制を
することが可能なる。よって、高速信号を扱う、被試験
プリント回路基板の試験をパラレル信号とブロック信号
との伝搬遅延時間のばらつきの影響無しに、容易且つ正
確に行うことが可能となる。
According to the third aspect of the invention, it is possible to equalize the lengths of the signal paths between the corresponding terminals of the rear connector and the front connector, thereby suppressing variations in signal propagation delay time. . Therefore, a test of a printed circuit board under test, which handles high-speed signals, can be easily and accurately performed without being affected by variations in propagation delay time between parallel signals and block signals.

【0022】請求項4記載の発明によれば、信号配線パ
ターンのインピーダンスを被試験プリント回路基板の配
線群におけるインピーダンスに整合させることにより、
インピーダンスの不整合に起因する反射ノイズを効率よ
く抑制することが可能となる。よって、高速信号を扱
う、被試験プリント回路基板の試験をインピーダンス不
整合に起因する反射ノイズの影響無しに、容易且つ正確
に行うことが可能となる。
According to the present invention, the impedance of the signal wiring pattern is matched with the impedance of the wiring group of the printed circuit board under test,
It is possible to efficiently suppress the reflection noise caused by the impedance mismatch. Therefore, it is possible to easily and accurately test a printed circuit board under test, which handles high-speed signals, without being affected by reflection noise caused by impedance mismatch.

【0023】請求項5記載の発明によれば、電源層とグ
ランド層間に設けたコンデンサの作用により電源層上の
高周波ノイズを効率よくグランド層にバイパスして電源
電圧が高周波の影響を受けるのを減少させ、各端子間の
信号経路の長さを等しくして信号の伝搬遅延時間のばら
つきの抑制し、信号配線パターンのインピーダンスを被
試験プリント回路基板の配線群におけるインピーダンス
に整合させることにより、インピーダンスの不整合に起
因する反射ノイズを効率よく抑制することが可能とな
る。
According to the fifth aspect of the present invention, the high frequency noise on the power supply layer is efficiently bypassed to the ground layer by the action of the capacitor provided between the power supply layer and the ground layer, so that the power supply voltage is not affected by the high frequency. By reducing the length of the signal path between each terminal and suppressing the variation in the signal propagation delay time, and matching the impedance of the signal wiring pattern with the impedance of the wiring group of the printed circuit board under test, It is possible to efficiently suppress the reflection noise caused by the mismatch of

【0024】よって、高速信号を扱う、被試験プリント
回路基板の試験を、高周波ノイズの影響及びパラレル信
号とブロック信号との伝搬遅延時間のばらつきの影響及
びインピーダンス不整合に起因する反射ノイズの影響無
しに、容易且つ正確に行うことが可能となる。
Therefore, the test of the printed circuit board under test, which handles high-speed signals, is performed without the influence of high-frequency noise, the influence of variation in propagation delay time between the parallel signal and the block signal, and the influence of reflection noise caused by impedance mismatch. In addition, it can be performed easily and accurately.

【0025】[0025]

【発明の実施の形態】以下、図面を用いて本発明の実施
例について説明する。図1は、本発明にかかる実施例で
ある基板試験用延長配線装置をプリント回路基板の試験
に使用する方法を説明する図である。基板試験用延長配
線装置1は、電源の種類の異なる複数の電源配線パター
ンからなる電源層14とグランド配線であるグランド層
15と複数の信号配線11とからなる延長配線を有する
基板本体2と、該延長配線の両端に接続されて基板本体
2の対向する前側辺及び後側辺にそれぞれ設けられた前
側コネクタ9及び後側コネクタ7とを有してなる。尚、
複数の電源層14は基板本体2の内部にそれぞれ設けら
れ、グランド層15はベタ内層として構成されているこ
の基板試験用延長配線装置1は、上記の従来のシェルフ
105の装着されて使用可能であり、上記のバックボー
ド110を背面に有するシェルフ105に、後側コネク
タ7の側から挿入され、バックボード110のバックボ
ードコネクタ106に嵌挿されて電気的な接続がなされ
る。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining a method of using an extension wiring device for board testing according to an embodiment of the present invention for testing a printed circuit board. The board testing extension wiring device 1 includes a board body 2 having a power supply layer 14 including a plurality of power supply wiring patterns of different types of power supply, an extension wiring including a ground layer 15 serving as a ground wiring, and a plurality of signal wirings 11, It has a front connector 9 and a rear connector 7 which are connected to both ends of the extension wiring and are respectively provided on the front side and the rear side of the board body 2 facing each other. still,
The plurality of power supply layers 14 are respectively provided inside the substrate main body 2, and the ground layer 15 is configured as a solid inner layer. This board testing extension wiring device 1 can be used with the conventional shelf 105 mounted thereon. The rear board 7 is inserted into the shelf 105 having the back board 110 on the back side from the rear connector 7 side, and is inserted into the back board connector 106 of the back board 110 to be electrically connected.

【0026】続いて、前側コネクタ9に試験されるプリ
ント回路基板101が接続コネクタ108を用いて電気
的に接続され、被試験プリント回路基板101をシェル
フ105の前面から突出した状態とし、被試験プリント
回路基板101の持つ回路素子の動作試験を可能とす
る。この時、基板試験用延長配線装置1には試験時の被
試験プリント回路基板101を支持するためのガイドア
ーム3が設けられており、試験時の被試験プリント回路
基板101の安定を確保している。
Subsequently, the printed circuit board 101 to be tested is electrically connected to the front connector 9 using the connection connector 108, and the printed circuit board 101 to be tested is projected from the front surface of the shelf 105. An operation test of a circuit element of the circuit board 101 is enabled. At this time, the extension wiring device 1 for board test is provided with the guide arm 3 for supporting the printed circuit board 101 to be tested at the time of testing, and the stability of the printed circuit board 101 to be tested at the time of testing is ensured. I have.

【0027】そして、基板本体2に実装されて電源層1
4とグランド層15との間を接続するチップコンデンサ
12を設けている。かかる構成とすることにより、電源
層14上の高周波ノイズ、即ち電源電圧にのっている高
周波ノイズを効率よくグランド層15にバイパスするこ
とが可能となり、基板試験用延長配線装置1中で発生し
てプリント回路基板101に及ぶ高周波ノイズを低減ま
たは実質的に抑制することが可能となる。
The power supply layer 1 mounted on the substrate body 2 is
A chip capacitor 12 is provided for connecting between the grounding layer 4 and the ground layer 15. With this configuration, high-frequency noise on the power supply layer 14, that is, high-frequency noise on the power supply voltage can be efficiently bypassed to the ground layer 15. As a result, high-frequency noise that reaches the printed circuit board 101 can be reduced or substantially suppressed.

【0028】これによって、プリント回路基板101の
試験をより正確に行うことができる。図2は本発明にか
かる実施例である基板試験用延長配線装置の平面図であ
り、図3は本発明にかかる実施例である基板試験用延長
配線装置のチップコンデンサの実装部分を拡大して示す
断面図であり、何れの図もチップコンデンサ12の実装
の様子を説明する図である。
Thus, the test of the printed circuit board 101 can be performed more accurately. FIG. 2 is a plan view of an extension wiring device for board test according to an embodiment of the present invention, and FIG. 3 is an enlarged view of a mounting portion of a chip capacitor of the extension wiring device for board test according to the embodiment of the present invention. FIG. 2 is a cross-sectional view illustrating a state in which the chip capacitor 12 is mounted.

【0029】本実施例においては、この高周波ノイズの
バイパス効果を更に高めるために、チップコンデンサ1
2の実装は、例えば+5V,+12V,−15V,−4
8V等、電源の種類の異なる複数の電源配線パターン1
4a,14b,14c,14dからなる電源層14とグ
ランド層15との間のチップコンデンサ12の接続を複
数のチップコンデンサ12を用いて各電源の種類の異な
る電源配線パターン14a,14b,14c,14dご
とに、実質的に均一なチップコンデンサー12の配置搭
載をもって行っている。
In this embodiment, in order to further enhance the high frequency noise bypass effect, the chip capacitor 1
2 is, for example, + 5V, + 12V, -15V, -4
A plurality of power supply wiring patterns 1 having different types of power supply such as 8V
The connection of the chip capacitor 12 between the power supply layer 14 including the power supply layers 4a, 14b, 14c, and 14d and the ground layer 15 is performed by using a plurality of chip capacitors 12 and using different power supply wiring patterns 14a, 14b, 14c, and 14d. In each case, the placement and mounting of the chip capacitors 12 are substantially uniform.

【0030】このとき、チップコンデンサー12と、基
板本体2中にある電源層14及びグランド層15との接
続は、バイヤホール23−1,23−2を利用して電源
層14及びグランド層15とを基板本体2上に引き出し
て基板本体2上で行われ、接続の不要な部位については
クリアランス24を設けて接続をしないようにして行わ
れている。
At this time, the connection between the chip capacitor 12 and the power supply layer 14 and the ground layer 15 in the substrate body 2 is made by using the via holes 23-1 and 23-2. Is drawn out onto the substrate main body 2 and is performed on the substrate main body 2, and the connection is unnecessary by providing a clearance 24 to prevent connection.

【0031】以上のような構成とすることにより、電源
電圧の高周波ノイズをバイパスさせる効果は各電源配線
パターン14a,14b,14c,14dのそれぞれに
ついて均一に得られる。。そしてまた、信号配線11の
配線パターンの長さの調整により、後側コネクタ7の接
点部から基板本体2までの端子長と前側コネクタ9の接
点部から基板本体2までの端子長と信号配線11の配線
パターンの長さとからなる信号経路27の長さが、複数
の信号経路27の何れにおいても等しくされている。
With the above configuration, the effect of bypassing the high frequency noise of the power supply voltage can be obtained uniformly for each of the power supply wiring patterns 14a, 14b, 14c, 14d. . Further, by adjusting the length of the wiring pattern of the signal wiring 11, the terminal length from the contact portion of the rear connector 7 to the substrate body 2, the terminal length from the contact portion of the front connector 9 to the substrate body 2, and the signal wiring 11 The length of the signal path 27 including the length of the wiring pattern is made equal in any of the plurality of signal paths 27.

【0032】具体的な構成を図4を用いてより詳細に説
明する。図4は、本発明にかかる実施例である基板試験
用延長配線装置の信号配線部分の構成を説明する図であ
り、図4(A)は実施例である基板試験用延長配線装置
の正面図であり、便宜上チップコンデンサを省略すると
共に、裏面側に設けられた信号配線の配線パターンを図
上実線にて示してある。更に試験時の被試験プリント回
路基板を支持するためのガイドアームも便宜上省略して
示している。また、図4(B)は後側コネクタ7の部分
(図中のB部分)と前側コネクタ9の部分(図中のA部
分)を拡大して示す縦断面図である。
The specific configuration will be described in more detail with reference to FIG. FIG. 4 is a diagram illustrating a configuration of a signal wiring portion of a board testing extension wiring device according to an embodiment of the present invention. FIG. 4A is a front view of the board testing extension wiring device according to the embodiment. The chip capacitor is omitted for convenience, and the wiring pattern of the signal wiring provided on the back side is shown by a solid line in the figure. Further, a guide arm for supporting the printed circuit board under test at the time of the test is omitted for convenience. FIG. 4B is an enlarged longitudinal sectional view showing a part of the rear connector 7 (part B in the figure) and a part of the front connector 9 (part A in the figure).

【0033】具備するコネクタリード25−1は長さL
1を有し、コネクタリード25−2は長さL2を有し、
コネクタリード25−3は長さL1’を有し、コネクタ
リード25−4は長さL2’を有する。個々にいうコネ
クタリード25の長さL1とL2及びL1’とL2’の
違いを基板本体2上の信号配線11の配線パターンに屈
曲部26を複数個設けることにより調整し、上記信号配
線11の長さにこの両端のコネクタリード25の長さを
加えた信号経路27の長さを、複数の信号経路の何れに
おいても等しくなるように構成している。
The provided connector lead 25-1 has a length L
1, the connector lead 25-2 has a length L2,
Connector lead 25-3 has a length L1 'and connector lead 25-4 has a length L2'. The differences between the lengths L1 and L2 and L1 'and L2' of the connector leads 25, which are individually referred to, are adjusted by providing a plurality of bent portions 26 in the wiring pattern of the signal wiring 11 on the substrate main body 2, and The length of the signal path 27 obtained by adding the length of the connector leads 25 at both ends to the length is configured to be equal in any of the plurality of signal paths.

【0034】尚、バイヤホールによる伝搬遅延を低減す
るために、後側コネクタ7及び前側コネクタ9部分の間
の配線にはバイヤホールは使用していない。これによっ
て、パラレル信号とクロック等とのタイミングのずれが
発生せず、よってプリント回路基板101の試験を正確
に行うことができる。そして更に、信号配線11の配線
パターンの幅、信号配線11の配線パターンと電源層1
4又はグランド層15との距離、並びに基板本体2の材
料の誘電率を調整し、インピーダンス整合した基板試験
用延長配線装置を形成しており、インピーダンスを被試
験プリント回路基板101の配線群のインピーダンスに
整合させている。
In order to reduce the propagation delay caused by the via hole, no via hole is used for wiring between the rear connector 7 and the front connector 9. As a result, a timing difference between the parallel signal and the clock does not occur, so that the printed circuit board 101 can be tested accurately. Further, the width of the wiring pattern of the signal wiring 11, the wiring pattern of the signal wiring 11, and the power supply layer 1
4 or the ground layer 15 and the dielectric constant of the material of the substrate main body 2 are adjusted to form an impedance-matched extended wiring device for a substrate test, and the impedance of the wiring group of the printed circuit board 101 under test is adjusted. To match.

【0035】これによって、基板試験用延長配線装置1
のインピーダンスとプリント回路基板101のインピー
ダンスの不整合に起因する反射ノイズが発生せず、プリ
ント回路基板101の試験を正確に行うことができる。
本発明にかかる実施例である基板試験用延長配線装置は
以上の構成を有することにより、被試験プリント回路基
板を延長してシェルフより前面に突出させた状態での試
験を可能とし、その際に、基板試験用延長配線装置内で
生じる高周波ノイズを減少させ、伝搬遅延時間のバラツ
キを抑え、信号配線の配線パターンのインピーダンス不
整合からくる反射ノイズの低減が可能となり、基板試験
用延長配線装置により、高速信号を扱う被試験プリント
回路基板の試験を容易とすることが可能となった。
Thus, the extension wiring device 1 for board test
No reflection noise is generated due to the mismatch between the impedance of the printed circuit board 101 and the impedance of the printed circuit board 101, and the test of the printed circuit board 101 can be performed accurately.
The extension wiring device for board test which is an embodiment according to the present invention has the above configuration, thereby enabling a test in a state where the printed circuit board under test is extended and protruded to the front from the shelf, , Reduces high-frequency noise generated in the board test extension wiring device, suppresses variation in propagation delay time, and reduces reflection noise caused by impedance mismatch of the wiring pattern of signal wiring. This makes it easy to test printed circuit boards under test that handle high-speed signals.

【0036】従って、試験の結果、例えば波形の歪が生
じていた場合には、歪の原因が被試験プリント回路基板
内にあると考えることができ、よって波形歪の原因探査
を迅速に行うことができる。
Therefore, if a waveform distortion is generated as a result of the test, the cause of the distortion can be considered to be in the printed circuit board under test, and therefore, the cause of the waveform distortion can be quickly searched. Can be.

【0037】[0037]

【発明の効果】請求項1記載の発明によれば、高速信号
を扱う、被試験プリント回路基板の試験を高周波ノイズ
の影響無しに、容易且つ正確に行うことが可能となる。
請求項2記載の発明によれば、高速信号を扱う、被試験
プリント回路基板の試験を高周波ノイズの影響無しに、
容易且つ正確に行うことが可能となる。
According to the first aspect of the present invention, it is possible to easily and accurately test a printed circuit board under test, which handles high-speed signals, without being affected by high-frequency noise.
According to the invention described in claim 2, the test of the printed circuit board under test, which handles high-speed signals, is performed without the influence of high-frequency noise.
This can be performed easily and accurately.

【0038】請求項3記載の発明によれば、高速信号を
扱う、被試験プリント回路基板の試験をパラレル信号と
クロック信号との伝搬遅延時間のばらつきの影響無し
に、容易且つ正確に行うことが可能となる。請求項4記
載の発明によれば、高速信号を扱う、被試験プリント回
路基板の試験をインピーダンス不整合に起因する反射ノ
イズの影響無しに、容易且つ正確に行うことが可能とな
る。
According to the third aspect of the present invention, a test of a printed circuit board under test, which handles high-speed signals, can be easily and accurately performed without being affected by a variation in propagation delay time between a parallel signal and a clock signal. It becomes possible. According to the fourth aspect of the present invention, it is possible to easily and accurately test a printed circuit board under test, which handles high-speed signals, without being affected by reflected noise caused by impedance mismatch.

【0039】請求項5記載の発明によれば、高速信号を
扱う、被試験プリント回路基板の試験を、高周波ノイズ
の影響及びパラレル信号とクロック信号との伝搬遅延時
間のばらつきの影響及びインピーダンス不整合に起因す
る反射ノイズの影響無しに、容易且つ正確に行うことが
可能となる。
According to the fifth aspect of the present invention, the test of the printed circuit board under test, which handles a high-speed signal, is performed under the influence of high-frequency noise, the influence of variation in propagation delay time between a parallel signal and a clock signal, and impedance mismatch. Can be easily and accurately performed without the influence of the reflection noise caused by the above.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる実施例である基板試験用延長配
線装置をプリント回路基板の試験に使用する方法を説明
する図である。
FIG. 1 is a diagram for explaining a method of using an extension wiring device for board testing according to an embodiment of the present invention for testing a printed circuit board.

【図2】本発明にかかる実施例である基板試験用延長配
線装置の平面図である。
FIG. 2 is a plan view of an extension wiring device for board test according to an embodiment of the present invention.

【図3】本発明にかかる実施例である基板試験用延長配
線装置のチップコンデンサの実装部分を拡大して示す断
面図である。
FIG. 3 is a cross-sectional view showing, on an enlarged scale, a mounting portion of a chip capacitor of an extension wiring device for board testing according to an embodiment of the present invention.

【図4】本発明にかかる実施例である基板試験用延長配
線装置の信号配線部分の構成を説明する図である。
FIG. 4 is a diagram illustrating a configuration of a signal wiring portion of the extension wiring device for board test according to the embodiment of the present invention.

【図5】プリント回路基板がシェルフに格納されて実装
されている状態を示す斜視図である。
FIG. 5 is a perspective view showing a state where the printed circuit board is stored and mounted on a shelf.

【図6】プリント回路基板の試験のために従来の基板試
験用延長配線装置を使用する方法を説明する図である。
FIG. 6 is a diagram illustrating a method of using a conventional board test extension wiring device for testing a printed circuit board.

【符号の説明】[Explanation of symbols]

1 基板試験用延長配線装置 2 基板本体 3 ガイドアーム 7 後側コネクタ 9 前側コネクタ 11 信号配線 12 チップコンデンサ 14 電源層 14a,b,c,d 電源配線パターン 15 グランド層 23 バイヤホール 24 クリアランス 25−1,25−2,25−3,25−4 コネクタリ
ード 26 屈曲部 27 信号経路 L1,L1’,L2,L2’ コネクタリードの長さ
REFERENCE SIGNS LIST 1 Extension wiring device for board test 2 Board body 3 Guide arm 7 Rear connector 9 Front connector 11 Signal wiring 12 Chip capacitor 14 Power supply layer 14 a, b, c, d Power supply wiring pattern 15 Ground layer 23 Via hole 24 Clearance 25-1 , 25-2, 25-3, 25-4 Connector lead 26 Bend 27 Signal path L1, L1 ', L2, L2' Length of connector lead

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 電源層とグランド層と信号配線とからな
る延長配線を有する基板本体と、該延長配線の両端に接
続されて該基板本体の対向する前側辺及び後側辺にそれ
ぞれ設けられた前側コネクタ及び後側コネクタとを有し
てなり、背面にバックボードを有するシェルフに、該後
側コネクタの側から挿入されて該バックボードと接続
し、前側コネクタに被試験プリント回路基板が接続さ
れ、該被試験プリント回路基板をシェルフ前面から突出
した状態とされて、該被試験プリント回路基板の動作試
験を可能とする基板試験用延長配線装置において、 該基板本体に実装させて該電源層と該グランド層との間
を接続するチップコンデンサを設けたことを特徴とする
基板試験用延長配線装置。
1. A substrate main body having an extension wiring composed of a power supply layer, a ground layer, and a signal wiring, and provided on opposing front and rear sides of the substrate main body connected to both ends of the extension wiring. A shelf having a front connector and a rear connector, is inserted from the rear connector side into a shelf having a backboard on the back side and connected to the backboard, and a printed circuit board to be tested is connected to the front connector. An extension wiring device for board test, wherein the printed circuit board under test is made to protrude from the front of the shelf to enable an operation test of the printed circuit board under test. An extension wiring device for a board test, comprising a chip capacitor for connection with the ground layer.
【請求項2】 請求項1記載の基板試験用延長配線装置
において、 前記電源層が電源の種類の異なる複数の電源配線パター
ンからなり、前記の電源層とグランド層との間のチップ
コンデンサによる接続を複数のチップコンデンサを用い
て電源の種類の異なる電源配線パターンごとに、且つ、
実質的に均一なチップコンデンサーの配置搭載をもって
行った構成としたことを特徴とする基板試験用延長配線
装置。
2. The extension wiring device for board test according to claim 1, wherein the power supply layer is composed of a plurality of power supply wiring patterns of different types of power supply, and the connection between the power supply layer and the ground layer is made by a chip capacitor. Using a plurality of chip capacitors for each power supply wiring pattern of a different type of power supply, and
An extension wiring device for board test, wherein the configuration is such that the placement and mounting of chip capacitors are substantially uniform.
【請求項3】 電源層とグランド層と信号配線とからな
る延長配線を有する基板本体と、該延長配線の両端に接
続されて該基板本体の対向する前側辺及び後側辺にそれ
ぞれ設けられた前側コネクタ及び後側コネクタとを有し
てなり、バックボードを背面に有するシェルフに、該後
側コネクタの側から挿入されて該バックボードと接続
し、前側コネクタに被試験プリント回路基板が接続さ
れ、該被試験プリント回路基板をシェルフ前面から突出
した状態とされて、該被試験プリント回路基板の動作試
験を可能とする基板試験用延長配線装置において、 該信号配線は複数あり、 信号配線パターンの長さを調整して、該後側コネクタの
接点部から該基板本体までの端子長と該前側コネクタの
接点部から該基板本体までの端子長と該信号配線パター
ンの長さとからなる信号経路の長さが、該複数の信号経
路の何れにおいても等しい構成としたことを特徴とする
基板試験用延長配線装置。
3. A substrate main body having an extension wiring composed of a power supply layer, a ground layer, and a signal wiring, and provided on opposing front and rear sides of the substrate main body connected to both ends of the extension wiring. A front connector and a rear connector, and a shelf having a backboard on the back is inserted from the side of the rear connector and connected to the backboard, and a printed circuit board under test is connected to the front connector. An extension wiring device for board test, wherein the printed circuit board under test is projected from the front surface of the shelf to enable an operation test of the printed circuit board under test; By adjusting the length, the terminal length from the contact portion of the rear connector to the board body, the terminal length from the contact portion of the front connector to the board body, and the signal wiring pattern The length of the signal path consists of a length, extension wiring device substrate test, characterized in that it also equal configuration in both of the plurality of signal paths.
【請求項4】 電源層とグランド層と信号配線とからな
る延長配線を有する基板本体と、該延長配線の両端に接
続されて該基板本体の対向する前側辺及び後側辺にそれ
ぞれ設けられた前側コネクタ及び後側コネクタとを有し
てなり、バックボードを背面に有するシェルフに、該後
側コネクタの側から挿入されて該バックボードと接続
し、前側コネクタに被試験プリント回路基板が接続さ
れ、該被試験プリント回路基板をシェルフ前面から突出
した状態とされて、該被試験プリント回路基板の動作試
験を可能とする基板試験用延長配線装置において、 該信号配線のインピーダンスを該被試験プリント回路基
板の配線群のインピーダンスに整合させたことを特徴と
する基板試験用延長配線装置。
4. A substrate main body having an extension wiring composed of a power supply layer, a ground layer, and a signal wiring, and provided on opposite front sides and rear sides of the substrate main body connected to both ends of the extension wiring. A front connector and a rear connector, and a shelf having a backboard on the back is inserted from the side of the rear connector and connected to the backboard, and a printed circuit board under test is connected to the front connector. An extension wiring apparatus for testing the printed circuit board under test, wherein the printed circuit board under test is projected from the front surface of the shelf to enable an operation test of the printed circuit board under test; An extended wiring device for testing a substrate, wherein the impedance is matched to the impedance of a wiring group of the substrate.
【請求項5】 請求項1又は請求項2の何れか一項記載
の基板試験用延長配線装置において、 該信号配線は複数あり、 信号配線パターンの長さを調整して、該後側コネクタの
接点部から該基板本体までの端子長と該前側コネクタの
接点部から該基板本体までの端子長と該信号配線パター
ンの長さとからなる信号経路の長さが、該複数の信号経
路の何れにおいても等しくすると共に、 該信号配線のインピーダンスを該被試験プリント回路基
板の配線群のインピーダンスに整合させたことを特徴と
する基板試験用延長配線装置。
5. The extension wiring device for board test according to claim 1, wherein a plurality of the signal wirings are provided, and a length of the signal wiring pattern is adjusted so as to adjust the length of the rear connector. In any of the plurality of signal paths, the length of a signal path including a terminal length from a contact portion to the substrate main body, a terminal length from a contact portion of the front connector to the substrate main body, and a length of the signal wiring pattern is set. And an impedance of said signal wiring is matched with an impedance of a wiring group of said printed circuit board under test.
JP24140797A 1997-09-05 1997-09-05 Extension wiring device for board test use Withdrawn JPH1187954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24140797A JPH1187954A (en) 1997-09-05 1997-09-05 Extension wiring device for board test use

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24140797A JPH1187954A (en) 1997-09-05 1997-09-05 Extension wiring device for board test use

Publications (1)

Publication Number Publication Date
JPH1187954A true JPH1187954A (en) 1999-03-30

Family

ID=17073836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24140797A Withdrawn JPH1187954A (en) 1997-09-05 1997-09-05 Extension wiring device for board test use

Country Status (1)

Country Link
JP (1) JPH1187954A (en)

Similar Documents

Publication Publication Date Title
US5086271A (en) Driver system and distributed transmission line network for driving devices under test
US6362635B2 (en) Split resistor probe and method
US7523246B2 (en) Memory system having memory devices on two sides
US5334962A (en) High-speed data supply pathway systems
KR20020031806A (en) Memory module having series-connected printed circuit boards
JP2003524288A (en) Backplane with reduced LC product
JPH06140484A (en) Probe card
JP3539898B2 (en) Package routing method for integrated circuit signals
US6104629A (en) High frequency memory module
JPH04248482A (en) Method of burn-in inspecting printed circuit
JPH1187954A (en) Extension wiring device for board test use
JP2000067969A (en) Edge connector insertion probe
CN113125855B (en) Impedance measurement method for printed board differential signal line
JPH04322539A (en) Transmission circuit network
US7804692B2 (en) Method and system for placing multiple loads in a high-speed system
JP3457599B2 (en) Semiconductor device
US6788135B1 (en) Terminating pathway for a clock signal
US5475568A (en) Power supply structure for multichip package
JPS5851482A (en) Socket for semiconductor device
JP3048842U (en) Probing card
JP2004273725A (en) Printed wiring board for high-speed communication
US6987397B2 (en) Method and probe structure for implementing a single probe location for multiple signals
JP3127896B2 (en) High-speed signal circuit
JP3357294B2 (en) Test head for circuit board inspection equipment
JPH09190859A (en) Connector

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207