JPH1187692A - Photo-firing thyristor, fabrication thereof and photo-firing thyristor device - Google Patents

Photo-firing thyristor, fabrication thereof and photo-firing thyristor device

Info

Publication number
JPH1187692A
JPH1187692A JP24916797A JP24916797A JPH1187692A JP H1187692 A JPH1187692 A JP H1187692A JP 24916797 A JP24916797 A JP 24916797A JP 24916797 A JP24916797 A JP 24916797A JP H1187692 A JPH1187692 A JP H1187692A
Authority
JP
Japan
Prior art keywords
region
cathode
anode
gate
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24916797A
Other languages
Japanese (ja)
Inventor
Masato Miyamoto
正人 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP24916797A priority Critical patent/JPH1187692A/en
Publication of JPH1187692A publication Critical patent/JPH1187692A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To facilitate fabrication of a photo-firing thyristor having an erroneous firing preventing structure by forming an insulated gate transistor, a diode, or the like, on a semiconductor substrate and implanting substantially same quantity of impurities into cathode region, anode region, or the like. SOLUTION: The thyristor having PNP structure comprises a p type anode region 2, an N type anode gate region 1, a P type cathode gate region 3 and an N type cathode region 4. A resistor 13 and an insulated gate transistor Tr 14 are connected between the P type cathode gate region 3 and the N type cathode region 4. A diode 15 is connected between the gate of the Tr 14 and the cathode region 4 of the thyristor. A P type anode pseudo-potential region 5 is formed in the N type anode gate region 1 and connected with the gate of the Tr 14. The anode region 2, the cathode region 3, the P well region 6 of the Tr 14, the anode region 7 of the diode 15 and the voltage sense region are implanted simultaneously with substantially same quantity of impurity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光点弧サイリス
タ、その製造方法及び光点弧サイリスタ装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light firing thyristor, a method for manufacturing the same, and a light firing thyristor device.

【0002】[0002]

【従来の技術】従来、PNPN4層構造を有する通常の
逆阻止3端子サイリスタにおけるゲート信号の印加に代
えて、光信号の照射により順方向阻止状態から順方向導
通状態に移行せしめるように構成された光点弧サイリス
タが知られている。(特開平5−75108号公報、特
開平8−316455号公報等)まず、このようなPN
PN4層構造を有するサイリスタを順方向阻止状態から
順方向導通状態に移行せしめる動作について説明する。
2. Description of the Related Art Heretofore, instead of applying a gate signal to a normal reverse blocking three-terminal thyristor having a PNPN four-layer structure, irradiation with an optical signal causes a transition from a forward blocking state to a forward conducting state. Light-ignition thyristors are known. (JP-A-5-75108, JP-A-8-316455, etc.) First, such a PN
An operation of shifting the thyristor having the PN four-layer structure from the forward blocking state to the forward conducting state will be described.

【0003】図6に示すPNPN接合からなるサイリス
タの等価回路として、図7のように内部的に接続された
PNP、NPNの2つのトランジスタを考える。
(hFEpn p ,(hFEnpn をそれぞれPNP、NPN
トランジスタの電流増幅率とすれぱ、図7の再生帰還ル
ープの電流利得Gは、 G=(hFEpnp ×(hFEnpn また、それぞれのトランジスタのリーク電流を(I)
pnp ,(I)npn 、 コレクタ電流を(Ic)pnp
(Ic)npn とすれば、 (Ic)pnp =(hFEpnp ×|(Ic)npn +(I)pnp |+(I)pnp (Ic)npn =(hFEnpn ×|(Ic)pnp +(I)npn |+(I)npn より、全電流Iは、 I=(1+(hFEpnp )(1+(hFEnpn )((I)pnp +(I)npn ) /(1−G) すなわち、G<1ならサイリスタはオフ状態であり、G
→1ならオン状態になる。このPNPN構造を(hFE
pnp ×(hFEnpn →1として点弧状態にするには、サ
イリスタ表面に光照射したり、ゲートに電流を流したり
する方法などがある。
As an equivalent circuit of a thyristor composed of a PNPN junction shown in FIG. 6, two transistors of PNP and NPN internally connected as shown in FIG. 7 are considered.
(H FE ) pn p and (h FE ) npn are PNP and NPN, respectively.
The current gain G of the regenerative feedback loop in FIG. 7 is as follows: G = (h FE ) pnp × (h FE ) npn Further , the leakage current of each transistor is represented by (I)
pnp , (I) npn , and collector current (Ic) pnp ,
If (Ic) npn , then (Ic) pnp = ( hFE ) pnp × | (Ic) npn + (I) pnp | + (I) pnp (Ic) npn = ( hFE ) npn × | (Ic) From pnp + (I) npn | + (I) npn , the total current I is I = (1+ ( hFE ) pnp ) (1+ ( hFE ) npn ) ((I) pnp + (I) npn ) / ( 1-G) That is, if G <1, the thyristor is off and G
→ If it is 1, it turns on. This PNPN structure is represented by (h FE )
In order to make the ignition state with pnp × (h FE ) npn → 1, there are a method of irradiating the thyristor surface with light and a method of flowing a current to the gate.

【0004】以上の説明より、PNPN4層構造を有す
るサイリスタにおいて、(hFEpn p 或は(hFEnpn
の値が大きければ大きい程、サイリスタを点弧状態に移
行せしめるためのエネルギーは、小さくて良いことが容
易に理解される。次に、トランジスタのエミッタ接地の
電流増幅率(hFE)について説明する。γをトランジス
タのエミッタ接合での少数キャリヤの注入効率、βをト
ランジスタのべース領域での少数キャリヤの輸送効率、
とすれば、(hFE)は、 (hFE)=γ・β/(1ーγ・β) で表され、γ或はβを大きくすれぱ、(hFE)が増大さ
れる。然るに、γはエミッタ領域の不純物濃度≫べース
領域の不純物濃度とすることで増大することができ、ま
た、βの増大に関しては、エミッタから注入された少数
キャリヤ或は少数キャリヤの輸送を効率良く行なえるよ
うにすればよい。
According to the above description, in a thyristor having a PNPN four-layer structure, (h FE ) pn p or (h FE ) npn
It can be easily understood that the larger the value of is, the smaller the energy for causing the thyristor to shift to the firing state may be. Next, the current amplification factor (h FE ) of the common emitter of the transistor will be described. γ is the minority carrier injection efficiency at the transistor emitter junction, β is the minority carrier transport efficiency at the transistor base region,
Then, (h FE ) is represented by (h FE ) = γ · β / (1−γ · β). When γ or β is increased, (h FE ) is increased. However, γ can be increased by setting the impurity concentration of the emitter region to the impurity concentration of the base region, and with respect to the increase of β, the transport of minority carriers or minority carriers injected from the emitter can be improved. You should be able to do well.

【0005】近年では、このようなサイリスタの高耐圧
化・大容量化に伴い、入力信号に対して高感度でありな
がら、dV/dt耐量(つまり、順方向阻止状態におけ
るアノード・カソード間の印加電圧の変化による誤点弧
に対する耐量)が大きく、ノイズ等による誤動作を生じ
ない構造が望まれている。しかしながら、ー般的にはd
V/dt耐量を大きくすると、入力信号に対する感度が
低下するという相反する関係がある。
In recent years, with the increase in the breakdown voltage and the capacity of such a thyristor, the thyristor has a high dV / dt resistance (that is, a voltage between the anode and the cathode in the forward blocking state) while being highly sensitive to an input signal. There is a demand for a structure that has a large resistance against erroneous firing due to a change in voltage and does not cause malfunction due to noise or the like. However, in general, d
Increasing the V / dt tolerance has a contradictory relationship in that the sensitivity to input signals decreases.

【0006】この問題を解決すべく構成された光点弧サ
イリスタSの構造を図2に示す。この光点弧サイリスタ
Sは誤点弧防止構造を有するので、高い光点弧感度を維
持しつつ、dV/dt耐量を太きくすることができる。
以下、その構成及び動作について説明する。今、アノー
ド領域2がカソード領域4に対して正電位となるような
急峻な立ち上り電圧が印加された場合光点弧サイリスタ
Sの内部で、アノード領域2からカソード領域4に向か
う過渡電流が流れる。誤点弧防止手段が無い場合には、
この過渡電流により光点弧サイリスタが誤点弧される。
FIG. 2 shows the structure of a light firing thyristor S configured to solve this problem. Since the light-firing thyristor S has a structure for preventing false firing, the dV / dt resistance can be increased while maintaining high light-firing sensitivity.
Hereinafter, the configuration and operation will be described. Now, when a steep rising voltage is applied such that the anode region 2 has a positive potential with respect to the cathode region 4, a transient current flows from the anode region 2 to the cathode region 4 inside the light-firing thyristor S. If there is no false ignition prevention means,
The light firing thyristor is erroneously fired by this transient current.

【0007】ところが図2に示す構成では、サイリスタ
のアノードゲート領域1に形成されたP型領域5(以
下、この領域をアノード擬似電位摂取領域という)の電
位(V AQV )が上昇、すなわち、サイリスタのカソード
ゲート領域3とカソード領域4の間に形成されたエンハ
ンスメント型の絶縁ゲート型トランジスタ14のゲート
電位(VG-FET )が上昇し、このトラジスタ14がオン
状態となり、サイリスタのカソードゲート領域3とカソ
ード領域4の間がクランブされ、誤点弧は防止される。
However, in the configuration shown in FIG. 2, the thyristor
P-type region 5 formed in the anode gate region 1
This area is called the anode pseudo-potential intake area).
Position (V AQV) Rise, ie the thyristor cathode
Enhancement formed between gate region 3 and cathode region 4
Gate of the insulated gate transistor 14
Potential (VG-FET) Rises and this transistor 14 is turned on.
State, the cathode gate region 3 of the thyristor and the cathode
The gap between the code areas 4 is clamped to prevent erroneous firing.

【0008】また、サイリスタのアノード電位〔VA
とアノード擬似電位摂取領域の電位(VAQV )とは (VA )≒(VAQV ) …(1) なる関係があるので、サイリスタのアノード電位
(VA )が上述の絶縁ゲート型トランジスタ14をオン
状態にする電位=しきい値(Vth)以上の電位である
場合、すなわち、 (VA )>(Vth) …(2) である場合、サイリスタのカソードゲート領域3とカソ
ード領域4の間がクランプされ、サイリスタはオン状態
に移行しないので、上述の構成の光点弧サイリスタSを
図5に示すように逆並列に接続して、ゼロクロス機能を
有する半導体リレーとして用いることもできる。このと
き、ダイオードの逆方向降伏電圧(BVd)と、絶縁ゲ
ート型トランジスタ14のしきい値(Vth)の間に
は、 (BVd)>(Vth) …(3) なる関係が必要である。
The anode potential of the thyristor [V A ]
And the potential ( VAQV ) of the anode pseudo-potential intake region has the relationship ( VA ) A ( VAQV ) (1), so that the anode potential ( VA ) of the thyristor is equal to the above-mentioned insulated gate transistor 14. When the potential to be turned on is a potential equal to or higher than the threshold value (Vth), that is, when ( VA )> (Vth) (2), the gap between the cathode gate region 3 and the cathode region 4 of the thyristor is established. Since the thyristor is clamped and does not shift to the ON state, the light firing thyristor S having the above-described configuration can be connected in anti-parallel as shown in FIG. 5 and used as a semiconductor relay having a zero-cross function. At this time, the following relationship is required between the reverse breakdown voltage (BVd) of the diode and the threshold (Vth) of the insulated gate transistor 14 (BVd)> (Vth) (3).

【0009】また、絶縁ゲート型トランジスタ14のゲ
ートと、サイリスタのカソード領域の間に接続したダイ
オードは、絶縁ゲート型トランジスタ14のゲート電位
〔V G-FET )が必要以上に上昇し、ゲート絶縁膜が絶縁
破壊されるのを防止するためにある。このとき、ダイオ
ード15の逆方向降伏電圧(BVd)と、絶縁ゲート型
トランジスタ14のゲート絶縁膜の絶縁破壊電圧(BV
t)の間には、 (BVt)>(BVd) …(4) なる関係が必要である。
The gate of the insulated gate transistor 14 is
And the die connected between the thyristor cathode area
Ode is the gate potential of the insulated gate transistor 14
[V G-FET) Rises more than necessary and the gate insulating film is insulated
There is to prevent being destroyed. At this time,
Reverse breakdown voltage (BVd) of circuit 15 and insulated gate type
The dielectric breakdown voltage (BV) of the gate insulating film of the transistor 14
The relationship of (BVt)> (BVd) (4) is required between t).

【0010】更に、図4に示すように、絶縁ゲート型ト
ランジスタ14のゲートとサイリスタのカソード領域の
間に接続する2個以上のダイオード15,16を直列接
続して、その逆方向降伏電圧の和が、(3)、(4)式
の関係を、満足するようにしてもよい。尚図2,図4,
図6,図7のAはアノード、Kはカソードを示す。
Further, as shown in FIG. 4, two or more diodes 15, 16 connected between the gate of the insulated gate transistor 14 and the cathode region of the thyristor are connected in series, and the sum of the reverse breakdown voltages thereof is calculated. However, the relationship of the expressions (3) and (4) may be satisfied. 2 and 4
6 and 7 indicate an anode and K indicates a cathode.

【0011】[0011]

【発明が解決しようとする課題】上述の光点弧サイリス
タSの製造方法にあっては、絶縁ゲート型トランジスタ
のしきい値を決定するため注入する不純物のドーズ量
と、前記絶縁ゲート型トランジスタのゲートとサイリス
タのカソード領域の間に接続したダイオードの逆方向降
伏電圧を決定するため注入する不純物のドーズ量と、カ
ソードゲート領域の少数キャリヤの輸送効率々を増大さ
せなければならないという制限によるところのカソード
ゲート領域に注入する不純物のドーズ量と、アノード接
合での少数キャリヤの注入効率を増大させなければなら
ないという制限によるところのアノード領域に注入する
不純物のドーズ量とが異なるため、製造工程が複雑にな
るという欠点があった。
In the method of manufacturing the light-ignition thyristor S described above, the dose of the impurity to be implanted for determining the threshold value of the insulated gate transistor is determined by the Due to the dose of impurities implanted to determine the reverse breakdown voltage of the diode connected between the gate and the cathode region of the thyristor, and the limitation that the transport efficiency of minority carriers in the cathode gate region must be increased. The manufacturing process is complicated because the dose of the impurity implanted in the cathode gate region is different from the dose of the impurity implanted in the anode region due to the restriction that the efficiency of minority carrier injection at the anode junction must be increased. Had the disadvantage of becoming

【0012】本発明は上記問題点に鑑みて為されたもの
で、請求項1、2の発明の目的とするところは、誤点弧
防止構造を有しつつ、製造が容易な光点弧サイリスタを
提供するにある。請求項3の発明の目的とするところ
は、請求項1、2の発明の目的に加えて、不純物加速エ
ネルギーが低く、不純物注入条件の自由度が増大し、ス
ループットの増大が図れる光点弧サイリスタを提供する
にある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a light-firing thyristor which has an erroneous-firing prevention structure and is easy to manufacture. To provide. A third object of the present invention is to provide, in addition to the first and second objects of the present invention, a light-ignition thyristor which has a low impurity accelerating energy, has a high degree of freedom in impurity implantation conditions, and can achieve an increase in throughput. To provide.

【0013】請求項4、5の発明の目的とするところ
は、光点弧サイリスタの製造工程の簡略化が図れる光点
弧サイリスタの製造方法を提供するにある。請求項6の
発明の目的とするところは、上記請求項1乃至3の目的
を満足し且つ交流制御に用いることができる光点弧サイ
リスタ装置を提供するにある。
It is an object of the present invention to provide a method for manufacturing a light-ignition thyristor capable of simplifying a process for manufacturing a light-ignition thyristor. It is an object of the invention of claim 6 to provide a light-firing thyristor device which satisfies the objects of claims 1 to 3 and can be used for AC control.

【0014】[0014]

【課題を解決するための手段】上述の目的を達成するた
めに、請求項1の発明では、半導体基板の一方の主面に
形成された一導電型のアノードゲート領域と、このアノ
ードゲート領域内に形成された反対導電型のアノード領
域及びカソードゲート領域と、このカソードゲート領域
内に形成されたカソードゲート領域に対して反対導電型
のカソード領域と、半導体基板の主面に形成され被制御
電極であるところのドレイン電極とソース電極がそれぞ
れカソードゲート領域とカソード領域とに電気的に接続
された絶縁ゲート型トランジスタと、半導体基板の主面
に形成された少なくとも一つ以上のダイオードが直列に
接続され一端のダイオードのアノードが絶縁ゲート型ト
ランジスタのゲートに電気的に接続されるとともに、他
端のダイオードのカソードがカソード領域に電気的に接
続された少なくとも一つ以上のダイオード群と、アノー
ドゲート領域内に反対導電型に形成され絶縁ゲート型ト
ランジスタのゲートと電気的に接続された電圧センス領
域とを備え、カソードゲート領域と、絶縁ゲート型トラ
ンジスタのウエル領域と、ダイオードのアノード領域
と、電圧センス領域とに略等しい量の不純物が注入され
ていることを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, there is provided an anode gate region of one conductivity type formed on one main surface of a semiconductor substrate; An anode region and a cathode gate region of opposite conductivity type formed on the substrate; a cathode region of opposite conductivity type to the cathode gate region formed in the cathode gate region; and a controlled electrode formed on the main surface of the semiconductor substrate. An insulated gate transistor in which the drain electrode and the source electrode are electrically connected to the cathode gate region and the cathode region, respectively, and at least one or more diodes formed on the main surface of the semiconductor substrate are connected in series The anode of the diode at one end is electrically connected to the gate of the insulated gate transistor, and the diode at the other end is A source includes at least one diode group electrically connected to the cathode region, and a voltage sense region formed in the anode gate region to be of the opposite conductivity type and electrically connected to the gate of the insulated gate transistor. , The cathode gate region, the well region of the insulated gate transistor, the anode region of the diode, and the voltage sense region are implanted with substantially equal amounts of impurities.

【0015】請求項2の発明では、請求項1の発明にお
いて、アノードゲート領域内に形成された反対導電型の
アノード領域と、カソード領域と、絶縁ゲート型トラン
ジスタのウエル領域と、ダイオードのアノード領域と、
電圧センス領域とには略等しい量の不純物が注入されて
いることを特徴とする。請求項3の発明では、請求項1
又は2の発明において、絶縁ゲート型トランジスタのゲ
ート絶縁膜は、該絶縁ゲート型トランジスタのしきい値
が、少なくとも1つ以上のダイオードが直列に接続され
たダイオード群の逆方向降伏電圧の和より低い値となる
ような膜厚であることを特徴とする。
According to a second aspect of the present invention, in the first aspect of the present invention, an anode region of the opposite conductivity type formed in the anode gate region, a cathode region, a well region of an insulated gate transistor, and an anode region of a diode are provided. When,
It is characterized in that substantially equal amounts of impurities are implanted into the voltage sense region. According to the invention of claim 3, claim 1
Alternatively, in the gate insulating film of the insulated gate transistor, the threshold value of the insulated gate transistor is lower than a sum of reverse breakdown voltages of a diode group in which at least one or more diodes are connected in series. It is characterized in that the film thickness is a value.

【0016】請求項4の発明では、半導体基板の一方の
主面に形成された一導電型のアノードゲート領域と、こ
のアノードゲート領域内に形成された反対導電型のアノ
ード領域及びカソードゲート領域と、このカソードゲー
ト領域内に形成されたカソードゲート領域に対して反対
導電型のカソード領域と、半導体基板の主面に形成され
被制御電極であるところのドレイン電極とソース電極が
それぞれカソードゲート領域とカソード領域とに電気的
に接続された絶縁ゲート型トランジスタと、半導体基板
の主面に形成された少なくとも一つ以上のダイオードが
直列に接続され一端のダイオードのアノードが絶縁ゲー
ト型トランジスタのゲートに電気的に接続されるととも
に、他端のダイオードのカソードがカソード領域に電気
的に接続された少なくとも一つ以上のダイオード群と、
アノードゲート領域内に反対導電型に形成され絶縁ゲー
ト型トランジスタのゲートと電気的に接続された電圧セ
ンス領域とを備えて成る光点弧サイリスタの製造方法に
おいて、カソードゲート領域と、絶縁ゲート型トランジ
スタのウエル領域と、ダイオードのアノード領域と、電
圧センス領域とに略等しい量の不純物を注入することを
特徴とする。
According to a fourth aspect of the present invention, there is provided an anode gate region of one conductivity type formed on one main surface of a semiconductor substrate, and an anode region and a cathode gate region of opposite conductivity type formed in the anode gate region. A cathode region of the opposite conductivity type to the cathode gate region formed in the cathode gate region; and a drain electrode and a source electrode, which are formed on the main surface of the semiconductor substrate and are controlled electrodes, are respectively a cathode gate region. An insulated gate transistor electrically connected to the cathode region and at least one or more diodes formed on the main surface of the semiconductor substrate are connected in series, and the anode of one diode is electrically connected to the gate of the insulated gate transistor. And the cathode of the diode at the other end is electrically connected to the cathode region. Kutomo with one or more of the diode group,
A method for manufacturing a light-ignition thyristor comprising a voltage sense region formed in an anode gate region of the opposite conductivity type and electrically connected to a gate of an insulated gate transistor, comprising: a cathode gate region; an insulated gate transistor; And the anode region of the diode and the voltage sensing region are implanted with substantially equal amounts of impurities.

【0017】請求項5の発明では、請求項4の発明にお
いて、アノードゲート領域内に形成された反対導電型の
アノード領域と、カソード領域と、絶縁ゲート型トラン
ジスタのウエル領域と、ダイオードのアノード領域と、
電圧センス領域とに略等しい量の不純物を注入すること
を特徴とする。請求項6では、請求項1乃至3記載の光
点弧サイリスタを逆並列に接続したことを特徴とする。
According to a fifth aspect of the present invention, in the fourth aspect, an anode region of the opposite conductivity type formed in the anode gate region, a cathode region, a well region of an insulated gate transistor, and an anode region of a diode are provided. When,
It is characterized in that substantially the same amount of impurities is implanted into the voltage sense region. A sixth aspect of the present invention is characterized in that the light firing thyristors of the first to third aspects are connected in antiparallel.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。 (実施形態1)本実施形態の光点弧サイリスタSの構造
は上述した図2の光点弧サイリスタSと同じで、その等
価回路は図2に示す通りである。本実施形態では、P型
のアノード領域2、N型のアノードゲート領域1、P型
のカソードゲート領域3、N型のカソード領域4を形成
して、PNPN構造のサイリスタを構成し、P型のカソ
ードゲート領域3とN型のカソード領城4の間に抵抗1
3及ぴエンハンスメント型の絶縁ゲート型トランジスタ
14を接続し、この絶縁ゲート型トランジスタのゲート
とサイリスタのカソード領域4の間にダイオード15を
接続し、N型のアノードゲート領域1の中にP型のアノ
ード擬似電位領域5を形成し、前記絶縁ゲート型トラン
ジスタ14のゲートと接続したものである。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) The structure of the light-firing thyristor S of this embodiment is the same as that of the above-described light-firing thyristor S of FIG. 2, and its equivalent circuit is as shown in FIG. In the present embodiment, a P-type thyristor having a PNPN structure is formed by forming a P-type anode region 2, an N-type anode gate region 1, a P-type cathode gate region 3, and an N-type cathode region 4. A resistor 1 is connected between the cathode gate region 3 and the N-type cathode region 4.
An insulated gate transistor 14 of the enhancement type is connected, and a diode 15 is connected between the gate of the insulated gate transistor and the cathode region 4 of the thyristor. An anode pseudo-potential region 5 is formed and connected to the gate of the insulated gate transistor 14.

【0019】図1は、図2の構成の略断面図である。本
実施形態では、N型半導体基板で構成されるN型のアノ
ードゲート領域1に、P型のアノード領域2、P型のカ
ソードゲート領域3、ダイオード15のP型のアノード
領域7、絶縁ゲート型トランジスタ14のPウエル領域
6、P型のアノード擬似電位摂取領域5を形成し、P型
のカソードゲート領域3中にN型のカソード領域4、ダ
イオード15のP型のアノード領域7中にN型のカソー
ド領域10、絶縁ゲート型トランジスタ14のPウエル
領域6中にN型のドレイン領域8とN型のソース領域9
を形成し、また絶縁ゲート型トランジスタ14のゲート
絶縁膜11を形成し、この絶縁ゲート型トランジスタ1
4のチャネルの絶縁膜11上に多結晶シリコンゲートで
あるゲート電極12を形成した後、N型半導体基板上に
絶縁膜を形成して、この絶縁膜を部分的に除去し、カソ
ードK、アノードAの各電極となるアルミニウム電極を
作製した。
FIG. 1 is a schematic sectional view of the configuration of FIG. In the present embodiment, a P-type anode region 2, a P-type cathode gate region 3, a P-type anode region 7 of a diode 15 and an insulated gate-type A P-well region 6 of the transistor 14 and a P-type anode pseudo potential absorption region 5 are formed. An N-type cathode region 4 is provided in the P-type cathode gate region 3, and an N-type cathode region 7 is provided in the P-type anode region 7 of the diode 15. N-type drain region 8 and N-type source region 9 in P-well region 6 of insulated gate transistor 14
Is formed, and the gate insulating film 11 of the insulated gate transistor 14 is formed.
After forming a gate electrode 12 which is a polycrystalline silicon gate on the insulating film 11 of the channel No. 4, an insulating film is formed on the N-type semiconductor substrate, and the insulating film is partially removed. Aluminum electrodes to be the respective electrodes of A were prepared.

【0020】この製造過程において、アノードゲート領
域1内に形成された反対導電型のアノード領域2、カソ
ードゲート領域3と、絶縁ゲート型トランジスタ14の
Pウエル領域6、ダイオード15のアノード領域7、電
圧センス領域に同時に略等しい量の不純物を注入する。
図3は、本実施形態における絶縁ゲート型トランジスタ
14のしきい値(Vth)とこの絶縁ゲート型トランジ
スタ14のしきい値(Vth)を決定するため注入する
不純物のドーズ量との関係及び絶縁ゲート型トランジス
タのゲートとサイリスタのカソード領域4の間に直列接
続した少なくとも1個以上のダイオード群の逆方向降伏
電圧の和(BVd)とこのダイオード群の逆方向降伏電
圧の和(BVd)を決定するため注入する不純物のドー
ズ量の関係であり、このグラフには一例として、絶縁ゲ
ート型トランジスタ14のゲート絶縁膜厚が、約100
0Å(曲線;Vth1000)、約500Å(曲線;V
th500)のときの関係及びダイオードが1個(曲
線;BVd1)、2個(曲線;BVd2)のときの関係
を示している。
In this manufacturing process, the anode region 2 and the cathode gate region 3 of the opposite conductivity type formed in the anode gate region 1, the P well region 6 of the insulated gate transistor 14, the anode region 7 of the diode 15, the voltage A substantially equal amount of impurity is implanted into the sense region at the same time.
FIG. 3 shows the relationship between the threshold value (Vth) of the insulated gate transistor 14 and the dose of the impurity to be implanted to determine the threshold value (Vth) of the insulated gate transistor 14 and the insulated gate according to the present embodiment. The sum (BVd) of the reverse breakdown voltage of at least one diode group connected in series between the gate of the type transistor and the cathode region 4 of the thyristor and the sum (BVd) of the reverse breakdown voltage of this diode group are determined. In this graph, for example, the gate insulating film thickness of the insulated gate transistor 14 is about 100
0 ° (curve; Vth1000), about 500 ° (curve; V
(th500) and the relationship when there is one diode (curve; BVd1) and two diodes (curve; BVd2).

【0021】ここで本発明の製造方法を図2(ダイオー
ドが1個)の構成に適用し絶縁ゲート型トランジスタ1
4のゲート絶縁膜厚を約1000Åにした場合、(3)
式の関係はA点におけるドーズ量より少ないドーズ量の
領域で満足され、(4)式の関係は、絶縁ゲート型トラ
ンジスタ14のゲート絶縁膜製造工程のばらつきを考慮
して概ねドーズ量が2×10E+13(cm-2)より多
い領域で満足される。然るに、点孤感度を増大させるた
めのNPNトランジスタのべース領域の制御、すなわ
ち、サイリスタのカソードゲートの実効ゲート長さの制
御は、サイリスタのカソード領域4の設計バラメーター
及び拡散バラメーターにより制御できるので、サイリス
タのカソードゲート領域3に注入する不純物量は、前述
のドーズ量の範囲の不純物量でよい。
Here, the manufacturing method of the present invention is applied to the configuration of FIG.
When the gate insulating film thickness of No. 4 is set to about 1000 °, (3)
The relationship of the formula is satisfied in a region having a dose smaller than the dose at the point A, and the relationship of the formula (4) is approximately 2 × in consideration of the variation in the manufacturing process of the gate insulating film of the insulated gate transistor 14. It is satisfied in a region larger than 10E + 13 (cm −2 ). However, the control of the base region of the NPN transistor to increase the ignition sensitivity, that is, the control of the effective gate length of the cathode gate of the thyristor is controlled by the design parameter and the diffusion parameter of the cathode region 4 of the thyristor. Therefore, the amount of impurities to be implanted into the cathode gate region 3 of the thyristor may be the amount of impurities in the above-described dose range.

【0022】また、絶縁ゲート型トランジスタ14のゲ
ート絶縁膜厚を約500Åにした場合、(3)式の関係
はC点におけるドーズ量より少ないドーズ量の領域で滴
足され、(4)式の関係は、絶縁ゲート型トランジスタ
14のゲート絶縁膜11の製造工程のぱらつきを考慮し
て概ねドーズ量が1×10E+14(cm-2)より多い
領域で滴足される。ここで、前述の通り、サイリスタの
カソードゲート領域3等に注入する不純物量がこの範囲
の不純物量でよいことはいうまでもない。また、この範
囲の不純物量では、点弧感度を増大させるためのPNP
トランジスタのエミッタ領域、すなわち、サイリスタの
アノード領域2の拡散条件をも満足するので、サイリス
タのアノード領域2の不純物のドーズに用いてもよい。
When the thickness of the gate insulating film of the insulated gate transistor 14 is set to about 500 °, the relation of the equation (3) is added in a region having a dose smaller than the dose at the point C, and the relation of the equation (4) is satisfied. The relationship is approximately added in a region where the dose is larger than 1 × 10E + 14 (cm −2 ) in consideration of the variation in the manufacturing process of the gate insulating film 11 of the insulated gate transistor 14. Here, as described above, it goes without saying that the amount of impurities to be implanted into the cathode gate region 3 and the like of the thyristor may be within this range. Further, with the impurity amount in this range, PNP for increasing the ignition sensitivity is used.
Since the diffusion condition of the emitter region of the transistor, that is, the anode region 2 of the thyristor is also satisfied, it may be used for the impurity dose of the anode region 2 of the thyristor.

【0023】而してゲート絶縁膜を1000Å程度、5
00Å程度にした場合、絶縁ゲート型トランジスタ14
のソース、ドレインを形成するゲート絶縁膜11をスル
ーして注入する不純物の加速エネルギーは、それぞれ1
00keV程度・50keV程度などであり、ゲート絶
縁膜11を薄く形成することにより、不純物の加速エネ
ルギーを低く抑えることができて不純物注入条件の自由
庶が増大し、スループットの増大が図れた。
The thickness of the gate insulating film is set to about 1000.degree.
When the distance is set to about 00 °, the insulated gate transistor 14
The acceleration energy of the impurity implanted through the gate insulating film 11 forming the source and drain of
By setting the thickness of the gate insulating film 11 to be thin, the acceleration energy of impurities can be suppressed low, the degree of freedom in impurity implantation conditions can be increased, and the throughput can be increased.

【0024】(実施形態2)本実施形態の光点弧サイリ
スタSの構造は上述した図4の光点弧サイリスタSと同
じで、その等価回路は図4に示す通りである。本実施形
態では、絶縁ゲート型トランジスタ14のゲートとサイ
リスタのカソード領域4の間に2個のダイオード15,
16の直列開路を接続している。
(Embodiment 2) The structure of the light-firing thyristor S of this embodiment is the same as that of the above-described light-firing thyristor S of FIG. 4, and its equivalent circuit is as shown in FIG. In this embodiment, two diodes 15 and 15 are provided between the gate of the insulated gate transistor 14 and the cathode region 4 of the thyristor.
16 series open circuits are connected.

【0025】本発明製造方法を図4(ダイオードが2
個)の構成に適用し絶縁ゲート型トランジスタのゲート
絶縁膜厚を約1000Åにした場合、(3)式の関係は
図3に示すB点におけるドーズ量より少ないドーズ量の
領域で満足され、(4)式の関係は、絶縁ゲート型トラ
ンジスタ14のゲート絶縁膜製造工程のばらつきを考慮
して概ねドーズ量が2×10E+14(cm-2)より多
い領域で満足される。ここで、前述の通り、サイリスタ
のカソードゲート領域3等に注入する不純物量がこの範
囲の不純物量でよいことはいうまでもない。
The manufacturing method of the present invention is shown in FIG.
In the case where the thickness of the gate insulating film of the insulated gate transistor is set to about 1000 ° and the relationship of the formula (3) is satisfied in a region having a dose smaller than the dose at the point B shown in FIG. The relationship of the expression 4) is generally satisfied in a region where the dose is larger than 2 × 10E + 14 (cm −2 ) in consideration of a variation in a gate insulating film manufacturing process of the insulated gate transistor 14. Here, as described above, it goes without saying that the amount of impurities to be implanted into the cathode gate region 3 and the like of the thyristor may be within this range.

【0026】更に、絶縁ゲート型トランジスタ14のゲ
ート絶縁膜厚を約500Åにした場合、(3)式の関係
はD点におけるドーズ量より少ないドーズ量の領域で満
足され、(4)式の関係は、絶縁ゲート型トランジスタ
14のゲート絶縁膜製造工程のばらつきを考慮して概ね
ドーズ量が1×10E+15(cm-2)より多い領域で
満足される。ここで、前述の通り、サイリスタのカソー
ドゲート領域3等に注入する不純物量がこの範囲の不純
物量でよいことはいうまでもない。また、この範囲の不
純物量では、点弧感度を増大させるためのPNPトラン
ジスタのエミッタ領域、すなわち、サイリスタのアノー
ド領域2の拡散条件をも満足するので、サイリスタのア
ノード領域2の不純物のドーズに用いてもよい。
Further, when the thickness of the gate insulating film of the insulated gate transistor 14 is set to about 500 °, the relationship of the formula (3) is satisfied in a region where the dose is smaller than the dose at the point D, and the relationship of the formula (4) is satisfied. Is generally satisfied in a region where the dose is larger than 1 × 10E + 15 (cm −2 ) in consideration of a variation in a gate insulating film manufacturing process of the insulated gate transistor 14. Here, as described above, it goes without saying that the amount of impurities to be implanted into the cathode gate region 3 and the like of the thyristor may be within this range. Further, since the impurity amount in this range satisfies the diffusion condition of the emitter region of the PNP transistor for increasing the ignition sensitivity, that is, the anode region 2 of the thyristor, it is used for the impurity dose of the anode region 2 of the thyristor. You may.

【0027】本実施形態の場合ダイオードの数を実施形
態1の場合に比べてダイオードの数を増やしたが、ダイ
オードのチップ全体に示す面積は小さいので、チップ面
積の増大を引き起こすことはない。 (実施形態3)実施形態1又は実施形態2で得られた光
点弧サイリスタSを逆並列に接続すれば交流制御を行う
半導体リレーとして機能する光点弧サイリスタ装置が得
られる。
In the present embodiment, the number of diodes is increased as compared with the case of the first embodiment. However, since the area of the diode shown on the entire chip is small, the chip area does not increase. (Embodiment 3) If the light-ignition thyristors S obtained in Embodiment 1 or 2 are connected in anti-parallel, a light-ignition thyristor device functioning as a semiconductor relay for performing AC control can be obtained.

【0028】本実施形態は図5に示すように実施形態1
の光点弧サイリスタSを逆並列接続して構成されたもの
である。勿論実施形態2で得られた光点弧サイリスタS
を用いても良い。尚本発明の異なる素子を作製するため
の不純物の注入を同時に行うという考え方及び絶縁ゲー
ト型トランジスタのソース、ドレインを形成するために
ゲート絶縁膜をスルーして注入する不純物の加速エネル
ギーを小さくするために絶縁ゲート型トランジスタのゲ
ート絶縁膜を薄くするという考え方は、本発明における
光点弧サイリスタの例のみならず、その他、あらゆる半
導体に適用できるのは言うまでもない。
In this embodiment, as shown in FIG.
Are connected in anti-parallel with each other. Of course, the light firing thyristor S obtained in the second embodiment
May be used. Note that the concept of simultaneously implanting impurities for manufacturing different elements of the present invention and to reduce the acceleration energy of impurities implanted through a gate insulating film to form the source and drain of an insulated gate transistor. Needless to say, the concept of thinning the gate insulating film of the insulated gate transistor can be applied to not only the example of the light-ignition thyristor in the present invention but also any other semiconductor.

【0029】[0029]

【発明の効果】請求項1の発明は、半導体基板の一方の
主面に形成された一導電型のアノードゲート領域と、こ
のアノードゲート領域内に形成された反対導電型のアノ
ード領域及びカソードゲート領域と、このカソードゲー
ト領域内に形成されたカソードゲート領域に対して反対
導電型のカソード領域と、半導体基板の主面に形成され
被制御電極であるところのドレイン電極とソース電極が
それぞれカソードゲート領域とカソード領域とに電気的
に接続された絶縁ゲート型トランジスタと、半導体基板
の主面に形成された少なくとも一つ以上のダイオードが
直列に接続され一端のダイオードのアノードが絶縁ゲー
ト型トランジスタのゲートに電気的に接続されるととも
に、他端のダイオードのカソードがカソード領域に電気
的に接続された少なくとも一つ以上のダイオード群と、
アノードゲート領域内に反対導電型に形成され絶縁ゲー
ト型トランジスタのゲートと電気的に接続された電圧セ
ンス領域とを備え、カソードゲート領域と、絶縁ゲート
型トランジスタのウエル領域と、ダイオードのアノード
領域と、電圧センス領域とに略等しい量の不純物が注入
されているので、また請求項2の発明は、請求項1の発
明において、アノードゲート領域内に形成された反対導
電型のアノード領域と、カソード領域と、絶縁ゲート型
トランジスタのウエル領域と、ダイオードのアノード領
域と、電圧センス領域とには略等しい量の不純物が注入
されているので、誤点弧防止機構造を有しつつ、不純物
を同時に注入することができるものであり、製造の簡略
化が図れるという効果がある。
According to the first aspect of the present invention, there is provided an anode gate region of one conductivity type formed on one main surface of a semiconductor substrate, and an anode region and a cathode gate of an opposite conductivity type formed in the anode gate region. A region, a cathode region of the opposite conductivity type to the cathode gate region formed in the cathode gate region, and a drain electrode and a source electrode which are formed on the main surface of the semiconductor substrate and are controlled electrodes, respectively. An insulated gate transistor electrically connected to the region and the cathode region, and at least one or more diodes formed on the main surface of the semiconductor substrate are connected in series, and one end of the diode has an anode connected to the gate of the insulated gate transistor. And the cathode of the diode at the other end is electrically connected to the cathode region. Kutomo with one or more of the diode group,
A voltage sense region formed in the anode gate region and having the opposite conductivity type and electrically connected to the gate of the insulated gate transistor; a cathode gate region; a well region of the insulated gate transistor; and an anode region of the diode. And the voltage sense region is implanted with substantially the same amount of impurities. According to the first aspect of the present invention, an anode region of the opposite conductivity type formed in the anode gate region and a cathode are formed. The region, the well region of the insulated gate transistor, the anode region of the diode, and the voltage sense region are implanted with substantially equal amounts of impurities. It can be implanted, which has the effect of simplifying manufacturing.

【0030】請求項3の発明は、請求項1又は2の発明
において、絶縁ゲート型トランジスタのゲート絶縁膜
は、該絶縁ゲート型トランジスタのしきい値が、少なく
とも1つ以上のダイオードが直列に接続されたダイオー
ド群の逆方向降伏電圧の和より低い値となるような膜厚
であるので、絶縁ゲート型トランジスタのソース、ドレ
インを形成するためにゲート絶縁膜をスルーして注入す
る不純物の加速エネルギーを低く抑えることができ、そ
のため不純物注入条件の自由度が増大してスルートップ
の増大が図れた光点弧サイリスタを提供でき、またダイ
オードの数を増加させてもダイオードのチップ全体に示
す面積が小さいため、チップ面積の増大を引き起こすこ
とがないという効果がある。
According to a third aspect of the present invention, in the first or second aspect, the gate insulating film of the insulated gate transistor has a threshold value of the insulated gate transistor in which at least one or more diodes are connected in series. The acceleration energy of impurities injected through the gate insulating film to form the source and drain of an insulated gate transistor because the film thickness is lower than the sum of the reverse breakdown voltages of the selected diode group Can be suppressed, and therefore, the degree of freedom in impurity implantation conditions can be increased to provide a light-emitting thyristor with an increased through-top, and even if the number of diodes is increased, the area of the entire diode chip can be reduced. Since it is small, there is an effect that the chip area is not increased.

【0031】請求項4の発明は、半導体基板の一方の主
面に形成された一導電型のアノードゲート領域と、この
アノードゲート領域内に形成された反対導電型のアノー
ド領域及びカソードゲート領域と、このカソードゲート
領域内に形成されたカソードゲート領域に対して反対導
電型のカソード領域と、半導体基板の主面に形成され被
制御電極であるところのドレイン電極とソース電極がそ
れぞれカソードゲート領域とカソード領域とに電気的に
接続された絶縁ゲート型トランジスタと、半導体基板の
主面に形成された少なくとも一つ以上のダイオードが直
列に接続され一端のダイオードのアノードが絶縁ゲート
型トランジスタのゲートに電気的に接続されるととも
に、他端のダイオードのカソードがカソード領域に電気
的に接続された少なくとも一つ以上のダイオード群と、
アノードゲート領域内に反対導電型に形成され絶縁ゲー
ト型トランジスタのゲートと電気的に接続された電圧セ
ンス領域とを備えて成る光点弧サイリスタの製造方法に
おいて、カソードゲート領域と、絶縁ゲート型トランジ
スタのウエル領域と、ダイオードのアノード領域と、電
圧センス領域とに略等しい量の不純物を注入するので、
また請求項5の発明は、請求項4の発明において、アノ
ードゲート領域内に形成された反対導電型のアノード領
域と、カソード領域と、絶縁ゲート型トランジスタのウ
エル領域と、ダイオードのアノード領域と、電圧センス
領域とに略等しい量の不純物を注入するので、同一型の
不純物拡散領域の形成工程を同時に行え、そのため製造
工程の簡略化が図れ、チップ製造期間の短縮、チップ製
造の歩留りの向上、チップコストの低減が図れるという
効果がある。
According to a fourth aspect of the present invention, there is provided an anode gate region of one conductivity type formed on one main surface of a semiconductor substrate, and an anode region and a cathode gate region of the opposite conductivity type formed in the anode gate region. A cathode region of the opposite conductivity type to the cathode gate region formed in the cathode gate region; and a drain electrode and a source electrode, which are formed on the main surface of the semiconductor substrate and are controlled electrodes, are respectively a cathode gate region. An insulated gate transistor electrically connected to the cathode region and at least one or more diodes formed on the main surface of the semiconductor substrate are connected in series, and the anode of one diode is electrically connected to the gate of the insulated gate transistor. While the cathode of the diode at the other end is electrically connected to the cathode region. Both the one or more of the diode group,
A method for manufacturing a light-ignition thyristor comprising a voltage sense region formed in an anode gate region and having an opposite conductivity type and electrically connected to a gate of an insulated gate transistor, comprising: a cathode gate region; Of the well region, the anode region of the diode, and the voltage sensing region are implanted with substantially equal amounts of impurities.
According to a fifth aspect of the present invention, in the fourth aspect, an anode region of the opposite conductivity type formed in the anode gate region, a cathode region, a well region of the insulated gate transistor, an anode region of the diode, Since substantially the same amount of impurity is implanted into the voltage sense region, the same type of impurity diffusion region formation process can be performed simultaneously, thereby simplifying the manufacturing process, shortening the chip manufacturing period, improving the chip manufacturing yield, This has the effect of reducing the chip cost.

【0032】請求項6では、請求項1乃至3記載の光点
弧サイリスタを逆並列に接続したので、交流制御の半導
体リレーとして使える光点弧サイリスタ装置を提供する
ことができるという効果がある。
According to the sixth aspect, since the light-ignition thyristors according to the first to third aspects are connected in antiparallel, there is an effect that a light-ignition thyristor device usable as an AC-controlled semiconductor relay can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1の光点弧サイリスタの一部
省略した拡大断面図である。
FIG. 1 is an enlarged sectional view of a light firing thyristor according to a first embodiment of the present invention, with a part thereof omitted;

【図2】同上の光点弧サイリスタの等価回路図である。FIG. 2 is an equivalent circuit diagram of the light firing thyristor of the above.

【図3】同上の絶縁ゲート型トランジスタのしきい値と
該絶縁ゲート型トランジスタのしきい値を決定するため
注入する不純物のドーズ量及びダイオードの逆方向降伏
電圧とこのダイオードの逆方向降伏電圧を決定するため
に注入する不純物のドーズ量の関係説明図である。
FIG. 3 shows a threshold value of the insulated gate transistor, a dose amount of an impurity to be implanted to determine a threshold value of the insulated gate transistor, a reverse breakdown voltage of the diode, and a reverse breakdown voltage of the diode. FIG. 4 is an explanatory diagram showing a relationship between doses of impurities to be implanted for determination.

【図4】本発明の実施形態2の等価回路図である。FIG. 4 is an equivalent circuit diagram according to a second embodiment of the present invention.

【図5】本発明の実施形態3の回路図である。FIG. 5 is a circuit diagram according to a third embodiment of the present invention.

【図6】サイリスタの等価回路図である。FIG. 6 is an equivalent circuit diagram of a thyristor.

【図7】サイリスタの動作説明のための等価回路図であ
る。
FIG. 7 is an equivalent circuit diagram for explaining the operation of the thyristor.

【符号の説明】[Explanation of symbols]

1 アノードゲート領域 2 アノード領域 3 カソードゲート領域 4 カソード領域 5 アノード疑似電位摂取領域 6 Pウエル領域 7 ダイオードのアノード領域 8 絶縁ゲート型トランジスタのドレイン領域 9 絶縁ゲート型トランジスタのソース領域 10 ダイオードのカソード領域 11 絶縁ゲート型トランジスタのゲート絶縁膜 12 絶縁ゲート型トランジスタのゲート電極 13 抵抗 14 絶縁ゲート型トランジスタ 15 ダイオード S 光点弧サイリスタ A アノード K カソード DESCRIPTION OF SYMBOLS 1 Anode gate region 2 Anode region 3 Cathode gate region 4 Cathode region 5 Anode pseudo potential intake region 6 P well region 7 Diode anode region 8 Insulated gate transistor drain region 9 Insulated gate transistor source region 10 Diode cathode region Reference Signs List 11 Gate insulating film of insulated gate transistor 12 Gate electrode of insulated gate transistor 13 Resistance 14 Insulated gate transistor 15 Diode S Light firing thyristor A Anode K Cathode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の一方の主面に形成された一導
電型のアノードゲート領域と、このアノードゲート領域
内に形成された反対導電型のアノード領域及びカソード
ゲート領域と、このカソードゲート領域内に形成された
カソードゲート領域に対して反対導電型のカソード領域
と、半導体基板の主面に形成され被制御電極であるとこ
ろのドレイン電極とソース電極がそれぞれカソードゲー
ト領域とカソード領域とに電気的に接続された絶縁ゲー
ト型トランジスタと、半導体基板の主面に形成された少
なくとも一つ以上のダイオードが直列に接続され一端の
ダイオードのアノードが絶縁ゲート型トランジスタのゲ
ートに電気的に接続されるとともに、他端のダイオード
のカソードがカソード領域に電気的に接続された少なく
とも一つ以上のダイオード群と、アノードゲート領域内
に反対導電型に形成され絶縁ゲート型トランジスタのゲ
ートと電気的に接続された電圧センス領域とを備え、カ
ソードゲート領域と、絶縁ゲート型トランジスタのウエ
ル領域と、ダイオードのアノード領域と、電圧センス領
域とに略等しい量の不純物が注入されていることを特徴
とする光点弧サイリスタ。
An anode gate region of one conductivity type formed on one main surface of a semiconductor substrate, an anode region and a cathode gate region of opposite conductivity types formed in the anode gate region, and a cathode gate region of the same type. A cathode region of the opposite conductivity type to the cathode gate region formed therein, and a drain electrode and a source electrode which are formed on the main surface of the semiconductor substrate and are controlled electrodes are electrically connected to the cathode gate region and the cathode region, respectively. Insulated gate transistor, and at least one or more diodes formed on the main surface of the semiconductor substrate are connected in series, and the anode of one diode is electrically connected to the gate of the insulated gate transistor And at least one diode whose cathode at the other end is electrically connected to the cathode region. An anode group, a voltage sense region formed in the anode gate region and having the opposite conductivity type and electrically connected to the gate of the insulated gate transistor, a cathode gate region, a well region of the insulated gate transistor, and a diode. Wherein a substantially equal amount of impurities is implanted into the anode region and the voltage sense region.
【請求項2】アノードゲート領域内に形成された反対導
電型のアノード領域と、カソード領域と、絶縁ゲート型
トランジスタのウエル領域と、ダイオードのアノード領
域と、電圧センス領域とには略等しい量の不純物が注入
されていることを特徴とする請求項1記載の光点弧サイ
リスタ。
2. The method of claim 1, wherein the anode region, the cathode region, the well region of the insulated gate transistor, the anode region of the diode, and the voltage sensing region formed in the anode gate region have substantially equal amounts. The light-ignition thyristor according to claim 1, wherein an impurity is implanted.
【請求項3】絶縁ゲート型トランジスタのゲート絶縁膜
は、該絶縁ゲート型トランジスタのしきい値が、少なく
とも1つ以上のダイオードが直列に接続されたダイオー
ド群の逆方向降伏電圧の和より低い値となるような膜厚
であることを特徴とする請求項1又は2記載の光点弧サ
イリスタ。
3. A gate insulating film of an insulated gate transistor, wherein the threshold value of the insulated gate transistor is lower than a sum of reverse breakdown voltages of a group of diodes in which at least one or more diodes are connected in series. 3. The light-ignition thyristor according to claim 1, wherein the thyristor has a thickness such that:
【請求項4】半導体基板の一方の主面に形成された一導
電型のアノードゲート領域と、このアノードゲート領域
内に形成された反対導電型のアノード領域及びカソード
ゲート領域と、このカソードゲート領域内に形成された
カソードゲート領域に対して反対導電型のカソード領域
と、半導体基板の主面に形成され被制御電極であるとこ
ろのドレイン電極とソース電極がそれぞれカソードゲー
ト領域とカソード領域とに電気的に接続された絶縁ゲー
ト型トランジスタと、半導体基板の主面に形成された少
なくとも一つ以上のダイオードが直列に接続され一端の
ダイオードのアノードが絶縁ゲート型トランジスタのゲ
ートに電気的に接続されるとともに、他端のダイオード
のカソードがカソード領域に電気的に接続された少なく
とも一つ以上のダイオード群と、アノードゲート領域内
に反対導電型に形成され絶縁ゲート型トランジスタのゲ
ートと電気的に接続された電圧センス領域とを備えて成
る光点弧サイリスタの製造方法において、カソードゲー
ト領域と、絶縁ゲート型トランジスタのウエル領域と、
ダイオードのアノード領域と、電圧センス領域とに略等
しい量の不純物を注入することを特徴とするとする光点
弧サイリスタの製造方法。
4. An anode gate region of one conductivity type formed on one main surface of a semiconductor substrate; an anode region and a cathode gate region of opposite conductivity type formed in the anode gate region; and a cathode gate region. A cathode region of the opposite conductivity type to the cathode gate region formed therein, and a drain electrode and a source electrode which are formed on the main surface of the semiconductor substrate and are controlled electrodes are electrically connected to the cathode gate region and the cathode region, respectively. Insulated gate transistor, and at least one or more diodes formed on the main surface of the semiconductor substrate are connected in series, and the anode of one diode is electrically connected to the gate of the insulated gate transistor And at least one diode whose cathode at the other end is electrically connected to the cathode region. A method for manufacturing a light-ignition thyristor comprising a group of diodes and a voltage sense region formed in the anode gate region and having the opposite conductivity type and electrically connected to the gate of the insulated gate transistor, comprising: a cathode gate region; A well region of an insulated gate transistor;
A method for manufacturing a light-ignition thyristor, comprising implanting substantially equal amounts of impurities into an anode region of a diode and a voltage sense region.
【請求項5】アノードゲート領域内に形成された反対導
電型のアノード領域と、カソード領域と、絶縁ゲート型
トランジスタのウエル領域と、ダイオードのアノード領
域と、電圧センス領域とに略等しい量の不純物を注入す
ることを特徴とする請求項4記載の光点弧サイリスタの
製造方法。
5. The semiconductor device according to claim 1, wherein said impurity regions are formed in said anode gate region and have substantially equal amounts of impurities in said anode region, cathode region, well region of insulated gate transistor, anode region of diode, and voltage sense region. 5. The method for manufacturing a light-ignition thyristor according to claim 4, wherein said thyristor is injected.
【請求項6】請求項1乃至3記載の光点弧サイリスタを
逆並列に接続したことを特徴とする光点弧サイリスタ装
置。
6. A light-firing thyristor device comprising the light-firing thyristors according to claim 1 connected in anti-parallel.
JP24916797A 1997-09-12 1997-09-12 Photo-firing thyristor, fabrication thereof and photo-firing thyristor device Withdrawn JPH1187692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24916797A JPH1187692A (en) 1997-09-12 1997-09-12 Photo-firing thyristor, fabrication thereof and photo-firing thyristor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24916797A JPH1187692A (en) 1997-09-12 1997-09-12 Photo-firing thyristor, fabrication thereof and photo-firing thyristor device

Publications (1)

Publication Number Publication Date
JPH1187692A true JPH1187692A (en) 1999-03-30

Family

ID=17188912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24916797A Withdrawn JPH1187692A (en) 1997-09-12 1997-09-12 Photo-firing thyristor, fabrication thereof and photo-firing thyristor device

Country Status (1)

Country Link
JP (1) JPH1187692A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510850A (en) * 1999-09-30 2003-03-18 シーメンス アクチエンゲゼルシヤフト Thyristor withstand voltage shock during recovery time
US7741680B2 (en) * 2008-08-13 2010-06-22 Analog Devices, Inc. Electro-static discharge and latchup resistant semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510850A (en) * 1999-09-30 2003-03-18 シーメンス アクチエンゲゼルシヤフト Thyristor withstand voltage shock during recovery time
US7741680B2 (en) * 2008-08-13 2010-06-22 Analog Devices, Inc. Electro-static discharge and latchup resistant semiconductor device

Similar Documents

Publication Publication Date Title
JP2982785B2 (en) Depletion type MOS semiconductor device and MOS power IC
JP3180831B2 (en) Insulated gate control semiconductor device
CN100414688C (en) Semiconductor device and its manufacturing method
US20130143370A1 (en) Logic Switch and Circuits Utilizing the Switch
JPH02126669A (en) Composite mos transistor and free ring diode
JPS62115765A (en) Semiconductor device
US20020079538A1 (en) Scr-type electrostatic discharge protection circuit
US5240865A (en) Method of forming a thyristor on an SOI substrate
US4216490A (en) Static induction transistor
US4866313A (en) Cascode BiMOS driving circuit using IGBT
KR920003012B1 (en) Bidirection control rectificatton semiconductor devices
US4889826A (en) Static induction transistor and manufacturing method of the same
CN100440511C (en) Bidirectional photocontrol crystalbrake tube chip, photoarcing coupler and solid relay
US4509069A (en) Light triggerable thyristor with controllable emitter-short circuit and trigger amplification
JPH1187692A (en) Photo-firing thyristor, fabrication thereof and photo-firing thyristor device
US5497011A (en) Semiconductor memory device and a method of using the same
JPS5921170B2 (en) MOS type semiconductor device
US6057577A (en) Component of protection of an integrated MOS power transistor against voltage gradients
US6084272A (en) Electrostatic discharge protective circuit for semiconductor device
US4345163A (en) Control circuitry for high voltage solid-state switches
CN112447703A (en) Electrostatic discharge protection element
JPH05190561A (en) Semiconductor device
JP3128885B2 (en) Semiconductor device
JP2576758B2 (en) Semiconductor element
JP2988000B2 (en) Insulated gate bipolar transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207