JPH118242A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH118242A
JPH118242A JP15977297A JP15977297A JPH118242A JP H118242 A JPH118242 A JP H118242A JP 15977297 A JP15977297 A JP 15977297A JP 15977297 A JP15977297 A JP 15977297A JP H118242 A JPH118242 A JP H118242A
Authority
JP
Japan
Prior art keywords
metal film
film
groove
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15977297A
Other languages
Japanese (ja)
Inventor
Akihiko Osaki
明彦 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15977297A priority Critical patent/JPH118242A/en
Publication of JPH118242A publication Critical patent/JPH118242A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device wherein the resistance of an interconnection is suppressed from rising. SOLUTION: A groove 11 is formed on an interlayer insulating film 10. A first metal film 12 is formed by a method having a directionality of embedding the groove 11, followed by isotropic etching of the first metal film 12 so as to expose the upper portion of the interlayer insulating film 10. Then, a second metal film 13 serving as a protection film made of a material harder than the first metal film 12a, is formed on the first metal film 12a and the interlayer insulating film 10. Through chemical mechanical polishing, the first metal film 12a and the second metal film 13 which are formed in a region other than the interior of the groove 11, are removed. Since the upper surface of the first metal film 12 is completely covered with the second metal film 13, i.e., the protective film, a semiconductor device can be formed without reducing the effective area of the first metal film 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に埋め込み配線が腐食され、配線の抵
抗が上昇することを防止するための保護膜に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a protective film for preventing a buried wiring from being corroded and increasing the resistance of the wiring.

【0002】[0002]

【従来の技術】図3は例えばJune9−10、199
2 VMIC Conferenceに示された従来の
半導体装置の製造方法を示す断面図である。図に基づい
て従来の半導体装置の製造方法について説明する。ま
ず、第1の層間絶縁膜1に写真製版およびドライエッチ
ングを用いて配線形成用の溝2を形成する。次に、コリ
メーションスパッタ法を用いて、アルミ合金膜または銅
合金膜にて成る金属膜3を堆積する。次に、スパッタ法
にてチタンナイトライド膜にて成るバリア層4を堆積す
る(図3(a))。
FIG. 3 shows, for example, June 9-10 and 199.
FIG. 2 is a cross-sectional view showing a method for manufacturing a conventional semiconductor device shown in 2 VMIC Conference. A conventional method for manufacturing a semiconductor device will be described with reference to the drawings. First, a trench 2 for forming a wiring is formed in the first interlayer insulating film 1 by photolithography and dry etching. Next, a metal film 3 made of an aluminum alloy film or a copper alloy film is deposited by using a collimation sputtering method. Next, a barrier layer 4 made of a titanium nitride film is deposited by a sputtering method (FIG. 3A).

【0003】次に、化学気相成長(CVD法)を用い
て、タングステン膜にて成る保護膜5を堆積する(図3
(b))。次に、化学機械研磨にて、溝2内以外に形成
されている保護膜5、バリア層4および金属膜3を除去
する。そして、溝2内に形成されている、金属膜3a、
バリア層4aおよび保護膜5aにて成る配線6が形成さ
れる(図3(c))。
Next, a protective film 5 made of a tungsten film is deposited by chemical vapor deposition (CVD method) (FIG. 3).
(B)). Next, the protective film 5, the barrier layer 4, and the metal film 3 formed outside the groove 2 are removed by chemical mechanical polishing. Then, the metal film 3a formed in the groove 2,
The wiring 6 composed of the barrier layer 4a and the protection film 5a is formed (FIG. 3C).

【0004】次に、配線5および第1の層間絶縁膜1上
に、例えばプラズマCVD法を用い、原料としてTEO
SおよびO2を使用し、積層条件として温度を300〜
400℃とし、シリコン酸化膜にて成る第2の層間絶縁
膜8を形成する(図3(d))。そして、図示はしない
ものの、後の工程にて例えば上層に接続孔や上層の配線
等を形成していく。
Next, TEO is used as a raw material on the wiring 5 and the first interlayer insulating film 1 by using, for example, a plasma CVD method.
Using S and O 2 , as a lamination condition, a temperature of 300 to
At 400 ° C., a second interlayer insulating film 8 made of a silicon oxide film is formed (FIG. 3D). Then, although not shown, in a later step, for example, a connection hole, an upper wiring, and the like are formed in the upper layer.

【0005】[0005]

【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように行われており、金属膜3は、配線
の抵抗を低くするため、一般的に、アルミ合金膜または
銅合金膜等が用いられる。そして、これらの材料は材質
的に軟らかいため、化学機械研磨が直接行われると、金
属膜3上面にスクラッチ(傷)が入りやすい。よって、
軟らかい金属膜3の保護を行うために、保護膜4とし
て、金属膜3より硬い材質の膜を金属膜3上に形成して
いる。
The conventional method of manufacturing a semiconductor device is performed as described above, and the metal film 3 is generally formed of an aluminum alloy film or a copper alloy film in order to reduce the resistance of the wiring. Are used. Since these materials are soft in material, if chemical mechanical polishing is directly performed, scratches (damages) are likely to be formed on the upper surface of the metal film 3. Therefore,
In order to protect the soft metal film 3, a film made of a material harder than the metal film 3 is formed on the metal film 3 as the protection film 4.

【0006】しかし、0.18μmルール以下のロジッ
クデバイスや、1Gビット以降のDRAMなど、配線の
幅が微細化され、溝2のアスペクト比が大きくなると、
溝2を埋めるための金属膜3の形成膜厚が増加し、溝2
の上部の側壁上にも金属膜3が積層されることとなる。
よって、溝2の上部の側壁上に保護膜4が形成されず、
金属膜3aの一部が直接化学機械研磨にさらされる。そ
して、軟らかい金属膜3aにスクラッチ(傷)が入る。
そして、このスクラッチに化学機械研磨の際の薬液(ス
ラリーと呼ばれる研磨剤)が染み込み、例えば図3
(c)に示すような侵食部7が形成される可能性があ
る。
However, when the width of the wiring is reduced and the aspect ratio of the groove 2 is increased, such as a logic device having a rule of 0.18 μm or less and a DRAM of 1 Gbit or less,
The thickness of the metal film 3 for filling the groove 2 is increased,
The metal film 3 is also laminated on the upper side wall of the metal film 3.
Therefore, the protective film 4 is not formed on the upper sidewall of the groove 2, and
Part of the metal film 3a is directly exposed to chemical mechanical polishing. Then, the soft metal film 3a is scratched.
Then, a chemical solution (abrasive, called a slurry) at the time of chemical mechanical polishing penetrates into the scratch.
There is a possibility that the eroded portion 7 as shown in FIG.

【0007】また、金属膜3がCu膜にて形成されてい
る場合、Cu膜は150℃以上の酸化性雰囲気にて容易
に酸化されるため、配線6上に第2の層間絶縁膜8を形
成する際に、溝2の上部にて露出している金属膜3aが
容易に酸化され、酸化領域9が形成される可能性があ
る。また、他の配線6上に形成される接続孔を開口する
工程においても、上記示したような現象が生じ、上記第
2の層間絶縁膜8の形成の際と同様に、溝2の上部にて
露出している金属膜3aが酸化され、酸化領域9が形成
される可能性がある。
When the metal film 3 is formed of a Cu film, the Cu film is easily oxidized in an oxidizing atmosphere at 150 ° C. or higher. At the time of formation, the metal film 3a exposed above the trench 2 is easily oxidized, and the oxidized region 9 may be formed. Also, in the step of opening the connection hole formed on the other wiring 6, the above-described phenomenon occurs, and the same as in the formation of the second interlayer insulating film 8, The exposed metal film 3a may be oxidized, and an oxidized region 9 may be formed.

【0008】上記示した侵食部7または酸化領域9によ
り配線6としての断面積が減少し、この減少分だけ配線
6の実行断面積が減少し、配線6の抵抗が上昇するとい
う問題点があった。
The eroded portion 7 or the oxidized region 9 reduces the cross-sectional area of the wiring 6, and the effective cross-sectional area of the wiring 6 is reduced by the reduced amount, and the resistance of the wiring 6 increases. Was.

【0009】この発明は上記のような問題点を解消する
ためになされたもので、配線の抵抗が上昇することのな
い半導体装置の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a method of manufacturing a semiconductor device in which the resistance of a wiring does not increase.

【0010】[0010]

【課題を解決するための手段】この発明に係る請求項1
の半導体装置の製造方法は、層間絶縁膜に溝を形成し、
溝を埋め込むように指向性を有する方法にて第1の金属
膜を形成し、第1の金属膜を等方性エッチングし、溝の
上部の層間絶縁膜を露出させ、第1の金属膜上および層
間絶縁膜上に、第1の金属膜より硬い材質にて成る保護
膜を形成する。そして、化学機械研磨により、溝内以外
の領域に形成されている第1の金属膜および保護膜を除
去するものである。
Means for Solving the Problems Claim 1 according to the present invention.
Forming a groove in an interlayer insulating film;
Forming a first metal film by a method having directivity so as to fill the groove, isotropically etching the first metal film, exposing an interlayer insulating film above the groove, and forming a first metal film on the first metal film; A protective film made of a material harder than the first metal film is formed on the interlayer insulating film. Then, the first metal film and the protective film formed in a region other than the inside of the groove are removed by chemical mechanical polishing.

【0011】また、この発明に係る請求項2の半導体装
置の製造方法は、層間絶縁膜に溝を形成し、溝を埋め込
むように指向性を有する方法にて第1の金属膜を形成
し、第1の金属膜を等方性エッチングし、溝の上部の層
間絶縁膜を露出させ、第1の金属膜上および層間絶縁膜
上に、第1の金属膜と選択性を有する保護膜を形成す
る。そして、化学機械研磨により、溝内以外の領域に形
成されている保護膜を除去する、層間絶縁膜上に形成さ
れた第1の金属膜を除去するものである。
According to a second aspect of the present invention, in the method for manufacturing a semiconductor device, a groove is formed in the interlayer insulating film, and the first metal film is formed by a method having directivity so as to fill the groove. The first metal film is isotropically etched to expose the interlayer insulating film above the groove, and a protective film having selectivity with the first metal film is formed on the first metal film and the interlayer insulating film. I do. Then, the first metal film formed on the interlayer insulating film is removed by chemical-mechanical polishing to remove the protective film formed in a region other than the inside of the groove.

【0012】また、この発明に係る請求項3の半導体装
置の製造方法は、請求項1または請求項2において、第
1の金属膜が、アルミ合金または銅合金にて成るもので
ある。
In a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the first metal film is made of an aluminum alloy or a copper alloy.

【0013】また、この発明に係る請求項4の半導体装
置の製造方法は、請求項1ないし請求項3のいずれかに
おいて、保護膜が、第2の金属膜にて成るものである。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the protective film is formed of a second metal film.

【0014】また、この発明に係る請求項5の半導体装
置の製造方法は、請求項1ないし請求項3のいずれかに
おいて、保護膜が、絶縁膜にて成るものである。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the protective film is made of an insulating film.

【0015】[0015]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明の実施の形態を図につい
て説明する。図1はこの発明の実施の形態1における半
導体装置の製造方法を示す断面図である。図に基づいて
実施の形態1の半導体装置の製造方法について説明す
る。まず、層間絶縁膜10に写真製版およびドライエッ
チングを用いて配線形成用の例えば幅が300nm、深
さが400nmの大きさにて成る溝11を形成する。
Embodiment 1 FIG. Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention. A method for manufacturing the semiconductor device according to the first embodiment will be described with reference to the drawings. First, a groove 11 having a size of, for example, 300 nm in width and 400 nm in depth for wiring formation is formed in the interlayer insulating film 10 by photolithography and dry etching.

【0016】次に、指向性を有する方法として、例えば
物理蒸着法としてのイオン化スパッタ法、コリメーショ
ンスパッタ法、遠距離スパッタ法、自己放電スパッタ
法、真空蒸着法、およびクラスターイオンビーム法等を
用いて、例えば銅合金膜にて成る第1の金属膜12を例
えば450nmの厚み堆積する。
Next, as a method having directivity, for example, an ionization sputtering method as a physical vapor deposition method, a collimation sputtering method, a long distance sputtering method, a self-discharge sputtering method, a vacuum vapor deposition method, a cluster ion beam method, or the like is used. For example, a first metal film 12 made of, for example, a copper alloy film is deposited to a thickness of, for example, 450 nm.

【0017】この際、第1の金属膜12は指向性を有す
る方法にて形成されるため、溝1の側壁に形成されるよ
りも、溝11の底に形成される膜厚が厚くなる。そし
て、第1の金属膜12の凹部は溝11幅より僅かに小さ
くなる形状にて積層される。この場合には、第1の金属
膜12の溝11の底部からの厚みはほぼ400nm有す
るのに対し、溝11の側壁からの厚みは50nm以下と
なっている(図1(a))。
At this time, since the first metal film 12 is formed by a method having directivity, the film thickness formed at the bottom of the groove 11 is larger than that formed at the side wall of the groove 1. The concave portions of the first metal film 12 are stacked in a shape slightly smaller than the width of the groove 11. In this case, the thickness of the first metal film 12 from the bottom of the groove 11 is approximately 400 nm, while the thickness from the side wall of the groove 11 is 50 nm or less (FIG. 1A).

【0018】次に、溝11の上部の層間絶縁膜10が露
出するまで、第1の金属膜12を等方性エッチングす
る。方法としては、例えばプレピオン酸と過酸化水素と
の溶液を用いてウエットエッチングし、エッチングレー
トは、16.7nm/min程度であるので、約3分程
度行えばよい(図1(b))。
Next, the first metal film 12 is isotropically etched until the interlayer insulating film 10 above the trench 11 is exposed. As a method, for example, wet etching is performed using a solution of prepionic acid and hydrogen peroxide, and the etching rate is about 16.7 nm / min, so that the etching may be performed for about 3 minutes (FIG. 1B).

【0019】次に、例えばイオン化スパッタ法を用い
て、第1の金属膜12より硬い材質にて成るタングステ
ン膜にて成る保護膜としての第2の金属膜13を、例え
ば100nmの厚み堆積する(図1(c))。次に、化
学機械研磨にて、溝11内以外に形成されている第2の
金属膜13および第1の金属膜12aを除去する。
Next, a second metal film 13 as a protective film made of a tungsten film made of a material harder than the first metal film 12 is deposited to a thickness of, for example, 100 nm by using, for example, an ionization sputtering method. FIG. 1 (c)). Next, the second metal film 13 and the first metal film 12a formed outside the groove 11 are removed by chemical mechanical polishing.

【0020】この際、溝11上部に形成されている第2
の金属膜13も若干エッチングされ、約50nmの厚み
の第2の金属膜13aが残ることとなる。そして、溝1
1内に形成されている、第1の金属膜12bおよび第2
の金属膜13aにて成る配線14が形成される。この
際、第1の金属膜12b上面は完全に第2の金属膜13
aにて覆われている(図1(d))。
At this time, the second groove formed above the groove 11
Is slightly etched, and the second metal film 13a having a thickness of about 50 nm remains. And groove 1
1, a first metal film 12b and a second metal film 12b.
The wiring 14 made of the metal film 13a is formed. At this time, the upper surface of the first metal film 12b is completely covered with the second metal film 13
a (FIG. 1D).

【0021】次に、図示はしないものの、例えば配線1
4および層間絶縁膜10上に、例えばプラズマCVD法
を用い、原料としてTEOSおよびO2を使用し、積層
条件として温度を300〜400℃とし、シリコン酸化
膜にて成る上層の層間絶縁膜を形成したり、また、例え
ば上層に接続孔や上層の配線等を形成していく。
Next, although not shown, for example, wiring 1
4 and the interlayer insulating film 10 are formed by using, for example, a plasma CVD method, using TEOS and O 2 as raw materials, setting the temperature to 300 to 400 ° C. as a laminating condition, and forming an upper interlayer insulating film made of a silicon oxide film. In addition, for example, a connection hole, an upper wiring, and the like are formed in the upper layer.

【0022】上記のように行われた実施の形態1の半導
体装置の製造方法によれば、第1の金属膜12b上面が
完全に第2の金属膜13にて覆われているので、化学機
械研磨の際に材質的に硬い第2の金属膜13にはスクラ
ッチが入ることなく、また、配線14形成後の工程に
て、第1の金属膜12bが直接酸化性雰囲気にさらされ
ることがないため、第1の金属膜12bが酸化されるこ
とがなくなる。よって、配線14の実効断面積が減少す
ることがなく、配線14の抵抗の上昇を防止することが
できる。
According to the method of manufacturing the semiconductor device of the first embodiment performed as described above, since the upper surface of the first metal film 12b is completely covered with the second metal film 13, The second metal film 13, which is hard in material during polishing, is not scratched, and the first metal film 12 b is not directly exposed to an oxidizing atmosphere in a process after the formation of the wiring 14. Therefore, the first metal film 12b is not oxidized. Therefore, the effective cross-sectional area of the wiring 14 does not decrease, and an increase in the resistance of the wiring 14 can be prevented.

【0023】尚、第2の金属膜13としては、第1の金
属膜12より硬い材質を有するものであればよく、例え
ばチタンナイトライド膜を上記示した方法以外の、指向
性を有する方法としての、例えば高密度プラズマを用い
たCVD法にて堆積するようにし、以下同様に形成する
ようにしても、上記実施の形態1と同様の効果を奏する
ことはいうまでもない。
As the second metal film 13, any material having a material harder than the first metal film 12 may be used. For example, a titanium nitride film may be used as a method having directivity other than the method described above. However, it is needless to say that the same effect as that of the first embodiment can be obtained even if the film is deposited by, for example, a CVD method using high-density plasma and then formed in the same manner.

【0024】実施の形態2.上記実施の形態1において
は、第1の金属膜12より硬い材質にて成る保護膜を第
2の金属膜13にて形成する例を示したが、これ限られ
ることはなく、例えば第1の金属膜より硬い材質にて成
る保護膜を、絶縁膜にて形成するようにしてもよい。こ
の場合、上記実施の形態1にて示した、第2の金属膜1
3に代えて、例えばシリコン酸化膜またはシリコン窒化
膜等の絶縁膜を、プラズマCVD法または高密度プラズ
マCVD法にて堆積させ、上記実施の形態1と同様に形
成すればよい。
Embodiment 2 FIG. In the first embodiment, the example in which the protection film made of a material harder than the first metal film 12 is formed by the second metal film 13 has been described. However, the present invention is not limited thereto. A protective film made of a material harder than a metal film may be formed of an insulating film. In this case, the second metal film 1 described in the first embodiment is used.
Instead of 3, an insulating film such as a silicon oxide film or a silicon nitride film may be deposited by a plasma CVD method or a high-density plasma CVD method and formed in the same manner as in the first embodiment.

【0025】上記のように行われた実施の形態2によれ
ば、保護膜としての絶縁膜自体を配線の一部として利用
すことはできないものの、上記実施の形態1と同様に第
1の金属膜上面を完全に絶縁膜にて覆って形成すること
ができる。そして、絶縁膜は非晶質であるため、多結晶
体である金属膜と比較すると、薬剤や酸化に対する保護
作用がさらに強くなる。よって、配線の実効断面積が減
少することがなく、配線の抵抗の上昇を確実に防止する
ことができる。
According to the second embodiment performed as described above, the insulating film itself as the protective film cannot be used as a part of the wiring, but the first metal is formed similarly to the first embodiment. It can be formed by completely covering the upper surface of the film with an insulating film. Further, since the insulating film is amorphous, the protective action against chemicals and oxidation is further enhanced as compared with a polycrystalline metal film. Therefore, the effective cross-sectional area of the wiring does not decrease, and an increase in the resistance of the wiring can be reliably prevented.

【0026】尚、上記各実施の形態では第1の金属膜を
銅合金膜にて形成する例を示したがこれに限られること
はなく、配線に利用する事が可能な抵抗の小さいもので
あればよく、例えばアルミ合金膜にて形成すれば、上記
各実施の形態と同様の効果を奏することができる。
In each of the above embodiments, an example is shown in which the first metal film is formed of a copper alloy film. However, the present invention is not limited to this. If it is formed of, for example, an aluminum alloy film, the same effects as the above embodiments can be obtained.

【0027】実施の形態3.図2はこの発明の実施の形
態3における半導体装置の製造方法を示す断面図であ
る。図に基づいて実施の形態3の半導体装置の製造方法
について説明する。まず、上記各実施の形態と同様に、
層間絶縁膜10に写真製版およびドライエッチングを用
いて配線形成用の例えば幅が300nm、深さが400
nmの大きさにて成る溝11を形成する。
Embodiment 3 FIG. 2 is a cross-sectional view showing a method for manufacturing a semiconductor device according to Embodiment 3 of the present invention. A method for manufacturing the semiconductor device according to the third embodiment will be described with reference to the drawings. First, similar to the above embodiments,
For example, a width of 300 nm and a depth of 400 for wiring formation is formed on the interlayer insulating film 10 by photolithography and dry etching.
A groove 11 having a size of nm is formed.

【0028】次に、指向性を有する方法として、例えば
物理蒸着法としてのイオン化スパッタ法、コリメーショ
ンスパッタ法、遠距離スパッタ法、自己放電スパッタ
法、真空蒸着法、およびクラスターイオンビーム法等を
用いて、例えば銅合金膜にて成る第1の金属膜12を例
えば450nmの厚み堆積する。
Next, as a method having directivity, for example, an ionization sputtering method, a collimation sputtering method, a long-distance sputtering method, a self-discharge sputtering method, a vacuum evaporation method, and a cluster ion beam method as physical vapor deposition methods are used. For example, a first metal film 12 made of, for example, a copper alloy film is deposited to a thickness of, for example, 450 nm.

【0029】この際、第1の金属膜12は指向性を有す
る方法にて形成されるため、溝11の側壁に形成される
よりも、溝11の底に形成される膜厚が厚くなる。そし
て、第1の金属膜12の凹部は溝11幅より僅かに小さ
くなる形状にて積層される。この場合には、第1の金属
膜12の溝11の底部からの厚みはほぼ400nm有す
るのに対し、溝11の側壁からの厚みは50nm以下と
なっている。
At this time, since the first metal film 12 is formed by a method having directivity, the film thickness formed at the bottom of the groove 11 is larger than that formed on the side wall of the groove 11. The concave portions of the first metal film 12 are stacked in a shape slightly smaller than the width of the groove 11. In this case, the thickness of the first metal film 12 from the bottom of the groove 11 is approximately 400 nm, while the thickness from the side wall of the groove 11 is 50 nm or less.

【0030】次に、溝11の上部の層間絶縁膜10が露
出するまで、第1の金属膜12を等方性エッチングす
る。方法としては、例えばプレピオン酸と過酸化水素と
の溶液を用いてウエットエッチングし、エッチングレー
トは、16.7nm/min程度であるので、約3分程
度行えばよい(図2(a))。
Next, the first metal film 12 is isotropically etched until the interlayer insulating film 10 above the trench 11 is exposed. As a method, for example, wet etching is performed using a solution of prepionic acid and hydrogen peroxide, and the etching rate is about 16.7 nm / min. Therefore, the etching may be performed for about 3 minutes (FIG. 2A).

【0031】次に、例えばイオン化スパッタ法を用い
て、第1の金属膜12と選択性を有するタングステン膜
にて成る保護膜としての第2の金属膜15を、例えば1
00nmの厚み堆積する(図2(b))。次に、化学機
械研磨にて、溝11内以外に形成されている第2の金属
膜15を除去する(図2(c))。この際、溝11内の
第2の金属膜15はほとんど化学機械研磨の物理的スト
レスが加わることがないため、溝11内の第2の金属膜
15は膜減りしない。
Next, a second metal film 15 as a protective film composed of a tungsten film having selectivity with the first metal film 12 is formed, for example, by using an ionization sputtering method.
A thickness of 00 nm is deposited (FIG. 2B). Next, the second metal film 15 formed outside the groove 11 is removed by chemical mechanical polishing (FIG. 2C). At this time, the second metal film 15 in the groove 11 is hardly subjected to the chemical stress of the chemical mechanical polishing, so that the thickness of the second metal film 15 in the groove 11 is not reduced.

【0032】次に、例えばアミン系溶液に浸して銅合金
膜にて成る第1の金属膜12aを除去する。この際、第
2の金属膜15aはタングステン膜にて形成されている
ため、アミン系溶液ではほとんどエッチングされること
はない。このため、第2の金属膜15aにて覆われてい
る第1の金属膜12aは除去されない。よって、溝11
内に形成されている、第2の金属膜15aにて覆われて
いる第1の金属膜12aは残存することとなる。
Next, the first metal film 12a made of a copper alloy film is immersed in, for example, an amine solution to remove the first metal film 12a. At this time, since the second metal film 15a is formed of a tungsten film, it is hardly etched by the amine-based solution. Thus, the first metal film 12a covered with the second metal film 15a is not removed. Therefore, the groove 11
The first metal film 12a formed therein and covered by the second metal film 15a remains.

【0033】次に、化学機械研磨にて側壁部分の第2の
金属膜15aを除去する。この際、溝11上部に形成さ
れている第2の金属膜15aも若干エッチングされ、約
50nmの厚みの第2の金属膜15bが残ることとな
る。そして、第1の金属膜12cおよび第2の金属膜1
5bにて成る配線16が形成される(図2(d))。
Next, the second metal film 15a on the side wall is removed by chemical mechanical polishing. At this time, the second metal film 15a formed above the groove 11 is also slightly etched, so that the second metal film 15b having a thickness of about 50 nm remains. Then, the first metal film 12c and the second metal film 1
The wiring 16 made of 5b is formed (FIG. 2D).

【0034】次に、図示はしないものの、例えば配線1
6および層間絶縁膜10上に、例えばプラズマCVD法
を用い、原料としてTEOSおよびO2を使用し、積層
条件として温度を300〜400℃とし、シリコン酸化
膜にて成る上層の層間絶縁膜を形成したり、また、例え
ば上層に接続孔や上層の配線等を形成していく。
Next, although not shown, for example, wiring 1
6 and the interlayer insulating film 10 are formed by using, for example, a plasma CVD method, using TEOS and O 2 as raw materials, setting the temperature to 300 to 400 ° C. as a laminating condition, and forming an upper interlayer insulating film made of a silicon oxide film. In addition, for example, a connection hole, an upper wiring, and the like are formed in the upper layer.

【0035】尚、第2の金属膜15aの側壁の除去を、
化学機械研磨にて行う例を示したが、この方法を省略し
たとしても、例えば通常のプロセス間に行われている洗
浄工程における超音波洗浄の過程などの、機械的なスト
レスにより容易に除去する事ができる。
The removal of the side wall of the second metal film 15a is performed as follows.
Although an example in which chemical mechanical polishing is performed has been described, even if this method is omitted, it is easily removed by mechanical stress such as an ultrasonic cleaning process in a cleaning process performed during a normal process. Can do things.

【0036】上記のように行われた実施の形態3の半導
体装置の製造方法によれば、溝11内に形成されている
第1の金属膜12b上面が完全に第2の金属膜15にて
覆われているので、第1の金属膜12aのエッチングの
際に、第2の金属膜15がエッチングされないため溝1
1内の第1の金属膜12aを確実に残存させることがで
きる。
According to the method of manufacturing the semiconductor device of the third embodiment performed as described above, the upper surface of the first metal film 12b formed in the trench 11 is completely formed by the second metal film 15. Since the second metal film 15 is not etched when the first metal film 12a is etched,
The first metal film 12a in 1 can be reliably left.

【0037】また、配線16形成後の工程にて、第1の
金属膜12cが直接酸化性雰囲気にさらされることがな
いため、第1の金属膜12cが酸化されることがなくな
る。よって、配線16の実効断面積が減少することがな
く、配線16の抵抗の上昇を防止することができる。
Further, in the step after the formation of the wiring 16, the first metal film 12c is not directly exposed to the oxidizing atmosphere, so that the first metal film 12c is not oxidized. Therefore, the effective cross-sectional area of the wiring 16 does not decrease, and an increase in the resistance of the wiring 16 can be prevented.

【0038】尚、第2の金属膜15としては、第1の金
属膜12と選択性を有するものであればよく、例えばチ
タンナイトライド膜を上記示した方法以外の、指向性を
有する方法として、例えば高密度プラズマを用いたCV
D法にて堆積するようにし、以下同様に形成するように
しても、上記実施の形態3と同様の効果を奏することは
いうまでもない。
The second metal film 15 may have any selectivity with respect to the first metal film 12. For example, a titanium nitride film may be used as a method having directivity other than the method described above. For example, CV using high density plasma
It is needless to say that the same effect as in the third embodiment can be obtained by depositing by the method D and forming the same in the following.

【0039】尚、上記実施の形態3では第1の金属膜1
2を銅合金膜にて形成する例を示したがこれに限られる
ことはなく、配線に利用する事が可能な抵抗の小さいも
のであればよく、例えばアルミ合金膜にて形成するよう
にしてもよい。
In the third embodiment, the first metal film 1
Although an example of forming the layer 2 with a copper alloy film has been described, the present invention is not limited to this, and any material having a small resistance that can be used for wiring may be used. Is also good.

【0040】そして、第1の金属膜12をアルミ合金膜
にて形成し、第2の金属膜15をタングステン膜にて形
成する場合には、第1の金属膜12の選択的エッチング
を例えば燐酸にて行うようにすれば、上記実施の形態3
と同様の効果を奏することができる。
When the first metal film 12 is formed of an aluminum alloy film and the second metal film 15 is formed of a tungsten film, the first metal film 12 is selectively etched by, for example, phosphoric acid. In the third embodiment,
The same effect as described above can be obtained.

【0041】実施の形態4.上記実施の形態3において
は、第1の金属膜12と選択性を有する保護膜を第2の
金属膜15にて形成する例を示したが、これに限られる
ことはなく、例えば第1の金属膜と選択性を有する保護
膜を、絶縁膜にて形成するようにしてもよい。この場
合、上記実施の形態3にて示した、第2の金属膜15に
代えて、例えばシリコン酸化膜またはシリコン窒化膜等
の絶縁膜を、プラズマCDV法または高密度プラズマC
DV法にて堆積させ、上記実施の形態3と同様に形成す
ればよい。
Embodiment 4 FIG. In the third embodiment, the example in which the first metal film 12 and the protective film having the selectivity are formed by the second metal film 15 has been described. However, the present invention is not limited to this. A protective film having selectivity with the metal film may be formed using an insulating film. In this case, instead of the second metal film 15 shown in the third embodiment, an insulating film such as a silicon oxide film or a silicon nitride film is formed by plasma CDV or high-density plasma C.
What is necessary is just to deposit by a DV method and to form like Embodiment 3 above.

【0042】上記のように行われた実施の形態4によれ
ば、保護膜としての絶縁膜自体を配線の一部として利用
することができないものの、上記実施の形態3と同様に
第1の金属膜上面を完全に絶縁膜にて覆って形成するこ
とができる。そして、絶縁膜は非晶質であるため、多結
晶体である金属膜と比較すると、薬剤や酸化に対する保
護作用がさらに強くなる。よって、配線の実効断面積が
減少することがなく、配線の抵抗の上昇を確実に防止す
ることができる。
According to the fourth embodiment performed as described above, the insulating film itself as the protective film cannot be used as a part of the wiring, but the first metal is formed similarly to the third embodiment. It can be formed by completely covering the upper surface of the film with an insulating film. Further, since the insulating film is amorphous, the protective action against chemicals and oxidation is further enhanced as compared with a polycrystalline metal film. Therefore, the effective cross-sectional area of the wiring does not decrease, and an increase in the resistance of the wiring can be reliably prevented.

【0043】上記に示したような各実施の形態を、0.
18μmルール以下のロジックデバイスや、1Gビット
以降のDRAMなど、配線の幅が微細化され、溝のアス
ペクト比が大きくなるような半導体装置に利用すれば、
さらに有効的となる。
Each of the above-described embodiments is described as a .0.
If it is used for a semiconductor device such as a logic device with a rule of 18 μm or less, a DRAM of 1 Gbit or more, and a wiring having a finer wiring width and a larger groove aspect ratio,
It will be more effective.

【0044】[0044]

【発明の効果】この発明に係る請求項1の半導体装置の
製造方法は、層間絶縁膜に溝を形成し、溝を埋め込むよ
うに指向性を有する方法にて第1の金属膜を形成し、第
1の金属膜を等方性エッチングし、溝の上部の層間絶縁
膜を露出させ、第1の金属膜上および層間絶縁膜上に、
第1の金属膜より硬い材質にて成る保護膜を形成する。
そして、化学機械研磨により、溝内以外の領域に形成さ
れている第1の金属膜および保護膜を除去するので、第
1の金属膜が外部に露出することなく、第1の金属膜上
を保護膜にて覆うため、第1の金属膜の実効面積が減少
することのない半導体装置の製造方法を提供することが
可能という効果がある。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a groove in an interlayer insulating film; and forming a first metal film by a method having directivity so as to fill the groove. The first metal film is isotropically etched to expose the interlayer insulating film above the trench, and on the first metal film and the interlayer insulating film,
A protective film made of a material harder than the first metal film is formed.
Then, the first metal film and the protective film formed in the region other than the inside of the groove are removed by chemical mechanical polishing, so that the first metal film is not exposed to the outside and Since the semiconductor device is covered with the protective film, there is an effect that a method for manufacturing a semiconductor device in which the effective area of the first metal film does not decrease can be provided.

【0045】また、この発明に係る請求項2の半導体装
置の製造方法は、層間絶縁膜に溝を形成し、溝を埋め込
むように指向性を有する方法にて第1の金属膜を形成
し、第1の金属膜を等方性エッチングし、溝の上部の層
間絶縁膜を露出させ、第1の金属膜上および層間絶縁膜
上に、第1の金属膜と選択性を有する保護膜を形成す
る。そして、化学機械研磨により、溝内以外の領域に形
成されている保護膜を除去する、層間絶縁膜上に形成さ
れた第1の金属膜を除去するので、第1の金属膜が外部
に露出することなく、第1の金属膜上を保護膜にて覆う
ため、第1の金属膜の実効面積が減少することのない半
導体装置の製造方法を提供することが可能という効果が
ある。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device, a groove is formed in the interlayer insulating film, and the first metal film is formed by a method having directivity so as to fill the groove. The first metal film is isotropically etched to expose the interlayer insulating film above the groove, and a protective film having selectivity with the first metal film is formed on the first metal film and the interlayer insulating film. I do. Then, the first metal film formed on the interlayer insulating film is removed by chemical mechanical polishing to remove the protection film formed in the region other than the inside of the groove, so that the first metal film is exposed to the outside. Since the first metal film is covered with the protective film without performing the method, there is an effect that it is possible to provide a method for manufacturing a semiconductor device without reducing the effective area of the first metal film.

【0046】また、この発明に係る請求項3の半導体装
置の製造方法は、請求項1または請求項2において、第
1の金属膜が、アルミ合金または銅合金にて成るので、
第1の金属膜の抵抗を低くすることができる半導体装置
の製造方法を提供することが可能という効果がある。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the first metal film is made of an aluminum alloy or a copper alloy.
There is an effect that it is possible to provide a method for manufacturing a semiconductor device in which the resistance of the first metal film can be reduced.

【0047】また、この発明に係る請求項4の半導体装
置の製造方法は、請求項1ないし請求項3のいずれかに
おいて、保護膜が、第2の金属膜にて成るので、第2の
金属膜を配線として利用することができる半導体装置の
製造方法を提供することが可能という効果がある。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the protective film is formed of the second metal film. There is an effect that a method for manufacturing a semiconductor device in which a film can be used as a wiring can be provided.

【0048】また、この発明に係る請求項5の半導体装
置の製造方法は、請求項1ないし請求項3のいずれかに
おいて、保護膜が、絶縁膜にて成るので、確実に第1の
金属膜を保護することができる半導体装置の製造方法を
提供することが可能という効果がある。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, since the protective film is made of an insulating film, the first metal film is surely formed. There is an effect that it is possible to provide a method of manufacturing a semiconductor device capable of protecting the semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1における半導体装置
の製造方法を示す断面図である。
FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention;

【図2】 この発明の実施の形態3における半導体装置
の製造方法を示す断面図である。
FIG. 2 is a sectional view illustrating a method for manufacturing a semiconductor device according to a third embodiment of the present invention;

【図3】 従来の半導体装置の製造方法を示す断面図で
ある。
FIG. 3 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

10 層間絶縁膜、11 溝、 12,12a,12b,12c 第1の金属膜、 13,13a,15,15a,15b 第2の金属膜、
14,16 配線。
10 interlayer insulating film, 11 groove, 12, 12a, 12b, 12c first metal film, 13, 13a, 15, 15a, 15b second metal film,
14,16 wiring.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 層間絶縁膜に溝を形成する工程と、上記
溝を埋め込むように指向性を有する方法にて第1の金属
膜を形成する工程と、上記第1の金属膜を等方性エッチ
ングし、上記溝の上部の上記層間絶縁膜を露出させる工
程と、上記第1の金属膜上および上記層間絶縁膜上に、
上記第1の金属膜より硬い材質にて成る保護膜を形成す
る工程と、化学機械研磨により、上記溝内以外の領域に
形成されている上記第1の金属膜および上記保護膜を除
去する工程とを備えたことを特徴とする半導体装置の製
造方法。
A step of forming a groove in the interlayer insulating film, a step of forming a first metal film by a method having directivity so as to fill the groove, and forming the first metal film in an isotropic manner. Etching to expose the interlayer insulating film above the trench; and forming the interlayer insulating film on the first metal film and the interlayer insulating film.
A step of forming a protective film made of a material harder than the first metal film, and a step of removing the first metal film and the protective film formed in a region other than the inside of the groove by chemical mechanical polishing And a method for manufacturing a semiconductor device.
【請求項2】 層間絶縁膜に溝を形成する工程と、上記
溝を埋め込むように指向性を有する方法にて第1の金属
膜を形成する工程と、上記第1の金属膜を等方性エッチ
ングし、上記溝の上部の上記層間絶縁膜を露出させる工
程と、上記第1の金属膜上および上記層間絶縁膜上に、
上記第1の金属膜と選択性を有する保護膜を形成する工
程と、化学機械研磨により、上記溝内以外の領域に形成
されている上記保護膜を除去する工程と、上記層間絶縁
膜上に形成された上記第1の金属膜を除去する工程とを
備えたことを特徴とする半導体装置の製造方法。
2. A step of forming a groove in an interlayer insulating film, a step of forming a first metal film by a directional method so as to fill the groove, and forming the first metal film in an isotropic manner. Etching to expose the interlayer insulating film above the trench; and forming the interlayer insulating film on the first metal film and the interlayer insulating film.
A step of forming a protective film having selectivity with the first metal film, a step of removing the protective film formed in a region other than the inside of the groove by chemical mechanical polishing, and a step of removing the protective film on the interlayer insulating film. Removing the formed first metal film.
【請求項3】 第1の金属膜が、アルミ合金または銅合
金にて成ることを特徴とする請求項1または請求項2に
記載の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the first metal film is made of an aluminum alloy or a copper alloy.
【請求項4】 保護膜が、第2の金属膜にて成ることを
特徴とする請求項1ないし請求項3のいずれかに記載の
半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the protective film is formed of a second metal film.
【請求項5】 保護膜が、絶縁膜にて成ることを特徴と
する請求項1ないし請求項3のいずれかに記載の半導体
装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein the protective film is made of an insulating film.
JP15977297A 1997-06-17 1997-06-17 Manufacture of semiconductor device Pending JPH118242A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15977297A JPH118242A (en) 1997-06-17 1997-06-17 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15977297A JPH118242A (en) 1997-06-17 1997-06-17 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH118242A true JPH118242A (en) 1999-01-12

Family

ID=15700936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15977297A Pending JPH118242A (en) 1997-06-17 1997-06-17 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH118242A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309474B1 (en) * 1999-11-05 2001-11-02 박종섭 Metal line forming method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309474B1 (en) * 1999-11-05 2001-11-02 박종섭 Metal line forming method

Similar Documents

Publication Publication Date Title
KR100530306B1 (en) Electronic structure
US6051508A (en) Manufacturing method of semiconductor device
US6379782B2 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
JP2002289683A (en) Method of forming trench isolation structure and semiconductor device
KR100266749B1 (en) A method of forming contact plug of semiconductor device
JPH0682759B2 (en) Method of forming conductive stud
JPH05283362A (en) Method of forming multilayer wiring
US9589911B1 (en) Integrated circuit structure with metal crack stop and methods of forming same
US7553757B2 (en) Semiconductor device and method of manufacturing the same
US7397124B2 (en) Process of metal interconnects
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
JP2002151689A (en) Semiconductor element and forming method thereof
JPH09148431A (en) Manufacture of semiconductor device
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
JPH118242A (en) Manufacture of semiconductor device
KR20120050327A (en) Method for forming storage node of capacitor
US6130150A (en) Method of making a semiconductor device with barrier and conductor protection
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
JPH09162288A (en) Wiring structure and forming method thereof
US8691690B2 (en) Contact formation method incorporating preventative etch step reducing interlayer dielectric material flake defects
JPH0974095A (en) Fabrication of semiconductor device
JP2009038080A (en) Semiconductor device and manufacturing method thereof
US20220328495A1 (en) Method for manufacturing memory and memory
KR100444302B1 (en) Manufacturing method of semiconductor device
CN114784010A (en) Three-dimensional memory and preparation method thereof