JPH1168533A - Current detection circuit - Google Patents

Current detection circuit

Info

Publication number
JPH1168533A
JPH1168533A JP22381897A JP22381897A JPH1168533A JP H1168533 A JPH1168533 A JP H1168533A JP 22381897 A JP22381897 A JP 22381897A JP 22381897 A JP22381897 A JP 22381897A JP H1168533 A JPH1168533 A JP H1168533A
Authority
JP
Japan
Prior art keywords
transistor
current
current detection
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22381897A
Other languages
Japanese (ja)
Other versions
JP3680513B2 (en
Inventor
Junichi Nagata
淳一 永田
Junji Hayakawa
順二 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP22381897A priority Critical patent/JP3680513B2/en
Priority to IT98MI001217A priority patent/ITMI981217A1/en
Priority to DE19825029A priority patent/DE19825029B4/en
Priority to US09/092,247 priority patent/US6011413A/en
Publication of JPH1168533A publication Critical patent/JPH1168533A/en
Application granted granted Critical
Publication of JP3680513B2 publication Critical patent/JP3680513B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit that can stably perform highly precise current detection. SOLUTION: This circuit is equipped with an output transistor 1, in which a drain and a source are serially connected to a current path to an electric charge L, and a transistor 2 for current detection, which is not connected in series to the output transistor 1, and in which the drain is connected to a corrector of the first transistor 5a and the source is connected to a terminal 24 of a grounding potential, and it is constituted so that a current 11 running through the transistor 1 is detected on the basis of a current I3 which runs through the second transistor 5b which composes a current mirror circuit 5 together with the first transistor 5a. An equal drive voltage is applied between each of the gate sources of the transistors 1 and 2 by the drive circuits 3 and 4, and a mitter voltage of the first transistor 5a is adjusted by a voltage control circuit 6, so that a voltage between drain-sources of both transistors 1 and 2. As a result, even if a same phase noise occurs to the drain and the source of the transistor 1, the voltage between the drain-source of the transistor 2 will not change.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、出力トランジスタ
に流れる電流を検出するための電流検出回路に関する。
The present invention relates to a current detection circuit for detecting a current flowing through an output transistor.

【0002】[0002]

【従来の技術】従来より、この種の電流検出回路とし
て、米国特許第5081379号及び特開昭62−24
7268号公報に開示されているものがある。即ち、上
記公報に開示の電流検出回路は、図5に示す如く、ドレ
インが電源電圧(直流電源の高電位側)VDに接続さ
れ、ソースが電気負荷Lを介して接地電位(直流電源の
低電位側)に接続された、NチャネルMOSトランジス
タからなる出力トランジスタQ1と、この出力トランジ
スタQ1と同種且つ同極性であり(つまり、Nチャネル
MOSトランジスタであり)、そのドレインとゲートの
各々が出力トランジスタQ1のドレインとゲートとに共
通接続された電流検出用トランジスタQ2と、電流検出
用トランジスタQ2のソースと接地電位との間の電流経
路に、ドレインとソースが直列に接続されると共に、ド
レインとゲートが互いに接続されたNチャネルMOSト
ランジスタQ4と、このMOSトランジスタQ4と共に
カレントミラー回路を構成するNチャネルMOSトラン
ジスタQ5と、を備えている。
2. Description of the Related Art Conventionally, a current detecting circuit of this type has been disclosed in U.S. Pat. No. 5,081,379 and JP-A-62-24.
There is one disclosed in Japanese Patent No. 7268. That is, in the current detection circuit disclosed in the above publication, as shown in FIG. 5, the drain is connected to the power supply voltage (high potential side of the DC power supply) VD, and the source is connected to the ground potential (low potential of the DC power supply) via the electric load L. And an output transistor Q1 composed of an N-channel MOS transistor connected to the output transistor Q1 and having the same type and the same polarity as the output transistor Q1 (that is, an N-channel MOS transistor). A drain and a source are connected in series with a current path between a current detection transistor Q2 commonly connected to a drain and a gate of the transistor Q1, and a source and a ground potential of the current detection transistor Q2. And an N-channel MOS transistor Q4 connected to each other, and a current And N-channel MOS transistor Q5 constituting the over circuit, and a.

【0003】更に、上記公報に開示の電流検出回路に
は、電流検出用トランジスタQ2のソース電圧を出力ト
ランジスタQ1のソース電圧に一致させるための手段と
して、非反転入力端子(+端子)が出力トランジスタQ
1のソースに接続され、反転入力端子(−端子)が電流
検出用トランジスタQ2のソースに接続された演算増幅
器OPと、電流検出用トランジスタQ2のソースとMO
SトランジスタQ4のドレインとの間に、ソースとドレ
インが直列に接続され、ゲートが演算増幅器OPの出力
端子に接続されたPチャネルMOSトランジスタからな
る電圧制御用トランジスタQ3と、が設けられている。
Further, the current detection circuit disclosed in the above publication has a non-inverting input terminal (+ terminal) as a means for matching the source voltage of the current detection transistor Q2 to the source voltage of the output transistor Q1. Q
1, the operational amplifier OP having an inverting input terminal (-terminal) connected to the source of the current detection transistor Q2, the source of the current detection transistor Q2 and the MO.
Between the drain of the S transistor Q4, a voltage control transistor Q3 composed of a P-channel MOS transistor having a source and a drain connected in series and a gate connected to the output terminal of the operational amplifier OP is provided.

【0004】そして、この電流検出回路では、出力トラ
ンジスタQ1と電流検出用トランジスタQ2の両ゲート
に共通のゲート電圧が印加されて、両トランジスタQ
1,Q2に電流が流れると、演算増幅器OPの出力によ
って駆動される電圧制御用トランジスタQ3のドレイン
−ソース間電圧が、電流検出用トランジスタQ2のソー
ス電圧と出力トランジスタQ1のソース電圧とが一致す
るように変化する。
In this current detection circuit, a common gate voltage is applied to both gates of the output transistor Q1 and the current detection transistor Q2, so that both transistors Q1
When a current flows through Q1 and Q2, the drain-source voltage of the voltage control transistor Q3 driven by the output of the operational amplifier OP matches the source voltage of the current detection transistor Q2 and the source voltage of the output transistor Q1. To change.

【0005】このため、出力トランジスタQ1と電流検
出用トランジスタQ2における各端子間の電位差が全て
等しくなって、電流検出用トランジスタQ2には、出力
トランジスタQ1に流れる電流(即ち、電気負荷Lに流
れる負荷電流)IQ1に対し、電流検出用トランジスタQ
2と出力トランジスタQ1とのトランジスタサイズの比
に応じた電流IQ2が正確に流れることとなり、その電流
IQ2が電圧制御用トランジスタQ3を介してMOSトラ
ンジスタQ4に流れる。
Therefore, the potential differences between the terminals of the output transistor Q1 and the current detection transistor Q2 are all equal, and the current flowing through the output transistor Q1 (ie, the load flowing through the electric load L) is applied to the current detection transistor Q2. Current) IQ1 and the current detection transistor Q
The current IQ2 corresponding to the ratio of the transistor size of the transistor 2 to the output transistor Q1 flows accurately, and the current IQ2 flows to the MOS transistor Q4 via the voltage controlling transistor Q3.

【0006】すると、MOSトランジスタQ4と共にカ
レントミラー回路を構成するMOSトランジスタQ5に
は、電流検出用トランジスタQ2に流れる電流IQ2を所
定倍した電流iが流れることとなるため、この電流検出
回路では、MOSトランジスタQ5に流れる電流iに基
づいて、出力トランジスタQ1に流れる電流IQ1を検出
するようにしている。
Then, a current i, which is a predetermined multiple of the current IQ2 flowing through the current detecting transistor Q2, flows through the MOS transistor Q5 forming a current mirror circuit together with the MOS transistor Q4. The current IQ1 flowing through the output transistor Q1 is detected based on the current i flowing through the transistor Q5.

【0007】つまり、上記従来の電流検出回路では、電
気負荷Lに電流を流すための電流経路に直列に接続され
た出力トランジスタQ1のドレインと、電流検出用トラ
ンジスタQ2のドレインとを共通接続すると共に、演算
増幅器OP及び電圧制御用トランジスタQ3により、出
力トランジスタQ1のソース電圧と同等の電圧を電流検
出用トランジスタQ2のソースに印加して、両トランジ
スタQ1,Q2のドレイン−ソース間電圧を一致させ、
これにより、出力トランジスタQ1に流れる電流IQ1を
精度良く検出できるようにしている。
That is, in the above-described conventional current detection circuit, the drain of the output transistor Q1 and the drain of the current detection transistor Q2 connected in series to a current path for flowing a current to the electric load L are commonly connected. A voltage equivalent to the source voltage of the output transistor Q1 is applied to the source of the current detection transistor Q2 by the operational amplifier OP and the voltage control transistor Q3 so that the drain-source voltages of both transistors Q1 and Q2 are matched.
As a result, the current IQ1 flowing through the output transistor Q1 can be accurately detected.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の電流検出回路では、ノイズなどにより、出力トラン
ジスタQ1のドレインとソースとに急峻な同相の電圧変
動が発生すると、出力トランジスタQ1のドレイン−ソ
ース間電圧が変化していないにも拘らず、電流検出用ト
ランジスタQ2のドレイン−ソース間電圧が変化してし
まい、高精度な電流検出を安定して行うことができない
という問題がある。
However, in the above-described conventional current detection circuit, when a steep in-phase voltage fluctuation occurs between the drain and the source of the output transistor Q1 due to noise or the like, the voltage between the drain and the source of the output transistor Q1 is reduced. In spite of the fact that the voltage has not changed, the voltage between the drain and the source of the current detection transistor Q2 has changed, and there is a problem that high-precision current detection cannot be performed stably.

【0009】具体的に説明すると、上記従来の電流検出
回路では、出力トランジスタQ1のドレイン側に急峻な
電圧変動(以下、ノイズという)が発生すると、電流検
出用トランジスタQ2のドレインは出力トランジスタQ
1のドレインに直接接続されているため、電流検出用ト
ランジスタQ2のドレインにも、上記ノイズが発生す
る。
More specifically, in the above-described conventional current detection circuit, when a steep voltage fluctuation (hereinafter referred to as noise) occurs on the drain side of the output transistor Q1, the drain of the current detection transistor Q2 is connected to the output transistor Q1.
1, the noise is generated also at the drain of the current detection transistor Q2.

【0010】ここで、出力トランジスタQ1の動作速度
は比較的速いため、出力トランジスタQ1のソースに
も、上記ノイズと同相のノイズが発生し、この結果、出
力トランジスタQ1のドレイン−ソース間電圧(即ち、
ドレインとソースとの電位差)は、殆ど変化しない。
Here, since the operation speed of the output transistor Q1 is relatively high, noise having the same phase as the above-mentioned noise also occurs at the source of the output transistor Q1. ,
The potential difference between the drain and the source) hardly changes.

【0011】これに対し、電流検出用トランジスタQ2
のソース電圧は、演算増幅器OP及び電圧制御用トラン
ジスタQ3によって調整されるよう構成されているた
め、出力トランジスタQ1のソース電圧がノイズにより
変動すると、演算増幅器OP及び電圧制御用トランジス
タQ3が、電流検出用トランジスタQ2のソース電圧を
出力トランジスタQ1のソース電圧に一致させようとし
て動作する。
On the other hand, the current detecting transistor Q2
Is configured to be adjusted by the operational amplifier OP and the voltage control transistor Q3, when the source voltage of the output transistor Q1 fluctuates due to noise, the operational amplifier OP and the voltage control transistor Q3 It operates so that the source voltage of the transistor for use Q2 matches the source voltage of the output transistor Q1.

【0012】ところが、演算増幅器OP及び電圧制御用
トランジスタQ3からなる回路部分の動作速度は、一般
に出力トランジスタQ1の動作速度よりも遅いため、出
力トランジスタQ1のドレイン−ソース間電圧が変化し
ていないにも関わらず、電流検出用トランジスタQ2の
ドレイン−ソース間電圧が変化してしまい、この結果、
電流の検出値が不安定なものになってしまうのである。
However, the operating speed of the circuit portion including the operational amplifier OP and the voltage controlling transistor Q3 is generally slower than the operating speed of the output transistor Q1, so that the drain-source voltage of the output transistor Q1 remains unchanged. Nevertheless, the drain-source voltage of the current detection transistor Q2 changes, and as a result,
The detected value of the current becomes unstable.

【0013】本発明は、こうした問題に鑑みなされたも
のであり、ノイズに影響されることなく、高精度な電流
検出を安定して行うことができる電流検出回路を提供す
ることを目的としている。
The present invention has been made in view of such a problem, and an object of the present invention is to provide a current detection circuit that can stably perform high-precision current detection without being affected by noise.

【0014】[0014]

【課題を解決するための手段、及び発明の効果】本発明
の電流検出回路においては、電気負荷に電流を流すため
の電流経路に、出力トランジスタの2つの出力端子が直
列に接続される。そして、出力トランジスタと同種且つ
同極性であると共に、出力トランジスタとは直接接続さ
れない電流検出用トランジスタを備えており、この電流
検出用トランジスタの一方の出力端子は、所定電位に接
続され、他方の出力端子は、電流経路形成用素子の一方
の端子に接続されている。
In the current detection circuit of the present invention, two output terminals of an output transistor are connected in series to a current path for flowing a current to an electric load. A current detection transistor having the same type and the same polarity as the output transistor and not directly connected to the output transistor is provided. One output terminal of the current detection transistor is connected to a predetermined potential, and the other output terminal is connected to a predetermined potential. The terminal is connected to one terminal of the current path forming element.

【0015】そして更に、上記電流経路形成用素子の電
流検出用トランジスタとは反対側の端子と、出力トラン
ジスタの両出力端子と、電流検出用トランジスタの両出
力端子とが、電圧制御回路に接続されており、この電圧
制御回路は、電流検出用トランジスタの両出力端子間の
電位差が、出力トランジスタの両出力端子間の電位差の
所定倍となるように、上記電流経路形成用素子の電流検
出用トランジスタとは反対側の端子の電位を変化させ
る。
Further, a terminal of the current path forming element opposite to the current detecting transistor, both output terminals of the output transistor, and both output terminals of the current detecting transistor are connected to a voltage control circuit. The voltage control circuit includes a current detection transistor of the current path forming element such that a potential difference between both output terminals of the current detection transistor is a predetermined multiple of a potential difference between both output terminals of the output transistor. The potential of the terminal on the opposite side is changed.

【0016】尚、同種且つ同極性とは、例えば、出力ト
ランジスタがNチャネルMOSトランジスタであれば、
電流検出用トランジスタもNチャネルMOSトランジス
タであり、出力トランジスタがPNPトランジスタ(P
NP型のバイポーラトランジスタ)であれば、電流検出
用トランジスタもPNPトランジスタである、とった関
係を意味している。
Incidentally, the same kind and the same polarity means that, for example, if the output transistor is an N-channel MOS transistor,
The current detecting transistor is also an N-channel MOS transistor, and the output transistor is a PNP transistor (P
In the case of an NP-type bipolar transistor, this means that the current detection transistor is also a PNP transistor.

【0017】このように本発明の電流検出回路において
は、電圧制御回路により、電流検出用トランジスタの両
出力端子間の電位差が出力トランジスタの両出力端子間
の電位差の所定倍となるように、電流経路形成用素子の
電流検出用トランジスタとは反対側の端子の電位が調節
される。
As described above, in the current detection circuit of the present invention, the voltage control circuit controls the current difference so that the potential difference between the two output terminals of the current detection transistor becomes a predetermined multiple of the potential difference between the two output terminals of the output transistor. The potential of the terminal of the path forming element opposite to the current detecting transistor is adjusted.

【0018】よって、例えば上記所定倍を1に設定して
おき(つまり、電流検出用トランジスタの両出力端子間
の電位差が、出力トランジスタの両出力端子間の電位差
と同じになるように、電圧制御回路の動作特性を設定し
ておき)、出力トランジスタと電流検出用トランジスタ
との各々を、両トランジスタの制御端子と一方の出力端
子との間の電位差が同じになるように駆動して、その両
トランジスタに電流が流れるようにすれば、出力トラン
ジスタと電流検出用トランジスタにおける各端子間の電
位差が全て等しくなるため、電流検出用トランジスタに
は、出力トランジスタに流れる電流(即ち、電気負荷に
流れる負荷電流)に対して、当該電流検出用トランジス
タと出力トランジスタとのトランジスタサイズの比に応
じた電流が正確に流れることとなり、この電流が電流経
路形成用素子に流れる。
Therefore, for example, the predetermined multiple is set to 1 (that is, the voltage control is performed so that the potential difference between both output terminals of the current detection transistor is the same as the potential difference between both output terminals of the output transistor). The operation characteristics of the circuit are set in advance), and each of the output transistor and the current detection transistor is driven such that the potential difference between the control terminal of the two transistors and one output terminal becomes the same, and both of them are driven. If a current flows through the transistor, the potential difference between all terminals of the output transistor and the current detection transistor becomes equal, so that the current flowing through the output transistor (that is, the load current flowing through the electric load) is provided to the current detection transistor. ), The current corresponding to the transistor size ratio between the current detection transistor and the output transistor is accurately calculated. Will be, flows the current in the current path forming element.

【0019】そして、このように電流検出用トランジス
タを介して電流経路形成用素子に流れる電流に基づい
て、出力トランジスタの両出力端子間に流れる電流が精
度良く検出される。ここで特に、本発明の電流検出回路
では、出力トランジスタと電流検出用トランジスタとが
直接接続されておらず、しかも、電流検出用トランジス
タの出力端子の電圧(絶対電位)を制御するのではな
く、電流検出用トランジスタの両出力端子間の電位差
を、電圧制御回路により出力トランジスタの両出力端子
間の電位差に応じて制御する構成を採っているため、出
力トランジスタの両出力端子に同相の電圧変動が発生し
た場合、即ち、出力トランジスタの出力端子の絶対電位
は変化するものの両出力端子間の電位差は変化しないと
いった状況では、電圧制御回路は実質的に動作せず、電
流検出用トランジスタの両出力端子間の電位差は変化し
ない。
The current flowing between the two output terminals of the output transistor is accurately detected based on the current flowing through the current path forming element via the current detecting transistor. Here, in particular, in the current detection circuit of the present invention, the output transistor and the current detection transistor are not directly connected, and the voltage (absolute potential) of the output terminal of the current detection transistor is not controlled. The voltage difference between the two output terminals of the current detection transistor is controlled by the voltage control circuit according to the potential difference between the two output terminals of the output transistor. When this occurs, that is, in a situation where the absolute potential of the output terminal of the output transistor changes but the potential difference between the two output terminals does not change, the voltage control circuit does not substantially operate, and the two output terminals of the current detection transistor do not. The potential difference between them does not change.

【0020】従って、本発明の電流検出回路によれば、
出力トランジスタの両出力端子に急峻な同相の電圧変動
が発生すると、出力トランジスタの両出力端子間の電位
差が変化していないにも拘らず電流検出用トランジスタ
の両出力端子間の電位差が変化してしまう、といった従
来回路での欠点を一掃して、ノイズに影響されることな
く高精度な電流検出を安定して行うことができるように
なる。
Therefore, according to the current detection circuit of the present invention,
When a steep in-phase voltage fluctuation occurs at both output terminals of the output transistor, the potential difference between both output terminals of the current detection transistor changes even though the potential difference between both output terminals of the output transistor does not change. This eliminates the drawbacks of the conventional circuit such as that of the conventional circuit, and enables stable current detection with high accuracy without being affected by noise.

【0021】尚、上記説明では、電圧制御回路が、電流
検出用トランジスタの両出力端子間の電位差を出力トラ
ンジスタの両出力端子間の電位差に一致させる場合につ
いて説明したが、電流検出用トランジスタの両出力端子
間の電位差と、出力トランジスタの両出力端子間の電位
差との比(上記所定倍)は、出力トランジスタと電流検
出用トランジスタの特性などに応じて、1以外の値に設
定してもよい。
In the above description, the case where the voltage control circuit matches the potential difference between both output terminals of the current detection transistor with the potential difference between both output terminals of the output transistor has been described. The ratio of the potential difference between the output terminals to the potential difference between the two output terminals of the output transistor (the predetermined multiple) may be set to a value other than 1 depending on the characteristics of the output transistor and the current detection transistor. .

【0022】一方、上記説明において、出力トランジス
タ及び電流検出用トランジスタの制御端子とは、両トラ
ンジスタが請求項3に記載の如くMOSトランジスタで
ある場合には、ゲートであり、両トランジスタが請求項
5に記載の如くバイポーラトランジスタである場合に
は、ベースである。
On the other hand, in the above description, the control terminals of the output transistor and the current detection transistor are gates when both transistors are MOS transistors as described in claim 3, and both transistors are the same. In the case of a bipolar transistor as described in (1), it is a base.

【0023】そして、出力トランジスタと電流検出用ト
ランジスタとの各々を、その制御端子と一方の出力端子
との間の電位差が同じになるように駆動するには、請求
項4或いは請求項6に記載の如く構成すれば良い。即
ち、出力トランジスタ及び電流検出用トランジスタとし
て、請求項3に記載の如くMOSトランジスタを用いた
場合には、請求項4に記載の電流検出回路のように、出
力トランジスタのゲートとソースとの間に駆動電圧を印
加する第1の駆動回路と、電流検出用トランジスタのゲ
ートとソースとの間に前記駆動電圧と同等の駆動電圧を
印加する第2の駆動回路とを設ければよい。そして、こ
の請求項4に記載の電流検出回路によれば、出力トラン
ジスタのゲート−ソース間電圧と電流検出用トランジス
タのゲート−ソース間電圧とを一致させつつ、その両ト
ランジスタを各々独立に駆動することができる。
Further, in order to drive each of the output transistor and the current detecting transistor so that the potential difference between the control terminal and one of the output terminals is equal to each other, it is preferable that the output transistor and the current detection transistor be driven in the same manner. The configuration may be as follows. That is, when a MOS transistor is used as the output transistor and the current detection transistor, the output transistor has a gate and a source connected between the gate and the source of the output transistor. What is necessary is just to provide a first drive circuit for applying a drive voltage and a second drive circuit for applying a drive voltage equivalent to the drive voltage between the gate and the source of the current detection transistor. According to the current detection circuit of the fourth aspect, while the gate-source voltage of the output transistor and the gate-source voltage of the current detection transistor are matched, both of the transistors are driven independently. be able to.

【0024】また、出力トランジスタ及び電流検出用ト
ランジスタとして、請求項5に記載の如くバイポーラト
ランジスタを用いた場合には、請求項6に記載の電流検
出回路のように、出力トランジスタのベースとエミッタ
との間に駆動電流を流す第1の駆動回路と、電流検出用
トランジスタのベースとエミッタとの間に前記駆動電流
と同等の駆動電流を流す第2の駆動回路とを設ければよ
い。そして、この請求項6に記載の電流検出回路によれ
ば、出力トランジスタのベース−エミッタ間電圧と電流
検出用トランジスタのベース−エミッタ間電圧とを一致
させつつ、その両トランジスタを各々独立に駆動するこ
とができる。
In the case where a bipolar transistor is used as the output transistor and the current detecting transistor, the base and the emitter of the output transistor are connected to each other as in the current detecting circuit according to the sixth embodiment. A first drive circuit may be provided between the base and the emitter of the current detecting transistor, and a second drive circuit may be provided between the base and the emitter of the current detection transistor. According to the current detection circuit of the sixth aspect, the base-emitter voltage of the output transistor and the base-emitter voltage of the current detection transistor are matched, and both transistors are independently driven. be able to.

【0025】ところで、電圧制御回路の具体的で好適な
構成としては、請求項2に記載のものである。即ち、請
求項2に記載の電流検出回路では、電圧制御回路が、出
力トランジスタの両出力端子のうちで高電位側の出力端
子の電圧と電流検出用トランジスタの両出力端子のうち
で低電位側の出力端子の電圧とを分圧する第1抵抗器及
び第2抵抗器と、出力トランジスタの両出力端子のうち
で低電位側の出力端子の電圧と電流検出用トランジスタ
の両出力端子のうちで高電位側の出力端子の電圧とを分
圧する第3抵抗器及び第4抵抗器と、演算増幅器とを備
えており、その演算増幅器が、第1抵抗器及び第2抵抗
器により分圧された電圧と第3抵抗器及び第4抵抗器に
より分圧された電圧とが一致するように、電流経路形成
用素子の電流検出用トランジスタとは反対側の端子の電
位を変化させるように構成されている。
A specific and preferred configuration of the voltage control circuit is as described in claim 2. That is, in the current detection circuit according to the second aspect, the voltage control circuit is configured to control the voltage of the output terminal on the high potential side of the two output terminals of the output transistor and the low potential side of the output terminals of the current detection transistor. A first resistor and a second resistor that divide the voltage of the output terminal of the output transistor, and a voltage of the output terminal on the low potential side of both output terminals of the output transistor and a high voltage of both output terminals of the current detection transistor. A third resistor and a fourth resistor for dividing the voltage of the output terminal on the potential side; and an operational amplifier, wherein the operational amplifier has a voltage divided by the first resistor and the second resistor. It is configured to change the potential of the terminal of the current path forming element opposite to the current detecting transistor so that the voltage and the voltage divided by the third resistor and the fourth resistor match. .

【0026】そして、この請求項2に記載の電流検出回
路によれば、簡単な回路構成で電圧制御回路の動作を実
現することができ、また、電流検出用トランジスタの両
出力端子間の電位差と出力トランジスタの両出力端子間
の電位差との比(上記所定倍)を、第1〜第4抵抗器の
抵抗値により簡単に設定することができる。
According to the current detecting circuit of the second aspect, the operation of the voltage control circuit can be realized with a simple circuit configuration, and the potential difference between the two output terminals of the current detecting transistor can be reduced. The ratio with respect to the potential difference between the two output terminals of the output transistor (the predetermined multiple) can be easily set by the resistance values of the first to fourth resistors.

【0027】一方、本発明の電流検出回路においては、
例えば、電流経路形成用素子として、所定の抵抗値を有
する抵抗器を用い、その抵抗器の両端に生じる電位差を
測定することで、出力トランジスタの両出力端子間に流
れる電流を検出するように構成することができる。
On the other hand, in the current detection circuit of the present invention,
For example, a resistor having a predetermined resistance value is used as a current path forming element, and a current flowing between both output terminals of an output transistor is detected by measuring a potential difference generated between both ends of the resistor. can do.

【0028】また、請求項7に記載のように、電流経路
形成用素子として、一方の出力端子が電流検出用トラン
ジスタの前記所定電位とは反対側の出力端子に接続さ
れ、他方の出力端子が電圧制御回路に接続されたトラン
ジスタであって、カレントミラー回路の一部を成す第1
のトランジスタを用い、更に、その第1のトランジスタ
と共に前記カレントミラー回路を構成して、第1のトラ
ンジスタに流れる電流に比例した電流を流す第2のトラ
ンジスタを設けるように構成しても良い。
According to a seventh aspect of the present invention, as the current path forming element, one output terminal is connected to the output terminal of the current detecting transistor opposite to the predetermined potential, and the other output terminal is connected to the other terminal. A first transistor which is connected to the voltage control circuit and forms a part of a current mirror circuit;
And the current mirror circuit may be configured together with the first transistor to provide a second transistor that allows a current proportional to the current flowing through the first transistor to be provided.

【0029】つまり、このような請求項7に記載の電流
検出回路において、第2のトランジスタには、電流経路
形成用素子としての第1のトランジスタに流れる電流
(即ち、電流検出用トランジスタに流れる電流)に比例
した電流が流れることとなるため、この第2のトランジ
スタに流れる電流を測定することで、出力トランジスタ
の両出力端子間に流れる電流を精度良く検出することが
できる。
That is, in the current detecting circuit according to the seventh aspect, the current flowing through the first transistor as a current path forming element (ie, the current flowing through the current detecting transistor) is provided in the second transistor. ) Flows, and therefore, by measuring the current flowing through the second transistor, the current flowing between both output terminals of the output transistor can be accurately detected.

【0030】尚、カレントミラー回路において、第1の
トランジスタに流れる電流と第2のトランジスタに流れ
る電流との比は、第1及び第2の両トランジスタのトラ
ンジスタサイズによって決まるカレントミラー回路のカ
レントミラー比であり、様々な値に適宜設定することが
できる。
In the current mirror circuit, the ratio between the current flowing through the first transistor and the current flowing through the second transistor is determined by the current mirror ratio of the current mirror circuit which is determined by the transistor sizes of the first and second transistors. And can be appropriately set to various values.

【0031】[0031]

【発明の実施の形態】以下、本発明が適用された実施形
態について図面を用いて説明する。尚、本発明は、下記
の実施形態に限定されることなく、本発明の技術的範囲
に属する限り、種々の形態を採り得ることは言うまでも
ない。
Embodiments of the present invention will be described below with reference to the drawings. It is needless to say that the present invention is not limited to the embodiments described below, and can take various forms as long as it belongs to the technical scope of the present invention.

【0032】[第1実施形態]まず図1は、第1実施形
態の電流検出回路を表す回路図である。図1に示すよう
に、第1実施形態の電流検出回路は、ドレインが直流電
源の高電位側(以下、電源電圧VD1という)に接続さ
れ、ソースが電気負荷Lを介して直流電源の低電位側
(以下、接地電位という)に接続された、NチャネルM
OSトランジスタからなる出力トランジスタ1と、この
出力トランジスタ1と同種且つ同極性のNチャネルMO
Sトランジスタであって、出力トランジスタ1と同一の
プロセスにより出力トランジスタ1とはトランジスタサ
イズ(即ち、幾何学的寸法)が異なるように形成された
電流検出用トランジスタ2とを備えている。
[First Embodiment] FIG. 1 is a circuit diagram showing a current detection circuit according to a first embodiment. As shown in FIG. 1, in the current detection circuit of the first embodiment, the drain is connected to the high potential side of the DC power supply (hereinafter referred to as power supply voltage VD1), and the source is connected to the low potential of the DC power supply via an electric load L. Channel M connected to the side (hereinafter referred to as ground potential)
An output transistor 1 composed of an OS transistor and an N-channel MO having the same type and the same polarity as the output transistor 1
The transistor includes an S transistor, and a current detection transistor 2 formed so as to have a different transistor size (that is, a geometric dimension) from the output transistor 1 by the same process as the output transistor 1.

【0033】そして更に、本第1実施形態の電流検出回
路は、出力トランジスタ1を駆動するための駆動回路3
と、電流検出用トランジスタ2を駆動するための駆動回
路4と、コレクタが自己のベースと電流検出用トランジ
スタ2のドレインとに接続された電流経路形成用素子及
び第1のトランジスタとしてのPNPトランジスタ5a
と、ベースとエミッタがPNPトランジスタ5aのベー
スとエミッタに夫々接続されて、PNPトランジスタ5
aと共にカレントミラー回路5を構成する第2のトラン
ジスタとしてのPNPトランジスタ5bと、両PNPト
ランジスタ5a,5bのエミッタ,出力トランジスタ1
のドレインとソース,及び電流検出用トランジスタ2の
ドレインとソースに接続されて、出力トランジスタ1の
ドレイン−ソース間電圧(即ち、ドレインとソースとの
電位差)と同じ電位差を、電流検出用トランジスタ2の
ドレイン−ソース間に発生させる電圧制御回路6とを備
えている。
Further, the current detecting circuit according to the first embodiment includes a driving circuit 3 for driving the output transistor 1.
A driving circuit 4 for driving the current detecting transistor 2, a current path forming element whose collector is connected to its own base and the drain of the current detecting transistor 2, and a PNP transistor 5 a as a first transistor
And the base and the emitter are respectively connected to the base and the emitter of the PNP transistor 5a.
a, a PNP transistor 5b as a second transistor constituting the current mirror circuit 5, the emitters of both PNP transistors 5a, 5b, and the output transistor 1
Connected to the drain and source of the current detecting transistor 2 and the drain and source of the current detecting transistor 2, and the same potential difference as the drain-source voltage (that is, the potential difference between the drain and the source) of the output transistor 1 And a voltage control circuit 6 generated between the drain and the source.

【0034】ここで、駆動回路3は、定電流源3aと、
カソードが定電流源3aの下流側と出力トランジスタ1
のゲートとに接続され、アノードが出力トランジスタ1
のソースに接続されたツェナーダイオード3bとから構
成されている。また同様に、駆動回路4は、定電流源4
aと、カソードが定電流源4aの下流側と電流検出用ト
ランジスタ2のゲートとに接続され、アノードが電流検
出用トランジスタ2のソースに接続されたツェナーダイ
オード4bとから構成されている。
Here, the driving circuit 3 includes a constant current source 3a,
The cathode is downstream of the constant current source 3a and the output transistor 1
And the anode is connected to the output transistor 1
And a Zener diode 3b connected to the source of the power supply. Similarly, the drive circuit 4 includes a constant current source 4
and a Zener diode 4b having a cathode connected to the downstream side of the constant current source 4a and the gate of the current detection transistor 2, and an anode connected to the source of the current detection transistor 2.

【0035】そして、駆動回路3の定電流源3aが流す
一定電流と、駆動回路4の定電流源4aが流す一定電流
は、互いに同じ値に設定されており、また、駆動回路3
のツェナーダイオード3bのツェナー電圧と、駆動回路
4のツェナーダイオード4bのツェナー電圧は、互いに
同じ値に設定されている。
The constant current flowing from the constant current source 3a of the drive circuit 3 and the constant current flowing from the constant current source 4a of the drive circuit 4 are set to the same value.
The Zener voltage of the Zener diode 3b and the Zener voltage of the Zener diode 4b of the drive circuit 4 are set to the same value.

【0036】次に、電圧制御回路6は、出力トランジス
タ1のドレイン及びソースのうちで高電位側であるドレ
インに一端が接続された第1抵抗器R1と、電流検出用
トランジスタ2のドレイン及びソースのうちで低電位側
であるソースに一端が接続され、他端が第1抵抗器R1
の出力トランジスタ1とは反対側の端部に接続された第
2抵抗器R2と、出力トランジスタ1のドレイン及びソ
ースのうちで低電位側であるソースに一端が接続された
第3抵抗器R3と、電流検出用トランジスタ2のドレイ
ン及びソースのうちで高電位側であるドレインに一端が
接続され、他端が第3抵抗器R3の出力トランジスタ1
とは反対側の端部に接続された第4抵抗器R4と、第1
抵抗器R1と第2抵抗器R2との接続点に非反転入力端
子(+端子)が接続され、第3抵抗器R3と第4抵抗器
R4との接続点に反転入力端子(−端子)が接続され、
PNPトランジスタ5a,5bのエミッタに出力端子が
接続された演算増幅器OPとから構成されている。
Next, the voltage control circuit 6 includes a first resistor R1 having one end connected to the drain on the higher potential side of the drain and the source of the output transistor 1, and a drain and a source of the current detection transistor 2. One end is connected to the source on the low potential side, and the other end is connected to the first resistor R1.
A second resistor R2 connected to an end of the output transistor 1 on the opposite side, a third resistor R3 connected to one of the drain and the source of the output transistor 1 on the lower potential side, and One end is connected to the drain on the high potential side of the drain and the source of the current detecting transistor 2, and the other end is connected to the output transistor 1 of the third resistor R3.
A fourth resistor R4 connected to the end opposite to
A non-inverting input terminal (+ terminal) is connected to a connection point between the resistor R1 and the second resistor R2, and an inverting input terminal (-terminal) is connected to a connection point between the third resistor R3 and the fourth resistor R4. Connected
It comprises an operational amplifier OP whose output terminal is connected to the emitters of the PNP transistors 5a and 5b.

【0037】そして、この電圧制御回路6では、演算増
幅器OPの出力端子が、PNPトランジスタ5a,5b
のエミッタに接続される出力端子J1となり、第1抵抗
器R1の第2抵抗器R2とは反対側の端部が、出力トラ
ンジスタ1のドレインに接続される入力端子J2とな
り、第3抵抗器R3の第4抵抗器R4とは反対側の端部
が、出力トランジスタ1のソースに接続される入力端子
J3となり、第4抵抗器R4の第3抵抗器R3とは反対
側の端部が、電流検出用トランジスタ2のドレインに接
続される入力端子J4となり、第2抵抗器R2の第1抵
抗器R1とは反対側の端部が、電流検出用トランジスタ
2のソースに接続される入力端子J5となっている。
In the voltage control circuit 6, the output terminal of the operational amplifier OP is connected to the PNP transistors 5a, 5b
And the other end of the first resistor R1 opposite to the second resistor R2 becomes the input terminal J2 connected to the drain of the output transistor 1, and the third resistor R3 Of the fourth resistor R4 is the input terminal J3 connected to the source of the output transistor 1, and the end of the fourth resistor R4 opposite to the third resistor R3 is the current terminal J3. The input terminal J4 is connected to the drain of the detection transistor 2, and the end of the second resistor R2 opposite to the first resistor R1 is connected to the input terminal J5 connected to the source of the current detection transistor 2. Has become.

【0038】尚、本第1実施形態において、上記抵抗器
R1,R2,R3,R4の各抵抗値は、全て同じ値に設
定されている。一方、本第1実施形態の電流検出回路に
おいて、出力トランジスタ1のドレインは、端子20を
介して電源電圧VD1に接続されており、出力トランジ
スタ1のソースは、端子22を介して電気負荷Lの接地
電位とは反対側に接続されている。
In the first embodiment, the resistances of the resistors R1, R2, R3, and R4 are all set to the same value. On the other hand, in the current detection circuit of the first embodiment, the drain of the output transistor 1 is connected to the power supply voltage VD1 via the terminal 20, and the source of the output transistor 1 is connected to the electric load L via the terminal 22. It is connected to the opposite side from the ground potential.

【0039】また、電流検出用トランジスタ2のソース
は、低電位側端子24に接続されており、その低電位側
端子24は、定電流源3a,4aの電源電圧よりも低く
且つ演算増幅器OPが出力可能な最低電圧と等しい電位
(本第1実施形態では、接地電位)に接続されている。
The source of the current detecting transistor 2 is connected to a low potential terminal 24. The low potential terminal 24 is lower than the power supply voltage of the constant current sources 3a and 4a and the operational amplifier OP It is connected to a potential equal to the lowest voltage that can be output (ground potential in the first embodiment).

【0040】そして、本第1実施形態の電流検出回路に
おいては、PNPトランジスタ5bのコレクタが電流検
出端子26に接続されており、この電流検出端子26か
ら流れ出す電流I3 により、出力トランジスタ1のドレ
イン−ソース間に流れる電流(即ち、出力トランジスタ
1のドレイン電流であって、電気負荷Lに流れる負荷電
流)I1 を検出するようになっている。
In the current detection circuit of the first embodiment, the collector of the PNP transistor 5b is connected to the current detection terminal 26, and the current I3 flowing out of the current detection terminal 26 causes the drain of the output transistor 1 to be connected. The current I1 flowing between the sources (that is, the load current flowing through the electric load L, which is the drain current of the output transistor 1) is detected.

【0041】次に、上記のように構成された電流検出回
路の動作について説明する。まず、駆動回路3におい
て、定電流源3aからの一定電流がツェナーダイオード
3bに流れることにより、ツェナーダイオード3bのカ
ソード−アノード間にツェナー電圧が生じ、そのツェナ
ー電圧が出力トランジスタ1のゲート−ソース間に駆動
電圧として印加されて、出力トランジスタ1がオンす
る。また同様に、駆動回路4において、定電流源4aか
らの一定電流がツェナーダイオード4bに流れることに
より、ツェナーダイオード4bのカソード−アノード間
にツェナー電圧が生じ、そのツェナー電圧が電流検出用
トランジスタ2のゲート−ソース間に駆動電圧として印
加されて、電流検出用トランジスタ2がオンする。
Next, the operation of the current detection circuit configured as described above will be described. First, in the drive circuit 3, a constant current from the constant current source 3a flows through the Zener diode 3b, so that a Zener voltage is generated between the cathode and the anode of the Zener diode 3b, and the Zener voltage is applied between the gate and the source of the output transistor 1. Is applied as a drive voltage to turn on the output transistor 1. Similarly, in the drive circuit 4, a constant current from the constant current source 4a flows through the Zener diode 4b, thereby generating a Zener voltage between the cathode and the anode of the Zener diode 4b. A drive voltage is applied between the gate and the source to turn on the current detection transistor 2.

【0042】そして、前述したように、ツェナーダイオ
ード4bのツェナー電圧は、ツェナーダイオード3bの
ツェナー電圧と同じ値に設定されているため、出力トラ
ンジスタ1のゲート−ソース間と、電流検出用トランジ
スタ2のゲート−ソース間には、同等の駆動電圧が各々
印加されることとなる。
As described above, since the Zener voltage of the Zener diode 4b is set to the same value as the Zener voltage of the Zener diode 3b, the voltage between the gate and the source of the output transistor 1 and the current detection transistor 2 The same drive voltage is applied between the gate and the source.

【0043】このように出力トランジスタ1と電流検出
用トランジスタ2とがオン状態になると、電源電圧VD
1から出力トランジスタ1(ドレイン→ソース)を介し
て、電気負荷Lに負荷電流I1 が流れる。そして、この
時、出力トランジスタ1はオン抵抗を有するため、出力
トランジスタ1のドレイン−ソース間に電位差が発生す
る。
As described above, when the output transistor 1 and the current detecting transistor 2 are turned on, the power supply voltage VD
1 through the output transistor 1 (drain → source), a load current I1 flows to the electric load L. At this time, since the output transistor 1 has an ON resistance, a potential difference occurs between the drain and the source of the output transistor 1.

【0044】すると、電圧制御回路6(詳しくは演算増
幅器OP)は、電流検出用トランジスタ2のドレイン−
ソース間電圧が、出力トランジスタ1のドレイン−ソー
ス間電圧と同じになるように、PNPトランジスタ5
a,5aのミッタ電圧を調節する。
Then, the voltage control circuit 6 (specifically, the operational amplifier OP) is connected to the drain of the current detecting transistor 2.
The PNP transistor 5 is set so that the source-to-source voltage becomes the same as the drain-source voltage of the output transistor 1.
a, 5a.

【0045】具体的には、出力トランジスタ1のドレイ
ン電圧と電流検出用トランジスタ2のソース電圧とが、
第1抵抗器R1及び第2抵抗器により分圧され、また、
出力トランジスタ1のソース電圧と電流検出用トランジ
スタ2のドレイン電圧とが、第3抵抗器R3及び第4抵
抗器R4により分圧される。
Specifically, the drain voltage of the output transistor 1 and the source voltage of the current detecting transistor 2 are:
The voltage is divided by the first resistor R1 and the second resistor, and
The source voltage of the output transistor 1 and the drain voltage of the current detection transistor 2 are divided by the third resistor R3 and the fourth resistor R4.

【0046】そして、演算増幅器OPが、自己の出力端
子の電圧(即ち、PNPトランジスタ5a,5bのエミ
ッタ電圧)を、第1抵抗器R1及び第2抵抗器R2によ
り分圧された電圧と第3抵抗器R3及び第4抵抗器R4
により分圧された電圧とが一致するように変化させる。
Then, the operational amplifier OP divides the voltage of its own output terminal (that is, the emitter voltage of the PNP transistors 5a and 5b) by the voltage divided by the first resistor R1 and the second resistor R2 and the third voltage. Resistor R3 and fourth resistor R4
, So as to match the divided voltage.

【0047】ここで、第1抵抗器R1と第2抵抗器R2
との抵抗値の比(R2/R1)と、第3抵抗器R3と第
4抵抗器R4との抵抗値の比(R4/R3)とが同一で
あれば、電流検出用トランジスタ2のドレイン−ソース
間電圧が、出力トランジスタ1のドレイン−ソース間電
圧に対して(R2/R1=R4/R3)倍となるよう
に、演算増幅器OPの出力端子の電圧が変化する。そし
て、本実施形態においては、前述したように各抵抗器R
1,R2,R3,R4の抵抗値が全て同じ値に設定され
ているため、PNPトランジスタ5a,5aのミッタ電
圧は、電流検出用トランジスタ2のドレイン−ソース間
電圧が、出力トランジスタ1のドレイン−ソース間電圧
の1倍となるように調節されるのである。
Here, the first resistor R1 and the second resistor R2
If the ratio of the resistance value (R2 / R1) of the third resistor R3 to the resistance value of the third resistor R4 (R4 / R3) is the same, The voltage at the output terminal of the operational amplifier OP changes so that the source-to-source voltage becomes (R2 / R1 = R4 / R3) times the drain-source voltage of the output transistor 1. In the present embodiment, as described above, each resistor R
Since the resistance values of R1, R2, R3, and R4 are all set to the same value, the voltage between the drain and source of the PNP transistors 5a and 5a It is adjusted so as to be one time the source-to-source voltage.

【0048】このような電圧制御回路6の作用により、
電流検出用トランジスタ2のドレイン−ソース間電圧が
出力トランジスタ1のドレイン−ソース間電圧と等しく
なるように制御されると、両トランジスタ1,2におけ
る各端子間の電位差が全て等しくなり、両トランジスタ
1,2は、飽和/非飽和の全動作領域にて、その動作点
が一致するため、電流検出用トランジスタ2(ドレイン
→ソース)には、電圧制御回路6の演算増幅器OPの出
力端子からPNPトランジスタ5aを経由して、出力ト
ランジスタ1に流れる電流(即ち、電気負荷Lに流れる
負荷電流)I1に対し電流検出用トランジスタ2と出力
トランジスタ1とのトランジスタサイズの比(即ち、幾
何学的寸法の面積比)に応じた電流I2 が正確に流れ
る。
By the operation of such a voltage control circuit 6,
When the voltage between the drain and the source of the current detecting transistor 2 is controlled to be equal to the voltage between the drain and the source of the output transistor 1, the potential differences between the terminals of the transistors 1 and 2 are all equal, and , 2 have the same operating point in all the saturated / non-saturated operating regions. Therefore, the current detecting transistor 2 (drain → source) is connected from the output terminal of the operational amplifier OP of the voltage control circuit 6 to the PNP transistor. 5a, the ratio of the transistor size between the current detecting transistor 2 and the output transistor 1 to the current I1 flowing through the output transistor 1 (ie, the load current flowing through the electric load L) (ie, the area of the geometric dimension) The current I2 according to the ratio) flows accurately.

【0049】すると、PNPトランジスタ5aと共にカ
レントミラー回路5を構成するPNPトランジスタ5b
には、PNPトランジスタ5aに流れる電流(即ち、電
流検出用トランジスタ2に流れる電流)I2 に比例した
電流I3 が流れることとなる。そして、上記電流I3
が、電流検出端子26から当該電流検出回路の外部へ流
れ出るため、その電流I3 を監視することで、出力トラ
ンジスタ1のドレイン−ソース間に流れる電流I1 が検
出される。
Then, a PNP transistor 5b constituting the current mirror circuit 5 together with the PNP transistor 5a
, A current I3 proportional to the current I2 flowing through the PNP transistor 5a (ie, the current flowing through the current detecting transistor 2) flows. And the current I3
Flows from the current detection terminal 26 to the outside of the current detection circuit. By monitoring the current I3, the current I1 flowing between the drain and the source of the output transistor 1 is detected.

【0050】尚、PNPトランジスタ5aに流れる電流
I2 とPNPトランジスタ5bに流れる電流I3 との比
は、両トランジスタ5a,5bのトランジスタサイズに
よって決まるカレントミラー回路5のカレントミラー比
である。このような第1実施形態の電流検出回路におい
て、出力トランジスタ1と電流検出用トランジスタ2と
のトランジスタサイズの比をm:1とすると、出力トラ
ンジスタ1に流れる電流I1 と電流検出用トランジスタ
2に流れる電流I2 との関係は、下記の式1のようにな
る。
The ratio between the current I2 flowing through the PNP transistor 5a and the current I3 flowing through the PNP transistor 5b is the current mirror ratio of the current mirror circuit 5 determined by the transistor sizes of the two transistors 5a and 5b. In the current detection circuit of the first embodiment, assuming that the transistor size ratio between the output transistor 1 and the current detection transistor 2 is m: 1, the current I1 flowing through the output transistor 1 and the current flowing through the current detection transistor 2 are determined. The relationship with the current I2 is as shown in the following equation 1.

【0051】[0051]

【数1】I2 =I1 /m …(式1) また、カレントミラー回路5のカレントミラー比をn:
1(=1/n倍)とすると、PNPトランジスタ5bを
経由して電流検出端子26から流れ出す電流I3 は、下
記の式2のようになる。
I 2 = I 1 / m (Equation 1) Further, the current mirror ratio of the current mirror circuit 5 is represented by n:
If 1 (= 1 / n times), the current I3 flowing out of the current detection terminal 26 via the PNP transistor 5b is expressed by the following equation (2).

【0052】[0052]

【数2】I3 =I2 /n …(式2) よって、上記式1及び式2より、電流検出端子26から
流れ出す電流I3 は、下記の式3の如く表される。
I3 = I2 / n (Equation 2) Accordingly, from the above equations 1 and 2, the current I3 flowing out of the current detection terminal 26 is expressed as the following equation 3.

【0053】[0053]

【数3】I3 =I1 /(m×n) …(式3) 式3から分かるように、電流I3 は、出力トランジスタ
1に流れる電流I1 に比例すると共に、その比例定数
は、出力トランジスタ1と電流検出用トランジスタ2の
トランジスタサイズ比mと、カレントミラー回路5のカ
レントミラー比nだけに依存し、他の条件には関係が無
いことが分かる。
I 3 = I 1 / (m × n) (Equation 3) As can be seen from Equation 3, the current I 3 is proportional to the current I 1 flowing through the output transistor 1, and the proportional constant is equal to that of the output transistor 1. It can be seen that it depends only on the transistor size ratio m of the current detection transistor 2 and the current mirror ratio n of the current mirror circuit 5, and has no relation to other conditions.

【0054】そして、カレントミラー回路5では、PN
Pトランジスタ5a,5bの温度特性が相殺され、ま
た、出力トランジスタ1と電流検出用トランジスタ2に
おいても、互いの温度特性が相殺されるため、温度変化
に影響されずに、上記式1〜式3が成立する。
In the current mirror circuit 5, PN
The temperature characteristics of the P transistors 5a and 5b cancel each other, and the temperature characteristics of the output transistor 1 and the current detecting transistor 2 also cancel each other. Holds.

【0055】従って、本第1実施形態の電流検出回路に
よれば、出力トランジスタ1に流れる電流I1 を極めて
精度良く検出することができる。そして特に、本第1実
施形態の電流検出回路では、出力トランジスタ1と電流
検出用トランジスタ2とが直接接続されておらず、しか
も、電流検出用トランジスタ2のドレイン或いはソース
の電圧を制御するのではなく、電流検出用トランジスタ
2のドレイン−ソース間電圧を、電圧制御回路6により
出力トランジスタ1のドレイン−ソース間電圧に応じて
制御する構成を採っている。
Therefore, according to the current detection circuit of the first embodiment, the current I1 flowing through the output transistor 1 can be detected with extremely high accuracy. In particular, in the current detection circuit of the first embodiment, the output transistor 1 and the current detection transistor 2 are not directly connected, and the drain or source voltage of the current detection transistor 2 is controlled. Instead, the voltage control circuit 6 controls the drain-source voltage of the current detection transistor 2 in accordance with the drain-source voltage of the output transistor 1.

【0056】このため、出力トランジスタ1のドレイン
とソースとに同相の電圧変動が発生した場合、即ち、出
力トランジスタ1のドレイン及びソースの絶対電位は変
化するもののドレイン−ソース間電圧は変化しないとい
った状況では、電圧制御回路6は実質的に動作せず、電
流検出用トランジスタ2のドレイン−ソース間電圧は変
化しない。
For this reason, when a voltage fluctuation of the same phase occurs between the drain and the source of the output transistor 1, that is, the drain-source voltage of the output transistor 1 changes but the drain-source voltage does not change. In this case, the voltage control circuit 6 does not substantially operate, and the drain-source voltage of the current detection transistor 2 does not change.

【0057】よって、前述した従来回路と同様の構成を
採用した場合には、ノイズなどにより出力トランジスタ
1のドレインとソースに急峻な同相の電圧変動が発生す
ると、出力トランジスタ1のドレイン−ソース間電圧が
変化していないにも拘らず電流検出用トランジスタ2の
ドレイン−ソース間電圧が変化してしてしまう、という
問題が生じるが、本第1実施形態の電流検出回路によれ
ば、そのような従来回路での欠点を一掃して、ノイズに
影響されることなく高精度な電流検出を安定して行うこ
とができるようになる。
Therefore, when a configuration similar to the above-described conventional circuit is employed, when a steep in-phase voltage fluctuation occurs at the drain and source of the output transistor 1 due to noise or the like, the voltage between the drain and source of the output transistor 1 becomes large. Although the voltage between the drain and the source of the current detecting transistor 2 changes even though the current does not change, the current detecting circuit according to the first embodiment causes such a problem. It is possible to eliminate the drawbacks of the conventional circuit and to stably perform high-precision current detection without being affected by noise.

【0058】尚、本第1実施形態においては、駆動回路
3が第1の駆動回路に相当し、駆動回路4が第2の駆動
回路に相当している。 [第2実施形態]次に、図2は、第2実施形態の電流検
出回路を表す回路図である。
In the first embodiment, the drive circuit 3 corresponds to a first drive circuit, and the drive circuit 4 corresponds to a second drive circuit. [Second Embodiment] FIG. 2 is a circuit diagram showing a current detection circuit according to a second embodiment.

【0059】図2に示すように、本第2実施形態の電流
検出回路は、図1に示した第1実施形態の電流検出回路
に対し、下記の(1)〜(4)の4点のみが異なってい
る。 (1)まず、電流検出用トランジスタ2のドレインが、
高電位側端子25に接続されており、その高電位側端子
25は、演算増幅器OPが出力可能な最高電圧と等しい
電位(本第2実施形態では、電源電圧VD1)に接続さ
れている。
As shown in FIG. 2, the current detection circuit of the second embodiment differs from the current detection circuit of the first embodiment shown in FIG. 1 only in the following four points (1) to (4). Are different. (1) First, the drain of the current detection transistor 2 is
The high potential side terminal 25 is connected to a potential (the power supply voltage VD1 in the second embodiment) equal to the highest voltage that can be output by the operational amplifier OP.

【0060】(2)次に、カレントミラー回路5に代え
て、カレントミラー回路7が設けられており、そのカレ
ントミラー回路7は、コレクタが自己のベースと電流検
出用トランジスタ2のソースとに接続された電流経路形
成用素子及び第1のトランジスタとしてのNPNトラン
ジスタ7aと、ベースとエミッタがNPNトランジスタ
7aのベースとエミッタに夫々接続された第2のトラン
ジスタとしてのNPNトランジスタ7bと、から構成さ
れている。
(2) Next, a current mirror circuit 7 is provided instead of the current mirror circuit 5, and the current mirror circuit 7 has a collector connected to its own base and the source of the current detecting transistor 2. And an NPN transistor 7a as a second transistor having a base and an emitter respectively connected to the base and the emitter of the NPN transistor 7a. I have.

【0061】そして、両NPNトランジスタ7a,7b
のエミッタが、電圧制御回路6を構成する演算増幅器O
Pの出力端子に接続されている。 (3)また、電圧制御回路6において、第1抵抗器R1
と第2抵抗器R2との接続点が、演算増幅器OPの反転
入力端子(−端子)に接続され、第3抵抗器R3と第4
抵抗器R4との接続点が、演算増幅器OPの非反転入力
端子(+端子)に接続されている。
Then, both NPN transistors 7a, 7b
Of the operational amplifier O constituting the voltage control circuit 6
It is connected to the output terminal of P. (3) In the voltage control circuit 6, the first resistor R1
A connection point between the third resistor R3 and the fourth resistor R2 is connected to the inverting input terminal (−terminal) of the operational amplifier OP.
The connection point with the resistor R4 is connected to the non-inverting input terminal (+ terminal) of the operational amplifier OP.

【0062】(4)そして、本第2実施形態の電流検出
回路においては、NPNトランジスタ7bのコレクタが
電流検出端子26に接続されており、この電流検出端子
26からNPNトランジスタ7bのコレクタへ流れ込む
電流I3 により、出力トランジスタ1のドレイン−ソー
ス間に流れる電流I1 を検出するようになっている。
(4) In the current detection circuit of the second embodiment, the collector of the NPN transistor 7b is connected to the current detection terminal 26, and the current flowing from the current detection terminal 26 to the collector of the NPN transistor 7b The current I1 flowing between the drain and the source of the output transistor 1 is detected by I3.

【0063】以上のように構成された第2実施形態の電
流検出回路においても、駆動回路3,4の各々により、
出力トランジスタ1と電流検出用トランジスタ2とがオ
ンされ、電源電圧VD1から出力トランジスタ1を介し
て、電気負荷Lに負荷電流I1 が流れる。
In the current detection circuit of the second embodiment configured as described above, the driving circuits 3 and 4 also
The output transistor 1 and the current detection transistor 2 are turned on, and a load current I1 flows from the power supply voltage VD1 to the electric load L via the output transistor 1.

【0064】そして、電圧制御回路6により、電流検出
用トランジスタ2のドレイン−ソース間電圧が出力トラ
ンジスタ1のドレイン−ソース間電圧と同じになるよう
に、NPNトランジスタ7a,7bのエミッタ電圧が調
節されて、電流検出用トランジスタ2に、出力トランジ
スタ1に流れる電流I1 に応じた電流I2 が正確に流
れ、更に、カレントミラー回路7を構成するNPNトラ
ンジスタ7bに、電流検出用トランジスタ2に流れる電
流I2 に比例した電流I3 が流れることとなる。
Then, the voltage control circuit 6 adjusts the emitter voltages of the NPN transistors 7a and 7b so that the drain-source voltage of the current detecting transistor 2 becomes equal to the drain-source voltage of the output transistor 1. As a result, the current I2 corresponding to the current I1 flowing through the output transistor 1 accurately flows through the current detecting transistor 2, and further flows through the NPN transistor 7b constituting the current mirror circuit 7 and the current I2 flowing through the current detecting transistor 2. A proportional current I3 will flow.

【0065】よって、電流検出端子26からNPNトラ
ンジスタ7bのコレクタへ流れ込む電流I3 を監視する
ことで、出力トランジスタ1のドレイン−ソース間に流
れる電流I1 が精度良く検出される。そして、本第2実
施形態の電流検出回路においても、前述した第1実施形
態の電流検出回路と全く同様に、出力トランジスタ1と
電流検出用トランジスタ2とが直接接続されておらず、
電流検出用トランジスタ2のドレイン−ソース間電圧
を、電圧制御回路6により出力トランジスタ1のドレイ
ン−ソース間電圧に応じて制御する構成を採っているた
め、ノイズに影響されることなく高精度な電流検出を安
定して行うことができる。
Therefore, by monitoring the current I3 flowing from the current detection terminal 26 to the collector of the NPN transistor 7b, the current I1 flowing between the drain and the source of the output transistor 1 can be detected accurately. In the current detection circuit of the second embodiment, the output transistor 1 and the current detection transistor 2 are not directly connected, just like the current detection circuit of the first embodiment.
Since the voltage between the drain and the source of the current detecting transistor 2 is controlled by the voltage control circuit 6 according to the voltage between the drain and the source of the output transistor 1, a highly accurate current can be obtained without being affected by noise. Detection can be performed stably.

【0066】[第3実施形態]次に、図3は、第3実施
形態の電流検出回路を表す回路図である。図3に示すよ
うに、本第3実施形態の電流検出回路では、図1に示し
た第1実施形態の電流検出回路と比較して、出力トラン
ジスタ1のソースが、端子22を介して接地電位に直接
接続されており、出力トランジスタ1のドレインが、端
子20を介して電気負荷Lの電源電圧VD1とは反対側
に接続されている。そして、それ以外の構成について
は、第1実施形態の電流検出回路と全く同様である。
Third Embodiment FIG. 3 is a circuit diagram showing a current detection circuit according to a third embodiment. As shown in FIG. 3, in the current detection circuit of the third embodiment, the source of the output transistor 1 is connected to the ground potential via the terminal 22 as compared with the current detection circuit of the first embodiment shown in FIG. , And the drain of the output transistor 1 is connected via a terminal 20 to the opposite side of the power supply voltage VD1 of the electric load L. The rest of the configuration is exactly the same as the current detection circuit of the first embodiment.

【0067】つまり、第1実施形態の電流検出回路で
は、出力トランジスタ1を電気負荷Lよりも高電位側に
配置した、所謂ハイサイド形式を採っていたが、本第3
実施形態の電流検出回路では、出力トランジスタ1を電
気負荷Lよりも低電位側に配置した、所謂ロウサイド形
式を採っている。
That is, the current detection circuit of the first embodiment employs a so-called high-side configuration in which the output transistor 1 is disposed on the higher potential side than the electric load L.
The current detection circuit according to the embodiment employs a so-called low-side configuration in which the output transistor 1 is disposed on the lower potential side than the electric load L.

【0068】そして、本第3実施形態の電流検出回路に
よっても、第1実施形態の電流検出回路と全く同様に動
作して、第1及び第2実施形態の電流検出回路と全く同
じ効果を得ることができる。 [第4実施形態]次に、図4は、第4実施形態の電流検
出回路を表す回路図である。
The current detection circuit according to the third embodiment operates in exactly the same manner as the current detection circuit according to the first embodiment, and achieves exactly the same effects as the current detection circuits according to the first and second embodiments. be able to. [Fourth Embodiment] FIG. 4 is a circuit diagram showing a current detection circuit according to a fourth embodiment.

【0069】図4に示すように、本第4実施形態の電流
検出回路では、図2に示した第2実施形態の電流検出回
路と比較して、出力トランジスタ1のソースが、端子2
2を介して接地電位に直接接続されており、出力トラン
ジスタ1のドレインが、端子20を介して電気負荷Lの
電源電圧VD1とは反対側に接続されている。そして、
それ以外の構成については、第2実施形態の電流検出回
路と全く同様である。
As shown in FIG. 4, in the current detection circuit of the fourth embodiment, as compared with the current detection circuit of the second embodiment shown in FIG.
2, the drain of the output transistor 1 is connected via a terminal 20 to the opposite side of the power supply voltage VD1 of the electric load L. And
Other configurations are exactly the same as those of the current detection circuit of the second embodiment.

【0070】つまり、第2実施形態の電流検出回路は、
第1実施形態の電流検出回路と同様のハイサイド形式を
採っていたが、本第4実施形態の電流検出回路では、第
3実施形態の電流検出回路と同様のロウサイド形式を採
っている。そして、本第4実施形態の電流検出回路によ
っても、第2実施形態の電流検出回路と全く同様に動作
して、前述した第1〜第3実施形態の電流検出回路と全
く同じ効果を得ることができる。
That is, the current detection circuit of the second embodiment
Although the high-side format similar to the current detection circuit of the first embodiment is employed, the current detection circuit of the fourth embodiment employs a low-side format similar to the current detection circuit of the third embodiment. Also, the current detection circuit of the fourth embodiment operates in exactly the same manner as the current detection circuit of the second embodiment, and obtains exactly the same effects as the current detection circuits of the first to third embodiments. Can be.

【0071】[その他]前述した各実施形態の電流検出
回路では、出力トランジスタ1及び電流検出用トランジ
スタ2として、NチャネルMOSトランジスタを用いた
が、PチャネルMOSトランジスタを出力トランジスタ
1及び電流検出用トランジスタ2として用い、回路を構
成するようにしても良い。また、両トランジスタ1,2
として、バイポーラトランジスタやMIS(Metal-Insu
lator-Semiconductor )トランジスタを用いるようにし
ても良い。
[Others] In the current detection circuit of each of the above-described embodiments, an N-channel MOS transistor is used as the output transistor 1 and the current detection transistor 2. However, a P-channel MOS transistor is used as the output transistor 1 and the current detection transistor. 2 may be used to form a circuit. In addition, both transistors 1 and 2
As bipolar transistors and MIS (Metal-Insu
lator-Semiconductor) A transistor may be used.

【0072】例えば、両トランジスタ1,2として、N
チャネルMOSトランジスタではなく、NPNトランジ
スタを用いる場合には、前述した図1〜図4において、
ドレインに代えてコレクタを、ソースに代えてエミッタ
を、ゲートに代えてベースを、夫々、回路接続に用いれ
ば良い。そして、この場合には、駆動回路3の定電流源
3aによって、出力トランジスタのベースとエミッタと
の間に駆動電流(ベース電流)が流され、駆動回路4の
定電流源4aによって、電流検出用トランジスタのベー
スとエミッタとの間に出力トランジスタの駆動電流と同
等の駆動電流が流されることとなる。
For example, as the two transistors 1 and 2, N
When an NPN transistor is used instead of a channel MOS transistor, in FIGS.
The collector may be used instead of the drain, the emitter may be used instead of the source, and the base may be used instead of the gate, for circuit connection. In this case, a driving current (base current) flows between the base and the emitter of the output transistor by the constant current source 3a of the driving circuit 3, and the constant current source 4a of the driving circuit 4 A drive current equivalent to the drive current of the output transistor flows between the base and the emitter of the transistor.

【0073】一方、前述した各実施形態におけるカレン
トミラー回路5,7についても、バイポーラトランジス
タに代えて、MOSトランジスタを用いて構成したり、
或いは、他の構成のカレントミラー回路を用いることが
できる。また、駆動回路3,4についても、出力トラン
ジスタ1と電流検出用トランジスタ2とのゲート−ソー
ス間電圧がほぼ等しくなる構成であれば、他の回路構成
を用いることができる。一方更に、前述した各実施形態
では、電流経路形成用素子として、カレントミラー回路
5,7の一部を成すトランジスタ5a,7aを用いた
が、カレントミラー回路5,7を設ける代わりに、電流
検出用トランジスタ2と演算増幅器OPの出力端子との
間に電流経路形成用素子としての抵抗器を直列に設け、
その抵抗器の両端の電位差を監視することで、出力トラ
ンジスタ1に流れる電流I1 を検出するように構成して
も良い。つまり、上記抵抗器の両端に生じる電位差によ
り、その抵抗器及び電流検出用トランジスタ2に流れる
電流I2 が分かるため、その電流I2 に基づき出力トラ
ンジスタ1の電流I1 を検出するのである。
On the other hand, the current mirror circuits 5 and 7 in each of the above-described embodiments are also configured by using MOS transistors instead of bipolar transistors.
Alternatively, a current mirror circuit having another configuration can be used. Further, as for the drive circuits 3 and 4, other circuit configurations can be used as long as the gate-source voltages of the output transistor 1 and the current detection transistor 2 are substantially equal. On the other hand, in each of the above-described embodiments, the transistors 5a and 7a forming a part of the current mirror circuits 5 and 7 are used as the current path forming elements, but instead of providing the current mirror circuits 5 and 7, the current detection is performed. A resistor as a current path forming element is provided in series between the transistor 2 and the output terminal of the operational amplifier OP,
The current I1 flowing through the output transistor 1 may be detected by monitoring the potential difference between both ends of the resistor. That is, the current I2 flowing through the resistor and the current detecting transistor 2 can be determined from the potential difference generated between both ends of the resistor, and the current I1 of the output transistor 1 is detected based on the current I2.

【0074】また、前述した各実施形態では、電流検出
用トランジスタ2のドレイン−ソース間電圧を、出力ト
ランジスタ1のドレイン−ソース間電圧と等しくさせる
ようにしたが、電流検出用トランジスタ2のドレイン−
ソース間電圧と、出力トランジスタ1のドレインソース
間電圧との比は、1以外の値に設定するようにしてもよ
い。
Further, in each of the above-described embodiments, the drain-source voltage of the current detection transistor 2 is made equal to the drain-source voltage of the output transistor 1.
The ratio between the source-to-source voltage and the drain-to-source voltage of the output transistor 1 may be set to a value other than 1.

【0075】例えば、第1抵抗器R1と第2抵抗器R2
との抵抗値の比(R2/R1)と、第3抵抗器R3と第
4抵抗器R4との抵抗値の比(R4/R3)とを、共に
2に設定しておけば、電流検出用トランジスタ2のドレ
イン−ソース間電圧が出力トランジスタ1のドレイン−
ソース間電圧に対して2倍となるように、演算増幅器O
Pの出力端子の電圧が変化することとなる。そして、こ
のような倍数値は、出力トランジスタ1と電流検出用ト
ランジスタ2の特性などに応じて適宜設定すれば良い。
For example, a first resistor R1 and a second resistor R2
If the ratio (R2 / R1) of the resistance value of the third resistor R3 and the ratio (R4 / R3) of the resistance value of the third resistor R3 and the fourth resistor R4 are both set to 2, the current detection The voltage between the drain and source of the transistor 2 is
The operational amplifier O is set to be twice the source-to-source voltage.
The voltage at the output terminal of P will change. Such a multiple value may be appropriately set according to the characteristics of the output transistor 1 and the current detection transistor 2.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1実施形態の電流検出回路を表す回路図で
ある。
FIG. 1 is a circuit diagram illustrating a current detection circuit according to a first embodiment.

【図2】 第2実施形態の電流検出回路を表す回路図で
ある。
FIG. 2 is a circuit diagram illustrating a current detection circuit according to a second embodiment.

【図3】 第3実施形態の電流検出回路を表す回路図で
ある。
FIG. 3 is a circuit diagram illustrating a current detection circuit according to a third embodiment.

【図4】 第4実施形態の電流検出回路を表す回路図で
ある。
FIG. 4 is a circuit diagram illustrating a current detection circuit according to a fourth embodiment.

【図5】 従来の電流検出回路を表す回路図である。FIG. 5 is a circuit diagram illustrating a conventional current detection circuit.

【符号の説明】[Explanation of symbols]

1…出力トランジスタ L…電気負荷 2…電流検
出用トランジスタ 3,4…駆動回路 3a,4a…定電流源 3b,4b…ツェナーダイオード 5,7…カレント
ミラー回路 5a,5b…PNPトランジスタ 7a,7b…NP
Nトランジスタ 6…電圧制御回路 OP…演算増幅器 R1…第1
抵抗器 R2…第2抵抗器 R3…第3抵抗器 R4…第4
抵抗器 24…低電位側端子 25…高電位側端子 26…
電流検出端子
DESCRIPTION OF SYMBOLS 1 ... Output transistor L ... Electric load 2 ... Current detection transistor 3, 4 ... Drive circuit 3a, 4a ... Constant current source 3b, 4b ... Zener diode 5, 7 ... Current mirror circuit 5a, 5b ... PNP transistor 7a, 7b ... NP
N transistor 6 Voltage control circuit OP Operational amplifier R1 First
Resistor R2 ... Second resistor R3 ... Third resistor R4 ... Fourth
Resistor 24 ... Low potential side terminal 25 ... High potential side terminal 26 ...
Current detection terminal

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 電気負荷に電流を流すための電流経路
に、2つの出力端子が直列に接続される出力トランジス
タと、 該出力トランジスタと同種且つ同極性であると共に、前
記出力トランジスタとは直接接続されないトランジスタ
であって、2つの出力端子のうちの一方が所定電位に接
続された電流検出用トランジスタと、 該電流検出用トランジスタの前記所定電位とは反対側の
出力端子に、一方の端子が接続された電流経路形成用素
子と、 該電流経路形成用素子の前記電流検出用トランジスタと
は反対側の端子と、前記出力トランジスタの両出力端子
と、前記電流検出用トランジスタの両出力端子とに接続
されると共に、前記電流検出用トランジスタの両出力端
子間の電位差が、前記出力トランジスタの両出力端子間
の電位差の所定倍となるように、前記電流経路形成用素
子の前記電流検出用トランジスタとは反対側の端子の電
位を変化させる電圧制御回路と、 を備え、前記出力トランジスタの両出力端子間に流れる
電流を、前記電流検出用トランジスタを介して前記電流
経路形成用素子に流れる電流に基づき検出するよう構成
されたこと、 を特徴とする電流検出回路。
1. An output transistor having two output terminals connected in series in a current path for flowing a current to an electric load, the output transistor being of the same type and the same polarity as the output transistor, and being directly connected to the output transistor. A current detection transistor in which one of two output terminals is connected to a predetermined potential, and one terminal is connected to an output terminal of the current detection transistor opposite to the predetermined potential. Connected to the current path forming element, a terminal of the current path forming element opposite to the current detecting transistor, both output terminals of the output transistor, and both output terminals of the current detecting transistor. At the same time, the potential difference between both output terminals of the current detection transistor becomes a predetermined multiple of the potential difference between both output terminals of the output transistor. A voltage control circuit for changing a potential of a terminal of the current path forming element opposite to the current detection transistor, wherein a current flowing between both output terminals of the output transistor is detected by the current detection. A current detection circuit configured to detect the current based on a current flowing through the current path forming element via the current transistor.
【請求項2】 請求項1に記載の電流検出回路におい
て、 前記電圧制御回路は、 前記出力トランジスタの両出力端子のうちで高電位側の
出力端子の電圧と前記電流検出用トランジスタの両出力
端子のうちで低電位側の出力端子の電圧とを分圧する第
1抵抗器及び第2抵抗器と、 前記出力トランジスタの両出力端子のうちで低電位側の
出力端子の電圧と前記電流検出用トランジスタの両出力
端子のうちで高電位側の出力端子の電圧とを分圧する第
3抵抗器及び第4抵抗器と、 前記第1抵抗器及び第2抵抗器により分圧された電圧と
前記第3抵抗器及び第4抵抗器により分圧された電圧と
が一致するように、前記電流経路形成用素子の前記電流
検出用トランジスタとは反対側の端子の電位を変化させ
る演算増幅器と、 を備えていることを特徴とする電流検出回路。
2. The current detection circuit according to claim 1, wherein the voltage control circuit includes a voltage of a high-potential output terminal among both output terminals of the output transistor and both output terminals of the current detection transistor. A first resistor and a second resistor that divide the voltage of the output terminal on the low potential side, and the voltage of the output terminal on the low potential side of both output terminals of the output transistor and the transistor for current detection A third resistor and a fourth resistor that divide the voltage of the output terminal on the high potential side of the two output terminals; and a voltage divided by the first resistor and the second resistor and the third resistor. An operational amplifier that changes the potential of a terminal of the current path forming element opposite to the current detection transistor so that the voltage divided by the resistor and the fourth resistor match. Is characterized by Current detection circuit that.
【請求項3】 請求項1又は請求項2に記載の電流検出
回路において、 前記出力トランジスタと前記電流検出用トランジスタ
は、MOSトランジスタであること、 を特徴とする電流検出回路。
3. The current detection circuit according to claim 1, wherein the output transistor and the current detection transistor are MOS transistors.
【請求項4】 請求項3に記載の電流検出回路におい
て、 前記出力トランジスタのゲートとソースとの間に駆動電
圧を印加する第1の駆動回路と、 前記電流検出用トランジスタのゲートとソースとの間に
前記駆動電圧と同等の駆動電圧を印加する第2の駆動回
路と、 を備えたことを特徴とする電流検出回路。
4. The current detection circuit according to claim 3, wherein: a first drive circuit for applying a drive voltage between a gate and a source of the output transistor; and a gate and a source of the current detection transistor. A second drive circuit for applying a drive voltage equivalent to the drive voltage therebetween.
【請求項5】 請求項1又は請求項2に記載の電流検出
回路において、 前記出力トランジスタと前記電流検出用トランジスタ
は、バイポーラトランジスタであること、 を特徴とする電流検出回路。
5. The current detection circuit according to claim 1, wherein the output transistor and the current detection transistor are bipolar transistors.
【請求項6】 請求項5に記載の電流検出回路におい
て、 前記出力トランジスタのベースとエミッタとの間に駆動
電流を流す第1の駆動回路と、 前記電流検出用トランジスタのベースとエミッタとの間
に前記駆動電流と同等の駆動電流を流す第2の駆動回路
と、 を備えたことを特徴とする電流検出回路。
6. The current detection circuit according to claim 5, wherein a first drive circuit that supplies a drive current between a base and an emitter of the output transistor, and a base and an emitter of the current detection transistor. And a second drive circuit for supplying a drive current equivalent to the drive current.
【請求項7】 請求項1ないし請求項6の何れかに記載
の電流検出回路において、 前記電流経路形成用素子は、 一方の出力端子が前記電流検出用トランジスタの前記所
定電位とは反対側の出力端子に接続され、他方の出力端
子が前記電圧制御回路に接続されたトランジスタであっ
て、カレントミラー回路の一部を成す第1のトランジス
タであり、 更に、当該電流検出回路は、 前記第1のトランジスタと共に前記カレントミラー回路
を構成し、前記第1のトランジスタに流れる電流に比例
した電流を流す第2のトランジスタを備えていること、 を特徴とする電流検出回路。
7. The current detection circuit according to claim 1, wherein the current path forming element has one output terminal connected to a side opposite to the predetermined potential of the current detection transistor. An output terminal connected to the output terminal and the other output terminal being a transistor connected to the voltage control circuit, the first transistor forming a part of a current mirror circuit; A current detection circuit, comprising the current mirror circuit together with the transistor of (1), and a second transistor for flowing a current proportional to a current flowing to the first transistor.
JP22381897A 1997-06-05 1997-08-20 Current detection circuit Expired - Fee Related JP3680513B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22381897A JP3680513B2 (en) 1997-08-20 1997-08-20 Current detection circuit
IT98MI001217A ITMI981217A1 (en) 1997-06-05 1998-06-02 STRUCTURE IMPROVED FOR A CURRENT MEASUREMENT CIRCUIT
DE19825029A DE19825029B4 (en) 1997-06-05 1998-06-04 Current measuring circuit for measuring a current flow through an electrical load
US09/092,247 US6011413A (en) 1997-06-05 1998-06-05 Structure of current measuring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22381897A JP3680513B2 (en) 1997-08-20 1997-08-20 Current detection circuit

Publications (2)

Publication Number Publication Date
JPH1168533A true JPH1168533A (en) 1999-03-09
JP3680513B2 JP3680513B2 (en) 2005-08-10

Family

ID=16804211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22381897A Expired - Fee Related JP3680513B2 (en) 1997-06-05 1997-08-20 Current detection circuit

Country Status (1)

Country Link
JP (1) JP3680513B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208185A (en) * 2002-12-26 2004-07-22 Furukawa Electric Co Ltd:The Current detection circuit
US7759982B2 (en) 2005-10-27 2010-07-20 Nec Electronics Corporation Current detection circuit
JP2011012964A (en) * 2009-06-30 2011-01-20 Hitachi Automotive Systems Ltd Current detection apparatus and control system using the same
JP2020205521A (en) * 2019-06-17 2020-12-24 株式会社デンソー Signal detection circuit
CN114552957A (en) * 2022-04-26 2022-05-27 深圳英集芯科技股份有限公司 Power supply circuit of switching power supply and power supply method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208185A (en) * 2002-12-26 2004-07-22 Furukawa Electric Co Ltd:The Current detection circuit
US7759982B2 (en) 2005-10-27 2010-07-20 Nec Electronics Corporation Current detection circuit
JP2011012964A (en) * 2009-06-30 2011-01-20 Hitachi Automotive Systems Ltd Current detection apparatus and control system using the same
JP2020205521A (en) * 2019-06-17 2020-12-24 株式会社デンソー Signal detection circuit
CN114552957A (en) * 2022-04-26 2022-05-27 深圳英集芯科技股份有限公司 Power supply circuit of switching power supply and power supply method thereof
WO2023207956A1 (en) * 2022-04-26 2023-11-02 深圳英集芯科技股份有限公司 Power supply circuit of switching power supply and power supply method thereof

Also Published As

Publication number Publication date
JP3680513B2 (en) 2005-08-10

Similar Documents

Publication Publication Date Title
KR930007482B1 (en) Current detecting circuit
US6011413A (en) Structure of current measuring circuit
JPH0727424B2 (en) Constant current source circuit
EP1096262B1 (en) Current detector
JPH02117208A (en) Circuit device by complementary mos technique
US20020093324A1 (en) Low temperature coefficient reference current generator
JPH07106875A (en) Semiconductor integrated circuit
JP2006200896A (en) Current detecting circuit
JP2004140423A (en) Load driver circuit with current detecting function
JPH1168533A (en) Current detection circuit
JPH06180332A (en) Current detection circuit
JP2004259902A (en) Semiconductor integrated circuit device
KR101443178B1 (en) Voltage control circuit
US6175265B1 (en) Current supply circuit and bias voltage circuit
JP2004274207A (en) Bias voltage generator circuit and differential amplifier
JP3644156B2 (en) Current limit circuit
JP2002091580A (en) Regulated power supply circuit
KR900007414B1 (en) Speed control system for dc motor
JPH10335998A (en) Current-detecting circuit
JP2006313438A (en) Reference voltage generation circuit
US5321371A (en) Current mirror with error correction
JP2729001B2 (en) Reference voltage generation circuit
JPH082587Y2 (en) Temperature detection circuit
JP2647208B2 (en) Class A push-pull output circuit
JPS59215121A (en) Buffer circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080527

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees