JPH11513864A - セキュリティチップ - Google Patents

Abstract

(57)【要約】 セキュリティチップ（ＳＣ）は、使用ハードウエア（ＡＨＷ）から切り離され、データインターフェース（ＤＳ）とコマンドインターフェース（ＢＳ）のみを介して使用ハードウエア（ＡＨＷ）に接続される。このセキュリティチップ（ＳＣ）は、固有のプロセッサ（Ｐ）と、対称性暗号化アルゴリズム（ＳＶ）及び/又は非対称性暗号化アルゴリズム（ＡＶ）の実施のための、複数の非依存性アルゴリズムモジュール（ＡＭｉ）を有している。前記セキュリティチップ（ＳＣ）の全ての構成要素は、１つのチップ内部バス（ＩＢ）を介して接続され、このセキュリティチップ（ＳＣ）上でキー管理のための方法と暗号文有効データの処理のための方法が一緒に実施されることによって、このセキュリティチップ（ＳＣ）の安全性が従来装置に比べて飛躍的に向上する。

Description

【発明の詳細な説明】 セキュリティチップ 通信関係においては、例えばデータ通信や音声通信の機密安全性を保つために 、暗号化アルゴリズムを用いて本来の通信データが暗号化される。この場合は様 々なアルゴリズムが、例えば通信パートナーの保護や伝送データの完全性、機密 性、確実性保護のために用いられる。 つまり様々な情報技術の適用分野においては、暗号化方法や暗号化プロトコル を実施するセキュリティチップが必要とされる。 個々の適用例毎に特定化されるセキュリティモジュール、例えば機密保護され た遠隔通信ＦＡＸ伝送用のセキュリティモジュール（例えば“Simens,Datensich erungsmodul DSM-Fax,sichere Faxuebertragungen,Siemens Bereich Sicherungs technik”）や回線通信の暗号化のためのセキュリティモジュール（例えば“Sie mens,DSM-Voice-Telephoning in Confidence,SiemensBereich Sicherungstechni k;Luis Cypher,LC-1 Der digitale Sprachvershcluessler fuer abhoersicheres Telefonieren”）等が公知である。 また非対称性の暗号化アルゴリズムに対して専門的に開発されたチップカード コントローラやコプロセッ サも公知である（例えば“IS-Aktuell,Produkte/Systeme,S.7-17〜7-18,April 1 993”）。 さらに、ハードウエア支援のもとで対称性暗号化アルゴリズムが実施されるセ キュリティチップや、ソフトウエアのみ又はハードウエアのみに支援された非対 称性暗号化アルゴリズムが実施されるセキュリティチップ等も公知である（例え ば“L.Goldberg,New Encryption strategy uses hardware and software to pro tect data on public networks,Electronic Design,S.39-40,Maerz 1995;G.Eber hard,Zwei neue Kryptoprodukte von Siemens: der Chipkartenkontroller SLE4 4C200,der Coprozessor SLE44CP2,Prozessoren fuerasymmetrische Algorithmen ,IS-Aktuell,S.7-17〜7-18,April 1993）”。 しかしながらこれらの公知のセキュリティチップは次のような欠点を有してい る。すなわちそれらがそれぞれの完全な専門分野にしか使えないという欠点を有 している。特にデータの暗号化に対しては、非対称性の暗号化アルゴリズム（こ れは２つのハードウエアの支援で直接実行される）のみが固有のセキュリティチ ップ上で実施されるか又は対称性のデータ暗号化のみが１つのチップ上で行われ ていた。 このようなこれまでの従来手法における制約は次のようなさらなる欠点にも結 び付く。すなわち機密性に限界のある情報が、暗号化アルゴリズムの実施される 計算ユニット内部で、例えば暗号キーのキー管理や有効データの伝送においてそ の一部がまだ機密保護の確定されていない計算ユニットバスを介して伝送される ような欠点に結びつく。これにより第３者による意図的なアクセスが可能となる 。 それ故に本発明の課題は、前述したような従来技法における欠点に鑑みこれを 解消すべく改善を行うことである。 上記課題は、請求項１に記載の本発明によるセキュリティチップによって解決 される。 このセキュリティチップは、使用されるハードウエアから完仝に切り離され、 データインターフェースとコマンドインターフェースを介してしか応答できない ものである。なぜならこのセキュリティチップは、固有のプロセッサと、使用ハ ードウエアへのアクセスが不可能なチップ内部バスと、最も異なる非対称性と対 称性に基づく機密保護アルゴリズムが実施される様々なアルゴリズムモジュール を備えているので、このセキュリティチップは汎用的な使用が可能であり、しか も使用ハードウエアに対し機密保護に関わる情報が不正に供給されるようなこと が決してない。 それにより、使用ハードウエアと使用ソフトウエアは、アルゴリズムモジュー ルによって実施される様々な暗号化機能の機密保護性を損なうことなく、任意に ロード、構成、適合化が可能となる。 請求項５によるセキュリティチップの改善例によれば、セキュリティチップへ のアクセスの識別と、それに対処する例えば全データ消去等の対応が可能となる 。 請求項６によるセキュリティチップの改善例によれば、さななる機密保護のた めのアルゴリズムモジュールの拡張と、それに伴うセキュリティチップの適用性 の拡張が実現される。 本発明のさらなる別の有利な改善例は従属請求項に記載される。 本発明の有利な実施例は図面に示されており、これらは以下で詳細に説明され る。 この場合図１は、本発明によるセキュリティチップの可能な配置構成を示した図 であり、図２は可能なアルゴリズムモジュールを説明するためのブロック回路図 であり、図３は信頼性の高いタイミング発生モジュールの構造を示した構成図で ある。 実施例の説明 次に本発明を図面に基づいて以下に詳細に説明する。 図１にはセキュリティチップＳＣが示されている。 このセキュリティチップＳＣは、少なくとも以下の構成要素を有している。 −プロセッサＰ −暗号化アルゴリズム実施のための複数ＶＺの非依存 性アルゴリズムモジュールＡＭｉ −メモリＳＰ −プロセッサＰ能力に依存しないデータインターフェースＤＳ −安全なコマンドインターフェースＢＳ（これは直接か又はチップ内部データバ スＤＢを介してプロセッサＰに接続される）、 −チップ内部データバスＤＢ（このバスを介して複数の非依存性アルゴリズムモ ジュールＡＭｉがデータインターフェースＤＳに接続される） −チップ内部バスＩＢ（このバスにより全ての構成要素がデータインターフェー スＤＳまで接続される） チップ内部バスＩＢとデータインタフェースＤＳの分離により、暗号化能力は もはやプロセッサＰに依存しなくなる。その他にもチップ内部データにおいては 、特にデータインターフェースＤＳに対して第３者によるチップ内部バスＩＢを 介した不正な盗聴ないしは意図的操作ができなくなる。 さらに前記セキュリティチップＳＣは、以下の構成要素を有していてもよい。 −タイミング発生モジュールＺＭ −センサモジュールＳＭ −アクチュエータモジュールＡＫＭ これらの構成要素もチップ内部バスＩＢと接続される。 これらの個々の構成要素間の通信、つまりシーケンス制御に対しては、１つの 使用ハードウエアＡＨＷに使用される通信プロトコルに左右されることなく様々 な通信プロトコルを用いることが可能である。 データインターフェースＤＳとコマンドインターフェースＢＳは、セキュリテ ィチップＳＣ上での使用ハードウエアＡＨＷに対して唯一のアクセスポイントと なる。 それ以外の方法では使用ハードウエアＡＨＷに対して、セキュリティチップＳ Ｃとこれに使用される及び/又は記憶されている機密保護に関するデータへのア クセス手段は存在しなくなる。 このセキュリティチップＳＣの“外界”からの遮断によって、不正な第３者に とっては、セキュリティチップＳＣから何らかの手段で機密保護データを得るこ とがもはや不可能となる。 プロセッサＰは、想定される適用範囲での要求に相応する処理速度を備えた任 意のプロセッサであってもよい。 アルゴリズムモジュールＡＭｉは、そのつどの各暗号化プロトコルないしは暗 号化手法毎にそれぞれ特定化された然るべき多くのモジュールに左右されるもの ではない。この然るべき多くのモジュールとは、例えば有効データの暗号化と解 読、完全な保護のための方法又はプロトコル、あるいはデジタル手法による署名 （サイン）、ハッシュ値形成のための方法又はプロトコル等である。インデック スｉは、各アルゴリズムモジュールＡＭｉを統括的に定義するものである。この インデックスｉは１〜ｎまでの任意の自然数である。この場合のｎは、セキュリ ティチップＳＣ上で実現されるアルゴリズムモジュールＡＭｉの総数である。 次に前記アルゴリズムモジュールＡＭｉの可能な実施例を以下に説明する。 アルゴリズムモジュールＡＭｉは例えば次のようなモジュールである。すなわ ち対称性の暗号化方式、例えばデータ暗号化規格（ＤＥＳ）の実施のために設け られたモジュールである。このモジュールは、次のように設計仕様されていても よい。すなわちこのＤＥＳ規格が様々なキー長さ（例えばトリプル−ＤＥＳ規格 ）で実施されるように設計仕様されていてもよい。またさらなる対称性の暗号化 方法ＳＶがさらなるアルゴリズムモジュールＡｍｉで実現されてもよい。 さらに別の実施例では、アルゴリズムモジュールＡＭｉにおいて非対称性の暗 号化アルゴリズムＡＶが実施される。例えばこの非対称性暗号化アルゴリズムＡ Ｖに対しては例えばＲＳＡ暗号化方式が当業者間で周知である。 前述した対称性暗号化アルゴリズムＳＶと非対称性暗号化アルゴリズムＡＶは 、セキュリティチップＳＣ上の種々のアルゴリズムモジュールにおいて別個に設 けられてもあるいは一緒に設けられてもよい。 また、例えばセキュリティチップＳＣの能力を高めるために、同じ方式で実施 される同じ形態のアルゴリズムモジュールＡＭｉをセキュリティチップＳＣ上に 多数設けてもよい。これは例えば次のように実施してもよい。すなわち到来する データ流の処理のためのアルゴリズムモジュールＡＭｉと、送出するデータ流の 処理のための同形態の別のアルゴリズムモジュールＡＭｉとを設けるようにして もよい。 これらのアルゴリズムモジュールＡＭｉはとりわけ有効データの暗号化に用い られる。この有効データは、データインターフェースＤＳを介して明確なテキス トで使用ハードウエアＡＨＷからチップ内部データバスＤＢにファイルされ、使 用ハードウエアＡＨＷからコマンドインターフェースＢＳを介して確定される任 意の暗号化方法を用いて暗号化が行われる。この暗号化方法によっては、非依存 性の多数のアルゴリズムモジュールＡＭｉから、使用されるアルゴリズムモジュ ールＡＭｉも選択される。 それぞれのアルゴリズムモジュールＡＭｉにおいて暗号化された有効データは 、チップ内部データバスＤＢとデータインターフェースＤＳを介して暗号化され た形態で使用ハードウエアＡＨＷに伝送される。 またコマンドインターフェースＢＳを介すことにより、使用ハードウエアＡＨ Ｗによってそのつどの有効 データに対する暗号化要求のパラメータが示される。これは例えば使用すべき暗 号化アルゴリズム、キー長さ、あるいは有効データの暗号化に必要な類似のパラ メータなどであってもよい。引き続き使用ハードウエアＡＨＷによりコマンドイ ンターフェースＢＳを介して例えば有効データの暗号化手法が開始される。 プロセッサＰは、セキュリティチップＳＣ内でデータの暗号化のための管理シ ーケンスを制御し、以下で説明する暗号化プロトコルも制御する。 しかしながらこのプロセッサＰは、暗号化された、ないしは解読された、ある いは暗号化手法で処理された有効データを必ずしも転送するものではない。これ らのデータは、プロセッサＰから転送されない場合、通常は、チップ内部データ バスＤＢを介して転送される。これはセキュリティチップＳＣの暗号化能力がプ ロセッサＰに依存しないというセキュリティチップＳＣのさらなる利点につなが る。 その他にもチップ内部データバスＤＢとチップ内部バスＩＢの分離によって、 次のようなことが保証される。すなわちチップ内部バスＩＢを介して転送される 内部データがデータインターフェースＤＳにおいて盗聴されたり意図的に操作さ れたりするようなことがなくなることが保証される。 このことは、従来のセキュリティモジュールに比べて当該のセキュリティチッ プＳＣの機密保護能力が著 しく向上していることを表している。なぜなら機密保護に関するデータ、例えば 暗号化に使用される暗号キーなどがもはや不正に盗聴されるようなことがなくな るからである。 メモリＳＰには、暗号化されたデータのみならず、暗号化アルゴリズムの実施 のために中間記憶されなければならないデータも記憶される（例えば指数的キー 交換原理に従って処理される手法での中間キー又はＤＥＳ方式で使用される中間 キー）。 またさらなるアルゴリズムモジュールＡＭｉが種々の機密保護の実施のために 設けられてもよい（例えば公知の認証プロトコル又はキー交換ないし暗号化キー 形成方法実施のためのアルゴリズムモジュール）。 センサモジュールＳＭによっては、セキュリティチップＳＣに対する物理的な アクセスが検出され、場合によってはその評価と、チップ内部バスＩＢを介した プロセッサＰへの通報が行われる。 アクチュエータモジュールＡＫＭにおいては、プロセッサＰからの指示に対し 、センサモジュールＳＭによって検出されたアクセスに対する防御ステップが実 施される。この保護手段は、例えば現時点でメモリＳＰ内に記憶されている全デ ータの消去であってもよい。 タイミング発生モジュールＺＭは少なくとも以下の構成要素を有している。 −タイミング発生インターフェースＺＩＯ −タイミング発生コントローラＺＣ −計数回路ＺＳ この場合この計数回路ＺＳは少なくとも以下の構成要素を有している。 −データバッファＤＢ −リアルタイムカウンタＲＺ −クロック整合器ＴＡ −カウンタ切換器ＺＵ このタイミング発生モジュールＺＭは、自律的目的、例えばタイムスタンプの 形成に対して用いられる。このタイムスタンプはタイミング発生インターフェー スＺＩＯを介してセキュリティチップの別のアプリケーションに提供される。 タイミング発生コントローラＺＣは、タイミング発生モジュールＺＭのシーケ ンス制御を行う。 タイミング発生インターフェースＺＩＯは、チップ内部バスＩＢに対するタイ ミング発生モジュールＺＭのバスインターフェースを表す。このタイミング発生 インターフェースＺＩＯは、外部コントローラとの通信や場合によってはセキュ リティチップＳＣとプロセッサＰの通信を展開するために何よりも必要とされる 。 暗号化通信プロトコルのシーケンス制御のための端子が設けられている場合、 すなわち他のコントローラ やプロセッサＰとの通信制御のための端子が設けられている場合には、さらに次 のような端子が設けられる。すなわちタイミング発生モジュールＺＭにセンサモ ジュールＳＭによって検出された意図的操作の試みを例えばクロックで通報する 端子が設けられる。またタイミング発生モジュールＺＭのデータの交換に対して さらなる端子が設けられてもよい（例えばタイミング発生モジュールＺＭによっ て確定される絶対時間又は相対時間）。 タイミング発生モジュールＺＭ自体においては暗号化アルゴリズムは実施され ない。認証プロトコルやその他の機密保護機能の展開に対してはさらに設けられ るセキュリティチップＳＣのモジュールが有効である。プロセッサＰは、タイミ ングインターフェースＺＩＯを介してだれがどのような形態でアクセスを許可さ れているかを識別し監視する必要がある。 タイミング発生コントローラＺＣは、タイミング発生インターフェースＺＩＯ と計数回路ＺＳの制御を行っている。その他にもタイミング発生コントローラＺ Ｃはタイミング発生インターフェースＺＩＯを介してプロセッサＰからの論理命 令を受け取る。 プロセッサＰの論理命令は、タイミング発生コントローラＺＣによって解釈さ れ、タイミング発生モジュールＺＭの内部制御に置き換えられる。それによって このタイミング発生コントローラＺＣは、全てのモジ ュールの機能シーケンスを監視する。これらはタイミング発生モジュールの制御 機構を表している。タイミング発生コントローラＺＣがタイミング発生モジュー ルＺＭのシーケンスを制御する命令には、例えば以下のような機能が含まれてい てもよい。 −タイミング発生モジュールＺＭの時刻調整（日付、時間、同期機構） −ロードされた時計パラメータの目下の時計機能への受け入れ −タイミング発生モジュールＺＭの時刻の読み出し −カレンダ機能の確定（月間周期、年度切換の考慮、サマータイムの考慮など） −時計リセット機能の確定、すなわち現在地の時刻へのリセットなのか任意の時 刻へのリセットなのかの確定 −タイミング発生モジュールＺＭのスタートとストップ −クロック整合器ＴＡのパラメータ化、すなわちクロック整合器ＴＡに必要なパ ラメータの確定 −タイミング発生モジュールのトリガ精度のパラメータ化、すなわちタイミング 発生モジュールＺＭが、どの時間単位（秒、ミリ秒、マイクロ秒）で時間を測定 すべきかの設定 −タイミング発生モジュールＺＭの時刻の伝送フォーマットのパラメータ化 −タイミング発生モジュールＺＭの状態に関する情報の読み出し −計数モードのパラメータ化（二進モードか又はモジュロモードか） −タイミング発生モジュールＺＭに対する検査モードのオン・オフ その他にもタイミング発生コントローラＺＣによってデータアクセスコントロ ールと機能アクセスコントロールが実施される。この関係においては例えば以下 のような意味が含まれている。 −タイミング発生モジュールＺＭに対するアクセスは秘密番号の効果的な検査の 後でしか許可されない。 −アクセスは効果的な認証識別の後でしか許可されない。 −アクセスは読み取りによってしか許可されない。 −アクセスは書き込みによってしか許可されない。 タイミング発生モジュールＺＭの計数回路ＺＳは、前述したように特にリアル タイムカウンタＲＺを有している。 このリアルタイムカウンタＲＺは、カスケード化された複数のモジュロカウン タで構成される計数回路である。このカスケード化とリアルタイムカウンタＲＺ の同期化は、例えばサマータイムや年度切換などの特殊な時間変更を考慮したも とで行われる。いくつかの暗号化の適用の際には、相対時間のカウントがなされ る（すなわち十分な期間の単調なカウントによるバイナリカウンタが所要の時間 に相応してさらに設けられてもよい）。 クロック整合器ＴＡは、タイミング発生モジュールＺＭでの外部からのクロッ ク供給のもとでの時間測定に対する適切な時間ベースの形成に用いられる（例え ば通常のチップカードの場合）。 データバッファＤＢは、タイミング発生モジュールＺＭにおいて必要なデータ の記憶に用いられる。 さらに有利には、キー管理がハードウエア内で直接支援されるようにアルゴリ ズムモジュールＡＭｉが設計仕様される。このことは特に様々に暗号化されたデ ータ流の間での迅速なキー交換の際に著しい能力的利点となる。このことは特に パケット交換式通信網又はデータ接続網あるいはアプリケーション共用システム 又はマルチメディア適用分野などで大きな意味をなし、さらに例えばローカルエ リアネットワーク（ＬＡＮ）や多くのパケットが様々な通信パートナー間で伝送 され種々の暗号化処理が必要な分野でも大きく貢献できるものである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴオルフーディートリヒ メラー ドイツ連邦共和国 Ｄ−81739 ミュンヘ ン エリーゼーアウリンガー−シュトラー セ 22 (72)発明者 マンフレート シェーファー ドイツ連邦共和国 Ｄ−85661 フォルス ティニング ザンクト−ヨーゼフ−シュト ラーセ 16

Claims (1)

1. 【特許請求の範囲】 １．セキュリティチップ（ＳＣ）において、 前記セキュリティチップ（ＳＣ）は、データインターフェース（ＤＳ）とコマ ンドインターフェース（ＢＳ）のみを介して使用ハードウエア（ＡＨＷ）に接続 されており、 プロセッサ（Ｐ）が設けられており、 暗号化アルゴリズムを実施するための複数（ＶＺ）の非依存性アルゴリズムモ ジュール（ＡＭｉ，ｉ＝１〜ｎ）が設けられており、該非依存性アルゴリズムモ ジュール（ＡＭｉ）は、チップ内部バス（ＩＢ）を介して前記プロセッサ（Ｐ） と接続され、さらにチップ内部データバス（ＤＢ）を介してデータインターフェ ース（ＤＳ）に接続されており、 メモリ（ＳＰ）が設けられており、該メモリ（ＳＰ）は前記チップ内部バス（ ＩＢ）に接続されていることを特徴とする、セキュリティチップ。 ２．前記複数（ＶＺ）のアルゴリズムモジュール（ＡＭｉ）のうちの少なくと も１つのアルゴリズムモジュール（ＡＭｉ）が、対称性暗号化アルゴリズム（Ｓ Ｖ）の実施のために設けられている、請求項１記載のセキュリティチップ。 ３．前記複数（ＶＺ）のアルゴリズムモジュール（ＡＭｉ）のうちの少なくと も１つのアルゴリズムモジ ュール（ＡＭｉ）が、非対称性暗号化アルゴリズム（ＡＶ）の実施のために設け られている、請求項１又は２記載のセキュリティチップ。 ４．タイミング発生モジュール（ＺＭ）が設けられており、該タイミング発生 モジュール（ＺＭ）は、信頼性の高い絶対時間及び/又は相対時間を求めて供給 する、請求項１〜３いずれか１項記載のセキュリティチップ。 ５．センサモジュール（ＳＭ）及び/又はアクチュエータモジュール（ＡＫＭ ）が、セキュリティチップ（ＳＣ）へのアクセスを検出するために及び/又はセ キュリティチップ（ＳＣ）へのアクセスの識別のもとで保安手段を実施するため に設けられている、請求項１〜４いずれか１項記載のセキュリティチップ。 ６．さらなる保安手段の実施のためのさならるモジュールが設けられている請 求項１〜５いずれか１項記載のセキュリティチップ。 ７．前記アルゴリズムモジュール（ＡＭＩ）は、キー管理がハードウエア内で 直接支援されるように設計仕様されている、請求項１〜６いずれか１項記載のセ キュリティチップ。