JPH11510329A - Port and link identification - Google Patents

Port and link identification

Info

Publication number
JPH11510329A
JPH11510329A JP9506895A JP50689597A JPH11510329A JP H11510329 A JPH11510329 A JP H11510329A JP 9506895 A JP9506895 A JP 9506895A JP 50689597 A JP50689597 A JP 50689597A JP H11510329 A JPH11510329 A JP H11510329A
Authority
JP
Japan
Prior art keywords
cell
link
logical link
processing port
operable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9506895A
Other languages
Japanese (ja)
Inventor
エイ カルダラ，スティーヴン
エイ ハウザー，スティーヴン
エイ マニング，トマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH11510329A publication Critical patent/JPH11510329A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/4608—LAN interconnection over ATM networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/11—Identifying congestion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/18—End to end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
    • H04L47/266—Stopping or restarting the source, e.g. X-on or X-off
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/29—Flow control; Congestion control using a combination of thresholds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/621—Individual queue per connection or flow, e.g. per VC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/107—ATM switching elements using shared medium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/153—ATM switching fabrics having parallel switch planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/45—Arrangements for providing or supporting expansion
    • H04L49/455—Provisions for supporting expansion in ATM switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/555—Error detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/10—Flow control between communication endpoints
    • H04W28/14—Flow control between communication endpoints using intermediate storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5634—In-call negotiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/564—Connection-oriented
    • H04L2012/5642—Multicast/broadcast/point-multipoint, e.g. VOD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/564—Connection-oriented
    • H04L2012/5643—Concast/multipoint-to-point
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H04L2012/5648—Packet discarding, e.g. EPD, PTD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5683—Buffer or queue management for avoiding head of line blocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5685—Addressing issues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 セル（２４）が受信されるプロセッシングポート（１２）及びリンク（２２）を識別するシステム（１２−４２）が提供される。システム（１０）は複数の論理リンクエントリ（３０）を有する論理リンクテーブル（１４）を含む。プロセッシングポート（１２）は、セル（２４）のバーチャルチャネル識別フィールド（２８）といった識別フィールドの数値を、セル（２４）が受信されるリンク（２２）に対応する論理リンクエントリ（３０）によって指定される数値によって置換することによってセル（２４）を変換しうる。プロセッシングポート（１２）に接続される交換機制御モジュール（１８）は、変換されたセル（３８）を受信し、変換されたセル（３８）内の論理リンクエントリ（３０）の数値を使用して逆マッピングテーブル（２０）を参照することによって、変換されたセル（３８）に対応するセル（２４）が受信されたリンク（２２）及びプロセッシングポート（１２）を識別する。 SUMMARY A system (12-42) is provided for identifying a processing port (12) and a link (22) from which a cell (24) is received. The system (10) includes a logical link table (14) having a plurality of logical link entries (30). The processing port (12) specifies the value of an identification field, such as the virtual channel identification field (28) of the cell (24), by a logical link entry (30) corresponding to the link (22) at which the cell (24) is received. The cell (24) can be transformed by replacing it with a number. An exchange control module (18) connected to the processing port (12) receives the converted cell (38) and reverses using the numerical value of the logical link entry (30) in the converted cell (38). By referring to the mapping table (20), the cell (24) corresponding to the transformed cell (38) identifies the link (22) and the processing port (12) at which it was received.

Description

【発明の詳細な説明】 ポート及びリンク識別関連特許出願 本願は、１９９５年７月１９日に出願された米国仮特許出願第６０／００１， ４９８号に関連する。発明の技術分野 本発明は概して通信システムの分野に関し、更に特定的にはポート及びリンク 識別に関する。発明の背景 通信システムは、様々な方法で通信、操作及び処理する構成部品の集まりを含 む。このシステムは、フレームリレー、回路サービス、並びに、データ、音声及 び映像といった情報を通信する、新規かつ進展中のコネクションベース又はコネ クションレスサービスといった異なるアクセス技術をサポートする。通信システ ム内の交換機は、アクセス技術により発生された情報を意図された宛先へルーテ ィングするためハードウエア及びソフトウエアを使用する。 そのような交換機では、スイッチングコネクションを制御するために異なるタ イプのデータセルが使用される。例えば、コネクション又はリンク上に通信を確 立するために制御セルが使用されうる。交換機制御モジュールにおいて、暫定ロ ーカル管理インタフェース（ＩＬＭＩ）に関するセルといった特定のタイプの制 御セルが処理されるとき、交換機制御モジュール（ＳＣＭ）は、通信を確立する ために制御セルの起点のポート及びリンクを識別することが可能でなくてはなら ない。しかしながら、交換機内のどのリンク及びプロセッシングポートが特定の タイプのセルを受信するかに拘わらず、 制御セルのバーチャルパス識別（ＶＰＩ）フィールド及びバーチャルチャネル識 別（ＶＣＩ）フィールドは典型的に、夫々同じタイプの他の制御セルのＶＰＩフ ィールド及びＶＣＩフィールドと同じとなる。このように、幾つかの時点では、 制御セルのＶＰＩ／ＶＣＩ識別子は、通信交換機内の制御セルの起点のリンク及 びポートを識別するために使用され得ない。発明の概要 本発明によれば、通信交換機内のセルの起点のリンク及びポートを識別するこ とに関連する不利な点及び問題は実質的に減少されるか、又は除去される。 本発明の１つの実施例によれば、セルが受信されるプロセッシングポート及び リンクを識別するシステムが提供される。システムは複数の論理リンクエントリ を有する論理リンクテーブルを含む。論理リンクテーブルに関連するプロセッシ ングポートの特定のリンクに対応する夫々の論理リンクエントリは、数値を指定 する。プロセッシングポートは複数のリンクのうちの１つにおいてセルを受信し うる。プロセッシングポートは、セルのバーチャルチャネル識別フィールドとい った識別フィールドの数値を、セルが受信されるリンクに対応する論理リンクエ ントリによって指定される数値によって置換することによってセルを変換しうる 。プロセッシングポートに接続される交換機制御モジュールは、変換されたセル を受信しうる。交換機制御モジュールは、変換されたセル内の論理リンクエント リの数値を使用して逆マッピングテーブルを参照することによって、変換された セルに対応するセルが受信されたリンク及びプロセッシングポートを識別しうる 。 本発明の他の実施例によれば、セルが受信されるプロセッシングポート及びリ ンクを識別する方法が提供されている。方法は、プロセッシングポートの複数の リンクのうちの１つにおいてセルを受信 することを含む。プロセッシングポートに関連する論理リンクテーブルは次に参 照される。論理リンクテーブルは、夫々の論理リンクエントリがプロセッシング ポートの特定リンクに対応し、数値を指定する、複数の論理リンクエントリを含 む。受信されたセルは、セルのバーチャルチャネル識別フィールドといった識別 フィールドの数値を、セルが受信されるリンクに対応する論理リンクエントリに よって指定される数値によって置換することによって変換される。セルが受信さ れたリンク及びプロセッシングポートは、変換されたセル内の論理リンクエント リの数値を使用して逆マッピングテーブルを参照することによって識別されうる 。 本発明の重要な技術的利点は、制御セルのＶＣＩ値を、制御セルが受信される リンク及びポートに対応する特定的な論理リンク番号によって置換することを含 む。逆マッピングテーブルは、どのリンク及びポートが夫々の論理リンク番号と 関連づけられるかを指定する情報を含む。逆マッピングテーブルは交換機制御モ ジュールによってアクセスされうる。従って、交換機制御モジュールが制御セル を処理するとき、交換機制御モジュールは逆マッピングテーブルを使用するセル の起点のリンク及びポートを識別することが可能である。このことは夫々の入力 リンクにおいて独自に制御セルを受信するために別々のコネクションを確立する 必要を軽減する。コネクションは資源（キュー、トポロジ情報）を必要とし、節 約されるべき資源である。この方法は、単一のマルチポイントツーポイントコネ クションを可能にする。他の重要な技術的な利点は、以下の図面、説明及び請求 項により、当業者によって容易に明らかとなろう。図面の簡単な説明 本発明のより完全な理解のため、並びに、他の特徴及び利点のため、添付の図 面と共に以下の説明が参照される。図面において、 図１は通信交換機内の制御セルが生じたポート及びリンクを識別 するシステムを示す図であり、 図２は通信交換機内の制御セルが生じたポート及びリンクを識別する方法のフ ローチャートを示す図である。発明の詳細な説明 本発明及びその利点の望ましい実施例は、同様の対応する部分に対して同様の 番号が使用される、図１及び図２を参照して最もよく理解される。 図１は通信交換機内の制御セルが生じたリンク及びプロセッシングポートを識 別するシステム１０を示す。システム１０は、少なくとも１つの交換機着信側プ ロセッシングポート（ＴＳＰＰ）１２と、少なくとも１つの論理リンクテーブル １４と、交換機本体１６と、交換機制御モジュール（ＳＣＭ）１８と、逆マッピ ングテーブル２０とを含む。 図１に示されるように、システム１０は、ＴＳＰＰ０及びＴＳＰＰ１とラベル 付けされた２つのＴＳＰＰ１２を含む。各ＴＳＰＰ１２は特定用途向け集積回路 （ＡＳＩＣ）として実現される。各ＴＳＰＰ１２はコネクション又はリンク２２ の数を含みうる。リンク２２は非同期転送モード（ＡＴＭ）転送モードセルリレ ー（ＯＣ−１２，ＯＣ−３ｃ，１５５Ｍｂｐｓ ＵＴＰ）と、フレームリレー（ Ｔ１，Ｅ１，Ｔ３，Ｅ３，Ｖ．３５）と、回路エミュレーション（Ｔ１，Ｅ１， Ｔ３，Ｅ３）と、イーサネット、高速イーサネット、インタネットプロトコル（ ＩＰ）若しくはＡＴＭを介したＩＰを使用するインタネット機構、又は、他の通 信プロトコル若しくはアクセス技術をサポートする。図１では、夫々のＴＳＰＰ １２は、ＬＩＮＫ０−ＬＩＮＫ７とラベル付けされた８つのリンク２２をサポー トする、又は含む。各リンク２２はＣＥＬＬ１、ＣＥＬＬ２及びＣＥＬＬ３とラ ベル付けされた制御セル２４を含む データセルを受信するよう動作可能である 。「制御セル」という用語は、シグナリ ング又はアドミニストレーション情報を含むセルを示す。夫々の制御セル２４は 、バーチャルパス識別（ＶＰＩ）フィールド２６及びバーチャルチャネル識別（ ＶＣＩ）フィールド２８を含む。ＶＰＩフィールド２６及びＶＣＩフィールド２ ８は数値であり得る。特定のタイプの制御セル２４に対して、ＶＰＩフィールド ２６及びＶＣＩフィールド２８は特定的である。例えば、図１に示されるように 、ＣＥＬＬ１、ＣＥＬＬ２及びＣＥＬＬ３は夫々、ＶＰＩフィールド２６が“０ ”の値を有し、ＶＣＩフィールド２８が“１６”の値を有する暫定ローカル管理 インタフェース（ＩＬＭＩ）であり得る。ＶＰＩフィールド２６及びＶＣＩフィ ールド２８のこれらの値は、制御セル２４が受信されたリンク２２又はＴＳＰＰ １２に拘わらず、全てのＩＬＭＩ制御セルに対して同じである。以下詳述される ように、各ＴＳＰＰ１２は受信する制御セル２４を、ＣＣＥＬＬ１、ＣＣＥＬＬ ２及びＣＣＥＬＬ３とラベル付けされた変換されたセル３８に変換するよう動作 可能である。これらの変換されたセル３８の夫々はＶＰＩ４０及びＶＣＩ４２を 有しうる。たとえ変換されたセル３８全てが同じタイプの制御セル２４に対応し たとしても、変換されたセル３８内のＶＣＩ４２の値は異なる。 別々の論理リンクテーブル１４は各ＴＳＰＰ１２に関連づけられる。図１に示 される論理リンクテーブル１４はＬＬＴ０及びＬＬＴ１としてラベル付けされる 。論理リンクテーブルＬＬＴ０及びＬＬＴ１は夫々ＴＳＰＰ０及びＴＳＰＰ１と 関連づけられる。各論理リンクテーブル１４は外部ランダムアクセスメモリ（Ｒ ＡＭ）といった、夫々に関連するＴＳＰＰ１２の内部又は外部メモリ上で実施さ れうる。論理リンクテーブル１４は夫々、図１中ＬＬ＃０−ＬＬ＃７とラベル付 けされた複数の論理リンクエントリ３０からなる。夫々の論理リンクエントリ３ ０は論理リンクテーブル１４に関連するＴＳＰＰ１２の中の特定のリンク２２に 対応する。例えば、ＬＬＴ０の中の論理リンクエントリＬＬ＃０−ＬＬ＃７は夫 々、ＴＳＰ Ｐ０の中のリンクＬＩＮＫ０−ＬＩＮＫ７に対応する。同様に、ＬＬＴ１の中の 論理リンクエントリＬＬ＃０−ＬＬ＃７は夫々、ＴＳＰＰ１の中のリンクＬＩＮ Ｋ０−ＬＩＮＫ７に対応する。夫々の論理リンクエントリ３０は、特定のＴＳＰ Ｐ１２の特定のリンク２２について唯一の数値を指定しうる。１つの実施例では 、各数値は９ビットのバイナリ数で実施されうる。従って、様々な論理リンクエ ントリ３０に対して５１２の数値がサポートされうる。論理リンクエントリ３０ は以下に説明されるように、制御セル２４を変換されたセル３８に変換するため に使用される。論理リンクテーブル１４の上の情報は、ソフトウエアによって適 合又は初期化されうる。 交換機本体１６は各ＴＳＰＰ１２に接続される。交換機本体１６は制御セル２ ４といったデータセルを、ＴＳＰＰ１２から交換機発信側プロセッシングポート （ＦＳＰＰ）へ転送するよう動作可能である。交換機本体１６は信号を転送する ＥＣＬクロスポイント装置として実施されうる。１つの実施例では、交換機本体 １６は１６のＴＳＰＰ１２をサポートする。 ＳＣＭ１８は交換機本体１６に接続される。ＳＣＭ１８は１つ以上のＡＳＩＣ として実施される。ＳＣＭ１８は特殊キュー３４を有するＦＳＰＰ３２を含む。 ＦＳＰＰ３２はまたＡＳＩＣとして実施される。特殊キュー３４はＩＬＭＩ制御 セルといった、特定的なタイプの制御セルに対応する変換されたセル３８の受信 専用であり得る。図１に示されるように、特殊キュー３４は変換されたセル、即 ちＣＣＥＬＬ１、ＣＣＥＬＬ２及びＣＣＥＬＬ３を受信する、又は含む。 逆マッピングテーブル２０はＳＣＭ１８のＦＳＰＰ３２内の特殊キュー３４と 関連づけられる。逆マッピングテーブル２０はＦＳＰＰ３２の内部又は外部のメ モリ（例えばＲＡＭ）上で実施されうる。逆マッピングテーブル２０は複数の逆 マッピングエントリ３６からなる。各逆マッピングエントリ３６は制御セル２４ が受信されうる 特定リンク２２及びＴＳＰＰ１２を識別する情報からなる。逆マッピングテーブ ル２０は論理リンクエントリ３０で特定された数値によってインデックスが付け られる。論理リンクテーブル１４と同様に、逆マッピングテーブル２０内の情報 はソフトウエアによって適合又は初期化されうる。 動作中、ＴＳＰＰ１２は様々なリンク２２において制御セル２４を受信しうる 。図１に示されるように、セルＣＥＬＬ１及びＣＥＬＬ２は夫々ＴＳＰＰ０のリ ンクＬＩＮＫ２及びＬＩＮＫ７で受信されえ、セルＣＥＬＬ３はリンクＬＩＮＫ ６で受信されうる。これらの制御セル２４が同じタイプであれば、全てのセルの ＶＰＩフィールド２６の数値は同じになる。同様に全てのセルのＶＣＩフィール ド２８の数値は同じになる。図１に示されるセルのＶＰＩフィールド２６及びＶ ＣＩフィールド２８は夫々０と１６とを有する。ＴＳＰＰ１２によって受信され る制御セル２４がＶＰＩ及びＶＣＩによって決定されるあるタイプであれば、Ｔ ＳＰＰ１２は、受信されたセルのＶＰＩフィールド２６の数値を、そのＴＳＰＰ １２に関連づけられた論理リンクテーブル１４内に記憶された数値によって置換 する。特に、ＴＳＰＰ１２は、ＶＣＩフィールド２８の数値を置換するよう制御 セル２４が受信されるリンク２２に対応する論理リンクエントリ３０を使用する 。このようにして、ＴＳＰＰ１２は制御セル２４を変換されたセル３８へ変換す る。 例えば、セルＣＥＬＬ１はＴＳＰＰ０のリンクＬＩＮＫ２において受信される ため、ＶＣＩ値“１６”を置換するために、論理リンクテーブルＬＬＴ０の論理 リンクエントリＬＬ＃２で指定された数値“２８５”が使用される。同様に、セ ルＣＥＬＬ２はＴＳＰＰ０のリンクＬＩＮＫ７において受信されるため、セルＣ ＥＬＬ２内のＶＣＩ値“１６”は論理リンクテーブルＬＬＴ０の論理リンクエン トリＬＬ＃７で指定されるＶＣＩ値“２２０”によって置換される。同様に、セ ルＣＥＬＬ３はＴＳＰＰ１のリンクＬＩＮＫ６において 受信されるため、セルＣＥＬＬ３内のＶＣＩ値“１６”は論理リンクテーブルＬ ＬＴ１の論理リンクエントリＬＬ＃６において指定される値“９６”によって置 換される。このようにして、セルＣＥＬＬ１、ＣＥＬＬ２及びＣＥＬＬ３は変換 されたセルＣＣＥＬＬ１、ＣＣＥＬＬ２及びＣＣＥＬＬ３へ変換される。ＴＳＰ Ｐ１２は、変換されたセル３８を、この特定のタイプの制御セル専用の特殊キュ ー３４において変換されたセル３８を受信するＳＣＭ１８へ伝送する。ＳＣＭ１ ８が変換されたセル３８を受信するとき、逆マッピングテーブル２０を使用して 対応する制御セル２４が受信されたリンク及びプロセッシングポートを識別する ことが可能である。 交換機内の制御セルの各タイプに対して、１つ以上の論理リンクテーブル１４ と、特殊キュー３４と、逆マッピングテーブル２０とからなる別々の組が維持さ れることが理解されるべきである。 図２は、通信交換機内の制御セル２４が生じたリンク２２及びＴＳＰＰ１２を 識別する方法１００のフローチャートを示す。図１に示されるシステム１０の動 作に対応する方法１００は、典型的なセルＣＥＬＬ１のプロセッシングを特に参 照して説明される。方法１００は、ＴＳＰＰ１２がその１つのリンク２２におい て情報セル２４を受信するステップ１０２から開始する。例えば、ＴＳＰＰ０は リンクＬＩＮＫ２においてセルＣＥＬＬ１を受信する。ステップ１０４において 、ＴＳＰＰ１２はセルが制御セル２４であるか否かを決定する。例えば、１つの 実施例では、キュー記述子をルックアップするためにセルに関連するキュー番号 が使用される。キュー記述子は、セルが変換されるべきであるかどうかを指定す る論理リンク（ＬＬ）ビットを含みうる。 受信されたセルが制御セル２４でなければ、方法１００は終了する。そうでな く、受信されたセルが制御セル２４であれば、ステップ１０８においてＴＳＰＰ １２はその関連づけられた論理リンクテーブル１４を参照し、制御セル２４を変 換されたセル３８へ変換 する。特に、ＴＳＰＰ１２は、制御セル２４内のＶＣＩフィールド２８の値を、 制御セル２４が受信されたリンク２２に対応する論理リンクエントリ３０によっ て指定される数値によって置換する。このように、セルＣＥＬＬ１はＴＳＰＰ０ のリンクＬＩＮＫ２において受信されたため、ＴＳＰＰ０は、“１６”のＶＣＩ フィールド２８値を論理リンクテーブルＬＬＴ０内の論理リンクエントリＬＬ＃ ２によって指定される“２８５”の値によって置換する。結果として“２８５” のＶＣＩ４２の値を有する変換されたセル３８である変換されたセルＣＣＥＬＬ １が得られる。 ステップ１１０において、ＴＳＰＰ１２は変換されたセルをＳＣＭ１８内のＦ ＳＰＰ３２の特殊キュー３４へ伝送する。特殊キュー３４は、ＩＬＭＩ制御に関 するセルといった特定的なタイプの情報セルのみを受信する。 ＳＣＭ１８は、ステップ１１４において、特殊キュー３４から変換されたセル ３８を受信する。ステップ１１６において、ＳＣＭ１８は変換されたセル３８か らＶＣＩ値４２を抽出する。ＶＣＩ値４２は、ステップ１１８において、逆マッ ピングテーブル２０内の逆マッピングエントリ３６にインデックスを付けるため に使用される。逆マッピングエントリ３６は変換されたセル３８に対応する制御 セル２４が受信されたリンク２２及びＴＳＰＰ１２を指定する。従ってＳＣＭ１ ８は、ステップ１２８において、制御セル２４が生じたＴＳＰＰ１２及びリンク ２２を識別することが可能である。このように、例に関しては、“ＬＩＮＫ２ ＴＳＰＰ０”を指定する逆マッピングエントリ３０を参照するために、“２８５ ”のＶＣＩ値が使用される。ＳＣＭ１８は適切であれば生じた点のリンク２２及 びＴＳＰＰ１２において応答しうる。 本発明及びその利点は詳述されたが、請求項によって定義される本発明の精神 及び範囲を逸脱することなく、様々な変化、代替、変更が行われうることが理解 されるべきである。DETAILED DESCRIPTION OF THE INVENTION Port and Link Identification Related Patent Application This application is related to US Provisional Patent Application No. 60 / 001,498 filed July 19, 1995. TECHNICAL FIELD OF THE INVENTION The present invention relates generally to the field of communication systems, and more specifically to port and link identification. BACKGROUND OF THE INVENTION Communication systems include a collection of components that communicate, operate, and process in various ways. The system supports different access technologies, such as frame relays, circuit services, and new and evolving connection-based or connectionless services that communicate information such as data, voice and video. Switches in communication systems use hardware and software to route information generated by the access technology to intended destinations. In such switches, different types of data cells are used to control the switching connection. For example, a control cell may be used to establish communication on a connection or link. When a particular type of control cell, such as a cell for the Interim Local Management Interface (ILMI), is processed in the switch control module, the switch control module (SCM) changes the originating port and link of the control cell to establish communication. It must be possible to identify. However, regardless of which link and processing port in the switch receives a particular type of cell, the virtual path identification (VPI) and virtual channel identification (VCI) fields of the control cell are typically of the same type, respectively. VPI field and VCI field of other control cells. Thus, at some point, the control cell's VPI / VCI identifier may not be used to identify the originating link and port of the control cell in the telecommunication switch. SUMMARY OF THE INVENTION In accordance with the present invention, the disadvantages and problems associated with identifying the originating link and port of a cell in a telecommunications switch are substantially reduced or eliminated. According to one embodiment of the present invention, there is provided a system for identifying a processing port and a link on which a cell is received. The system includes a logical link table having a plurality of logical link entries. Each logical link entry corresponding to a particular link of the processing port associated with the logical link table specifies a numerical value. The processing port may receive cells on one of the links. The processing port may convert the cell by replacing the value of the identification field, such as the virtual channel identification field of the cell, with the value specified by the logical link entry corresponding to the link on which the cell is received. An exchange control module connected to the processing port may receive the converted cell. The switch control module may identify the link and processing port on which the cell corresponding to the converted cell was received by referencing the reverse mapping table using the numerical value of the logical link entry in the converted cell. According to another embodiment of the present invention, there is provided a method for identifying a processing port and a link on which a cell is received. The method includes receiving a cell on one of a plurality of links of a processing port. The logical link table associated with the processing port is referenced next. The logical link table includes a plurality of logical link entries in which each logical link entry corresponds to a specific link of the processing port and specifies a numerical value. The received cell is transformed by replacing the value of the identification field, such as the cell's virtual channel identification field, with the value specified by the logical link entry corresponding to the link on which the cell is received. The link and processing port on which the cell was received can be identified by looking up the reverse mapping table using the numerical value of the logical link entry in the converted cell. Significant technical advantages of the present invention include replacing the control cell's VCI value with a specific logical link number corresponding to the link and port on which the control cell is received. The reverse mapping table contains information that specifies which links and ports are associated with each logical link number. The reverse mapping table can be accessed by the switch control module. Thus, when the switch control module processes a control cell, it can identify the originating link and port of the cell using the reverse mapping table. This alleviates the need to establish separate connections to receive control cells independently on each input link. Connections require resources (queues, topology information) and are resources to be saved. This method allows for a single multipoint-to-point connection. Other important technical advantages will be readily apparent to one skilled in the art from the following figures, descriptions, and claims. BRIEF DESCRIPTION OF THE DRAWINGS For a more complete understanding of the present invention, as well as other features and advantages, reference is made to the following description taken in conjunction with the accompanying drawings. In the drawings, FIG. 1 is a diagram showing a system for identifying a port and a link where a control cell has occurred in a communication switch, and FIG. FIG. DETAILED DESCRIPTION OF THE INVENTION Preferred embodiments of the present invention and its advantages are best understood with reference to FIGS. 1 and 2, wherein like numerals are used for like corresponding parts. FIG. 1 shows a system 10 for identifying the link and processing port where a control cell in a telecommunications switch originated. The system 10 includes at least one switch terminating processing port (TSPP) 12, at least one logical link table 14, a switch body 16, a switch control module (SCM) 18, and a reverse mapping table 20. As shown in FIG. 1, the system 10 includes two TSPPs 12, labeled TSPP0 and TSPP1. Each TSPP 12 is implemented as an application specific integrated circuit (ASIC). Each TSPP 12 may include a number of connections or links 22. The link 22 includes an asynchronous transfer mode (ATM) transfer mode cell relay (OC-12, OC-3c, 155 Mbps UTP), a frame relay (T1, E1, T3, E3, V.35), and a circuit emulation (T1, E1, E1). T3, E3) and Ethernet, Fast Ethernet, Internet mechanisms using Internet Protocol (IP) or IP over ATM, or other communication protocols or access technologies. In FIG. 1, each TSPP 12 supports or includes eight links 22, labeled LINK0-LINK7. Each link 22 is operable to receive a data cell including a control cell 24 labeled CELL1, CELL2 and CELL3. The term "control cell" refers to a cell that contains signaling or administration information. Each control cell 24 includes a virtual path identification (VPI) field 26 and a virtual channel identification (VCI) field 28. VPI field 26 and VCI field 28 may be numeric. For a particular type of control cell 24, the VPI field 26 and VCI field 28 are specific. For example, as shown in FIG. 1, CELL1, CELL2 and CELL3 are provisional local management interfaces (ILMIs) in which the VPI field 26 has a value of "0" and the VCI field 28 has a value of "16", respectively. possible. These values of the VPI field 26 and VCI field 28 are the same for all ILMI control cells, regardless of the link 22 or TSPP 12 from which the control cell 24 was received. As will be described in more detail below, each TSPP 12 is operable to convert a receiving control cell 24 into a transformed cell 38 labeled CCELL1, CCELL2, and CCELL3. Each of these converted cells 38 may have a VPI 40 and a VCI 42. Even though all converted cells 38 correspond to control cells 24 of the same type, the values of VCIs 42 in converted cells 38 will be different. A separate logical link table 14 is associated with each TSPP 12. The logical link table 14 shown in FIG. 1 is labeled as LLT0 and LLT1. Logical link tables LLT0 and LLT1 are associated with TSPP0 and TSPP1, respectively. Each logical link table 14 may be implemented on an internal or external memory of the respective associated TSPP 12, such as an external random access memory (RAM). The logical link table 14 includes a plurality of logical link entries 30 labeled LL # 0 to LL # 7 in FIG. Each logical link entry 30 corresponds to a particular link 22 in the TSPP 12 associated with the logical link table 14. For example, the logical link entries LL # 0-LL # 7 in LLT0 respectively correspond to the links LINK0-LINK7 in TSP P0. Similarly, the logical link entries LL # 0-LL # 7 in LLT1 correspond to the links LINK0-LINK7 in TSPP1, respectively. Each logical link entry 30 may specify a unique numerical value for a particular link 22 of a particular TSPP 12. In one embodiment, each number may be implemented as a 9-bit binary number. Thus, a numerical value of 512 may be supported for various logical link entries 30. Logical link entry 30 is used to convert control cell 24 to converted cell 38, as described below. The information on the logical link table 14 can be adapted or initialized by software. The exchange body 16 is connected to each TSPP 12. The switch body 16 is operable to transfer data cells, such as control cells 24, from the TSPP 12 to the switch originating processing port (FSPP). The switch body 16 can be implemented as an ECL crosspoint device for transferring signals. In one embodiment, switch body 16 supports 16 TSPPs 12. The SCM 18 is connected to the switch body 16. SCM 18 is implemented as one or more ASICs. SCM 18 includes FSPP 32 having special queue 34. FSPP 32 is also implemented as an ASIC. Special queue 34 may be dedicated to receiving transformed cells 38 corresponding to a particular type of control cell, such as an ILMI control cell. As shown in FIG. 1, the special queue 34 receives or includes the converted cells, ie, CCELL1, CCELL2, and CCELL3. Reverse mapping table 20 is associated with special queue 34 in FSPP 32 of SCM 18. Reverse mapping table 20 may be implemented on memory (eg, RAM) internal or external to FSPP 32. The reverse mapping table 20 includes a plurality of reverse mapping entries 36. Each reverse mapping entry 36 comprises information identifying the specific link 22 and TSPP 12 from which the control cell 24 may be received. The reverse mapping table 20 is indexed by the numerical value specified in the logical link entry 30. As with the logical link table 14, the information in the reverse mapping table 20 can be adapted or initialized by software. In operation, TSPP 12 may receive control cells 24 on various links 22. As shown in FIG. 1, cells CELL1 and CELL2 may be received on links LINK2 and LINK7 of TSPP0, respectively, and cell CELL3 may be received on link LINK6. If these control cells 24 are of the same type, the values of the VPI fields 26 of all cells will be the same. Similarly, the numerical values of the VCI fields 28 of all the cells are the same. The VPI field 26 and VCI field 28 of the cell shown in FIG. 1 have 0 and 16, respectively. If the control cell 24 received by the TSPP 12 is of a type determined by the VPI and VCI, the T SPP 12 stores the value of the VPI field 26 of the received cell in the logical link table 14 associated with that TSPP 12. Is replaced by the numerical value stored in. In particular, the TSPP 12 uses a logical link entry 30 corresponding to the link 22 on which the control cell 24 is received to replace the value in the VCI field 28. In this way, TSPP 12 converts control cell 24 to converted cell 38. For example, since the cell CELL1 is received on the link LINK2 of the TSPP0, the numerical value “285” specified by the logical link entry LL # 2 of the logical link table LLT0 is used to replace the VCI value “16”. Similarly, since the cell CELL2 is received on the link LINK7 of the TSPP0, the VCI value “16” in the cell CELL2 is replaced by the VCI value “220” specified by the logical link entry LL # 7 of the logical link table LLT0. You. Similarly, since the cell CELL3 is received on the link LINK6 of the TSPP1, the VCI value “16” in the cell CELL3 is replaced by the value “96” specified in the logical link entry LL # 6 of the logical link table LLT1. . Thus, cells CELL1, CELL2, and CELL3 are converted to converted cells CCELL1, CCELL2, and CCELL3. The TSP P12 transmits the transformed cell 38 to the SCM 18 which receives the transformed cell 38 in a special queue 34 dedicated to this particular type of control cell. When the SCM 18 receives the transformed cell 38, the reverse mapping table 20 can be used to identify the link and processing port on which the corresponding control cell 24 was received. It should be understood that a separate set of one or more logical link tables 14, special queues 34, and reverse mapping tables 20 is maintained for each type of control cell in the switch. FIG. 2 shows a flowchart of a method 100 for identifying the link 22 and TSPP 12 where the control cell 24 in the telecommunications switch has originated. A method 100 corresponding to the operation of the system 10 shown in FIG. 1 will be described with particular reference to processing of an exemplary cell CELL1. Method 100 begins at step 102 where TSPP 12 receives information cell 24 on one of its links 22. For example, TSPP0 receives cell CELL1 on link LINK2. In step 104, TSPP 12 determines whether the cell is a control cell 24. For example, in one embodiment, a queue number associated with a cell is used to look up a queue descriptor. The queue descriptor may include a logical link (LL) bit that specifies whether the cell should be converted. If the received cell is not a control cell 24, the method 100 ends. Otherwise, if the received cell is a control cell 24, then at step 108 the TSPP 12 looks up its associated logical link table 14 and converts the control cell 24 to a converted cell 38. In particular, TSPP 12 replaces the value of VCI field 28 in control cell 24 with the value specified by logical link entry 30 corresponding to link 22 from which control cell 24 was received. Thus, since cell CELL1 was received on link LINK2 of TSPP0, TSPP0 sets the VCI field 28 value of “16” by the value of “285” specified by logical link entry LL # 2 in logical link table LLT0. Replace. The result is a transformed cell CCELL 1 which is a transformed cell 38 having a VCI 42 value of "285". In step 110, TSPP 12 transmits the converted cells to special queue 34 of FSPP 32 in SCM 18. The special queue 34 receives only specific types of information cells, such as cells related to ILMI control. The SCM 18 receives the converted cell 38 from the special queue 34 in step 114. In step 116, the SCM 18 extracts the VCI value 42 from the converted cell 38. The VCI value 42 is used at step 118 to index the reverse mapping entry 36 in the reverse mapping table 20. Reverse mapping entry 36 specifies link 22 and TSPP 12 from which control cell 24 corresponding to translated cell 38 was received. Thus, SCM 18 can identify, in step 128, the TSPP 12 and link 22 where the control cell 24 originated. Thus, for the example, the VCI value of "285" is used to reference the reverse mapping entry 30 specifying "LINK2 TSPP0". The SCM 18 may respond at the originating link 22 and TSPP 12, if appropriate. While the invention and its advantages have been described in detail, it should be understood that various changes, substitutions, and alterations can be made without departing from the spirit and scope of the invention as defined by the claims.

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年１０月８日 【補正内容】 請求の範囲 １． 受信されたプロセッシングポートとリンクとを識別するシステムであって 、 複数のリンクのうちの１つにおいてセルを受信するよう動作可能なプロセッシ ングポートと、 論理リンクテーブルに関連づけられたプロセッシングポートの特定のリンクに 対応し、論理リンク値を指定する複数の論理リンクエントリからなる論理リンク テーブルと、 該プロセッシングポートに接続された交換機制御モジュールとからなり、 該プロセッシングポートは、セルの識別フィールドの数値をセルが受信された リンクに対応する論理リンクエントリによって指定される論理リンク値によって 置換することによりセルを変換するよう動作可能であり、 該交換機制御モジュールは、変換されたセルを受信するよう動作可能であり、 変換されたセル内の論理リンクエントリの数値を使用して逆マッピングテーブル を参照することによって変換されたセルに対応するセルが受信されたリンクとプ ロセッシングポートとを識別するよう動作可能であるシステム。 ２． セルは制御セルである請求項１記載のシステム。 ３． 逆マッピングテーブルは、プロセッシングポートの特定のリンクを指定す る複数の各逆マッピングエントリからなる、請求項２記載のシステム。 ４． プロセッシングポートを交換機制御モジュールに接続する交換機本体を更 に有する請求項２記載のシステム。 ５． 交換機制御モジュールは変換されたセルを受信するよう動作可能である特 殊キューを更に有する請求項２記載のシステム。 ６． プロセッシングポートは受信されたセルが制御セルであるか否かを決定す るよう更に動作可能である請求項１記載のシステム。 ７． セルは交換機制御モジュールへ宛てられた制御セルである請求項２記載の システム。 ８． 論理リンクテーブルはプロセッシングポートの外部のランダムアクセスメ モリ内に記憶される請求項１記載のシステム。 ９． セルの識別フィールドはバーチャルチャネル識別フィールドからなる請求 項１記載のシステム。 １０． プロセッシングポートはセルが制御セルでないという決定に応じて呼処 理するためにセルをルーティングする請求項１記載のシステム。 １１． 受信されたプロセッシングポートとリンクとを識別するシステムであっ て、 複数のリンクのうちの１つにおいてセルを受信するよう動作可能なプロセッシ ングポートと、 論理リンクテーブルに関連づけられたプロセッシングポートの特定のリンクに 対応し、論理リンク値を指定する複数の各論理リンクエントリからなる論理リン クテーブルと、 プロセッシングポートの特定リンクを指定する複数の各逆マッピングエントリ からなる逆マッピングテーブルと、 プロセッシングポートに結合され、逆マッピングテーブルにアクセスするよう 動作可能な交換機制御モジュールと、 交換機制御モジュールをプロセッシングポートに結合する交換機本体とからな り、 該プロセッシングポートは、論理リンクテーブルにアクセスするよう動作可能 であり、セルのバーチャルチャネル識別フィールドの数値をセルが受信されたリ ンクに対応する論理リンクエントリによって特定される論理リンク値によって置 換することによって変換するよう動作可能であり、 該逆マッピングテーブルは論理リンクテーブルの論理リンクエントリによって 指定される論理リンク値を使用してインデックス付けされるよう動作可能であり 、 該交換機制御モジュールは、変換されたセルを受信するよう動作可能であり、 変換されたセルのバーチャルチャネル識別フィールドの論理リンク値を使用して 逆マッピングテーブルを参照することによって変換されたセルに対応するセルが 受信されたリンクとプロセッシングポートとを識別するよう動作可能であるシス テム。 １２． セルは交換機制御モジュールに宛てられた制御セルである請求項１１記 載のシステム。 １３． 交換機制御モジュールは変換されたセルを受信するよう動作可能である 特殊キューを更に有する請求項１１記載のシステム。 １４． プロセッシングポートは、セルが制御セルでないという決定に応じて、 セルを交換機本体を通じて他のプロセッシングポートへルーティングするよう動 作可能である請求項１１記載のシステム。 １５． プロセッシングポートの複数のリンクのうちの１つにおい てセルを受信する段階と、 プロセッシングポートの特定のリンクに対応し、論理リンク値を指定する複数 の各論理リンクエントリからなり、プロセッシングポートに関連づけられた論理 リンクテーブルを参照する段階と、 識別フィールドの数値をセルが受信されたリンクに対応する論理リンクエント リによって指定された論理リンク値によって置換することによってセルを変換す る段階と、 変換されたセル内の論理リンクエントリによって指定される論理リンク値を使 用して逆マッピングテーブルを参照することによってセルが受信されたリンク及 びプロセッシングポートを識別する段階とからなる、セルが受信されたプロセッ シングポートとリンクとを識別する方法。 １６． 受信されたセルが制御セルであるか否かを決定する段階を更に有し、 セルが制御セルではないことに応じて呼処理するためにセルを通過させる、請 求項１５記載の方法。 １７． 特殊キューにおいて変換されたセルを受信する段階を更に有する請求項 １５記載の方法。 １８． セルの識別フィールドはバーチャルチャネル識別フィールドからなる請 求項１５記載の方法。 １９． 制御セルを、変換されたセルに応じて変換されたセルに関連するリンク 及びプロセッシングポートへ戻す段階を更に有する、請求項１５記載の方法。[Procedure of Amendment] Article 184-8, Paragraph 1 of the Patent Act [Submission date] October 8, 1997 [Correction contents]                                The scope of the claims 1. A system for identifying a received processing port and link ,   A processor operable to receive cells on one of a plurality of links; Port and   For a specific link of the processing port associated with the logical link table Logical link consisting of multiple logical link entries that correspond and specify logical link values Table and   An exchange control module connected to the processing port,   The processing port displays the value of the cell identification field when the cell is received. By the logical link value specified by the logical link entry corresponding to the link Operable to convert cells by replacing,   The switch control module is operable to receive the converted cell; Reverse mapping table using the numerical value of the logical link entry in the converted cell The cell and cell corresponding to the cell converted by referencing A system operable to identify a processing port. 2. The system of claim 1, wherein the cell is a control cell. 3. The reverse mapping table specifies a specific link for a processing port. 3. The system of claim 2, comprising a plurality of each reverse mapping entry. 4. Update the switch body that connects the processing port to the switch control module. The system according to claim 2, comprising: 5. The switch control module is operable to receive the converted cells. 3. The system of claim 2, further comprising a special queue. 6. The processing port determines whether the received cell is a control cell The system of claim 1, further operable to: 7. 3. The cell of claim 2, wherein the cell is a control cell addressed to a switch control module. system. 8. The logical link table is a random access method outside the processing port. The system of claim 1 stored in a memory. 9. The cell identification field comprises a virtual channel identification field Item 10. The system according to Item 1. 10. The processing port calls upon the determination that the cell is not a control cell. The system of claim 1, wherein the cells are routed for management. 11. A system for identifying received processing ports and links. hand,   A processor operable to receive cells on one of a plurality of links; Port and   For a specific link of the processing port associated with the logical link table A logical link consisting of a plurality of corresponding logical link entries that specify the logical link value. Table and   Multiple reverse mapping entries that specify a particular link for the processing port A reverse mapping table consisting of   Coupled to the processing port to access the reverse mapping table An operable switch control module;   The connection between the switch control module and the processing port And   The processing port is operable to access a logical link table The value of the cell's virtual channel identification field The logical link value specified by the logical link entry corresponding to the link. Operable to convert by converting,   The reverse mapping table is based on the logical link entry of the logical link table. Operable to be indexed using specified logical link values ,   The switch control module is operable to receive the converted cell; Using the logical link value of the virtual channel identification field of the converted cell The cell corresponding to the cell converted by referring to the reverse mapping table is A system operable to identify a received link and a processing port. Tem. 12. 12. The cell of claim 11, wherein the cell is a control cell addressed to a switch control module. On-board system. 13. The switch control module is operable to receive the converted cell. The system of claim 11, further comprising a special queue. 14． The processing port responds to the determination that the cell is not a control cell, Operate to route cells through the switch to other processing ports The system of claim 11 operable. 15. One of the multiple links of the processing port Receiving the cell with   Multiple that specify a logical link value corresponding to a specific link of a processing port Logical link entry, which is associated with the processing port. Referencing a link table;   The value of the identification field is changed to the logical link entry corresponding to the link on which the cell was received. Transform cells by replacing them with logical link values specified by the And   Use the logical link value specified by the logical link entry in the converted cell. Link and the cell at which the cell was received by looking up the reverse mapping table. And identifying the processing port. How to identify a single port and link. 16. Determining whether the received cell is a control cell,   Pass the cell through to handle the call in response to the cell not being a control cell; The method of claim 15. 17． 9. The method of claim 8, further comprising the step of receiving the transformed cell in a special queue. 15. The method according to 15. 18. The cell identification field consists of a virtual channel identification field. The method of claim 15. 19. A link that relates the control cell to the transformed cell according to the transformed cell 16. The method of claim 15, further comprising returning to the processing port.

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，Ｈ Ｕ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ， ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者 ハウザー，スティーヴン エイ アメリカ合衆国，マサチューセッツ州 01803，バーリントン，ファームズ・ドラ イヴ 106番 (72)発明者 マニング，トマス エイ アメリカ合衆国，マサチューセッツ州 01532，ノースボロ，サマー・ストリート 26番────────────────────────────────────────────────── ─── Continuation of front page    (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (KE, LS, MW, SD, S Z, UG), UA (AM, AZ, BY, KG, KZ, MD , RU, TJ, TM), AL, AM, AT, AU, AZ , BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, H U, IL, IS, JP, KE, KG, KP, KR, KZ , LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, R O, RU, SD, SE, SG, SI, SK, TJ, TM , TR, TT, UA, UG, UZ, VN (72) Inventor Hauser, Stephen A             Massachusetts, United States             01803, Burlington, Farms Dora             Eve 106 (72) Inventors Manning, Thomas A             Massachusetts, United States             01532, Northborough, Summer Street               26th

Claims (1)

【特許請求の範囲】 １． 受信されたプロセッシングポートとリンクとを識別するシステムであって 、 論理リンクテーブルに関連づけられたプロセッシングポートの特定のリンクに 対応し、数値を指定する、複数の各論理リンクエントリからなる論理リンクテー ブルと、 プロセッシングポートに接続された交換機制御モジュールとからなり、 該プロセッシングポートは、セルの識別フィールドの数値をセルが受信された リンクに対応する論理リンクエントリによって指定される数値によって置換する ことによりセルを変換するよう動作可能であり、 該交換機制御モジュールは、変換されたセルを受信するよう動作可能であり、 変換されたセル内の論理リンクエントリの数値を使用して逆マッピングテーブル を参照することによって変換されたセルに対応するセルが受信されたリンクとプ ロセッシングポートとを識別するよう動作可能であるシステム。 ２． セルは制御セルである請求項１記載のシステム。 ３． 逆マッピングテーブルは、プロセッシングポートの特定のリンクを指定す る複数の各逆マッピングエントリからなる、請求項１記載のシステム。 ４． プロセッシングポート及び交換機制御モジュールに接続される交換機本体 を更に有する請求項１記載のシステム。 ５． 交換機制御モジュールは変換されたセルを受信するよう動作 可能である特殊キューを更に有する請求項１記載のシステム。 ６． プロセッシングポートは受信されたセルが制御セルであるか否かを決定す るよう更に動作可能である請求項１記載のシステム。 ７． プロセッシングポートは特殊用途向け集積回路からなる請求項１記載のシ ステム。 ８． 論理リンクテーブルはプロセッシングポートの外部のランダムアクセスメ モリ内に記憶される請求項１記載のシステム。 ９． 識別フィールドはバーチャルチャネル識別フィールドからなる請求項１記 載のシステム。 １０． 交換機制御モジュールは特殊用途向け集積回路からなる請求項１記載の システム。 １１． 受信されたプロセッシングポートとリンクとを識別するシステムであっ て、 論理リンクテーブルに関連づけられたプロセッシングポートの特定のリンクに 対応し、数値を指定する、複数の各論理リンクエントリからなる論理リンクテー ブルと、 プロセッシングポートの特定リンクを指定し、論理リンクテーブルは論理リン クテーブルの論理リンクテーブルエントリによって指定される数値を使用してイ ンデックスが付けられるよう動作可能である、複数の各逆マッピングエントリか らなる逆マッピングテーブルと、 プロセッシングポートに結合され、逆マッピングテーブルにアクセスするよう 動作可能であり、変換されたセルを受信するよう更に 動作可能である交換機制御モジュールとからなり、 該プロセッシングポートは、複数のリンクのうちの１つにおいてセルを受信す るよう動作可能であり、論理リンクテーブルにアクセスするよう更に動作可能で あり、セルのバーチャルチャネル識別フィールドの数値をセルが受信されたリン クに対応する論理リンクエントリによって特定される数値によって置換すること によって変換するよう更に動作可能であり、 該交換機制御モジュールは、変換されたセル内の論理リンクエントリの数値を 使用して逆マッピングテーブルを参照することによって変換されたセルに対応す るセルが受信されたリンクとプロセッシングポートとを識別するよう動作可能で あるシステム。 １２． セルは制御セルである請求項１１記載のシステム。 １３． 交換機制御モジュールは変換されたセルを受信するよう動作可能である 特殊キューを更に有する請求項１１記載のシステム。 １４． プロセッシングポートは受信されたセルが制御セルであるか否かを決定 するよう動作可能である請求項１１記載のシステム。 １５． プロセッシングポートの複数のリンクのうちの１つにおいてセルを受信 する段階と、 プロセッシングポートの特定のリンクに対応し、数値を指定する、複数の各論 理リンクエントリからなり、プロセッシングポートに関連づけられた論理リンク テーブルを参照する段階と、 識別フィールドの数値をセルが受信されたリンクに対応する論理リンクエント リによって指定された数値によって置換することによってセルを変換する段階と 、 変換されたセル内の論理リンクエントリによって指定された数値 を使用して逆マッピングテーブルを参照することによってセルが受信されたリン ク及びプロセッシングポートを識別する段階とからなる、セルが受信されたプロ セッシングポートとリンクとを識別する方法。 １６． 受信されたセルが制御セルであるか否かを決定する段階を更に有する請 求項１５記載の方法。 １７． 特殊キューにおいて変換されたセルを受信する段階を更に有する請求項 １５記載の方法。 １８． 識別フィールドはバーチャルチャネル識別フィールドからなる請求項１ ５記載の方法。[Claims] 1. A system for identifying a received processing port and link ,   For a specific link of the processing port associated with the logical link table A logical link table consisting of a plurality of logical link entries, Bull and   A switching control module connected to the processing port,   The processing port displays the value of the cell identification field when the cell is received. Replace with the number specified by the logical link entry corresponding to the link Operable to convert cells by   The switch control module is operable to receive the converted cell; Reverse mapping table using the numerical value of the logical link entry in the converted cell The cell and cell corresponding to the cell converted by referencing A system operable to identify a processing port. 2. The system of claim 1, wherein the cell is a control cell. 3. The reverse mapping table specifies a specific link for a processing port. The system of claim 1, comprising a plurality of each reverse mapping entry. 4. Switch body connected to processing port and switch control module The system of claim 1, further comprising: 5. Switch control module operates to receive converted cells The system of claim 1, further comprising a special queue that is enabled. 6. The processing port determines whether the received cell is a control cell The system of claim 1, further operable to: 7. The system of claim 1, wherein the processing port comprises a special purpose integrated circuit. Stem. 8. The logical link table is a random access method outside the processing port. The system of claim 1 stored in a memory. 9. 2. The method of claim 1, wherein the identification field comprises a virtual channel identification field. On-board system. 10. The switch control module of claim 1, wherein the switch control module comprises a special purpose integrated circuit. system. 11. A system for identifying received processing ports and links. hand,   For a specific link of the processing port associated with the logical link table A logical link table consisting of a plurality of logical link entries, Bull and   Specify the specific link of the processing port, and the logical link table Using the number specified by the logical link table entry in the Multiple reverse mapping entries operable to be indexed Reverse mapping table,   Coupled to the processing port to access the reverse mapping table Operable and further configured to receive the converted cells. A switch control module that is operable,   The processing port receives a cell on one of a plurality of links. Operable to access the logical link table. Yes, the number in the cell's virtual channel identification field is By the number specified by the logical link entry corresponding to the Further operable to convert by   The switch control module calculates the value of the logical link entry in the converted cell. Corresponding to the transformed cell by referencing the reverse mapping table using Cell is operable to identify the link and processing port on which the cell was received. Some systems. 12. The system of claim 11, wherein the cell is a control cell. 13. The switch control module is operable to receive the converted cell. The system of claim 11, further comprising a special queue. 14． Processing port determines if received cell is a control cell The system of claim 11 operable to: 15. Receive cells on one of multiple links on the processing port To do,   Multiple arguments to specify a numerical value for a particular link in the processing port Logical link consisting of logical link entries and associated with the processing port Referencing a table;   The value of the identification field is changed to the logical link entry corresponding to the link on which the cell was received. Transforming the cell by replacing it with a number specified by ,   Numeric value specified by the logical link entry in the converted cell Cell is received by referencing the reverse mapping table using Identifying the cell and the processing port. A method of identifying a sessioning port and a link. 16. The contract further comprising determining whether the received cell is a control cell. The method of claim 15. 17． 9. The method of claim 8, further comprising the step of receiving the transformed cell in a special queue. 15. The method according to 15. 18. 2. The method of claim 1, wherein the identification field comprises a virtual channel identification field. 5. The method according to 5.
JP9506895A 1995-07-19 1996-07-18 Port and link identification Pending JPH11510329A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US149895P 1995-07-19 1995-07-19
US60/001,498 1995-07-19
PCT/US1996/011963 WO1997004569A1 (en) 1995-07-19 1996-07-18 Port and link identification

Publications (1)

Publication Number Publication Date
JPH11510329A true JPH11510329A (en) 1999-09-07

Family

ID=38659726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9506895A Pending JPH11510329A (en) 1995-07-19 1996-07-18 Port and link identification

Country Status (3)

Country Link
JP (1) JPH11510329A (en)
AU (1) AU6503596A (en)
WO (1) WO1997004569A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3735513B2 (en) 2000-05-22 2006-01-18 埼玉日本電気株式会社 Mobile communication system, base station demodulator and base station demodulator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321695A (en) * 1991-05-01 1994-06-14 Hewlett-Packard Company Port arrival identification for computer network packets
JPH07118717B2 (en) * 1993-01-05 1995-12-18 日本電気株式会社 Multi-protocol packet network configuration method

Also Published As

Publication number Publication date
WO1997004569A1 (en) 1997-02-06
AU6503596A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
US6236655B1 (en) Port and link identification
EP0512495B1 (en) Switching node in a network with label multiplexed information
US5809024A (en) Memory architecture for a local area network module in an ATM switch
EP0406842B1 (en) Packet switch network for communication using packet having virtual connection identifier VCI
FI113826B (en) Access Control Center ATM
EP1393192B1 (en) Method and system for connecting virtual circuits across an ethernet switch
US5408469A (en) Routing device utilizing an ATM switch as a multi-channel backplane in a communication network
US5734656A (en) Method and apparatus for dynamically allocating bandwidth on a TDM bus
US5852606A (en) Method and apparatus for transmitting cells across an ATM switch bus
US6728249B2 (en) System and method for performing cut-through forwarding in an ATM network supporting LAN emulation
JP3109591B2 (en) ATM switch
JPH06335079A (en) Cell multiplexer in atm network
JPH10303928A (en) Exchange device for atm network, traffic management device and exchange method
WO2000001119A1 (en) System and method for performing cut-through forwarding in an atm network supporting lan emulation
KR20000057183A (en) System and method for providing enhanced services for a telecommunication call
JPH11205350A (en) Device interlocking with existing network in access network on atm base
US6456962B1 (en) Interface to network protocol software to support hardware acceleration of critical functions
US6658006B1 (en) System and method for communicating data using modified header bits to identify a port
US6822962B1 (en) Virtual connection switching method and ATM switch
WO2000076122A2 (en) Lan emulation using paired unicast and broadcast virtual connections
JP3261057B2 (en) ATM switch and call admission priority control method
JPH11510329A (en) Port and link identification
US5987007A (en) Manipulation of header field in ATM cell
US6980557B1 (en) Communications system with communication terminals which are connected to a switching system via a packet-oriented communication network
JP2002506587A (en) Processing of signaling messages in ATM nodes