JPH11510327A

JPH11510327A - Asynchronous transfer mode based service integrated exchange

Info

Publication number: JPH11510327A
Application number: JP9506893A
Authority: JP
Inventors: エイハウザー，スティーヴン; エイカルダラ，スティーヴン; エイマニング，トマス; ビーマクルア，ロバート
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-07-19
Filing date: 1996-07-18
Publication date: 1999-09-07
Also published as: WO1997004568A1; AU6503396A

Abstract

(57)【要約】非同期転送モード（ＡＴＭ）ベースドサービス統合交換機（２０）は、交換機着信側ポートポートプロセッサ（ＴＳＰＰ）（９０）と、交換機発信側ポートブロセッサ（ＦＳＰＰ）（９２）とを含む。ＴＳＰＰ（９０）及びＦＳＰＰ（９２）は、交換機制御モジュール（３２）上の帯域幅アービタ（１１４）、マルチポイントトポロジーコントローラ（１１６）及びデータクロスバー（１１７）と通信する。ＴＳＰＰ（９０）は、内部セルフォーマットに変換するためリンクを介してトラヒックを受信する。内部セルは、適当なＦＳＰＰ（９２）への転送が許可されるまでバッファリングされる。マルチポイントトポロジーコントローラ（１１６）は、ＴＳＰＰ（９０）と、ＦＳＰＰ（９２）と、帯域幅アービタ（１１４）とのあいだの相互作用を通じて内部交換機フロー制御のための翻訳を行う。帯域幅アービタ（１１４）は、内部セルがデータクロスバーを介してＴＳＰＰ（９０）からＦＳＰＰ（９２）に流れ得るように適当な帯域幅調停を行う。 (57) Abstract: An asynchronous transfer mode (ATM) based service integrated switch (20) includes a switch terminating port port processor (TSPP) (90) and a switch originating port processor (FSPP) (92). . The TSPP (90) and the FSPP (92) communicate with the bandwidth arbiter (114), the multipoint topology controller (116) and the data crossbar (117) on the switch control module (32). TSPP (90) receives traffic over the link for conversion to the internal cell format. Internal cells are buffered until transfer to the appropriate FSPP (92) is allowed. The multipoint topology controller (116) translates for internal switch flow control through interaction between the TSPP (90), the FSPP (92), and the bandwidth arbiter (114). The bandwidth arbiter (114) performs appropriate bandwidth arbitration so that internal cells can flow from the TSPP (90) to the FSPP (92) via the data crossbar.

Description

【発明の詳細な説明】非同期転送モードベースドサービス統合交換機関連出願本発明は、１９９５年７月１９日に出願された米国仮出願第60/001,498号の優先権を主張する。発明の技術分野本発明は、一般的に電気通信網に係わり、特に、非同期転送モードベースドサービス統合交換機に関する。発明の背景通信システムは、多様な方式で情報を通信、操作、及び処理する構成部品の集まりを含む。このシステムは、データ、音声及び映像のような情報を通信するフレームリレー、回路サービス、並びに、新規かつ進展中のコネクションベース又はコネクションレスサービスのような異なるアクセス技術をサポートする。通信システム内の交換機は、アクセス技術により発生された情報を意図された着信先にルーティングするためハードウェア及びソフトウェアを利用する。統合サービス網において、交換機は単一化された方法でアクセス技術間に情報の経路を選択する。より精巧かつ高帯域幅通信の要求が増加すると共に、通信システム内の交換機は、拡大縮小可能であり、ユーザの特定の要求に適応可能であることが必要とされる。また、交換機は、既存のアクセス技術をサポートし、新規かつ進展中のサービスのための柔軟な枠組みを提供すべきである。統合サービス環境における従来の交換機には幾つかの欠点がある。交換機は、例えば、数百のユーザを取り扱う小規模私設網、並びに、数万のユーザを取り扱う大規模公衆網の需要及び資源に適合するため、モジュール形式であり、拡大縮小可能ではない。殆どの場合、交換機は、一つ又は少数のアクセス技術だけをサポートし、制限された拡張可能性しかない。また、統合網がより大規模化し、複雑化すると共に、従来の交換機は適切な冗長性及び故障分離性を提供できない。発明の概要上記の点から非同期転送モードベースド動作を介して多様なサービスを統合する電気通信交換機が必要とされる。本発明によれば、通例的な電気通信交換機と関係した欠点及び問題点を実質的に除去又は低減する非同期転送モードベースドサービス統合交換機が提供される。本発明の一実施例によれば、網トラヒックを内部セルベースフォーマットを有するセルに変換する交換機着信側ポートプロセッサ(to-switch port processor) を含む非同期転送モードベースドサービス統合交換機が提供される。帯域幅アービタは、交換機着信側ポートプロセッサに格納されたセルを転送するため適当な帯域幅を決定する。データクロスバーは決定された帯域幅に従って、交換機着信側ポートプロセッサからセルを転送する。交換機発信側ポートプロセッサ(from- switch port processor)は、データクロスバーからセルを受信し、セルを網リンクを介する転送用の網トラヒック構造に変換する。マルチポイントトポロジーコントローラは、データクロスバー内のセルフローの量を制御する。本発明は、通例的な電気通信交換機に対し種々の技術的効果を提供する。例えば、一つの効果はセル損に対抗することを保証してセルを転送する能力である。他の効果例は電気通信交換機内に交換機フロー制御を与えることである。他の効果例は、当業者であれば以下の図面、説明及び請求の範囲の内容から容易に確かめられる。図面の簡単な説明本発明並びに本発明の効果が十分に理解できるように、以下に添付図面と共に説明を行う。同じ参照番号が同じ部品の表わす添付図面において、図１は、非同期転送モード（ＡＴＭ）ベースドサービス統合交換機の簡単化されたブロック図であり、図２は、ＡＴＭ交換機の詳細なブロック図であり、図３は、ＡＴＭ交換機で使用されるセルフロープロセッサのブロック図であり、図４は、セルフロープロセッサの交換機着信側ポートプロセッサのブロック図であり、図５は、セルフロープロセッサの交換機発信側ポートプロセッサのブロック図であり、図６は、ＡＴＭ交換機内のキュー処理システムを示す図であり、図７は、ＡＴＭ交換機内で使用される交換機本体のブロック図であり、図８は、交換機本体内の帯域幅アービタのブロック図である。発明の詳細な説明図１は、非同期転送モード（ＡＴＭ）ベースドサービス統合交換機２０の簡単化されたブロック図である。ＡＴＭ交換機２０は、ＡＴＭセルの形の多様な外部網コネクションから網トラヒックを受信し、ＡＴＭセルの形の多様な外部網コネクションに網トラヒックを送信する複数の網適応入力／出力モジュール２２を含む。入力／出力モジュール２２は、物理的インタフェース２３と、網インタフェース２４と、接続性エンジン２６と、セルフロープロセッサ２８とを含む。網インタフェース２４は、セル優先、フレーム優先、回路優先、又は他のタイプの受信されたトラヒック構造により、ＡＴＭ交換機２０内の外部網コネクションの間に互換性機能を提供する。接続性エンジン２６は、外部網コネクションからのトラヒックを、ＡＴＭ交換機２０内で処理するための内部セルフォーマットに変換する。外部網コネクションに送信されたトラヒックのため、接続性エンジン２６はＡＴＭ交換機２０の内部セルフォーマットを適当な網トラヒック構造に変換する。セルフロープロセッサ２８は、各バーチャルコネクションに対するサービスの品質(quality of se rvice)の保証するため高性能実時間トラヒック管理を提供する。内部セルフォーマットで伝搬されるトラヒックは、セル交換機本体３０を介してＡＴＭ交換機２０内を流れる。内部セルフォーマットに構成されたトラヒックのフローは、ＡＴＭ交換機管理及び制御装置３２によって制御される。ＡＴＭ交換機管理及び制御装置３２は、各バーチャルコネクションに対し要求された構造及びサービスの品質を制御するため、交換機資源を振り向ける強力な呼制御機能を提供する。入力／出力モジュール２２及び交換機制御モジュール３２を通して、ＡＴＭ交換機２０は、４種類の異なるサービストラヒックタイプ（固定ビットレート、可変ビットレート、有効ビットレート及び無指定ビットレート）をサポートするため、４タイプの資源（割付型帯域幅、動的帯域幅、割付型バッファ及び動的バッファ）に対するアクセスを管理する機構を提供する。映像、音声、電子メール、大量データ転送、データ取扱処理等のアプリケーションサービスは、個別のサービスの品質要求条件を備えた異なるサービストラヒックタイプを要求する。ＡＴＭ交換機２０は、入力／出力モジュール２２及び交換機制御モジュール３２によって、４通りのサービストラヒックタイプ、即ち、固定ビットレート、可変ビットレート、有効ビットレート及び無指定ビットレートをサポートする。固定ビットレートサービストラヒックタイプは、レガシー(legacy)回路コネクションをエミュレートするため使用される。可変ビットレートトラヒックタイプは、バースト性の帯域幅要求条件を有し、送信器から受信器までの制限された遅延を依然として要求するアプリケーションに使用される。可変ビットレートサービストラヒックタイプを使用するアプリケーションの例は、圧縮された映像及びフレームリレーである。これらのアプリケーションは、最大バーストレートと一致する固定ビットレート帯域幅仕様を指示することにより可変ビットレートサービストラヒックタイプの代わりに固定ビットレートサービストラヒックタイプを使用してもよい。しかし、このため、アプリケーションが最大レートで転送していないときであっても帯域幅及びバッファ資源が割り付けられるので、余分なコストが発生する。従って、上記アプリケーションは、資源が割り付けられた持続レートと、動的資源が提供されるピークレートとを指示し得る。有効ビットレートサービストラヒックタイプは、アプリケーションが遅延の範囲を許容することが可能であり、帯域幅を利用することにより与えられる低コストのサービスを必要とする場合に使用され、バッファリング中の資源は多数のコネクションの間で共用される。無指定ビットレートサービスは遅延保証がない。ＡＴＭ交換機２０は、異なるサービストラヒックタイプをサポートするため、４タイプの資源を管理する機構を提供する。ＡＴＭ交換機２０により管理される資源は、割付型帯域幅、動的帯域幅、割付型バッファ及び動的バッファである。ＡＴＭ交換機２０は、ポイントツーポイントコネクション、ポイントツーマルチポイントコネクション、マルチポイントツーポイントコネクション及びマルチポイントツーマルチポイントコネクションを含む全ての網トポロジーに対しトラヒックタイプ毎及びコネクション毎のサービスの品質の保証を提供する。割付型帯域幅は、固定ビットレートトラヒックタイプの場合のように規則的に計画された間隔で発生するセル転送機会のため使用される。動的帯域幅は、未割付型帯域幅だけではなく、未使用の割付型帯域幅である。これは、サービスクラス及び優先度に基づいてコネクションに与えられる共用資源である。割付型バッファは、コネクション毎の基準で各コネクション持続レートバッファリング要求条件毎に確保されるバッファである。動的バッファは、瞬時に変化するピーク帯域幅を受け入れ、動的帯域幅を送り出すコネクションの組の間でレート照合を行うため確保されたバッファのプールである。このバッファのプールはコネクションの間で共用される。可変ビットレート、有効ビットレート、及び無指定ビットレートは、高いライン利用率を達成するため動的帯域幅を使用するトラヒックタイプとして役立つ。サービス保証及び資源の精確な割付を提供するため、ＡＴＭ交換機２０はバーチャルチャネル毎のキュー処理をサポートする。バーチャルチャネル毎のキュー処理は、キュー処理及び帯域幅管理機構がコネクションのグループではなく個別のコネクションに適用されるようにコネクションファイヤウォーリング（connec tion fire-walling）を与える。バーチャルチャネル毎のキュー処理がブロックを正しい位置に構築する場合、ＡＴＭ交換機２０は、帯域幅を効率的なペイロードスループットを備えた固定ビットレートフローに厳密にスケジューリングし、データレートが一定であり、かつ、完全に占有されることを見込んでピークセルレートまで帯域幅を割り付ける。しかし、全ての割付型帯域幅が、固定ビットレートサービストラヒックタイプをサポートするため必要とされる可能性は少ない。網資源の利点を最大限に生かし、網動作のコストを低減するため、未使用の割付型帯域幅及び未割付型リンク帯域幅は、他のコネクションに即座に再割り付けされるべきである。ＡＴＭ交換機２０は、可変ビットレート、有効ビットレート、及び無指定ビットレートサービストラヒックタイプをサポートするため、競合中の資源の間で動的帯域幅を公正に付与するスケジューリング技術を使用する。図２はＡＴＭ交換機２０の詳細な配置図である。ＡＴＭ交換機２０は、警報リレーサービスモジュール４０と、入力／出力モジュール２２ａ、２２ｂ、２２ｃ及び２２ｎと、交換機制御モジュール３２と、バックプレーン４６とからなる。警報リレーサービスモジュール４０は、ＡＴＭ交換機２０内の他の各モジュールに対し電力監視及び基準クロック信号を供給する。入力／出力モジュール２２ａ、２２ｂ、２２ｃ及び２２ｄは、多様な外部網コネクションと、ＡＴＭ交換機２０内の内部セルフォーマットとの間にインタフェースを提供する。交換機制御モジュール３２は、ＡＴＭ交換機２０内の呼制御及びトラヒック監視を行う。バックプレーン４６はＡＴＭ交換機２０内の各モジュール間の物理的相互接続を与える。警報リレーサービスモジュール４０は、保守インタフェース４１と、基準発振器４２と、クロック分周バッファ４４と、直流対直流変換器４６及び４８と、電圧モニタ５０と、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）５２と、リレー５４とを含む。保守インタフェース４０は、ＡＴＭ交換機２０内の機能及び能力を保守するためにアクセスを行う。保守インタフェース４０は、保守インタフェースバス５６を介して、ＡＴＭ交換機２０の他のモジュールの他の保守インタフェースユニットと結合する。発振器４２及びクロック分周バッファ４４は、ＡＴＭ交換機２０内の各モジュールを駆動し、同期させるため使用される１次及び２次クロック信号を発生する。直流対直流変換器４６及び４８は、警報リレーサービスモジュール３４内の各ユニットに給電するため、外部電力を適当な電圧レベルに変換する。フィールドプログラマブルゲートアレイ５２は、リレー５４と、電圧モニタ５０及び外部サーモからの冷却ファンブースト通過信号と、ファンセンサ信号とを制御する。入力／出力モジュール２２ａ、２２ｂ、２２ｃ及び２２ｄは、夫々、ラインインタフェースユニット２４と、接続性エンジン２６と、セルフロープロセッサ２８とを含む。各入力／出力モジュール２２は、プロセッサ６０と、保守インタフェースユニット６２と、直流対直流（DC-DC）変換器６４とを含む。ラインインタフェース２４は、外部網コネクションとＡＴＭ交換機２０との間に必要な信号接続性を与える。プロセッサ６０は、入力／出力モジュール２２に制御及び動作能力を与える。保守インタフェース６２は、入力／出力モジュール２２に対する保守アクセス及び監視を行う。直流対直流変換器６４は、入力／出力モジュール２２に給電するため適当な電圧レベルを与える。接続性エンジン２６は、入力／出力モジュール２２のタイプに依存して異なる構成をとる。入力／出力モジュール２２ａの場合に、関係した接続性エンジン２６ａは、回路優先トラヒックとＡＴＭセルとの間で変換を行うため、クロック発生機能７０と分割及び再組立（ＳＡＲ）ユニット７２とを提供する。入力／出力モジュール２２ｂの場合に、その関係した接続性エンジン２６ｂは、フレーム優先トラヒックとＡＴＭセルとの間で変換を行うため、転送エンジン７６とＳＡＲ７８とを含む。入力／出力モジュール２２ｃの場合に、その関係した接続性エンジン２６ｃは、セルフロープロセッサ８８との間でセル優先トラヒックを転送、監視するため、監視ユニット８０とユートピアユニット８２とを含む。別々に指向された３タイプのトラヒック構造が示されているが、ＡＴＭ交換機２０は、他のタイプの優先トラヒック構造と単一化されたＡＴＭフォーマットとの間で変換を行うため、入力／出力モジュール２２を関係した接続性エンジン２６と共に含む。各入力／出力モジュール２２上のセルフロープロセッサ２８は、交換機着信側ポートプロセッサＴＳＰＰ９０及び交換機発信側ポートプロセッサＦＳＰＰ９２とを含む。ＴＳＰＰ９０は、ＡＴＭ交換機２０のためのフロー制御機構の受信動作を行う。ＴＳＰＰ２０は、コネクション毎に基づいて入力バッファ及び交換機帯域幅へのアクセスを制御する。ＴＳＰＰ２０は、内部セルフォーマットのセルを競る交換機本体３０に移すため、交換機帯域幅の要求を送信し、承諾を受信する。ＦＳＰＰ９２は、ＡＴＭ交換機２０のためのフロー制御機構の送信動作を行う。ＦＳＰＰ９２は、コネクション毎に基づいて出力バッファ及びリンク帯域幅へのアクセスを制御する。ＦＳＰＰ９２は、セル交換機本体３０から内部セルフォーマットでセルを受信し、ラインインタフェース２４の複数の出力リンクの中の一つに配置するためセルをスケジューリングする。交換機制御モジュール３２は、ＡＴＭ交換機２０がある交換網の動作を制御する外部制御プロセッサとの通信のためのイーサネットインタフェース１００を含む。シリアルインタフェース１０２は、保守インタフェースユニット１０４、プロセッサ１０６及びＰＣＩユニット１０８と通信するため交換機制御モジュール３２へのローカルアクセスを行う。保守インタフェースユニット１０４は、交換機制御モジュール３２並びに入力／出力モジュール及び警報リレーサービスモジュール４０に保守アクセス及び監視機能を設ける。プロセッサ１０６は、交換機制御モジュール３２との間の外部通信用の動作的制御を与える。直流対直流変換器１１０は、交換機制御モジュール３２を給電するため適当な電圧レベルシフトを行う。交換機制御モジュール３２は、入力／出力モジュール２２内のセルフロープロセッサと類似したセルフロープロセッサ２８を含む。セルフロープロセッサ２８は、内部セルフォーマットのセルをローカルプロセッササブシステムとの間で受信、送信するためＴＳＰＰ９０及びＦＳＰＰ９２を含む。分割及び再構成ユニット（ＳＡＲ）１１２は、ＡＴＭセル及び制御プロセッサ信号通知プロトコルと、フレームフォーマットとの間で変換を行う。上記フレームは、外部インタフェース１００を介して外部制御プロセッサとの間で送信及び受信される。セル交換機本体３０は、交換機制御モジュール３２内に在り、帯域幅アービタ１１４と、複数のマルチポイントトポロジーコントローラ１１６と、データクロスバー１１７とを含む。帯域幅アービタ１１４は、交換機帯域幅へのアクセス権を有する入力／出力モジュール２２のポートを決定する。帯域幅アービタは、各入力／出力モジュール２２からの転送要求を累積、調停する。帯域幅アービタ１１４は、セル時間毎に基づいてデータクロスバー１１７の相互接続を制御し、時々刻々割り当たられていない帯域幅を動的にスケジューリングし、マルチポイントツーポイント帯域幅問題を解決する。マルチポイントトポロジーコントローラ１１６は、マルチポイントトポロジーのため必要とされる情報を集中させるため、各コネクションのトポロジー状態を維持し、アクセスし、マルチポイントコネクションのファンイン及びファンアウトを制御する。交換機制御モジュール３２は、ＡＴＭ交換機２０の交換機制御、信号通知、網間接続、診断及管理を行う交換機管理装置ソフトウェア１１８を含む。各入力／出力モジュール２２内及び交換機制御モジュール３２内のセルフロープロセッサ２８は、交換機制御モジュール３２内のデータクロスバー１１７、帯域幅アービタ１１４、マルチポイントトポロジーコントローラ１１６、及び交換機管理装置１１８と共に、ＡＴＭ交換機２０内に分散型ＡＴＭセルスイッチを形成する。好ましくは、各入力／出力モジュール２２は、各インタフェース２４とローカルプロセッサリンクとを併せて、最大８個の出力リンクまでサポートし得るポートを表わす。各マルチポイントトポロジーコントローラ１１６は、４個のセルフロープロセッサ（ＴＳＰＰ／ＦＳＰＰペア）２８のポートに対するコネクションをサポートする。各帯域幅アービタ１１４は、４個のマルチポイントトポロジーコントローラ１１６をサポートし、これにより、１６個のポートを取り扱う能力を有する。ＡＴＭ交換機２０は、顧客の要求を充たすため、必要に応じて付加的な出力リンク及びポートをサポートするように構成してもよい。図３はセルフロープロセッサ２８のブロック図である。セルフロープロセッサ２８は、ＴＳＰＰ９０と、ＦＳＰＰ９２と、データシリアルインタフェース１２０とを含む。ＴＳＰＰ９０は、入力／出力モジュール２２又は交換機制御モジュール３２の接続性エンジンに結合されたユートピアインタフェース１２２を含む。選択的な監視論理１２４は、固定及び可変ビットレートタイプのため使用される。これは、共用資源を利用する他のコネクションを保護するため、強制的に帯域幅仕様に従わせる。ＴＳＰＰユニット１２６は、セルバッファ１２８に格納し、次に、データシリアルインタフェース１２０を介してセル交換機本体３０に送信するため内部セルフォーマットで受信されたセルを処理する。ＴＳＰＰユニット１２６は、制御ＲＡＭ１３０内のテーブル及び情報に応じて、セルを格納し、送信する。ポインタＲＡＭ１３２は、セルバッファ１２８内の特定のセルの場所を識別する際にＴＳＰＰユニット１２６を補助する。ＴＳＰＰユニット１２６は、セルバッファ１２８からデータシリアルインタフェース１２０及びセル交換機本体１３０へのセル転送を調整するため、帯域幅アービタ１１４及びマルチポイントトポロジーコントローラ１１６と通信する。ＦＳＰＰ９２は、セルバッファ１３６内に一時的に記憶するためセル交換機本体３０からデータシリアルインタフェース１２０を介してセルを受信するＦＳＰＰユニット１３４を含む。ＦＳＰＰユニット１３４は、ＱＦＣ用ＲＡＭ１３８と、第１制御ＲＡＭ１４２と、第２制御ＲＡＭ１４０との制御及び監視下でセルバッファ１３６内のセルを格納、スケジューリングする。制御ＲＡＭ１３８、１４０及び１４２は、セルバッファ１３６内にセルを格納し、ラインインタフェース２４及び接続性エンジン２６を介して網コネクションに送信するためセルバッファ１３６からセルを取り出す際にＦＳＰＰユニット１３４を補助する。ユートピアインタフェース１４４は、ＦＳＰＰユニット１３４により処理されたセルをセルバッファ１３６から接続性エンジン２６に転送するため使用される。図４はＴＳＰＰユニット１２６のブロック図である。ＴＳＰＰユニット１２６は、セル及び制御情報に対し別個のパスを与える。セルパスに沿って、ＴＳＰＰユニット１２６は、ＴＳＰＰ９０と入力／出力モジュール２２のライン側との間にインタフェースを提供するユートピアインタフェース３００を含む。入力セルは、ユートピアインタフェース３００を通過して、入力セルプロセッサ３０２に伝搬する。入力セルプロセッサ３０２は、ＡＴＭセルをＡＴＭ交換機２０の内部セルフォーマットに変換する。入力セルプロセッサ３０２により発生された内部セルフォーマットは、バーチャル翻訳テーブルルックアップユニット３０４に移り、そこで、特定のコネクションがＴＳＰＰユニット１２６内の特有のデータ構造と関係付けられる。バーチャル翻訳テーブルルックアップユニット３０４は、特定のセルが有効コネクションに属することを確認し、上記セルに特有のキュー番号を割り当てる。特有のキュー番号は、上記コネクションと関係した状態情報を収容するキュー記述子を指示するため使用される。適当な状態情報は、セルキュー管理装置３０８によって処理される前にセル変換器３０６で入来するセルの中に置かれる。セルキュー管理装置３０８は、セルバッファ（ＣＢＵＦＦ）インタフェース３１０を介して入来するセルをセルバッファ１２８に格納するため準備する。このセルのキュー番号は、次に、セルバッファインタフェース３１０を通るセルバッファ１２８からのセルをデータシリアルインタフェース３１２を介してセル交換機本体３０に送信するため処理されるべきスケジューリングリスト内に置かれる。制御パスの場合に、ＴＳＰＰユニット１２６は、制御ＲＡＭ１３０内のバーチャル翻訳テーブルエントリ、スケジューリングリスト記述子、キュー記述子にアクセスするため制御ＲＡＭ（ＣＲＡＭ）インタフェース３１４を含む。ポインタＲＡＭ（ＰＲＡＭ）インタフェース３１６はポインタＲＡＭ１３２へのアクセス権を与える。ポインタＲＡＭ１３２は、リストポインタと、キューポインタと、交換機割付テーブルと、セルバッファポインタとを含む。Ｔ２Ｆインタフェース３１８及びＦ２Ｔインタフェース３２０は、ＴＳＰＰユニット１２６とＦＳＰＰユニット１３４との間で通信を行う。ＴＳＰＰユニット１２６とＦＳＰＰユニット１３４との間を通過する情報は、ＡＴＭ交換機２０のためのリンクフロー制御を含む。リンクフロー制御管理装置３２２は、リンク制御情報を発生し、ＦＳＰＰユニット１３４に転送する役目を担う。リンクフロー制御は資源管理（ＲＭ）フロー制御セルを用いて実現される。一定数のセルがＴＳＰＰユニット１２６によってキューから転送されたとき、ＦＳＰＰ１３４は、ＴＳＰＰ１２６がより多くのセルを受信し得ることを上流ノードに知らせることが通知される。一方、ＲＭフロー制御セルが上流ノードのＴＳＰＰユニット１２６で受信されたとき、対応する上流ＦＳＰＰユニット１３４はより多くのセルを送出し得るように通知されるべきである。制御セル管理装置３２４は、交換機制御モジュール３２からＦＳＰＰユニット１３４を介して転送された制御セルを取り扱う。制御セルは、ＴＳＰＰユニット１２６と関係したデータ構造をプログラムするため使用される。インクリメンティング(incrementing)、リスト(list)、オフセット(offset)、ロード(load)及びフィル(fill)を含む多様な異なるタイプの制御セルが存在する。インクリメント制御セルは、多量のメモリを同じデータで充たす。リスト制御セルは、ＴＳＰＰ９０又はＦＳＰＰ９２のいずれかの特有メモリ場所への読み出し及び書き込みを行う。オフセットロード制御セルは、設定された数の任意の記憶場所に同じデータを書き込むことにより、交換機割付テーブルをポインタＲＡＭ１３２内にロードする。フィル制御セルは、記憶場所のブロックに対し９回の連続的な読み出し又は書き込みアクセスを行うため使用される。制御セルがＦＳＰＰユニット１３４に到達したとき、制御セルは、ＦＳＰＰユニット１３４が宛先ではない限り、ＴＳＰＰユニット１３６に転送される。処理中に発生するあらゆる誤りに対し、若しくは、全ての読み出し動作に対し、制御セルは発信元の交換機制御モジュール３２に戻される。殆どの制御セル動作は、宛先のＦＳＰＰ／ＴＳＰＰが制御セルを受信したことを確認するため制御アクノリッジセルが送信されることを要求する。制御アクノリッジセルは、順番に並べられ、標準的な機構を用いてスケジューリングし、セル交換機本体３０を通してルーティングするため他のセルと同じように処理される。制御レジスタは、ＴＳＰＰ９２の内部状態を初期化又は診断する目的のため走査中にプログラムされる。ＴＳＰＰユニット１２６は、ＴＳＰＰユニット１２６と、帯域幅アービタ１１４とマルチポイントトポロジーコントローラ１１６との間の通信を準備する帯域幅アービタ／ＭＴＣインタフェース３２６を含む。動的帯域幅管理装置３２８は、帯域幅アービタ／ＭＴＣインタフェース３２６を介して帯域幅アービタ１１４又はマルチポイントトポロジーコントローラ１１６から受信された情報に応じて、適当な帯域幅が割り付けられていないセルに対しセルスケジューラ３３０によって動的帯域幅をスケジューリングする。ＸＯＦＦ／ＸＯＮコントローラ３３２は、ＡＴＭ交換機２０内の全てのＦＳＰＰユニット１３４のセルキュー処理能力の状態を与える。フリーリスト管理装置３３４は、ＴＳＰＰユニット１２６内の利用可能なリストをついせきする。統計量ユニット３３６は、ＴＳＰＰユニット１２６のためのハードウェア測定を行うため各ユニットのカウンタを維持する。走査インタフェース３３８はＴＳＰＰユニット１２６に外部試験用アクセスを与える。ＴＳＰＰユニット１２６は、コネクションのトポロジーを変更する必要なく、即ち、ポイントツーポイントからマルチポイントツーポイントコネクションに変更する必要なく、ＯＡＭセルをコネクションに挿入するため使用され得る２セル入力モードを有する。ＴＳＰＰユニット１２６内のキューが、２セルモードビットが設定されたバーチャル翻訳テーブルルックアップユニットにより指定されるならば、第１のセルペイロードは出て行くＡＴＭセルヘッダを有し、第２のセルペイロードは、出て行くセルペイロードを有する。２個のセルが単一の内部セルフォーマットに形成されたとき、入って来るＡＴＭヘッダは落とされる。２セルモードを使用するコネクション内のセルは、他の入って来るセルと混合されたＴＳＰＰユニット１２６により受信される。ＣＬＰビットは、第１のセルのＣＬＰが零にセットされ、第２のセルのＣＬＰが１にセットされたとき、順列化状態検査として使用される。ＴＳＰＰユニット１２６が２セルモードで順列外のセルを受信するならば、そのセルは落とされる。２セルモードを使用する多数のコネクションは、ＴＳＰＰユニット１２６に送信中の際には混合され得ない。ＴＳＳＰユニット１２６では、キュー及びリストの２つの主要なデータ構造が使用される。キューはバッファを管理するため使用され、ポインタを用いるリンクドリストとして操作されるＦＩＦＯとして構成された１個以上のバッファリングされたセルのグループからなる。入来セルはキューのテイル（末尾）に付加され、又は、キュー入れ(enque)される。セル交換機本体３０に送信されたセルは、キューのヘッド（先頭）から取り出され、又は、キュー出し(dequeue)される。セル交換機本体３０に送信されたセルの順列は、セルが到着したときと同じ時間間隔ではないが、同じ順列で送信される。リストは帯域幅を管理するため使用され、ポインタを使用するリンクドリスト構造として操作される巡回リストとして構成された１個以上のキュー番号からなる。キュー番号は、リストのテイルに追加され、リストのヘッドから取り出される。追加及び取り出される以外に、キュー番号は、関係したキューがセルを含む限り、リスト上で再巡回させられる。再巡回は、リストのヘッドからキュー番号を取り出し、そのキュー番号をリストのテイルに追加することにより行われる。これにより、リスト上でキューのラウンドロビン式サービスが行われる。ＡＴＭセルがＴＳＰＰユニット１２６のユートピアインタフェース３００で受信されると共に、入力セルプロセッサ３０２は、そのＡＴＭセル入力ポート上のＡＴＭセルを受信し、バッファリングする。入力ポートプロセッサにより行われる最初の動作は、ヘッダのエラーを検査し、セルが有効コネクションと関係していることを検査することである。セルヘッダの完全性は、ヘッダバイトに関してヘッダ誤り検査（ＨＥＣ）を計算し、次に、計算されたＨＥＣを入来セルヘッダのＨＥＣと比較することによって照合される。入力セルプロセッサ３０２は、ＡＴＭセルのＶＰＩ／ＶＣＩフィールドを確認し、ＡＴＭセルを内部セルフォーマットに変換する。バーチャル翻訳テーブルルックアップユニット３０４は、内部セルフォーマットのセルヘッダ内で指定されたＶＰＩ／ＶＣＩフィールドを、制御ＲＡＭ１３０内に収容されたバーチャル翻訳テーブルへのインデックスとして使用する。バーチャル翻訳テーブルルックアップユニット３０４は、このコネクションを制御ソフトウェアによって設定されたコネクションであると認めるか否かを調べる。このコネクションを認める場合、このセルは、バーチャル翻訳テーブルルックアップユニット３０４によりキュー番号が割り当てられ、対応したキュー記述子によってリスト番号が割り当てられる。このコネクションが認められない場合、セルは廃棄されるか、又は、例外若しくは特殊処理キュー番号が割り当てられる。通常、例外キュー番号は、更なる構文解析のため、否認されたセルを交換機制御モジュール３２にルーティングするため設定される。セルがバーチャル翻訳テーブルからキュー番号を割り当てられた後、セル変換器３０６は、セルを処理する方法に関して更なる情報を得るため、対応したキュー記述子をルックアップする。セルキュー管理装置３０８は、このセルにバッファを割り当てようとする。バッファが利用可能であるならば、セルキュー管理装置３０８は、セル番号をそのキューのテイルにキュー入れし、セルはセルバッファインタフェース３１０を介してセルバッファ１２８に書き出される。利用可能なバッファが存在しない場合、セルは廃棄され、統計量が更新される。セルスケジューラ３３０を用いてＴＳＰＰユニット１２６は、セル交換機本体３０を介してセルバッファ１２８から一つ以上のＦＳＰＰユニット１３４にセルを転送する。この転送のため使用される帯域幅は、予め割り当てられてもよく、或いは、動的に割り当てられてもよい。割付型帯域幅はタイムスロット化フレーム方式を用いて管理される。ポインタＲＡＭ１３２内の交換機割付テーブルは割付型帯域幅を管理するため使用される。ＡＴＭ交換機２０内の全てのＴＳＰＰユニット１２６は、全てが任意の所定のセル時間に交換機割付テーブル内の同じオフセットを指示するように同期させられる。各セル時間に、セルスケジューラ３３０はそのセル時間に対する交換機割付テーブルエントリを参照する。交換機割付テーブルエントリは、無効であるか、或いは、スケジューリングリストと称されるキューのリストを指示する。交換機割付テーブルエントリが無効である場合、そのセル時間は動的帯域幅を割り当てる際に使用するため帯域幅アービタ１１４が利用できるようになる。廃棄された割付型セル時間は、帯域幅アービタ１１４の決定に従ってＡＴＭ交換機２０内の任意のＴＳＰＰユニット１２６によって使用され得る。交換機割付テーブルエントリが有効スケジューリングリスト番号を含む場合、セルスケジューラ３３０はリスト上の第１のキューを、そのセル時間中に転送されるセルの発信元として使用する。リストに利用可能なキューエントリが無い場合、このセル時間は動的帯域幅として割り当てるため帯域幅アービタ１１４で利用可能になる。動的帯域幅セル時間はスケジューリングリストのリストを用いて管理される。ＴＳＰＰユニット１２６は複数の動的帯域幅リストからなる構造を使用する。上記リストの中の大部分は、ポイントツーポイントリストのためだけに使用され、実現可能性のあるセル交換機本体３０の出力ポートの一つに割り当てられる。特定のコネクションバッファの深さがセル深さ増加閾値を超えた場合、そのコネクションに対するスケジューリングリストは適当な出力ポートと対応した動的帯域幅リストに追加される。割付型帯域幅又は動的帯域幅のいずれが使用されるかとは無関係に、セルは先入れ先出し方式でキューから取り出されるので、セルの順番は依然として保存される。各動的リストの全てのキューは、そのポートのため利用可能な動的帯域幅をラウンドロビン方式で共用する。ＴＳＰＰユニット１２６は、セル時間中に転送される特定のセルを供給するため使用すべきコネクションを決定する際にこの情報を使用する。セルスケジューリングのため、ＴＳＰＰユニット１２６は、交換機割付リスト又は動的リストから発生されたスケジューリングリスト番号マルチポイントトポロジーコントローラ１１６に転送する。発信元のＴＳＰＰユニット１２６のマルチポイントトポロジーコントローラは、着信先のＦＳＰＰユニット１３４に関連したマルチポイントトポロジーコントローラ１１６を介して質問を送信する。着信作にＦＳＰＰユニット１３４が利用可能なバッファ空間を有する場合に、この標示は、発信元のＴＳＰＰユニット１２６がセルをキュー入れするため、データクロスバー１１７を介して着信先のＦＳＰＰユニット１３４にセル転送を開始できるように、マルチポイントトポロジーコントローラ１１６を介して発信元のＴＳＰＰユニット１２６にルーティングされる。図５はＦＳＰＰユニット１３４のブロック図である。ＦＳＰＰユニット１３４は、セルがＦＳＰＰ９２に送信される前に、マルチポイントトポロジーコントローラ１１６により送信された制御情報を受信するＭ２Ｆインタフェース２００を含む。多くの場合にプローブ又はプローブデータと称されるこの制御情報は、セルが、セル交換機本体３０を通してスケジューリングされた帯域幅を備えた割付型セル、又は、セル交換機本体３０を通して調停された帯域幅を備えた動的セルのいずれかを示す。制御情報は、マルチキュー番号（ＭＱＮ）を用いることにより、セルがキュー入れされるべきキューを示す。この制御情報により、ＦＳＰＰ９２は、セルを受信するために十分な資源（例えば、キュー空間、バッファ空間、帯域幅等）を有するか否かを判定することができる。Ｍ２Ｆインタフェース２００は、ＸＯＦＦ／ＸＯＮプロトコルを通じて内部交換機フロー制御に関与する。ＸＯＮ許可（ＸＧ）ビットは、ＴＳＰＰ９０からのＸＯＮの容認をＭ２Ｆインタフェース２００を介してＦＳＰＰ９２に通信する。Ｆ２Ｍインタフェース２０２は、制御情報がＦＳＰＰユニット１３４からその対応したマルチポイントトポロジーコントローラ１１６に送信されるようにする。ＦＳＰＰユニット１３４がセルを受信するための資源を持たないならば、ＸＯＦＦ標示はＦ２Ｍインタフェース２０２を介してマルチポイントトポロジーコントローラ１１６に送信される。ＸＯＦＦ信号の不在は、資源がＦＳＰＰユニット１３４で利用可能であり、かつ、セルがセル交換機本体３０を介して受信され得ることを示す。ＸＯＦＦ信号がコネクションに対し送信されたとき、そのコネクションに対する送信は、一般的にコネクションがＸＯＮ信号を受信するまで停止される。ＦＳＰＰユニット１３４がＸＯＦＦ信号を送信したとき、ＦＳＰＰユニット１３４はそのコネクションのためのキューにマークを付けるので、資源が利用可能になったとき（即ち、セルがキューから送信されたとき）、ＸＯＮ信号がそのコネクションに対し送信され得る。ＸＯＮ信号はＦ２Ｍインタフェース２０２を通してマルチポイントトポロジーコントローラ１１６に送信される。セルが調べられ、Ｆ２Ｍインタフェース２０２から送信されたＸＯＦＦ信号が無かった場合、セルはセル交換機本体３０を介して送信され、ＤＳＩチップインタフェース２０４を介してＦＳＰＰユニット１３４で受信される。ＦＳＰＰユニット１３４は、夫々の外部ＲＡＭとの間でセル及び動作的情報の転送を制御するため、セルバッファインタフェース２０６と、制御ＲＡＭインタフェース２０８と、第１制御ＲＡＭインタフェース２１０と、ＱＦＣ−ＲＡＭインタフェース２１２の４個の外部ＲＡＭインタフェースを有する。第１制御ＲＡＭ１４０と、第２制御ＲＡＭ１４２と、セルバッファ１３６は、セル交換機本体３０から受信されたセルをキューに入れ、外部網コネクションへの輸送用の接続性エンジン２６及びラインインタフェース２４に向けてキューから出すため使用される。第１制御ＲＡＭ１４０及び第２制御ＲＡＭ１４２は、キューと、動的リストと、ＦＳＰＰユニット１３４に適当な機能を与えるために必要な好ましいリストとを実現するために要求される情報を含む。ＱＦＣ−ＲＡＭ１３８は、網内の一方のＡＴＭ交換機２０から別のＡＴＭ交換機までのフロー制御機構の一部である。ＱＦＣ−ＲＡＭ１３８は、主として、ＴＳＰＰ９０から受信されたセル転送記録の記憶領域を含み、フロー制御更新セルの発生中にアクセスされる。外部ＲＡＭインタフェースは、単一のセル時間中にセルのキュー入れ及びセルのキュー出しの両方をインタリーブするため、夫々のＲＡＭを制御する。セルのキュー入れ及びキュー出しは、共にパイプライン処理であるため、多重キューの制御構造は異なるパイプライン段で同時に活性化する。セルが同じキューでもう一度受信された場合、そのキューは多数のパイプライン段で活性化している。キュー入れパイプライン段とキュー出しパイプライン段とが重なり合うように、セルがキューに入れられ、キューから出される場合に、そのキューは、キュー入れパイプラインとキュー出しパイプラインの両方で活性化される。全ての活性制御構造の読み出し及び書き込みを回避することにより制御ＲＡＭ帯域幅を保存し、キューが多数のキュー入れ段又はキュー出し段のパイプラインで活性化するように、活性制御構造が夫々の外部ＲＡＭインタフェース内にキャッシュされる。キュー出しコントローラ２１４及びキュー入れコントローラ２１６は、キュー入れセルとキュー出しセルの両方に必要な動作の系列を指定する役目を担う。その役目には、内部に記憶された所望の構造にアクセスするため、第１制御ＲＡＭインタフェース２１０と、第２制御ＲＡＭインタフェース２０８と、セルバッファインタフェース２０６に動作のアドレスを与えることが含まれる。また、キュー出しコントローラ２１４は出力リンクをスケジューリングする役目を担う。ＦＳＰＰユニット１３４は、Ｔ２Ｆインタフェース２２０を介してＴＳＰＰ９０から外部フロー制御情報を受信するＱＦＣ管理装置２１８を含む。ＲＭフロー制御転送記録及びＲＭフロー制御発送記録の二つのタイプの情報が受信され、各タイプには、コネクションとリンクの２レベルの情報が存在する。ＱＦＣ管理装置２１８は、タイプ及びレベルにより情報を分類し、それに従って処理する。発送記録は局所的に適用されるべきセルを含む。コレクションレベルＲＭフロー制御発送記録は取扱を行う第２制御ＲＡＭインタフェース２０８に送信され、一方、リンクレベルＲＭフロー制御発送記録は、リンクレベル資源セクションのＱＦＣ管理装置２１８内で処理される。転送記録はＱＦＣ管理装置２１８内のメモリでバッファリングされる。ＱＦＣ管理装置２１８は、コネクション毎に１個のエントリと、８本の各リンク毎に一つのリンクリストとを備えたリンクリストとしてコネクションレベルＲＭフロー制御転送記録を管理する。リンクレベルＲＭフロー制御転送記録はリンク毎に１つのエントリとして管理される。ＱＦＣ管理装置２１８は、ＲＭフロー制御転送記録をＲＭフロー制御更新セルの形に処理し、上記ＲＭフロー制御更新セルのリンク帯域幅を調停する。ＦＳＰＰユニット１３４は、セルがセルバッファ１３６内に在る間に転化されたか否かを判定するため、セルの内部フォーマットを照合するセル翻訳及びヘッダ誤り制御ユニット２２２を含む。セル翻訳及びヘッダ誤り制御ユニット２２２は、内部セルフォーマットから交換機セルのユートピアインタフェースフォーマットにセルを再フォーマットする。二つのセルモード動作のため、セルは二つのＡＴＭセルに再フォーマットされる。セルの再フォーマット化には、出て行くセルのＶＰＩ及び／又はＶＣＩをセットすること、及び、セルの新しいＨＥＣを発生させることが含まれる。セル翻訳及びヘッダ誤り制御ユニット２２２への入力は、通常のセル伝送の場合のセルバッファインタフェース２０６又はＲＭフロー制御更新セル伝送の場合のＱＦＣ管理装置２１８のいずれかから選択され得る。出て行くＶＰＩ／ＶＣＩを翻訳する手段は、キュー記述子内の個別のコネクションに対し設定された動作モードに依存する。セルが再フォーマットされた後、セルは、ＡＴＭセルを物理的なラインアウトに配置する手段を与えるユートピアインタフェース２２４に転送される。好ましくは、最大９個のユートピア装置が単一のユートピアインタフェース２２４に取り付けられる。２個のマルチプレクサ／デマルチプレクサチップを用いることにより、ユートピアインタフェース２２４は、８本の出力リンクと、付加的なマイクロプロセッサリンクとをサポートする。ＦＳＰＰユニット１３４は、ＤＳＩチップインタフェース２０４から制御セルを受信する制御セル管理装置２２６を含む。ＤＳＩチップインタフェース２０４から受信された制御セルは、セルバッファ１３６に格納されないが、制御セル管理装置２２６によって内部的にバッファリングされ、復号化され、実行される。制御セルが実行された後、制御セルに対する応答（書き込み承認又は読み出し応答）は、制御交換機モジュール３４に戻すため、Ｆ２Ｔインタフェース２２８を介してＴＳＰＰ９０に転送される。制御セルがＴＳＰＰ９０に宛てられているならば、変更を加えられずにＦ２Ｔインタフェース２２８を介して転送される。制限された内部制御セルバッファリングがＦＳＰＰ９２及びＴＳＰＰ９０において利用可能である。このバッファリングが一杯である場合、付加的な制御セルの受信は、Ｆ２Ｍインタフェース２０２を介して拒絶を送信することにより延期される。制御セルは、ＦＳＰＰユニット１３４内の制御レジスタ２３０を読み書きするため使用される。制御レジスタ２３０は、ＦＳＰＰ９２の内部動作をプログラムする状態情報を含む。制御レジスタは、ＦＳＰＰ９２の内部状態を初期化又は診断する目的のための走査を通してプログラムされ得る。単一のセルを処理するため要する時間は１セル時間と称される。５０ＭＨｚクロックの場合に、１個のセルは３２クロックサイクル又は６４０ナノ秒毎に処理される。セルのキュー入れ処理は、５段でパイプライン化され、その中の４段はＦＳＰＰユニット１３４内で行われる。第０段の間に、セル制御情報又はプローブがマルチポイントトポロジーコントローラ１１６からＭ２Ｆインタフェース２００に送信される。第１段の間に、ＦＳＰＰユニット１３４は、セルをキュー入れするために十分な資源があるか否かを判定するためその制御ＲＡＭを検査する。ＦＳＰＰユニット１３４がセルをキューに入れられないならば、ＦＳＰＰユニットはＭ２Ｆインタフェース２００を介してＸＯＦＦ信号を返す。ＸＯＦＦ信号の不在は、このセルがキューに入れられることを示す。第２段の間にＦＳＰＰユニット１３４はセルの到着を待機する。第３段の間にセルはＤＳＩチップインタフェース２０４でセル交換機本体３０から受信される。第４段の間に、セルはセルバッファ１３６に書き込まれ、制御ＲＡＭが更新される。第５段のセルキュー入れパイプライン処理は５セル時間に亘って行われる。内部セルフォーマットは長さが５６バイトである。ＡＴＭセルヘッダのＨＥＣ部は、５３バイトのＡＴＭセルから落とされる。２バイトの巡回冗長検査がセルの最後に追加され、ＡＴＭセルが最初に到着した際に通過したポート及びリンクを記録する別の２バイトは、セルの最後に追加される。セル符号は、プローブ情報、即ち、ＦＳＰＰ９２が予想している筈のセルと実際に到着したセルとの一致を検査するため使用される。セル符号には、制御セル用の０ＸＣと、データセル用の０ＸＤと、ショートセル用の０Ｘ２Ａの３種類の値がある。ＧＦＣフィールド及びＶＰＩフィールドは、出力リンク用の適当な値に翻訳されるＦＳＰＰユニット１３４による送信の直前まで、変更されないままである。ＶＣＩフィールドは、バーチャルパスサービス用のＡＴＭ交換機２０によって変更されないが、ＶＰＩフィールドと同様に、ＶＣＩフィールドはバーチャルチャネルサービス用の送信の前に翻訳される。新しいＨＥＣが生成され、出て行くセルに挿入される。セルバッファ１３６は、単一のセルを保有することが可能であるセルバッファロケーションに分割される。セルがセル交換機本体３０から受信されたとき、個別のセルバッファロケーションに格納され、セルバッファロケーションが一杯になると共に通知される。セルはセルバッファロケーションから読み出され、送信されたとき、そのセルバッファロケーションは空になる。セルは多数のソース及びコネクションから受信され、セルが送信される順番は、セルが受信された順番に関して連続的ではない。時間外に、一杯のセルバッファロケーション及び空のセルバッファロケーションの位置がセルバッファ１３６全体に配分される。セルバッファ１３６内のセルバッファロケーションは、セル番号を用いて指示される。セルバッファロケーションの開始アドレスはセル番号から取得され、各セルバッファロケーションは、セルバッファ１３６内でそのセルバッファロケーションを指示する固有のセル番号を有する。セルバッファロケーションの総数は、２９個の別個のセルバッファプールに分割される。各セルバッファプールは内部セルスケジューリング資源に専用である。２４個のセルバッファプールはポイントツーポイント動的トラヒックのためにあり、４個のセルバッファプールはポイントツーマルチポイント可変ビットレート及び有効ビットレートトラヒックのためにあり、１個のセルバッファプールは残りの割付型トラヒックスケジューリング機構のために使用される。セルバッファプール内のセルバッファロケーションの数が総て使い尽くされたとき、そのセルバッファプールに対しセルは受け容れられなくなる。これにより、セルバッファロケーションは、割付型トラヒックの要求に応じて確保されるか、或いは、動的トラヒックの便宜のために共用される。各セルバッファプールは２個の内部レジスタとして実現される。セルバッファプールカウントレジスタは、そのセルバッファプールの使用するセルバッファロケーションの現時の数を含む。セルバッファプール限界レジスタは、そのプールに許可されたセルバッファロケーションの最大数を収容する。セルバッファプールはカウンタとして実現されているので、個別のセルバッファロケーションはいずれかのプールの一部分である。使用される特有のセルバッファプールは、割付型又は動的の受信されたトラヒックのタイプと、キュー記述子により示された動的スケジューリング資源とにより判定される。セル番号はセルバッファロケーションをキューに配置するため操作される。セルバッファ１３６内のセルバッファロケーションにセルが書き込まれたとき、そのセルバッファロケーションを指示するセル番号がキューに置かれる。セルは、到着した順番でキューから送信され、最初に受信されたセルが最初に送信される。キューはセル番号のリンクドリストとして実現される。キュー上の各セルはそのセル番号をポインタとして用いることによりキュー上の次のセルを指示する。各セルは、キューのヘッド及びテイルを指定するため第２制御ＲＡＭ１４２に保持されたキュー記述子と称される別個の構造を有する。キュー記述子は、セルのスケジューリング及び伝送を制御する他のフィールドを格納する。セルは、そのセル番号をキューのテイルにキュー入れすることにより追加される。セルは、セル番号をキューのヘッドからキュー出しすることにより取り出される。各キューは１本の出力リンクだけに伝送する。多数の出力リンクへの伝送はセル番号を多数のキューに置くことを必要とする。開放キューと称される特殊キューは、セルバッファロケーションを空にするため使用される。開放キューはセル番号のリンクドリストである点において、他のキューと同様に構成される。しかし、この場合、セル番号は空であり、活性セルを受信するため利用可能であるセルバッファ１３６内のセルバッファロケーションを指示する。開放キューは開放キューのヘッド及びテイルの両方へのポインタを備えた空のキュー記述子を有する。記述子は、開放キューがアクセスされる規則性に起因してＦＳＰＰユニット１３４内に保持される点を除いて、通常のキュー記述子と同様に、ヘッドポインタ、テイルポインタ及びカウンタレジスタを有する。開放キュー記述子は、通常のキューの場合に必要されるスケジューリングフィールド及び伝送フィールドを含まない。セルバッファ１３６が空である場合に、開放キューは一杯に詰められ、セルバッファ１３６が一杯である場合に、開放キューは空である。初期化後、セルバッファ１３６は空であるため、全セル番号は開放キューに追加される。動作中に１回、開放キューは、ＦＳＰＰ９０がセルバッファ１３６内のセルを受信できるように少なくとも１個のセル番号を獲得する必要がある。各キュー毎に、キューのヘッド及びキューのテイルを指示するキュー記述子が保持される。また、このキュー記述子は、キュー内の動的セル及び割付型セルの個数のカウントと、フロー制御用のＲＭフロー制御情報と、キューのため使用される出力リンクと、キューのサービスの品質に関する他の情報のようなキューと関係した他のデータを含む。キュー記述子は、インデックスとしてキュー番号を用いてアクセスされる第１制御ＲＡＭ１４０内に在るキューポインタのヘッドを除いて、第２制御ＲＡＭ１４２に保持される。キューを形成するリンクドリストは、各セルバッファロケーションが１個のエントリを有するように第１制御ＲＡＭ１４０内のポインタの組として実現される。ポインタはセル番号を使用するインデックスであり、各エントリは各セル番号が第２のセル番号を指示し得るようにリンクリスト内の次のセルのセル番号を収容する。図６には、互いに関係するセル番号、キュー、及びキューポインタが示されている。好ましくは、各出力リンク毎に一つずつの８個のキューポインタの組が在る。開放キューは、ローカルマイクロプロセッサ出力リンク９と共に第１の出力リンクに対するキューポインタを共用する。第１のエントリ又はキューのヘッドのセル番号は、キュー毎に第１制御ＲＡＭ１４０に格納され、キュー番号及びベースオフセットを用いてアクセスされる。第２制御ＲＡＭ１４２内のキュー記述子は、キュー毎に最後のエントリ、又は、キューのテイルのセル番号を保持する。キューのヘッドのセル番号は、キューポインタを指定し、キュー内の第２のエントリのセル番号を読むを行うため使用される。同様に第２のエントリのセル番号は、キューポインタを指定し、第３のエントリのセル番号を読むため使用され、セル番号が最後のエントリ又はキューのテイルと一致するまで以下同様である。また、キュー記述子はキュー上のセルの数のカウントを含む。キューポインタ自体は、全てから０個までの範囲のセルが個々のキュー上に在ることを許容する。個々のキュー上にあるセルの数は、キュー記述子に含まれた割付型／動的セル限界により制限される。最大限界は、１２７個の割付型セルと１２７個の動的セルである。セルを受信するため、セル番号は最初に開放キューのヘッドから取り出される。開放キューのヘッドから取り出されたセル番号に対応するセルバッファロケーションは、入来セルがそのセル番号と関係すると共に一杯になる。セル番号は、次に、夫々のキューのテイルに追加される。セルを送信するため、セル番号が最初にキューのヘッドからキュー出しされる。セルバッファと関係したセルバッファロケーションは、セルが読まれると共に空になる。セル番号は開放キューのテイルに追加される。キューからセルを取り出すため、セル番号はキュー記述子内のキューのヘッドから得られる。セル番号は、次に、キュー内の第２のエントリのセル番号を見つけるキューポインタを指定するため使用される。第２のキューエントリの第２のエントリのセル番号は、キュー記述子内の新しいキューのヘッドになる。セルをキューに追加するため、キューのテイルのセル番号はキュー記述子から取得される。キューのテイルのセル番号は、追加されたセル番号が書き込まれるキューポインタを指定するため使用される。出力リンク１、ローカルマイクロプロセッサ出力リンク９及び開放キュー用のキューポインタは、同じキューポインタを共用する。これは、セル番号が同時に出力リンク１若しくは出力リンク９上の唯一のキュー、又は、開放キューに関係するので可能になる。開放キュー上のセル番号は決して他のキューには無いので、開放キューは任意の出力リンクのキューポインタを共用し得る。簡単化するため、開放キューは常に出力リンク１のキューポインタを使用する場合を考える。また、出力リンク９は拘束されているので、出力リンク９のためのキューポインタは出力リンク１のためのキューポインタと共用される。同じセル番号は、各出力リンク毎に別個のキューポインタの組がある異なる出力リンク１−８上に在ってもよい。キューポインタの別個の組が各出力リンク毎に必要とされる。多数の出力リンクがある場合に、セル番号は、セルの宛先である各出力リンク毎に一つのキューがある多数のキューにキュー入れされる。上記の各キューにそれ専用のセル番号の順列を設けてもよい。所定のセル番号に後続又は先行するセル番号は、上記の各キューで異なってもよい。セル番号がその各キューで別々にリンクされ得るように、異なるキューポインタの組が各出力リンクに対し使用される。各キューは異なる出力リンクに宛てられ、一組のキューポインタが各出力リンクに使用される。同一の出力リンク宛の全てのキューはキューポインタの組を共用する。セルがキュー上に置かれた後、そのキューは伝送のためスケジューリングされるべきである。これは、そのキューのキュー番号をリストに置くことにより行われる。リストは、伝送のため個々のキューを選択する手段である。ＦＳＰＰ９２内には、異なるタイプ、異なる優先度のリストがある。キューがセル番号のリンクドリストであり、リストがキュー番号のリンクドリストである点を除いて、リストはキューと同じように挙動する。キューを用いる場合、セル番号は順番に提供され、即ち、キューに追加された最初のセル番号が最初に取り出される。リストを用いる場合に、キュー番号は順番に提供され、即ち、リストに追加された最初のキュー番号が最初に取り出される。リストは、キュー番号のリンクドリストとして実現される。リスト上の各キュー番号は、キュー番号自体をポインタとして用いることによりリスト上の次のキュー番号を指定する。各リストは、リストのヘッド及びテイルを指示するためＦＳＰＰユニット１３４の内部に保持されたリスト記述子と称される別個の構造を有する。キューは、キュー番号をリストのテイルに入れることによりリストに追加される。キューは、リストのヘッドからキュー番号を出すことによりリストから取り出される。各リストはただ１本の出力リンクに伝送する。伝送のためスケジューリングされるべきトラヒックの二つのカテゴリは、割付型トラヒックと動的トラヒックである。割付型トラヒックは、交換機本体３０を通るスケジューリングされた帯域幅と、高優先度とを有する。動的トラヒックは、割付型トラヒックによって使用されない帯域幅の調停の結果としてその帯域幅を受信するので、交換機本体３０を通過するスケジューリングされた帯域幅を持たない。Ｍ２Ｆインタフェース２００を介してＦＳＰＰユニット１３４に送信されたセル制御情報であるプローブは、受信されるべきセルが割付型又は動的のいずれであるかを判定するＳビットを含む。優先リスト及び動的リストの二つのタイプのリストは、二つのタイプのトラヒックをスケジューリングするため使用される。優先度の高い方の割付型トラヒックのキュー番号は、優先リスト上に置かれる。優先度の低い動的トラヒックのキュー番号は、動的リスト上に置かれる。優先リスト上のエントリは、動的リスト上のエントリの前に提供される。ある種のキューはサービストラヒックを割付型セルと動的セルの両方と混合する。その場合、キュー番号は、受信された割付型セル用の優先リストと、受信された動的セル用の動的リストの両方に置かれる。動的セルが最初に到達したか、又は、割付型セルが最初に到達したかとは無関係に、優先リスト上のキュー番号はスケジューリングされ、動的リスト上のキュー番号よりも先に取り出される。しかし、キュー上のセル番号は順番が保たれ、セル番号がキューのヘッドから常に取り除かれているので、セルは依然として順番に伝送される。キュー番号が優先リスト又は動的リストのいずれかのリストに追加された後、キューが適当なタイプ、即ち、優先リスト用の割付型と動的リスト用の動的なタイプのより多くのセルを有する限り、キュー番号はそのリスト上に残る。キュー番号がリストのヘッドに現れたとき、キュー番号はセルが送信されるリスト内の次のキューになる。セルが送信されるとき、キュー番号はリストのヘッドから取り出され、優先リスト用の割付型セル又は動的リスト用の動的セルのいずれかのカウントがそのキューと関係したキュー記述子の範囲内でデクリメントされる。デクリメントされたカウンタが非零であるならば、キュー番号はそのリストのテイルに戻る。それ以外の場合に、キュー番号はリストから落とされる。リストのヘッドからキュー番号を提供し、キュー番号をリストのテイルに戻すことにより、リスト内のキューはラウンドロビン方式スケジューリングを受ける。リストが構築されることにより、０個から全部のキューまでの任意の数のキューが所定の時間に個々のリスト上に存在し得る。交換機により異なる種々のサービスレベルに遅延ビンを与えるため、優先リストの４個の優先度が各出力リンクに与えられる。４個の優先度は、出力リンク１用の優先リスト１Ａ−１Ｄと、出力リンク８用の優先リスト８Ａ− ８Ｄであると想定する。出力リンク９は優先リスト９Ａだけを有する。各出力リンクは別々にスケジューリングされるので、異なるリンクの優先リストの間に相互作用は無い。リンク内で、優先度は最高優先度の優先リンク１Ａから最低優先度の優先リスト１Ｄまで減少する。高優先度の優先リンク内の新たに受信されたセルは、低優先度の優先リスト内の先に受信されたセルよりも先に送信される。リンクに対し割付型トラヒックを備えた全ての優先リストは、そのリンクのための動的トラヒックを備えた動的リンクよりも優先してスケジューリングされる。キューによって使用される優先リストは、キューが割り当てられる出力リンクに基づいて選択される。出力リンクは、使用される優先リストの優先度と共に、キュー記述子内のフィールドによって選択される。動的リストは動的セルをスケジューリングする手段である。３タイプの動的リストと、ＦＳＰＰ２で利用可能な４タイプの可変ビットレートリストと、利用可能な帯域幅レートリストと、未知帯域幅レートリストとがある。各リストのタイプは、出力リンク１−８用の各出力リンクに永続的に割り当てられる。出力リンク９に動的リストは無い。ＶＢＲ／ＡＢＲの各動的リストには、充分ではない帯域幅に対する高優先度と、充分又は超過した帯域幅に対する低優先度の二つの優先度レベルがある。動的セルを受信する全てのキューは、キュー記述子に設けられているような動的リストに属する。リストを形成するキュー番号のリンクドリストは、第１制御ＲＡＭ１４０にポインタの組として実現される。キューは唯一の優先リスト及び唯一の動的リストに置かれるが、割付型トラヒック及び動的トラヒックの両方を含む場合には、両方のリスト上に置かれてもよい。このため、優先リストポインタと動的リストポインタの別個の組がある。全ての優先リストは、同じ優先リストポインタの組を共用し、全ての動的リストは同じ動的リストポインタの組を共用する。優先リストポインタ及び動的リストポインタは全く同一に実現され、以下の実施例の詳細は、優先リストポインタ若しくは動的リストポインタのいずれについても同じである。リストを形成するリンクドリストは、各キューが配列に１個のエントリを有するように、第１制御ＲＡＭ１４０に配列として実現される。配列はキュー番号を用いて指示され、配列の各要素はリンクドリストの次のキューを指示する別のキュー番号を含む。この手段を用いることにより、配列を指定する１個のキュー番号は、配列の要素である第２のキュー番号を指示することが可能である。別個に保持される構造であるリスト記述子は、リストの第１のエントリ若しくはヘッド、又は、リストの最後のエントリ若しくはテイルのキュー番号を保有する。リストのヘッドのキュー番号は、リストポインタを指定し、リスト内の第２のエントリのキュー番号を読むため使用される。同様に、第２のエントリのキュー番号は、リストポインタを指定し、第３のエントリのキュー番号を読むため使用され、キュー番号がリストの最後のエントリ若しくはテイルのキュー番号と一致するまで同様である。キューをリストに追加するため、リストに追加されたキューのキュー番号は、リストの現在のテイルにより指定されたリストポインタロケーションに書き込まれる。追加されたキューのキュー番号は、次に、リスト記述子内のリストの新しいテイルになるようにリストの現在のテイルを置換する。リストからキューを取り除くため、リストの現在のヘッドは、第２のリストエントリのキュー番号を見つけるためリストポインタを指定するため使用される。第２のキューエントリのキュー番号は、リスト記述子内のリストの新しいヘッドになるようにリストの現在のヘッドを置換する。ＦＳＰＰユニット１３４内にある優先リストポインタベースアドレスレジスタは、第１制御ＲＡＭ１４０の優先リストポインタの先頭を指定する。これにより、優先リストポインタを第１制御ＲＡＭ１４０のアドレス空間内の任意の場所に置くことが可能になる。同様に、ＦＳＰＰユニット１３４内にある動的リストポインタベースアドレスレジスタは、第１制御ＲＡＭ１４０内の動的リストポインタの先頭を指定する。これにより、動的リストポインタを第１制御ＲＡＭ１４０のアドレス空間内の任意の場所に置くことが可能になる。リストポインタの組を共用するリストは、全ての優先リスト又は全ての動的リストのいずれかと全く同じタイプでなければならない。ＦＳＰＰ９２は、１、２、４又は８本の出力リンクをサポートすることが可能である。実際の出力リンクの数は、システムセットアップ時に構成され、所定のＦＳＰＰ９２に対し一定に保たれる。セル交換機本体３０から受信された各セルは、処理するためキューに置かれる。そのセルが多数の入力リンク上で送信されることが意図される場合、セルは各出力リンクに一つずつある多数のキュー上に置かれるべきである。セルをキュー入れするための多数のキューは、多重キュー番号（ＭＱＮ）テーブルから多数のＦＳＰＰキュー番号をルックアップするため、Ｍ２Ｆインタフェース２００を介して受信された多重キュー番号（ＭＱＮ）及び多重キューハーフ（ＭＨ）ビットを用いて決定される。セルは、次に、各キューにキュー入れされる。１本の出力リンクしかない場合、セルは１個のキューだけに入れられるので、ＭＱＮテーブルは多重キュー番号毎に１個の場所しか持たない。セル時間毎に最大で４個のキューにセルを入れるために充分な制御ＲＡＭ帯域幅だけが存在する。これにより、最大で４本の出力リンクまでの伝送が可能になる。しかし、ＦＳＰＰ９２は８本の出力リンクをサポートする。セルが５本以上の出力リンクに向けられた場合、セルは、ＴＳＰＰ９０サブキューを用いてＦＳＰＰ９２に２回送られる。セルが受信されるとき、セルは最大４個のキューに入れられる。セルを２回送信することにより、最大８本の出力リンク上の伝送が可能になる。ＭＨビットの使用は、セルがキュー入れ処理のため２回送信されることをＦＳＰＰ９２に通知する。５本以上の出力リンクに対しセルをＦＳＰＰ９０に２回送信することによる副作用は、セルが２個のセルバッファロケーションを必要とすることである。セルが多数のキューにキュー入れされる場合、セルバッファロケーションが開放キューに戻されるように、セルが全てのキューから取り出されたときを知る機構が必要である。セル満了カウンタはこの目的のため使用される。各セルバッファロケーション毎に１個のセル満了カウンタがある。セル満了カウンタはセル番号によってアクセスされる。セルが受信されたとき、そのセル番号に対するセル満了カウンタには、セルがキューに入れられたキューの個数のカウントが書き込まれる。セルが送信されたとき、そのセル番号のセル満了カウンタはデクリメントされる。カウンタをデクリメントする前にカウンタが零である場合、セルは全てのキューから送信され、セル番号は開放キューに戻される。割り付けられたビットは、２ビットのセル満了カウンタと共に格納される。このビットは、セルが割付型リストからキュー出しされた場合に１にセットされ、それ以外の場合に、そのままにされる。これは、セルバッファロケーションが開放キューに戻されたとき、割付型又は動的の正しいバッファプールをデクリメントするため使用される。セルが開放キューに戻されたとき、そのビットが１である場合、割付型バッファプールがデクリメントされる。これは、割付型バッファプールがマルチキャストコネクションのため常に最初にデクリメントされることを保証する。図７はセル交換機本体３０のブロック図である。セル交換機本体３０は、帯域幅アービタ１１４と、マルチポイントトポロジーカウンタ１１６と、データクロスバー１１７とを含む。マルチポイントトポロジーコントローラ１１６は、ＴＳＰＰ９０との間で制御情報を送受信するＴＳＰＰシリアルインタフェース１５０を含む。また、マルチポイントトポロジーコントローラ１１６は、ＦＳＰＰ９２との間で制御情報を送受信するＦＳＰＰシリアルインタフェース１５２を含む。各マルチポイントトポロジーコントローラ１１６は、最大４通りのＴＳＰＰ９０及びＦＳＰＰ９２のペアとの間で制御情報を送受信し得る。かくして、各マルチポイントトポロジーコントローラ１１６は、ＡＴＭ交換機２０内の最大４ポートまでをサポートする。各マルチポイントトポロジーコントローラ１１６は、適当な制御情報を読み書きする関係したＭＴＣのＲＡＭ１５４を有する。帯域幅アービタ１１４は、最大４台のマルチポイントトポロジーコントローラ１１６とのインタフェース機能を行う。帯域幅アービタ１１４は、交換機本体３０に制御信号を通知し、各ＴＳＰＰ９０からポイントツーポイント動的リスト要求を受信する。帯域幅アービタ１１４は、制御情報を読み書きする状態ＲＡＭ１５６及び１５８を含む。データクロスバー１１７は、任意のＴＳＰＰ９０ポートから任意のＦＳＰＰ９２ポートまで内部セルに転送媒体を提供する。マルチポイントトポロジーコントローラ１１６は、ポートプロセッサを帯域幅アービタに接続し、マルチポイント及びポイントツーポイントコネクションのための内部交換機フロー制御を実現するため使用される翻訳を実行する。マルチポイントトポロジーコントローラ１１６は、ポートプロセッサにより使用される出力ポートと、マルチポイントツーポイントコネクションフローのためのファンイン(fan-in)番号及びサブファンイン(subfan-in)番号とを帯域幅アービタ１１４に通知する。マルチポイントトポロジーコントローラ１１６の主な利点は、ポートプロセッサのメモリ必要量に影響を与えることなく、ポートプロセッサの数を増減させ得ることである。トポロジー情報はマルチポイントトポロジーコントローラ１１６によって集中型テーブルに保持される。帯域幅アービタ１１４に対する動的ポイントツーポイントコネクションの要求の通信を除いて、マルチポイントトポロジーコントローラ１１６は、ＴＳＰＰ９０とＦＳＰＰ９２との間の全ての通信を受信し、配分する。マルチポイントトポロジーコントローラ１１６は、ＡＴＭ交換機２０内で適当な通信を配分すべく、各ポートプロセッサに固有のルックアップを実行するため多様なテーブルを使用する。ＴＳＬ２ＦＩＮテーブルは、ＴＳＰＰ９０から受信されたスケジューリングリスト番号による指示に従ってファンイン番号及びサブファンイン番号をルックアップする。ファンイン番号及びサブファンイン番号は、分類及び調停のため帯域幅アービタ１１４に転送される。ＴＳＬ２ＢＶテーブル及びＳＱ２ＢＶテーブルは、セルを受信するＦＳＰＰ９２を決定するビットベクトルをルックアップするため使用される。ポイントツーポイントコネクションの場合に、１回のルックアップだけが必要とされ、単一のビットだけがビットベクトルにセットされる。ポイントツーマルチポイントコネクションの場合に、セルはビットベクトルを得るため２回目のルックアップを必要とするサブキューに送信される。ＴＳＬ２ＢＶテーブルへの１回目のルックアップはポインタを取得し、そのポインタはビットベクトルを配置するため、ＳＱ２ＢＶテーブル内のサブキューオフセットに追加される。ＴＳＬ２ＦＱ／ＦＢＣＮテーブルは、ＴＳＰＰ９０から受信されたスケジューリングリスト番号に応じて、ポイントツーマルチポイントコネクションのための順方向放送チャネル番号をルックアップするため使用される。ＦＢＣＮ２ＦＱテーブルは、ＦＳＰＰマルチキュー番号をルックアップするため順方向放送チャネル番号を使用する。ＦＱ２ＴＳＬ／ＲＢＣＮテーブルは、マルチポイントツーポイントコネクショントポロジーにおいて、ＦＳＰＰマルチキュー番号からＴＳＰＰスケジューリングリスト番号をルックアップするため使用される。ＲＢＣＮ／ＴＬテーブルは、逆方向放送チャネル番号からＴＳＰＰスケジューリングリスト番号を得る。ＦＩＮ及びサブＦＩＮは、２個以上のＴＳＰＰ９０が同じＦＳＰＰ９２への送信を要求したとき、割付型マルチポイントツーポイント調停(arbit ration)の際に帯域幅アービタ１１４によって使用される。調停は競合するポート間のフェアネスを確保するため行われる。ビットベクトルは、ＴＳＰＰが要求している出力ポートを判定するため帯域幅アービタ１１４により使用される。ビットベクトルを判定する際に２レベルのルックアップが使用される。第１のレベルは、ビットベクトルへのポインタ又はサブキュー領域へのポインタである。第２のレベルはビットベクトルへのポインタを獲るためサブキュー領域で生じる。ＴＳＬ２ＭＱＮ／ＦＢＣＮテーブル内のルックアップは、発信元のＴＳＰＰ９０に結合されたマルチポイントトポロジーコントローラ１１６によるこの系列の第１のパスで行われる。その結果が順方向放送チャネル番号である場合、この情報はプローブデータとして着信先のＦＳＰＰ９２と関係したマルチポートトポロジーコントローラ１１６を通って伝達される。着信先のＦＳＰＰ９２のマルチポートトポロジーコントローラ１１６は、その情報をＦＳＰＰマルチキュー番号に変換する。ＦＳＰＰ９２は、セルをキューに入れる空間の有無が得られるようにキューを調べるため、このマルチキュー番号を使用する。ＦＱ２ＴＳＬ／ＲＢＣＮテーブル内のルックアップは、マルチポートトポロジーコントローラ１１６による系列の第１のパスで行われる。その結果が逆方向放送チャネル番号である場合に、第２のパスはその逆方向放送チャネル番号をＴＳＰＰスケジューリングリスト番号に変換する。ＴＳＰＰ９０は、先にＸＯＦＦされたリストをＸＯＮするためこのデータを使用する。マルチポートトポロジーコントローラ１１６は、帯域幅アービタ１１４内にあるプローブ、ＸＯＮ、及びＸＯＦＦクロスバーからのデータを受信し、配分する。データをクロスバーにルーティングする場合、マルチポートトポロジーコントローラ１１６を通る二つの経路がある。マルチポートトポロジーコントローラ１１６を通る第１のパスはデータをクロスバーに転送し、第２の経路は、データを着信先のポートに戻すようにルーティングする。データは、ルートに依存して、二つの異なるマルチポイントトポロジーコントローラ１１６又は全く同一のマルチポートトポロジーコントローラを通って伝搬する。マルチポートトポロジーコントローラ１１６は、ＦＳＰＰ９２にマルチキューハーフビットを与え、マルチキューハーフビットは、セルをＡＴＭ交換機２０内で２回送信することによりセル８本のリンクにキュー入れするため使用される。１回目を通して、ＭＨビットは零に設定され、ＦＳＰＰ９２はマルチキューテーブルの下半分を使用する。２回目を通して、ＭＨビットはＦＳＰＰ９２がマルチキューテーブルの上半分を使用できるように１にセットされる。これは、異なるサブキューにセルを設定し、その値をマルチキュー番号を用いて格納されたサブキューフィールドと比較することにより実現される。割付型ポイントツーポイント及びポイントツーマルチポイントコネクション動作に対し、マルチポートトポロジーコントローラ１１６は、ＴＳＰＰ９０からＴＳＰＰスケジューリングリスト番号を含む直列ストリームを受信する。マルチポートトポロジーコントローラ１１６は、帯域幅アービタ１１４への転送用のＴＳＰＰスケジューリングリスト番号と関係したビットベクトル、ＦＩＮ及びサブＦＩＮをルックアップする。ＦＩＮ及びサブＦＩＮは、マルチポイントツーポイントコネクション及びマルチポイントツーマルチポイントコネクションの場合に限り有効である。帯域幅アービタ１１４は、ファンイン番号調停を行い、スケジューリングされたトラヒックビットベクトルを判定する。動的調停は、マルチポートトポロジーコントローラ１１６がＴＳＰＰスケジューリングリスト番号をバッファリングする間、帯域幅アービタ１１４内で行われる。パイプライン内の正確な時間に、マルチポートトポロジーコントローラ１１６は、ＴＳＬ２ＭＱＮ／ＦＢＣＮテーブル内のルックアップのためバッファリングされたＴＳＰＰスケジューリングリスト番号を使用する。ポイントツーポイントの場合に、マルチキュー番号が取得される。ポイントツーマルチポイントコネクションの場合に、マルチキュー番号を判定するためＦＢＣＮインデックスが得られる。マルチキュー番号が返されたとき、ＴＳＰＰ９０によって転送されたサブキュービットと、マルチキュー番号に格納されたサブキュービットとに基づいて比較が行われる。それらが一致したとき、ＭＨビットはセットされ、帯域幅アービタ１１４のプローブクロスバーを介してマルチキュー番号と共にＦＳＰＰに戻される。プローブクロスバーの出力は、着信先ＦＳＰＰに結合された適当なマルチポートトポロジーコントローラ１１６にルーティングされる。ポイントツーポイントコネクションの場合、マルチキュー番号は既に取得され、適当なマルチポートトポロジーコントローラ１１６を介して適当なＦＳＰＰ９２に伝達される。ポイントツーマルチポイントコネクションの場合、順方向放送チャネル番号は、着信先のＦＳＰＰ９２に結合された適当なマルチポイントトポロジーコントローラ１１６に伝達される。着信先ＦＳＰＰ９２のマルチポートトポロジーコントローラ１１６は、順方向放送チャネル番号をマルチキュー番号に翻訳し、サブキュービットはＭＨビットがセットされ、ＦＳＰＰ９２に戻されたか否かを判定するため比較される（第１のパスのＮＦＢＣＮ取得のためのサブキュー比較は無い）。ＦＳＰＰ９２がセルを受容する資源を持たない場合、マルチポートトポロジーコントローラ１１６は、ＸＯＦＦクロスバーを介して帯域幅アービタ１１４に伝達されたＸＯＦＦビットを受信する。帯域幅アービタに伝達されたＸＯＦＦビットは、発信元のＴＳＰＰ９０と関係したマルチポートトポロジーコントローラ１１６に戻る経路が決められる。発信元のＴＳＰＰ９０と関係したマルチポートトポロジーコントローラ１１６は、送信用スケジューリングリスト番号及びＸＯＦＦビットをＴＳＰＰ９０に送信する。スケジューリングリスト番号がＸＯＦＦされていない場合、ＴＳＰＰ９０は、セル交換機本体３０を介してＦＳＰＰ９２に送信するためのセルをキューから出す。動的ポイントツーポイントコネクション及びポイントツーマルチポイントコネクションの場合に、マルチポートトポロジーコントローラ１１６は、送信すべきスケジューリングされたセルが存在しないときＴＳＰＰ９０から動的ポイントツーマルチポイントスケジューリングリスト番号を受信する。ポイントツーポイントコネクションは、帯域幅アービタ１１４と直接インタフェース処理を行うことにより動的帯域幅を要求する。ポイントツーマルチポイントコネクションの場合に、マルチポートトポロジーコントローラ１１６は、帯域幅アービタ１１４への送信のための適当なビットベクトルと、ＦＩＮと、サブＦＩＮとを受信する。帯域幅アービタ１１４は、マルチポイントツーポイントコネクション及びマルチポイントマルチポイントコネクションのためのファンイン番号調停を行い、スケジューリングされたトラヒックビットベクトルを決定する。動的調停は帯域幅アービタ１１４で行われ、ＴＳＰＰ９０がアクセスを許可された場合に、ウィニングリスト（競合の勝者）番号をマルチポートトポロジーコントローラ１１６を介してＴＳＰＰ９０に送信する。ＴＳＰＰ９０は、ウィニングリスト番号からスケジューリングリストを決定し、これをマルチポートトポロジーコントローラ１１６に返送する。マルチポートトポロジーコントローラ１１６は、ＴＳＬ２ＭＱＮ／ＦＢＣＮルックアップの結果を帯域幅アービタ１１４に転送する。マルチキュー番号は、ポイントツーポイントコネクションのため転送され、ＦＢＣＮインデックスはポイントツーマルチポイントコネクションのために転送される。帯域幅アービタ１１４はこの結果をプローブクロスバーを用いてルーティングする。プローブクロスバーの出力は、着信先のＦＳＰＰ９２に結合されたマルチポートトポロジーコントローラ１１６にルーティングされる。ＦＢＣＮは、ポイントツーマルチポイントコネクションの場合にマルチキュー番号に翻訳され、一方、ポイントツーポイントコネクションは既に経路のためのマルチキュー番号を所有する。サブキュービット比較は、ＭＨビットがセットされるべきか否かを決定するため行われる。着信先のＦＳＰＰ９２側のマルチポートトポロジーコントローラ１１６は、関係したＦＳＰＰ９２がセルを受容する資源を持たない場合に、ＸＯＦＦビットを受信する。ＸＯＦＦビットは着信先ＦＳＰＰ９２のマルチポートトポロジーコントローラ１１６を介して帯域幅アービタ１１４に伝達される。帯域幅アービタ１１４を通して伝達されるＸＯＦＦビットは、発信元のＴＳＰＰ９０と関係したマルチポートトポロジーコントローラ１１６に戻るルーティングが行われる。発信元ＴＳＰＰ９０側のマルチポートトポロジーコントローラ１１６は、ＴＳＰＰ９０への送信中スケジューリングリスト番号及びＸＯＦＦビットを送信する。ＴＳＰＰ９０は、スケジューリングリストがＸＯＦＦされていないならば、セル交換機本体３０を介して着信先のＦＳＰＰ９２に転送するセルをキューから出す。ポイントツーポイント及びマルチポイントツーポイントＸＯＮコネクションの場合に、着信先のＦＳＰＰ９２のマルチポートトポロジーコントローラ１１６は、コネクションをＸＯＮすることに決定した関係したＦＳＰＰ９２からＦＳＰＰキュー番号を受信する。マルチポートトポロジーコントローラ１１６は、ＴＳＰＰスケジューリングリスト番号及びポート番号、或いは、帯域幅アービタへの転送のための逆方向放送チャネル番号をルックアップする。帯域幅アービタ１１４はＸＯＮ要求の間の調停を行う。マルチポイントツーポイントＸＯＮ要求元が選択されたとき、全てのポートは逆方向放送チャネル番号をルックアップしなければならないので、選択された要求元だけがＸＯＮメッセージを送信し得る。ポイントツーポイントＸＯＮメッセージの数は、交換機サイズにより決定される。帯域幅アービタ１１４は、適当なマルチポートトポロジーコントローラ１１６を介して全てのＴＳＰＰ９０へ放送するＸＯＮクロスバーを通過する逆方向放送チャネル番号をルーティングする。ＴＳＰＰスケジューリングリスト番号は、適当なＴＳＰＰポートに直接ルーティングされる。逆方向放送チャネル番号は、適当なマルチポイントテーブルコントローラ１１６によってリスト番号に翻訳され、ＴＳＰＰ９０に伝達される。図８は帯域幅アービタ１１４のブロック図である。帯域幅アービタ１１４は、１台以上のマルチポートトポロジーコントローラ１１６からの通信を処理する複数のＭＴＣインタフェース２００を含む。各ＭＴＣインタフェース２００は、受信用と保持用の二つのバッファを有する。ＦＩＮ状態第１ＲＡＭコントローラ２０２及びＦＩＮ状態第２ＲＡＭコントローラ２０４は、インタフェースを実現し、ＦＩＮ状態第１ＲＡＭメモリ２０６及びＦＩＮ状態第２ＲＡＭメモリ２０８に夫々アクセスする。帯域幅アービタ１１４内のＦＩＮ制御ユニット２１０は、ＦＩＮソータ２１２と、ＦＩＮ状態コントローラ２１４と、ＦＩＮアービタ２１６とを含む。ＦＩＮソータ２１２は要求された全てのＦＩＮをソートする。２個以上のＴＳＰＰ９０が同じＦＩＮに割り付けられる。ＦＩＮソータ２１２は、スケジューリング情報を取得するＦＩＮを判断し、全ＴＳＰＰ番号を各ＦＩＮにグループ化する。このＴＳＰＰ番号のグループはＭ２Ｐ（マルチポイントツーポイント）アービタに転送される。ＦＩＮ状態コントローラ２１４は、各ＦＩＮ毎に新しい状態情報を計算する。ＦＩＮアービタ２１６は多数のＴＳＰＰ９０が一つのＦＩＮと関係する場合に調停を実行する。帯域幅アービタ１１４は、調停コントローラ２２０と、ロー（低優先度）ポイントツーポイントアービタ２２２と、ハイ（高優先度）ポイントツーポイントアービタ２２４と、ロー（低優先度）ポイントツーマルチポイントアービタ２２６と、ハイ（高優先度）ポイントツーマルチポイントアービタ２２８とを有する調停ユニット２１８を含む。帯域幅アービタ１１４は、交換機制御モジュール３２内の交換機管理装置１１８から要求されたポートを受信、格納する。割り付けられていないポートに基づいて、帯域幅アービタ１１４は、調停に関与している各ポート毎に一致を得ようする。ポイントツーポイント要求は、各ＴＳＰＰ９０毎に一つずつの１ビットベクトルに格納される。上記ベクトルの各ビットは、必要とされるポートと必要とされないポートとを示す。各ＴＳＰＰ９０はこの要求ベクトル内のビットをセット又は消去することが可能である。要求ビットは、ＴＳＰＰによって明示的に消去されない限り、セットされたままである。要求が一致した場合、ポート番号の形式の許可が返送される。各ＴＳＰＰ９０に対し、最大で４個のポイントツーマルチポイント要求が帯域幅アービタ１１４に格納される。ポイントツーマルチポイント要求は、調停で一致した後に、取り除かれる。要求が一致した場合、要求のＩＤ番号が返送される。割付型フローを有する出力ポートベクトルは、マルチポートトポロジーコントローラ１１６から帯域幅アービタ１１４に送信される。ビットベクトル／アドレス制御ユニット２３０は、割付型スロットに応じて、開放出力ポートベクトル発生する。開放出力ポートベクトルは、動的要求ベクトルを割り付けられていないポートに一致させるため、調停ユニット２１８に転送される。クロスバー構成コントローラ２３２は、ビットベクトル／アドレスコントローラ２３０によって判定された割付型ポートベクトルから実際のクロスバー構成データと、調停ユニット２１８内の動的調停から得られた結果とを発生させる。クロスバーインタフェース２３４は、実際のクロスバー構成データを交換機本体３０に送信する。ＴＳＰＰインタフェース２３６は、各ＴＳＰＰ９０からの動的ポイントツーポイント要求の直接的な処理のため、各ＴＳＰＰ９０からのシリアル通信ラインを終端する。帯域幅アービタ１１４は、セルを送信する前に発信元のＴＳＰＰ９０が着信先のＦＳＰＰ９２内で利用可能なキュー空間を検査できるようにするプローブクロスバー２３８を含む。このプローブ処理は、発信元のＴＳＰＰ９０にマルチポートトポロジーコントローラ１１６を介してＭＣＣのマルチキュー番号をプローブクロスバー２３８を通って全ての着信先のＦＳＰＰ９２に送信させることにより行われる。プローブ情報に基づいて、着信先のＦＳＰＰ９２はＸＯＦＦ信号を発行する。ＸＯＦＦ信号は、プローブ情報をＸＯＦＦクロスバー２４０を介して送信した発信元のＴＳＰＰ９０に返送される。ＸＯＦＦ条件が解決された場合、着信先のＦＳＰＰ９２は、適当なキューをＸＯＮするため、その情報をＸＯＮスイッチ２４２を通して発信元のＴＳＰＰ９０に返送する。マイクロプロセッサインタフェース及びレジスタユニット２２４は、一次及び冗長交換機制御モジュール３２、帯域幅アービタ１１４及びマルチポートトポロジーコントローラ１１６に通信する。一つの交換機制御モジュールだけが帯域幅アービタ１１４内のレジスタにアクセスするため所定の時間に作動状態にされる。割付型フローに対する帯域幅アービタ１１４の動作は、発信元のマルチポートトポロジーコントローラ１１６からのＦＩＮ及びサブＦＩＮの受信により始まる。ポイントツーポイント及びポイントツーマルチポイントの場合に、ＦＩＮ及びサブＦＩＮの値は、無効状態でセットされる。マルチポイントツーポイント及びマルチポイントツーマルチポイントコネクションの場合に、帯域幅アービタ１１４は、対応した発信元のＴＳＰＰ９０側の各マルチポートトポロジーコントローラ１１６からＦＩＮ及びサブＦＩＮ番号を受信する。３台の発信元ＴＳＰＰ９０が存在するならば、３個のＦＩＮ及びサブＦＩＮ番号が送信される。全部で３個のＦＩＮ及びサブＦＩＮ番号は同じ値であり、これは３通りの割付が同一のコネクションの一部であることを意味する。ＦＩＮ及びサブＦＩＮ番号は、ビットベクトルと共にテーブルに格納される。各発信元ＴＳＰＰ位置は、ＦＩＮソータ２１２によって上記ベクトル内にマークされる。そのＦＩＮに対する状態情報は、ＦＩＮ状態第１ＲＡＭ２０６及びｂＦＩＮ状態第２ＲＡＭ２０８から読み出される。ＦＩＮアービタ２１６は、ＦＩＮ状態情報を競合する一つのＴＳＰＰ９０を選択するためラウンドロビン方式競合解消を実行する。状態情報は最後に提供されたＴＳＰＰを記憶するため使用される。帯域幅アービタ１１４は、次に、マルチポイントトポロジーコントローラ１１６から、割り付けられた出力ポートを表わすビットベクトルを受信する。ポイントツーポイントコネクションの場合、１ビットだけがビットベクトルにセットされる。ポイントツーマルチポイントコネクションの場合、数ビットがビットベクトルにセットされる。マルチポイントツーポイントコネクションの場合、各マルチポイントトポロジーコントローラ１１６は、関係した発信元のＴＳＰＰ９０に対し、帯域幅アービタ１１４で受信された全てのビットベクトルと同じビットがセットされているビットベクトルを送信する。マルチポイントツーマルチポイントコネクションの場合に、各マルチポイントトポロジーコントローラ１１６は、関係した発信元のＴＳＰＰ９０に対し、帯域幅アービタ１１４で受信された全てのビットベクトルと同じビットがセットされているビットベクトルを送信する。割り付けられた出力ポートを指定するビットベクトルは、全ての割り付けられていない出力ポートのベクトルを発生させるため、ビットベクトル／アドレスコントローラ２３０で他のコネクションベクトルと合成される。マルチポイントツーポイントコネクション及びマルチポイントツーマルチポイントコネクションの場合、ＦＩＮアービタ２１６により判定された選択されたＴＳＰＰ９０のビットベクトルは、全ての割り付けられていない出力ポートを発生させるため他のコネクションベクトルと合成される。上記コネクションの選択されていないＴＳＰＰ９０のビットベクトルは廃棄され、それらのＴＳＰＰは動的調停が許可される。ＦＩＮアービタ２１６内で調停中に失われたＴＳＰＰは、以下に説明される動的フロー処理で生じる他のコネクションに対する動的帯域幅を競合する。クロスバー構成コントローラ２３２は、クロスバー構成データを発生させるため、ポイントツーポイントコネクション及びポイントツーマルチポイントコネクションにおいて、割り付けられた出力ポートビットベクトルを他のコネクションベクトルと合成する。マルチポイントツーポイントコネクション及びマルチポイントツーマルチポイントコネクションの場合、選択されたＴＳＰＰ９０のビットベクトルは、クロスバー構成データを発生させるため他のコネクションベクトルと合成される。帯域幅アービタ１１４は、ポイントツーポイント及びマルチポイントツーポイントコネクションにおいて、プローブＦＳＰＰキュー番号をマルチポートトポロジーコントローラ１１６から受信する。ポイントツーマルチポイント及びマルチポイントツーマルチポイントコネクションの場合、帯域幅アービタ１１４は、発信元のＴＳＰＰ９０に結合されたマルチポートトポロジーコントローラ１１６からプローブ順方向放送チャネル番号を受信する。プローブクロスバー２３８はクロスバー構成データを用いて構成される。プローブデータは、プローブクロスバー２３８を介して、終端ＦＳＰＰ９０に結合されたマルチポイントトポロジーコントローラ１１６に送信される。ＸＯＦＦクロスバー２４０において、帯域幅アービタ１１４は、終端ＦＳＰＰ９０に結合されたマルチポートトポロジーコントローラ１１６からＸＯＦＦフラグを受信する。ＸＯＦＦクロスバー２４０が構成され、ＸＯＦＦフラグは切り換えられ、発信元のＴＳＰＰ９０に結合されたマルチポイントトポロジーコントローラ１１６に送信される。クロスバーインタフェース１１６は、クロスバー構成データを用いてデータクロスバーを構成する。動的フロー制御において、帯域幅アービタ１１４は、ＴＳＰＰインタフェース２３６のＴＳＰＰ９０から直接的にポイントツーマルチポイントコネクション要求を受信する。帯域幅アービタ１１４はＴＳＰＰ９０が要求を消去するまでその要求を格納する。マルチポイントツーポイントコネクションは、発信元のＴＳＰＰ９０が動的調停中に個別に競合する点を除いて、動的フロー処理でポイントツーポイントコネクションと同様に動作する。ポイントツーマルチポイントコネクション及びマルチポイントツーマルチポイントコネクションの場合に、帯域幅アービタ１１４は、発信元のＴＳＰＰ９０に結合されたマルチポートトポロジーコントローラ１１６からビットベクトルを受信する。全てのコネクションに対し、帯域幅アービタは、適当なマルチポートトポロジーコントローラ１１６から零又は無効なＦＩＮ及びサブＦＩＮ番号を受信する。ＦＩＮは無効であるため、ＦＩＮコントロールユニット２１０によって処理は行われない。動的調停は調停ユニット２１８で実行される。各タイプのコネクションの高優先度要求及び低優先度要求は、割り付けられていない出力ポートに対し相互に競合する。帯域幅承諾は、クロスバー構成データに追加されるように転送される。承諾されたポートは、ウィニング（競合の勝者）発信元ＴＳＰＰ９０に結合されたマルチポートトポロジーコントローラ１１６に返送される。ＴＳＰＰ９０は、承諾されたポート番号に基づいて送信すべきキュー番号を決定する。ポイントツーポイントコネクションの場合、このキュー番号は、プローブ処理で使用されるべき時間内に関係したマルチポートトポロジーコントローラ１１６を介して帯域幅アービタに返送される。マルチポイントツーマルチポイントコネクションの場合、要求ＩＤは発信元のＴＳＰＰ９０に結合されたマルチポートトポロジーコントローラ１１６に返送される。ＴＳＰＰ９０は、マルチポイント動的リストのヘッドから要求を得るため要求ＩＤポインタを使用する。ＴＳＰＰ９０は、プローブ処理のためマルチポートトポロジーコントローラ１１６を介して帯域幅アービタ１１４に要求のキュー番号を送信する。クロスバー構成コントローラ２３２において、動的調停の間に承諾されたポイントツーマルチポイントコネクションの出力ポート、及び、ポイントツーマルチポイントコネクションの出力ポートベクトルは、クロスバー構成データを発生させるため他のコネクションベクトルと合成される。プローブクロスバー２３８で、（ポイントツーポイントコネクションのための）ＦＳＰＰマルチキュー番号又は（ポイントツーマルチポイントコネクションのための）ＦＢＣＮ番号は、発信元のＴＳＰＰ９０に結合されたマルチポートトポロジーコントローラ１１６から受信される。プローブクロスバー２３８は、クロスバー構成データを用いて構成され、プローブデータは、適当な終端ＦＳＰＰ９２に結合されたマルチポートトポロジーコントローラ１１６への転送のためプローブクロスバー２３８によって切り換えられる。ＸＯＦＦクロスバー２４０で、終端ＦＳＰＰ９２に結合されたマルチポートトポロジーコントローラ１１６からのＸＯＦＦフラグが受信され、ＸＯＦＦクロスバー２４０はＸＯＦＦフラグを、発信元のＴＳＰＰ９０に結合されたマルチポートトポロジーコントローラ１１６に切り換えるように構成される。帯域幅アービタ（ＢＡ）の目標は、未使用交換機帯域幅を要求中のＴＳＰＰに与えることにより交換機を非常に効率的にさせることである。未使用帯域幅は、割り付けられていない帯域幅（交換機割付テーブルにエントリが無い）、又は、ＴＳＰＰによって使用されない割付型帯域幅である。「余分の」帯域幅は動的トラヒッククラスのためＴＳＰＰによって使用される。調停を最適化するため、ＢＡは、ポイントツーポイント及びポイントツーマルチポイントアービタの二つの主要な調停エンジンに分割される。動的トラヒック内に異なるサービスのクラスを提供するため、２レベルの優先度スキームが実現される。各ＴＳＰＰは以下の情報をＢＡに送信する。 ■割付型出力ポート。ＴＳＰＰ内のＳＡＴ（交換機割付テーブル）は出力ポートの組を競る時間に割り付ける。未使用出力ポートは、割付型出力ポート情報から計算される。未使用出力は、スケジューリングされ、使用されていないか、或いは、全く割り付けられていない。厳密に言うと、割り付けられていない全出力は調停の際に自由に使用される。割り付けられたスロットを有するＴＳＰＰは調停に参加しない。 ■要求型出力ポート。ＴＳＰＰは、ＢＡが利用可能なポートを用いてマッピングしようとするある種の出力ポートを要求する。照合に成功した要求は、ＴＳＰＰに戻される。その要求は、１個の特定のＦＳＰＰを指定するＰ２Ｐ（ポイントツーポイント）要求と、幾つかのＦＳＰＰを指定するＰ２Ｍ（ポイントツーマルチポイント）要求とに分割される。ＢＡは以下の情報を格納する。 ■要求。ＢＡはＴＳＰＰから送信された要求を格納する。Ｐ２Ｐ要求は、各ＴＳＰＰに対し一つずつの１ビットベクトルに格納される。各Ｐ２Ｍ要求はそれ自体のビットベクトルに格納される。全てのＴＳＰＰには、最高４個までの未解決Ｐ２Ｍが格納される。優先度レベルは各Ｐ２Ｐと共に格納され、一方、Ｐ２Ｍ要求は、承諾後にＢＡによって消去される。 ■状態情報。ラウンドロビンスキームを実現するため、状態情報が最後に提供されたＴＳＰＰを判定するため格納される。ＢＡは以下の動作を実行する。 ■利用可能な出力ポートは、割付型スロットを持たない入力の要求と比較される。優先度に基づいて、一致した要求が承諾される。本明細書に記載されている主要な構成は１６×１６アービタである。調停の基本概念は、未割付型出力ポートと要求されたベクトルとの間の一致を見つけることである。要求を承諾するため、全ての要求された出力ポートは同時に利用可能であることが必要であり、部分的なマッピングは一般に行われない。第１の段階として、ＢＡは全ての割付型ベクトルを一括してＯＲ演算することにより、未割付型出力ポートベクトルを計算する。次に、未割付型出力ポートベクトルは、各ＴＳＰＰによって作成された全ての要求に適用される。全ての要求されたビットが、未割付型ベクトルに存在する場合、一致が承認される。その要求は未割付型ベクトルから除かれ、次の要求に対する入力として作用する。最終的に、未割付型ベクトルは殆ど全部が零であり、それ以上の一致は検出され得ない。図１５は、ベクトルが要求から要求に伝達される様子を示す図である。このサイクルの始めに、未割付型ベクトルは殆どのビットがセットされているので、ＴＳＰＰはその要求を一致させ得る可能性が高い。従って、この系列のスタート位置は、ＴＳＰＰ間でラウンドロビン式に決められるべきである。要求の中の多数のビットがセットされた場合、要求の要求位置が未割付ベクトル内の位置と整列する必要があるので、一致する機会は少なくなる。効率（一致の機会）は２個以上の未解決の要求を持つことにより増大する。１ビットだけが要求にセットされているならば、一致が最良に見つけられる。多数のコネクションがＰ２Ｐだけである（唯一の出力しか要求されていない）ことが期待されるので、これらのコネクションに対するある種の最適化を行う価値がある。ポイントツーポイント要求は、１６ビット幅のベクトルではなく、１ビットだけにより表わされ得る。これらの１ビット要求は、要求ベクトルにグループ化される。このベクトルの各ビットは１個の要求を表わし、一方、Ｐ２Ｍ要求ベクトルは１個の要求しか表わさない。Ｐ２Ｐ要求ベクトルは、次に、未割付型出力ベクトルと照合される。殆どの場合に、その結果として、幾つかの可能性のある「勝者」が得られるので、その中から一つを選択する必要がある。このビット位置は未割付型ベクトルから除去され、次のＰ２Ｐ要求ベクトルに渡される。Ｐ２Ｍ及びＰ２Ｐアービテーション素子は完全なアービタを形成するため組み合わされる（図１８を参照のこと）。各ＴＳＰＰは、ＢＡに格納されたＰ２Ｍ及びＰ２Ｐ要求を有する。未割付型出力ポートベクトルは最初にＰ２Ｍ調停素子に渡される。「残りもの」ベクトルは次にＰ２Ｐ調停ユニットに転送される。Ｐ２Ｍ要求が「充填」し得なくても、Ｐ２Ｐ要求は「充填」する。Ｐ２Ｍの方が一致させ難いので、Ｐ２Ｍが最初に処理される。各ＴＳＰＰは、（各出力ポート毎に）４個の未解決Ｐ２Ｍ要求と、１６個のＰ２Ｐ要求とを有することが可能である。所定のセル時間の間に、一つのＴＳＰＰは、１個の要求、即ち、Ｐ２Ｍ又はＰ２Ｐだけを承諾することができる。交換機を通る異なる優先度レベルを備えたトラヒックをサポートするため、ＢＡは二つの調停段又は二つの優先度を有する。ＴＳＰＰはその各要求毎に優先度レベルを定義する。高優先度要求が最初に照合され、次に低優先度要求が照合される。高優先度要求は新しい未割付型出力ポートベクトルを獲得するので、一致する可能性は低優先度要求の可能性よりも高くなる。一致する可能性が高いことにより、応答が高速化し、帯域幅が広くなる（＝高優先度）。「フェアネス機構」は実装されない。調停はラウンドロビン機構に基づいている。ＢＡは、ラウンドロビン方式に基づいて競合するＴＳＰＰの間で利用可能な帯域幅を配分する。５５ページの“ラウンドロビンポインタ”は種々のラウンドロビンポインタの概要を示している。スタート調停高優先度(Start Arb High)ポインタは、調停を開始したＴＳＰＰを選択する。開放出力ポートベクトル(Free Ou tput Port Vector)のファーストショット(first shot)は、要求に一致する可能性が非常に高い。開放出力ポートベクトルのスタートポインタは、作動可能状態のＴＳＰＰの間で巡回される。スタートポイントは、作動可能状態にされ、かつ、要求がセットされたＴＳＰＰだけに与えられる。そのため、ＴＳＰＰ２及び３だけが要求を有する場合に、それらの間で調停が行われる。高優先度及び低優先度は固有のスタートポイントを有する。Ｐ２Ｍ調停は、最先から最新までの要求からウィニング（勝者）要求を選択する。ＴＳＰＰ毎に４個の要求があり、最先の要求が最初に承諾される。Ｐ２Ｐ調停は、ラウンドロビン方式でウィニング要求を選択する。各ＴＳＰＰは最大４個までの未解決Ｐ２Ｍ要求を保有し得る。要求は、１６ビット幅ベクトルと、要求ＩＤと、優先度標示とからなる。ビットベクトルは要求された出力ポート（ＦＳＰＰ）を指定する。要求ＩＤは各要求を固有に識別する。ＩＤは最終的に発信元のＦＳＰＰに返送される。優先度ビットは、要求が高優先度であるか、又は、低優先度であるかを指定する。５５ページの“ラウンドロビンポインタ”はＰ２Ｍ調停セルを示す。セルを通過するフローは以下の通りである。 ■高優先度調停部への入力を選択する。開放出力ポートベクトルでファーストショットを得ることにより、一致を検出する可能性が高まる。従って、ラウンドロビンスキームは、調停が開始されたＴＳＰＰを選択する。この調停は、以下に説明するアービタ制御モジュールで行われる。特定のＰ２Ｍ調停(Arb)セルがファーストショットを持たない場合、先行する調停の「残りもの」が使用される。 ■ＴＳＰＰが割付型スロットを有するか、又は、作動禁止状態の場合、このＴＳＰＰに対し調停は行われない。情報「調停実行(do arb)」はビットベクトル制御モジュールから入来する。 ■選択された開放出力ポートは、Ｐ２Ｍ要求との一致を検出するため処理される。この要求はＴＳＰＰによって先行のセルサイクルで送信される。 ■照合が成功した場合、要求された出力ポートは開放出力ポートベクトルから除かれる。「残りもの」は次の調停セルに転送される。一致しない場合、元の開放ベクトルが転送される。 ■要求の照合が成功した場合、このＴＳＰＰは、Ｐ２Ｐ高優先度、Ｐ２Ｍ低優先度、及びＰ２Ｐ低優先度調停において（これは全て提供される準備ができているので）調停を継続しない。この「調停実行」ラインは図示されない。要求ＩＤ及びビットベクトルからなる承諾は、Ｐ２Ｍ低優先度調停に転送されるべくバッファリングされる。 ■このポートに対するＰ２Ｍ又はＰ２Ｐ高優先度調停で一致しない場合、ＴＳＰＰはＰ２Ｍ低優先度調停を継続する。高優先度調停の場合と同様に、開放出力ポートベクトルがスタートポイントに基づいて選択される。調停がこのＴＳＰＰで開始された場合、ベクトルはＰ２Ｐ低優先度調停セルから選択され、それ以外の場合に、上流のＰ２Ｍ低優先度セルから選択される。 ■Ｐ２Ｍ低優先度調停が行われる。一致した場合、要求された出力ポートは、開放出力ポートベクトルから除かれる。ウィニング要求はビットベクトル制御モジュールに転送されるべくバッファリングされる。高優先度ブロックで既に一致している場合、調停は行われず、高優先度承認が転送される。 ■ビットベクトル制御モジュールは承認を処理し、ＭＴＣに転送する。選択された開放出力ポートビットベクトルは４個の全要求に対し並列に適用される。各要求は一致を検査し、これは、全ての要求されたポートが開放ポートベクトルに含まれなければならないことを意味する。１個以上の一致が在るならば、１個のウィニング要求が選択される。要求されたポートは開放ポートベクトルから除かれ、「残りもの」ベクトルは下流の調停素子に伝達されるようにバッファリングされる。選択された勝者はバッファリングされ、最終的にＭＴＣ／ＴＳＰＰに返送される。全く一致が無い場合、元の開放ポートベクトルが転送され、承諾は格納されない。ウィニング要求は除去され、残りの要求が右にシフトされる（従って、最も右側の要求は最先の要求である）。「勝者」の選定処理は、右から左に行われる。従って、「最先」の要求から始まる。一致することの困難な要求が予測可能な時間に提供されることを保証するため、全てのＳＡＴテーブル内のスロットは、動的調停の間、開放されたままである（６．６節を参照のこと）。アービタは、ＴＳＰＰに上記の開放したスロットをラウンドロビン方式で受信させる。４個のＰ２Ｍ要求がレジスタバンクに格納される。ＲＡＭは、全てのＴＳＰＰと全ての要求との間で調停を行うために非常に多くのクロックサイクルを必要とする。要求は、一致するまでアービタ内に留まる。一致した要求は、要求を無効にすることによってＢＡで消去される。開放スポット（＝第５の要求）を保有することなく新しい要求が受信された場合、要求は落とされ、エラーメッセージが与えられる（割込）。将来の解放は、Ｐ２Ｐスキームと同様に、Ｐ２Ｍコネクションのためセット(Set)及び削除(Dele te)コマンドをサポートする。コネクショントポロジー、即ち、コネクションの出力ポートベクトルは、そのコネクションに対する要求がＢＡに格納されている間に変化する可能性がある。しかし、アービタは、旧いデータを用いて調停を行うべきではない。同時性を保証するため、ＢＡ内のＴＳＰＰの要求は、ビットベクトルの更新がそのＴＳＰＰのＭＴＣで行われるとき、“フラッシュ”される。ＭＴＣはフラッシュコマンドをＢＡ及びＴＳＰＰに発行する役割を担う（ＴＳＰＰはその要求を再送する必要がある）。ビットベクトルの更新の頻度はあまり高くないので、ビットベクトルの更新毎のフラッシュは、調停性能に殆ど影響を与えない。このスキームは、現在の要求の中で変更されたビットベクトルを判断するため、格納された要求を探索するように最適化することが可能である。これは、発行されるフラッシュコマンドの量を削減する。要求ＩＤは、４ビット数であり（現在、２ビットだけが実装されている）、Ｐ２Ｍ要求を個別に識別する。ＴＳＰＰは、各Ｐ２Ｍ要求と共にＩＤを送信する。ＢＡは、要求と共にＩＤを保持する。一致したＰ２Ｍ要求は、次に、要求ＩＤをＴＳＰＰに返送することにより承諾される。ＢＡ及びＴＳＰＰは、従って、（オフセットポインタが返却される場合とは相違して）Ｐ２Ｍ要求を格納する方法に関して独立している。ＴＳＰＰは自由にＩＤを割り当てる。ＩＤの割当は、例えば、ＩＤをインクリメントすること、或いは、４個の未解決の要求毎に異なるリストを与えることにより行われる。（残念ながら、ＴＳＰＰと、ＭＴＣと、ＢＡとの間には、リスト番号全体を返送及び転送するために充分な帯域幅がない。要求ＩＤ番号はリスト番号よりも短い。）要求の優先度は、要求ＩＤの２個の最上位ビットによって示される。ＢＡは、２レベルの優先度しかサポートしないので、最大の最上位ビットだけを参照する。要求が失われないことは重要である。ＴＳＰＰは、ＢＡ内で待機している要求がある場合を想定しているが、実際には、そのような場合は無い。その結果として、あるＴＳＰＰリストは動的帯域幅を取得しない。ＭＴＣ内の出力ポートベクトル更新は、ＴＳＰＰ及びＢＡにそのＰ２Ｍ要求をリセットされる「フラッシュ」を起動する。何らかの理由からＴＳＰＰ及び帯域幅アービタの同期が外れた場合、「フラッシュ」はそれらを再同期させる。しかし、フラッシュ自体は注意深く設計されるべきである。Ｐ２Ｍ要求がＴＳＰＰからＭＴＣ及びＢＡに「移動中」であり、同時に「フラッシュ」が発生する場合には注意する必要がある。ＴＳＰＰは、帯域幅アービタに直接的にポイントツーポイント要求を送信する。要求は、「セット」及び「削除」コマンドを使用することにより送信される。要求は特定のＦＳＰＰを指示する。ＢＡは設定された要求及び設定されなかった要求の記録を保持する。この情報はレジスタバンクに格納される。Ｐ２Ｍ調停の場合に要求が要求時に削除されるのとは異なり、要求はＴＳＰＰが要求を除去するまで残る。（Ｐ２Ｍ調停の場合に、各要求は特定のコネクションと関係付けられ、一方、Ｐ２Ｐの場合に、多数のコネクションが１個の出力ポートに向かい、ポートを「セット」する）。２レベルの優先度がサポートされる。ＦＳＰＰに対する要求は、高優先度又は低優先度である。５５ページの図“ラウンドロビンポインタ”はＰ２Ｐ調停を概略的に示している。Ｐ２Ｐ＿ＣＥＬＬモジュールは要求を処理し、一方、Ｐ２Ｐ＿ＢＬＯＣＫモジュールは全ての調停を処理する。Ｐ２Ｐセルを通過するフローは以下の通りである。 ■ＴＳＰＰは、「セット」及び「削除」コマンドの形式でＰ２Ｐ要求をＢＡに送信する。ＢＡはコマンドを移し、コマンドを実行するためコマンドをバッファリングする。ＢＡはコマンドを翻訳し、要求を保有するレジスタバンクに保持する。２レベルの優先度（高優先度及び低優先度）がある。各優先度はレジスタの別個のバンクによって表わされる。 ■ラウンドロビンスキームの状態情報を保持する。各優先度レベルに一つずつのポインタは、最後に提供された要求を指示する。これは、ウィニング要求を選択する次の調停のためのスタートポインタである。高優先度Ｈ２Ｐブロックを通るフローは以下の通りである。 ■Ｐ２Ｐ高優先度調停の始めに、Ｐ２Ｐ高優先度調停からの残りの「開放出力ポートベクトル」が選択される。同時に、Ｐ２Ｐセルに格納された要求ベクトルは、調停ブロックで多重化される。ベクトルは、勝者の候補を判定するため照合（論理積）される。 ■Ｐ２Ｐセルから多重化された状態情報に基づいて、一つの勝者がラウンドロビンスキームに基づいて選定される。この状態情報は「最後に提供されたポート」を指示する。 ■ウィニングポートは「開放出力ポートベクトル」から除かれる。「残りもの」は次のＴＳＰＰのＰ２Ｐ調停のため使用されるようにバッファリングされる。 ■承諾は、低優先度調停ブロックに転送されるようにＴＳＰＰ毎に基づいてバッファリングされる。全てのＴＳＰＰが残りものを調停した後、開放出力ポートプロセッサが低優先度Ｐ２Ｍ調停によって使用される。高優先度ブロックの調停と並行して、低優先度調停が（パイプライン式に遅延して）行われる。Ｐ２Ｐ要求はＢＡ内のレジスタに格納される。各ＴＳＰＰに対し、１６ビット幅のベクトルがある。このベクトルからの各ビットは出力ポートを表わす。セットされたビットは、この出力ポートが要求されたことを意味する。本実施例では二つある各優先度は、固有のビットベクトルにより表わされる。ＴＳＰＰは、「セット」及び「削除」コマンドをＢＡに送信する。所定のセル時間内に、３個のコマンドが受信される。ＢＡはそれらを順番に処理する（例えば、第１のコマンドは要求を削除するが、第２のコマンドは要求をセットし、その要求はセットされることにより終わる）。セットコマンドは、現在の設定値とは無関係に、２個の（高優先度又は低優先度）ベクトルのいずれか一方にビットをセットする。既にビットがセットされている場合、何事も生じない。他方の優先度ベクトルのビットがセットされている場合、指定された優先度に設定される（これは、本質的に、「優先度変更」コマンドである）。全くセットされていなかった場合、セットされる。削除コマンドは優先度に係わらず要求を除去する。要求優先度は２個のベクトル、即ち、高優先度用ベクトル及び低優先度用ベクトルを用いて格納される。優先度は、ＴＳＰＰによりセットコマンド及び削除コマンドと共に通信される。「ウイナールックアヘッド(Winner Look-Ahead)」スキームは素子による伝搬遅延を大幅に短縮する。調停が始まるＴＳＰＰはラウンドロビン方式で選定される。ＡＲＢ＿ＣＮＴＲＬモジュールは高優先度及び低優先度のためのスタートポイントを発生させる（５５ページの“ラウンドロビンポインタ”を参照のこと）。ある種のＴＳＰＰは、高優先度要求又は低優先度要求のいずれか一方しか持たないので、２個の各優先度に対し異なるスタートベクトルが在る。セル時間毎に、作動可能状態の各ポートに対する未決定要求がＡＲＢ＿ＣＮＴＲＬモジュールに通知される。スタートポインタは、未決定の要求を有する次のポートに移される。Ｐ２Ｍ要求に対するデッドロック状況を回避するため、ＳＡＴテーブル内にはポートが割り付けられていない予備スロットがある。「開放出力ポート」ベクトルは全てのポートを含むので、マルチキャスト要求の一致を保証する。高優先度及び低優先度スタートポインタのための標準的な調停の他に、第３のラウンドロビンスキームが上記の「全開放」ＳＡＴテーブルの間に使用される。５５ページの図“ラウンドロビンポインタ”は、Ｐ２Ｍ及びＰ２Ｐ調停ブロック相互作用の詳細を示している。また、データが利用可能になり、サンプリングされるタイミングを示している。より見易くするために、Ｐ２Ｐ調停が別個の調停エンティティとしてマークされている。Ｐ２Ｐ調停ブロックをより正確に表わす５５ページの図“ラウンドロビンポインタ”を参照のこと。帯域幅アービタでは部分マッピングは行われない。部分マッピングは、Ｐ２Ｍ要求の場合に、要求されたポートの部分集合が承諾されることを意味する。要求は全てのポートが一致するまで調停状態に保たれる。Ｍ２Ｐコネクションは、企業交換機機能仕様書(Enterprise Switch Functiona l Specification)に記載されているＦＩＮ：サブＦＩＮ機構によって処理される。各ＴＳＰＰからＦＩＮ：サブＦＩＮを受信し、それらを相関させ、帯域幅処理及びＴＳＰＰ調停を行うのは、帯域幅アービタ内のＦＩＮ論理である。ＦＩＮ論理は以下の要素に分割される。 ■ＦＩＮソータ ■ＦＩＮプロセッサ ■ＦＩＮ状態第１ＲＡＭ及びＦＩＮ状態第２ＲＡＭセルサイクル毎に、ＦＩＮ情報は、ＭＴＣからＢＡまでのシリアルラインインタフェースを介してＦＩＮソータによって受信される。この情報は以下の情報からなる。 ■ＦＩＮ有効−−このビットは有効／無効ＦＩＮ情報を示す。 ■ＦＩＮ（ファンイン番号）−−これは１６ビットの大きさである。 ■サブＦＩＮ−−これは３ビットの大きさである。 ■ＸＯＦＦされた情報−−この情報は、現在ＸＯＦＦ状態、及び、過去にＸＯＦＦされていた状態の２ビットにより構成される。上記情報は、ＦＩＮソータによって相互に関係付けられ、その結果はＦＩＮプロセッサに伝達される。各有効ＦＩＮ毎に、（ＦＩＮエントリと称される）相互に関係付けられた情報は以下の要素により構成される。 ■有効なＦＩＮ：サブＦＩＮ ■関係したＸＯＦＦされた情報 ■ＦＩＮを送信したＴＳＰＰを示す１６ビットベクトル（ポートマップと称される）その他に、有効なＦＩＮエントリを示す７ビットベクトルと、Ｍ２Ｐ／Ｍ２Ｍ（マルチポイントツーマルチポイント）コネクションの一部ではないＴＳＰＰを示す１６ビットベクトルがＦＩＮプロセッサに送信される。ＦＩＮプロセッサは、ＦＩＮソータから受信された情報を処理し、ＦＩＮ結果ベクトルを発生する。この１６ビットベクトルは、ＦＩＮ調停に勝ったＴＳＰＰを示す。ＦＩＮのソート／処理はパイプライン化されているので、結果は１サイクル毎に発生され得る。ＦＩＮ状態ＲＡＭの帯域幅に起因して、７個の別々のＦＩＮだけが１サイクル毎にＦＩＮ論理によって取り扱われ得る。ＦＩＮソータは、ＭＴＣからＢＡへのシリアルラインインタフェースを介して１サイクル毎にＦＩＮ情報を受信する。無効ＦＩＮは以下の２通りの方法で示される。 ■ＦＩＮ有効を否定(deassert)する ■ＦＩＮ＝＝１６ｈ０全て零のＦＩＮはシリアルラインインタフェースにより検出され、ＦＩＮソータに送信される（肯定されているならば）ＦＩＮ有効ビットを否定する。ＴＳＰＰからの無効ＦＩＮは、Ｍ２Ｐ／Ｍ２Ｍコネクションに参加していないことを示す。かかるコネクションに参加していないＴＳＰＰは、ＦＩＮ結果ベクトル内で承諾済みとしてマークされるべきである。このため、ＦＩＮソータは上記の非参加ＴＳＰＰを追跡する必要がある。ＦＩＮソータは、各セルサイクルで取り扱われるべきＦＩＮ情報を、そのサイクル内に見つけた別々のＦＩＮのＦＩＮエントリによって追跡する。１セルサイクル毎に８個以上のＦＩＮは許可されないので、７個のＦＩＮエントリが収容される。ＦＩＮソータは、ＴＳＰＰ０からＴＳＰＰ１５までの各ＴＳＰＰからのＦＩＮ情報を順番に参照する。各有効ＦＩＮに対し、ＦＩＮエントリの探索が行われる。ＦＩＮがこのセルサイクル中に先に参照されたＴＳＰＰから送信された場合、このＦＩＮに対する有効エントリは既に在るが、このエントリのポートマップは更新されるべきである。このＦＩＮに対するエントリが存在しない場合、空のエントリが検出され、有効としてマークされ、そのポートマップが更新される。空のエントリを見つけられなかった場合、８個以上のＦＩＮがスケジューリングされ、誤りが検出される。各ＦＩＮエントリは、有効ビットと、ＦＩＮ情報（ＦＩＮ、サブＦＩＮ、ＸＯＦＦされたビット）と、ポートマップとを含む。ポートマップは１６ビットベクトルであり、各ビットは、ＦＩＮがエントリのＦＩＮと一致したＴＳＰＰを表わす。ＦＩＮプロセッサは、１セルサイクル毎にＦＩＮソータから最大７個の有効ＦＩＮエントリを受信する。各有効エントリは以下の通り処理される。格納されたＦＩＮ情報をＦＩＮ状態ＲＡＭから読み出す。 ■要求中のサブＦＩＮ内のＴＳＰＰが承諾を競合する資格があるか否かを判定するため、格納された状態と共にＦＩＮエントリ情報を処理する。 ■ＴＳＰＰに資格がある場合に、勝者を獲得するためＴＳＰＰの間で調停を行う。 ■更新されたＦＩＮ状態をＦＩＮ状態ＲＡＭに上書きする。Ｍ２Ｐ／Ｍ２Ｍコネクションは、ＴＳＰＰに非常に多くの帯域幅を割り付けるので、帯域幅制限機構が必要とされる。この帯域幅制限機構は、ＦＩＮ毎に基づいて各時間間隔に承諾されたＳＡＴスロットをカウントすることによりＢＡで実現される。２通りのモードの帯域幅制限が行われる。 ■バーストモード−−スーパーフレーム毎に（それぞれがＭ２Ｐコネクションと関係した）ＦＩＮ毎に送信することが許可されたセルの数は、固定値に制限される。ＦＩＮ状態第１ＲＡＭの帯域幅制限モードビットはアサートされ、バースト限界及びバーストカウントが以下の通り定義される。バースト限界−−スーパーフレーム間隔に送信される特定のＦＩＮと関係したセルの個数である。この値はＦＩＮに基づいてＦＩＮ状態第１ＲＡＭに格納される。この値はＦＩＮが使用される前にマイクロプロセッサによって格納される。バーストカウント−−現在のスーパーフレームでこれまでに送信された特定のＦＩＮと関係したセルの個数である。この値はＦＩＮに基づいてＦＩＮ状態第１ＲＡＭに格納される。この値はセル送信要求が承諾される毎に更新される。セル送信要求は、帯域幅制限の効果がなく、セルと関係したサブＦＩＮが他のサブＦＩＮが未決定であるため抑止されない場合に、承諾される。バーストカウントがバースト限界を超えるとき、帯域幅制限の効果があり、セル送信要求は否認される。新しいスーパーフレームが入れられたとき、バーストカウントは対応して零に初期化される。これは、以下の通り行われる。セル送信要求が承諾される毎に、スーパーフレームカウントは、“タイムスタンプ”としてＦＩＮ状態第１ＲＡＭのＦＩＮのＴＳエントリに書き込まれる。セル送信要求が処理される毎に、このタイムスタンプはスーパーフレームカウントの現在値と比較される。両方が一致しない場合、新しいスーパーフレームが入れられる。この場合、サブＦＩＮが他の未決定のサブＦＩＮによって抑止されないならば、要求が承諾され、バーストカウントはカウント１に更新される。 ■整調(pacing)モード−−各ＦＩＮ毎に一定間隔（ＳＡＴスロットの数）が送信の許可されたセルの間に強制的に設けられる。ＦＩＮ状態第１ＲＡＭ内の帯域幅制限モードビットは、否定され、整調間隔及び最後のＳＡＴスロットが以下の通り定義される。整調間隔−−特定のＦＩＮと関係したセルが送信される間隔である。この値はＦＩＮに基づいてＦＩＮ状態第１ＲＡＭに格納される。この値はＦＩＮが使用される前にマイクロプロセッサにより格納される。最後のＳＡＴスロット−−最後のセルが送信されたＳＡＴスロット番号である。この値はセル送信要求が承諾される毎に更新される。セル送信要求は、帯域幅制限が実施されず、他のサブＦＩＮが未決定であるためにセルと関係したサブＦＩＮが抑止されない場合に承諾される。最後のＳＡＴスロットと整調間隔の和が現在のＳＡＴスロット番号よりも大きいとき、帯域幅制限は実施され、セル送信要求が否認される。新しいスーパーフレームが入れられる毎に、整調間隔は、要求中の各ＦＩＮに対する新しいスーパーフレームで第１の要求を充たす。新しいスーパーフレームの挿入は以下の如く検出される。セル送信要求が承諾される毎に、スーパーフレームカウントは、“タイムスタンプ”としてＦＩＮ状態第１ＲＡＭのＦＩＮのＴＳエントリに書き込まれる。セル送信要求が処理される毎に、このタイムスタンプはスーパーフレームカウントの現在値と比較される。両方が一致しない場合、新しいスーパーフレームが入れられる。帯域幅割付の小さい誤りは以下の場合に発生する。 ■ ■ Ｍ２Ｐ／Ｍ２Ｍコネクションにおいて公正な帯域幅の割付を保証するため、調停は２レベルで行われる。 ■ＦＩＮ内のサブＦＩＮ ■サブＦＩＮ内のＴＳＰＰサブＦＩＮと帯域幅制限の相互作用は、ある種のサブＦＩＮが欠乏する場合を生じさせる。しかし、これを防止する調停機構が組み込まれる。帯域幅が制限されるとき、ＦＩＮ内のサブＦＩＮの一部分だけがスーパーフレーム内で欠乏する。次のスーパーフレームが入れられたとき、帯域幅制限に起因して前のスーパーフレームで無視されたサブＦＩＮに優先権が無い場合、これらのサブＦＩＮは否認されたサービスであり、凍結される。２ビットベクトル（サブＦＩＮ調停状態ベクトル）は、ＦＩＮ内の８個の各サブＦＩＮの要求／承諾の種類を保持するため使用される。この記録はＦＩＮ状態第２ＲＡＭに格納される。サブＦＩＮ調停状態ベクトルの４個の状態は以下の通りである。 ■デフォルト状態（００）−−帯域幅制限が実施されない限り、ベクトルはこの状態に留まる。帯域幅制限が無い場合に、欠乏の危険性は無く、優先順位付けは要求されない。 ■サービス状態（１１）−−帯域幅制限が実施された後、ＦＩＮの中の全てのサブＦＩＮがサービスされるまで、この状態はサービスされたサブＦＩＮを追跡する。 ■未決定状態（１０）−−この状態は、帯域幅制限のため否認されたサブＦＩＮを追跡する。帯域幅制限が実施されなくなった後、これらのサブＦＩＮは、デフォルト、サービス、又は、拒否状態のサブＦＩＮよりも優先する。最後の“未決定”サブＦＩＮがサービスされたとき、ＦＩＮの中の全てのサブＦＩＮはデフォルト状態に設定されるので、それらは再度均等な優先度をもつ。 ■拒否状態（０１）−−この状態は、“動かない”要求元を検出する機構を提供する。先に未決定であるとしてマークされたサブＦＩＮ要求が再度作成されないようにすることが可能である。この状態は、他のサブＦＩＮが未決定状態であるために否認されたサブＦＩＮに対し与えられる。未決定の要求がサービスされる毎に、この状態のサブＦＩＮはサービス状態に“リセット”される。未決定の要求がサービスされる限り、先にサービスされたサブＦＩＮは、拒否状態とサービス状態との間を行き来する。未決定の要求元が動かない場合、最終的に拒否状態にある要求元がサービスされ、一方、他のサブＦＩＮは未決定状態に留まる。これらの未決定状態のままの要求元は動かない。このような“動かない”要求元を除去するため、影響されたＦＩＮの全てのサブＦＩＮはデフォルト状態にリセットされる。帯域幅制限が実施されない限り、サブＦＩＮ要求は状態ベクトルを作成することなく承諾される。帯域幅制限が開始された後、要求中のサブＦＩＮは拒否され、サブＦＩＮ状態は要求を記憶するため“１０”にセットされる。帯域幅制限を活性化させたサブＦＩＮは、両方のビットをセットすることにより、要求され、サービスされたことがマークされる。これは、そのサブＦＩＮが優先されることを防止する。帯域幅制限がオフされたとき、要求中としてマークされたサブＦＩＮは、他のサブＦＩＮが承諾される前に、最初にサービスされる。要求され、サービスされたサブＦＩＮは、両方のビットを１にセットすることによりマークされる。要求され、サービスされたとしてマークされたサブＦＩＮは、未決定状態のままの他の要求がある場合に、再度承諾されることがない。状態ベクトルは全ての要求がサービスされると直ちにクリアされる。他の要求が未決定であるためにあるサブＦＩＮが拒否された場合、そのサブＦＩＮは“０１”符号化によってマークされる（表７−５の４行を参照のこと）。このようにマークされたサブＦＩＮは、未決定の要求のためもう一度拒否されることはない。このような事象は、サブＦＩＮ要求が一旦マークされた場合、再度要求されることがないことを示す。このような「動かない」要求は、他のサブＦＩＮがサービスされることを阻止するので、サブＦＩＮ状態ベクトルをクリアすることによって除去されるべきである。しかし、未決定の要求が「動かない」状態ではないならば、即ち、再度要求されるならば、「一旦拒否された」としてマークされた全てのサブＦＩＮが「要求され、サービスされた」としてセットされ直す。「一旦拒否された」マークは「動かない」要求を検出するための機構であるため、「生きている」要求はこの機構をリセットする必要がある。ＦＩＮ：サブＦＩＮ機構は、ＸＯＦＦ／ＸＯＮ機構及びサブキューのような他の機構と相互作用する。これらの相互作用について以下に説明する。Ｍ２Ｐ又はＭ２Ｍコネクションの場合に、ＢＡは競合するＴＳＰＰの間で調停を行う。この調停処理の状態情報は、外部ＲＡＭに格納され、各調停後に更新される。格納される情報はウィニングＴＳＰＰ及び帯域幅カウントである。選択されたＴＳＰＰは、ＦＳＰＰのバッファ空間を検査するためプローブ及びＸＯＦＦ処理を受ける。ＸＯＦＦがアサートされた場合、ＴＳＰＰはセルを送信しない。しかし、ＴＳＰＰがセルを送信した場合を想定して、ＦＩＮ状態データ（例えば、帯域幅制限）はＲＡＭで既に更新されている。オフの場合でも、セルを送信するＴＳＰＰに対するフェアネス（等しい機会）は保証されるべきである。以下の機構はこのフェアネスを保証する。１）ＴＳＰＰは、現在のＸＯＦＦ状態と共に割付型キュー番号をＭＴＣに送信する。現在のＸＯＦＦ状態は２ビットで符号化される。符号化テーブルに関して「ＴＳＰＰからＭＴＣへの通信」テーブルを参照のこと。これは、ＴＳＰＰが、ＸＯＦＦされていても常にその割付型キュー番号を送信することを意味する。キューが空である場合に限り、割付型キュー番号はＭＴＣに送信されない。２）Ｐ２Ｍ要求は、残りの割り付けられていないスロットで、或いは、割付型キューが空である場合に送信される。３）ＴＳＰＰは、現在のＸＯＦＦの状態はキュー記述子に格納される。これは、ＸＯＦＦ無し、動的帯域幅用のＸＯＦＦ、又は、割付型帯域幅用のＸＯＦＦのいずれでも構わない。付加ビットを用いることにより、ＴＳＰＰは最後のＸＯＮ以降にセルを送信したか否かを追跡する。４）ＸＯＦＦ状態情報は、ＦＩＮ番号と共に、ＦＩＮ調停ユニットに転送される。 ■■ＴＳＰＰは、その（割付型）要求と共に、フローがＸＯＦＦされているか、又は、このＴＳＰＰがＸＯＦＦされたか否かを示すフラグを送信する。第１の場合にＢＡはＴＳＰＰを承諾せず、第２の場合にＢＡは、「ＸＯＦＦされた」フラグがセットされていないＴＳＰＰよりも先にこれらのＴＳＰＰを承諾する（パイプラインのため、２個以上のＴＳＰＰがＸＯＦＦされている場合がある）。 ■■ＸＯＦＦされたＴＳＰＰが要求をせずに、「ＸＯＦＦ」されている旨を表わす場合に、各ＴＳＰＰは個別にＸＯＦＦされる。これは、他のフローに対し機会を失わせる。 ■■しかし、ＴＳＰＰは、フローがＭ２Ｐフロー、又は、Ｍ２Ｍフローであるかが分からないので、それを知る必要がある。 ■■ＸＯＮ閾値は活性的なサブＦＩＮの数に一致する。 ■■ＸＯＮ閾値は、ＸＯＦＦがＢＡで発生し、帯域幅制限が「見かけ」であるならば、下げても構わない。サブＦＩＮ内のＴＳＰＰが以下の「ＸＯＦＦ状態」符号化を有するならば、上記動作が行われる。別の「ＸＯＦＦ状態」のＴＳＰＰが存在する。次に、ＴＳＰＰはＸＯＦＦされたコネクション上でＭ２Ｐ承諾を競合し、ＴＳＰＰは最後にＸＯＦＦされたことをＢＡに通信する。ＢＡはこのＴＳＰＰを優先し、既に変更されているのでＦＩＮ状態情報は変更は行わない。欠乏が可能性を防止するため、ＦＳＰＰのＸＯＮ閾値は、少なくとも活性的なサブＦＩＮの数にセットされる。このようにすることにより、全てのサブＦＩＮはＸＯＦＦされた後に、セルを送信する機会が得られる。Ｍ２Ｐアービタは、最大７個の各ＦＩＮに対し、セルを送信する承諾を得たＴＳＰＰを選択する。Ｍ２Ｐ調停及びＦＩＮの帯域幅検査は並行させてもよい。各ＴＳＰＰは１セル時間毎に１個の割付しかないので、ＴＳＰＰは１個のビットベクトルしかマークできない。これにより、必要に応じて、幾つかのＦＩＮに対して並行して調停を行うことが可能になる。しかし、タイミング的に許容されるならば、唯一のＭ２Ｐアービタを実装することが望ましい。「ＦＩＮソータ」に関して説明したように、ＦＩＮがソートされるならば、実際の調停はラウンドロビン機構に簡約化される。調停に勝つスタートポイントは、最後のＴＳＰＰの位置である。ビットベクトルは次のセット（“１”）されたＴＳＰＰを得るため探索され、このＴＳＰＰが調停に勝ち、承諾を得る。かくして、本発明によれば上記の利点を充たす非同期転送モードベースドサービス統合交換機が提供されることが明らかである。本発明の詳細な説明を行ったが、当業者であれば、請求の範囲に記載されてように本発明の精神及び範囲から逸脱することなく、種々の変更、置換及び代替を容易に確かめ得ることに注意する必要がある。DETAILED DESCRIPTION OF THE INVENTION Asynchronous Transfer Mode Based Service Integrated Switch Related application This application claims priority to US Provisional Application No. 60 / 001,498, filed July 19, 1995. TECHNICAL FIELD OF THE INVENTION The present invention relates generally to telecommunications networks, and more particularly, to an asynchronous transfer mode based service integrated switch. Background of the Invention Communication systems include a collection of components that communicate, manipulate, and process information in a variety of ways. The system supports different access technologies, such as frame relays for communicating information such as data, audio and video, circuit services, and new and evolving connection-based or connectionless services. Switches in communication systems utilize hardware and software to route information generated by the access technology to intended destinations. In an integrated services network, a switch routes information between access technologies in a unified manner. As the demands for more sophisticated and high bandwidth communications increase, the switches in the communication system need to be scalable and adaptable to the specific needs of the user. Switches should also support existing access technologies and provide a flexible framework for new and evolving services. Conventional switches in an integrated services environment have several disadvantages. Switches are modular and not scalable, for example, to meet the demands and resources of small private networks serving hundreds of users and large public networks serving tens of thousands of users. In most cases, switches support only one or a few access technologies and have limited scalability. Also, as the integrated networks become larger and more complex, conventional switches cannot provide adequate redundancy and fault isolation. Summary of the Invention In view of the above, there is a need for a telecommunications exchange that integrates various services via asynchronous transfer mode based operation. In accordance with the present invention, there is provided an asynchronous transfer mode based service integrated switch that substantially eliminates or reduces disadvantages and problems associated with conventional telecommunications switches. According to one embodiment of the present invention, there is provided an asynchronous transfer mode based service integrated switch including a switch to-switch port processor for converting network traffic into cells having an internal cell based format. The bandwidth arbiter determines the appropriate bandwidth for transferring cells stored in the switch terminating port processor. The data crossbar transfers cells from the switch terminating port processor according to the determined bandwidth. A switch originating port processor receives cells from the data crossbar and converts the cells into a network traffic structure for transfer over a network link. The multipoint topology controller controls the amount of cell flow in the data crossbar. The present invention provides various technical effects for a typical telecommunications switch. For example, one effect is the ability to transfer cells with guaranteed cell loss resistance. Another example is to provide switch flow control within a telecommunications switch. Other effects will be readily apparent to one skilled in the art from the following figures, descriptions, and claims. BRIEF DESCRIPTION OF THE FIGURES The present invention will be described below with reference to the accompanying drawings so that the present invention and the effects of the present invention can be sufficiently understood. FIG. 1 is a simplified block diagram of an Asynchronous Transfer Mode (ATM) based service integrated switch; FIG. 2 is a detailed block diagram of an ATM switch; FIG. 3 is a block diagram of a cell flow processor used in an ATM switch, FIG. 4 is a block diagram of a switch receiving port processor of the cell flow processor, and FIG. 5 is a switch calling port of the cell flow processor. FIG. 6 is a diagram showing a queue processing system in an ATM switch; FIG. 7 is a block diagram of a switch body used in the ATM switch; FIG. 8 is a block diagram of a switch body used in the ATM switch. FIG. 2 is a block diagram of a bandwidth arbiter of FIG. Detailed description of the invention FIG. 1 is a simplified block diagram of an Asynchronous Transfer Mode (ATM) based service integrated switch 20. FIG. The ATM switch 20 Receiving network traffic from various external network connections in the form of ATM cells; It includes a plurality of network adaptation input / output modules 22 for transmitting network traffic to various external network connections in the form of ATM cells. The input / output module 22 A physical interface 23; A network interface 24; A connectivity engine 26, And a cell flow processor 28. The network interface 24 Cell priority, Frame priority, Circuit priority, Or other types of received traffic structures, It provides a compatibility function between external network connections within the ATM switch 20. The connectivity engine 26 Traffic from external network connections, The data is converted into an internal cell format for processing in the ATM exchange 20. For traffic sent to the external network connection, The connectivity engine 26 converts the internal cell format of the ATM switch 20 into a suitable network traffic structure. The cell flow processor 28 includes: It provides high performance real-time traffic management to guarantee the quality of service for each virtual connection. Traffic propagated in the internal cell format is It flows inside the ATM switch 20 via the cell switch body 30. The traffic flow configured in the internal cell format is It is controlled by the ATM switch management and control unit 32. The ATM switch management and control device 32 To control the required structure and quality of service for each virtual connection, Provides a powerful call control function for allocating switching resources. Through the input / output module 22 and the switch control module 32, The ATM switch 20 Four different service traffic types (constant bit rate, Variable bit rate, Effective bit rate and unspecified bit rate) Four types of resources (allocated bandwidth, Dynamic bandwidth, It provides a mechanism to manage access to allocatable and dynamic buffers. Video, voice, e-mail, Mass data transfer, Application services such as data handling processing Request different service traffic types with individual quality of service requirements. The ATM exchange 20 By the input / output module 22 and the switch control module 32, 4 types of service traffic types, That is, Constant bit rate, Variable bit rate, Supports effective bit rate and unspecified bit rate. The constant bit rate service traffic type is Used to emulate legacy circuit connections. Variable bit rate traffic types are: Has bursty bandwidth requirements, Used for applications that still require a limited delay from transmitter to receiver. Examples of applications that use variable bit rate service traffic types are: Compressed video and frame relay. These applications are The fixed bit rate service traffic type may be used instead of the variable bit rate service traffic type by indicating a fixed bit rate bandwidth specification that matches the maximum burst rate. But, For this reason, Since bandwidth and buffer resources are allocated even when the application is not transferring at the maximum rate, Extra costs are incurred. Therefore, The above application is The sustained rate at which resources are allocated, A peak rate at which dynamic resources are provided may be indicated. The effective bit rate service traffic type is The application can tolerate a range of delays, Used when you need the low-cost services afforded by utilizing bandwidth, Buffering resources are shared between multiple connections. The unspecified bit rate service has no delay guarantee. The ATM switch 20 To support different service traffic types, Provides a mechanism to manage four types of resources. The resources managed by the ATM switch 20 are: Allocated bandwidth, Dynamic bandwidth, Allocatable buffers and dynamic buffers. The ATM switch 20 Point-to-point connection, Point-to-multipoint connection, For all network topologies, including multipoint-to-point connections and multipoint-to-multipoint connections, it provides quality of service per traffic type and per connection. The allocated bandwidth is Used for cell transfer opportunities that occur at regularly scheduled intervals as in the case of constant bit rate traffic types. Dynamic bandwidth is Not just unallocated bandwidth, Unused allocated bandwidth. this is, It is a shared resource given to a connection based on service class and priority. Allocatable buffers are: The buffer is secured for each connection sustaining rate buffering requirement on a connection basis. Dynamic buffers are Accept instantaneous peak bandwidth, A pool of buffers reserved for performing rate matching between a set of connections sending out dynamic bandwidth. This pool of buffers is shared between connections. Variable bit rate, Effective bit rate, And the unspecified bit rate are Serves as a traffic type that uses dynamic bandwidth to achieve high line utilization. To provide service assurance and accurate allocation of resources, The ATM switch 20 supports queue processing for each virtual channel. Queue processing for each virtual channel Provide connection fire-walling so that the queuing and bandwidth management mechanisms are applied to individual connections rather than groups of connections. If per-virtual channel queuing builds the block in the right place, The ATM switch 20 Strictly scheduling bandwidth into constant bit rate flows with efficient payload throughput, The data rate is constant, And, Allocate bandwidth up to peak cell rate in anticipation of full occupancy. But, All allocated bandwidth is It is unlikely that it is needed to support constant bit rate service traffic types. Make the most of the advantages of network resources, In order to reduce the cost of network operation, Unused allocated bandwidth and unallocated link bandwidth are: Should be immediately reassigned to another connection. The ATM switch 20 Variable bit rate, Effective bit rate, And to support unspecified bit rate service traffic types, It uses a scheduling technique that fairly grants dynamic bandwidth among competing resources. FIG. 2 is a detailed layout diagram of the ATM switch 20. The ATM switch 20 An alarm relay service module 40; Input / output module 22a, 22b, 22c and 22n; Exchange control module 32, And a back plane 46. The alarm relay service module 40 includes: It supplies power monitoring and a reference clock signal to each of the other modules in the ATM switch 20. Input / output module 22a, 22b, 22c and 22d are Various external network connections, It provides an interface with the internal cell format in the ATM switch 20. The exchange control module 32 It performs call control and traffic monitoring in the ATM switch 20. Backplane 46 provides the physical interconnection between each module in ATM switch 20. The alarm relay service module 40 includes: A maintenance interface 41; A reference oscillator 42; A clock dividing buffer 44, DC to DC converters 46 and 48; A voltage monitor 50; A field programmable gate array (FPGA) 52, And a relay 54. The maintenance interface 40 Access is made to maintain functions and capabilities within the ATM switch 20. The maintenance interface 40 Via the maintenance interface bus 56, The ATM switch 20 is coupled to another maintenance interface unit of another module. The oscillator 42 and the clock dividing buffer 44 Driving each module in the ATM switch 20, Generate primary and secondary clock signals used for synchronization. The DC to DC converters 46 and 48 are: To supply power to each unit in the alarm relay service module 34, Convert external power to appropriate voltage levels. The field programmable gate array 52 Relay 54, A cooling fan boost passing signal from the voltage monitor 50 and the external thermo; And control the fan sensor signal. Input / output module 22a, 22b, 22c and 22d are Respectively, A line interface unit 24, A connectivity engine 26, And a cell flow processor 28. Each input / output module 22 A processor 60; A maintenance interface unit 62; And a direct current to direct current (DC-DC) converter 64. The line interface 24 It provides the necessary signal connectivity between the external network connection and the ATM switch 20. The processor 60 The input / output module 22 is provided with control and operating capabilities. The maintenance interface 62 It performs maintenance access and monitoring of the input / output module 22. The DC to DC converter 64 is Appropriate voltage levels are provided to power input / output module 22. The connectivity engine 26 Different configurations are taken depending on the type of input / output module 22. In the case of the input / output module 22a, The connected connectivity engine 26a is To convert between circuit priority traffic and ATM cells, It provides a clock generation function 70 and a divide and reassemble (SAR) unit 72. In the case of the input / output module 22b, The connected connectivity engine 26b is: To convert between frame priority traffic and ATM cells, It includes a transfer engine 76 and a SAR 78. In the case of the input / output module 22c, The connected connectivity engine 26c is: Transfers cell priority traffic to and from the cell flow processor 88, To monitor It includes a monitoring unit 80 and a utopia unit 82. Although three differently directed traffic structures are shown, The ATM switch 20 To convert between other types of priority traffic structures and the unified ATM format, An input / output module 22 is included with an associated connectivity engine 26. The cell flow processor 28 on each input / output module 22 And an exchange originating port processor FSPP92. TSPP90 is The receiving operation of the flow control mechanism for the ATM switch 20 is performed. TSPP20 is Control access to input buffers and switch bandwidth on a per connection basis. TSPP20 is In order to transfer the cell of the internal cell format to the exchange body 30 competing, Send a request for switch bandwidth, Receive consent. FSPP92, The transmission operation of the flow control mechanism for the ATM switch 20 is performed. FSPP92, Control access to output buffers and link bandwidth on a per connection basis. FSPP92, Receiving a cell in the internal cell format from the cell switch body 30; The cell is scheduled for placement on one of the plurality of output links of the line interface 24. The exchange control module 32 ATM switch 20 includes an Ethernet interface 100 for communication with an external control processor that controls the operation of a switching network. The serial interface 102 Maintenance interface unit 104, Provides local access to switch control module 32 to communicate with processor 106 and PCI unit 108. The maintenance interface unit 104 The switch control module 32 and the input / output and alarm relay service module 40 provide maintenance access and monitoring functions. The processor 106 includes It provides operational control for external communication with the exchange control module 32. The DC to DC converter 110 is An appropriate voltage level shift is performed to power the switch control module 32. The exchange control module 32 It includes a cell flow processor 28 similar to the cell flow processor in the input / output module 22. The cell flow processor 28 includes: Receiving cells in internal cell format with the local processor subsystem, Includes TSPP 90 and FSPP 92 for transmission. The segmentation and reconstruction unit (SAR) 112 An ATM cell and control processor signaling protocol; Convert to and from frame format. The above frame is It is transmitted to and received from an external control processor via the external interface 100. The cell exchange body 30 In the exchange control module 32, A bandwidth arbiter 114; A plurality of multipoint topology controllers 116; And a data crossbar 117. The bandwidth arbiter 114 Determine the ports of input / output module 22 that have access to the switch bandwidth. The bandwidth arbiter is Accumulation of transfer requests from each input / output module 22; Mediate. The bandwidth arbiter 114 Controlling the interconnection of the data crossbars 117 based on every cell time, Dynamically schedule unallocated bandwidth, Solve the multipoint-to-point bandwidth problem. The multipoint topology controller 116 To concentrate the information needed for a multipoint topology, Maintain the topology state of each connection, Access Controls fan-in and fan-out of multipoint connections. The exchange control module 32 Exchange control of the ATM exchange 20; Signal notification, Network connection, It includes switch management device software 118 for performing diagnosis and management. The cell flow processor 28 in each input / output module 22 and in the switch control module 32 A data crossbar 117 in the exchange control module 32, Bandwidth arbiter 114, Multipoint topology controller 116, And the exchange management device 118, A distributed ATM cell switch is formed in the ATM switch 20. Preferably, Each input / output module 22 Together with each interface 24 and the local processor link, Represents a port that can support up to eight output links. Each multipoint topology controller 116 Supports connections to ports of four cell flow processors (TSPP / FSPP pairs) 28. Each bandwidth arbiter 114 Supports four multipoint topology controllers 116, This allows It has the ability to handle 16 ports. The ATM switch 20 To meet customer requirements, It may be configured to support additional output links and ports as needed. FIG. 3 is a block diagram of the cell flow processor 28. The cell flow processor 28 includes: TSPP90, FSPP92, And a data serial interface 120. TSPP90 is It includes a utopia interface 122 coupled to the input / output module 22 or the connectivity engine of the switch control module 32. Optional monitoring logic 124 includes: Used for fixed and variable bit rate types. this is, To protect other connections that use shared resources, Force compliance with bandwidth specifications. The T SPP unit 126 Stored in the cell buffer 128, next, It processes cells received in internal cell format for transmission to cell switch body 30 via data serial interface 120. TSPP unit 126 According to the table and information in the control RAM 130, Store cells, Send. The pointer RAM132 is Assists TSPP unit 126 in identifying the location of a particular cell in cell buffer 128. TSPP unit 126 To coordinate cell transfer from cell buffer 128 to data serial interface 120 and cell switch body 130, It communicates with the bandwidth arbiter 114 and the multipoint topology controller 116. FSPP92, It includes an FSPP unit 134 that receives cells from the cell switch body 30 via the data serial interface 120 for temporary storage in the cell buffer 136. The FSPP unit 134 QFC RAM 138, A first control RAM 142; The cells in the cell buffer 136 are stored under control and monitoring with the second control RAM 140, Schedule. Control RAM 138, 140 and 142 are Store the cells in the cell buffer 136, Assists FSPP unit 134 in removing cells from cell buffer 136 for transmission to the network connection via line interface 24 and connectivity engine 26. Utopia interface 144 It is used to transfer cells processed by the FSPP unit 134 from the cell buffer 136 to the connectivity engine 26. FIG. 4 is a block diagram of the TSPP unit 126. TSPP unit 126 Provide separate paths for cell and control information. Along the cell path, TSPP unit 126 It includes a utopia interface 300 that provides an interface between the TSPP 90 and the line side of the input / output module 22. The input cell is Through the utopia interface 300, Propagate to input cell processor 302. The input cell processor 302 The ATM cell is converted into an internal cell format of the ATM switch 20. The internal cell format generated by input cell processor 302 is: Moving to the virtual translation table lookup unit 304, Therefore, A particular connection is associated with a specific data structure in TSPP unit 126. The virtual translation table lookup unit 304 Check that a specific cell belongs to a valid connection, A unique queue number is assigned to the cell. The unique queue number is Used to indicate a queue descriptor that contains state information related to the connection. Appropriate status information is Before being processed by the cell queue manager 308, it is placed in the incoming cell at the cell converter 306. The cell queue management device 308 includes: The cell incoming via the cell buffer (CBUFF) interface 310 is prepared for storage in the cell buffer 128. The queue number for this cell is next, Cells from the cell buffer 128 passing through the cell buffer interface 310 are placed in a scheduling list to be processed for transmission to the cell switch body 30 via the data serial interface 312. For the control path, TSPP unit 126 A virtual translation table entry in the control RAM 130, Scheduling list descriptor, A control RAM (CRAM) interface 314 is included for accessing queue descriptors. Pointer RAM (PRAM) interface 316 provides access to pointer RAM 132. The pointer RAM 132 A list pointer, A queue pointer, Exchange table, And a cell buffer pointer. The T2F interface 318 and the F2T interface 320 Communication is performed between the TSPP unit 126 and the FSPP unit 134. The information passing between the T SPP unit 126 and the FSPP unit 134 is: Includes link flow control for ATM switch 20. The link flow control management device 322 includes: Generate link control information, It is responsible for transferring to the FSPP unit 134. Link flow control is implemented using resource management (RM) flow control cells. When a certain number of cells have been transferred from the queue by the TSPP unit 126, FS PP134 It is notified that TSPP 126 informs the upstream node that it may receive more cells. on the other hand, When the RM flow control cell is received at the TSP P unit 126 of the upstream node, The corresponding upstream FSPP unit 134 should be notified so that more cells can be sent. The control cell management device 324 includes: Handles control cells transferred from switch control module 32 via FSPP unit 134. The control cell is Used to program data structures associated with TSPP unit 126. Incrementing, List, Offset, There are a variety of different types of control cells, including load and fill. The increment control cell is Fill a large amount of memory with the same data. The list control cell is Read and write to a specific memory location of either TSPP 90 or FSPP 92. The offset load control cell is By writing the same data to a set number of arbitrary storage locations, The exchange assignment table is loaded into the pointer RAM 132. The fill control cell is Used to make nine consecutive read or write accesses to a block of storage locations. When the control cell reaches the FSPP unit 134, The control cell is Unless the FSPP unit 134 is the destination, Transferred to TSPP unit 136. For any errors that occur during processing, Or For all read operations, The control cell is returned to the originating switch control module 32. Most control cell operations are: Request that a control acknowledge cell be sent to confirm that the destination FSPP / TSPP has received the control cell. The control acknowledge cell is Arranged in order, Scheduling using standard mechanisms, It is processed in the same way as other cells for routing through the cell switch body 30. The control register is It is programmed during the scan for the purpose of initializing or diagnosing the internal state of the TSPP 92. TSPP unit 126 A TSPP unit 126, It includes a bandwidth arbiter / MTC interface 326 that provides for communication between the bandwidth arbiter 114 and the multipoint topology controller 116. The dynamic bandwidth management device 328 In response to information received from bandwidth arbiter 114 or multipoint topology controller 116 via bandwidth arbiter / MTC interface 326, The cell scheduler 330 schedules dynamic bandwidth for cells to which no appropriate bandwidth has been allocated. The XOFF / XON controller 332 is The status of the cell queue processing capability of all the FSPP units 134 in the ATM switch 20 is given. The free list management device 334 is Follow the available list in TSPP unit 126. The statistics unit 336 Maintain a counter for each unit to make hardware measurements for TSPP unit 126. Scan interface 338 provides external test access to TSPP unit 126. TSPP unit 126 No need to change connection topology That is, No need to change from point-to-point to multipoint-to-point connection It has a two-cell input mode that can be used to insert OAM cells into a connection. The queue in TSPP unit 126 If the two-cell mode bit is specified by the virtual translation table lookup unit set, The first cell payload has an outgoing ATM cell header, The second cell payload is It has an outgoing cell payload. When two cells are formed into a single internal cell format, The incoming ATM header is dropped. The cells in a connection using the two-cell mode are: Received by TSPP unit 126 mixed with other incoming cells. The CLP bit is The CLP of the first cell is set to zero, When the CLP of the second cell is set to 1, Used as a permutation status check. If TSPP unit 126 receives out-of-order cells in two-cell mode, The cell is dropped. Many connections using the two-cell mode are: It cannot be mixed during transmission to the TSPP unit 126. In the TSSP unit 126, Two main data structures are used: queues and lists. Queues are used to manage buffers, Consists of one or more groups of buffered cells configured as a FIFO that is manipulated as a linked list using pointers. Incoming cells are appended to the tail of the queue, Or Enqueued. The cell transmitted to the cell switch body 30 is Taken from the head of the queue, Or It is dequeueed. The permutation of the cells transmitted to the cell switch body 30 is: Not at the same time interval as when the cell arrived, Sent in the same permutation. Lists are used to manage bandwidth, It consists of one or more queue numbers organized as a circular list operated as a linked list structure using pointers. The queue number is Added to the tail of the list, Retrieved from the head of the list. Besides being added and removed, The queue number is As long as the queue involved contains cells Recirculated on the list. Retouring, Take the cue number from the head of the list, This is done by adding the cue number to the tail of the list. This allows Queue round robin services are performed on the list. An ATM cell is received at the utopia interface 300 of the TSPP unit 126 and The input cell processor 302 Receiving an ATM cell on the ATM cell input port, To buffer. The first action performed by the input port processor is Check the header for errors, Check that the cell is associated with a live connection. The completeness of the cell header is Calculate a header error check (HEC) on the header bytes, next, Verification is performed by comparing the calculated HEC with the HEC of the incoming cell header. The input cell processor 302 Check the VPI / VCI field of the ATM cell, Convert ATM cells to internal cell format. The virtual translation table lookup unit 304 The VPI / VCI field specified in the cell header of the internal cell format is It is used as an index into a virtual translation table stored in the control RAM 130. The virtual translation table lookup unit 304 It is checked whether this connection is recognized as a connection set by the control software. If you accept this connection, This cell is A queue number is assigned by the virtual translation table lookup unit 304, A list number is assigned by the corresponding queue descriptor. If this connection is not allowed, The cells are discarded or Or An exception or special processing queue number is assigned. Normal, The exception queue number is For further parsing, Configured to route rejected cells to switch control module 32. After the cell has been assigned a queue number from the virtual translation table, The cell converter 306 is To get more information on how to process cells, Look up the corresponding queue descriptor. The cell queue management device 308 includes: Attempt to allocate a buffer for this cell. If a buffer is available, The cell queue management device 308 includes: Queue the cell number into the tail of that queue, Cells are written out to the cell buffer 128 via the cell buffer interface 310. If no buffer is available, Cells are discarded, The statistics are updated. Using the cell scheduler 330, the TSPP unit 126 The cell is transferred from the cell buffer 128 to one or more FSPP units 134 via the cell switch body 30. The bandwidth used for this transfer is May be assigned in advance, Or, It may be dynamically assigned. Allocated bandwidth is managed using a time slotted frame scheme. The switch allocation table in the pointer RAM 132 is used to manage the allocated bandwidth. All TSPP units 126 in ATM switch 20 are: All are synchronized to indicate the same offset in the switch allocation table at any given cell time. At each cell time, The cell scheduler 330 refers to the switch assignment table entry for that cell time. The switch assignment table entry is Invalid or Or, Indicates a list of queues called a scheduling list. If the switch assignment table entry is invalid, The cell time is made available to the bandwidth arbiter 114 for use in allocating dynamic bandwidth. The discarded allocated cell time is It may be used by any TSPP unit 126 in ATM switch 20 as determined by bandwidth arbiter 114. If the switch assignment table entry contains a valid scheduling list number, The cell scheduler 330 assigns the first queue on the list to Used as the source of cells transferred during that cell time. If there are no queue entries available in the list, This cell time is made available to the bandwidth arbiter 114 for allocation as dynamic bandwidth. The dynamic bandwidth cell time is managed using a list of scheduling lists. TSPP unit 126 uses a structure consisting of multiple dynamic bandwidth lists. Most of the above list is Used only for point-to-point lists, It is assigned to one of the feasible output ports of the cell switch body 30. If the depth of a particular connection buffer exceeds the cell depth increase threshold, The scheduling list for that connection is added to the dynamic bandwidth list corresponding to the appropriate output port. Regardless of whether allocated bandwidth or dynamic bandwidth is used, Cells are removed from the queue on a first-in first-out basis, Cell order is still preserved. All queues in each dynamic list The available dynamic bandwidth for that port is shared in a round-robin fashion. TSPP unit 126 This information is used in determining which connection should be used to supply a particular cell to be transferred during the cell time. For cell scheduling, TSPP unit 126 The scheduling list number generated from the switch assignment list or the dynamic list is transferred to the multipoint topology controller 116. The multipoint topology controller of the originating TSPP unit 126 The query is sent via the multipoint topology controller 116 associated with the terminating FSPP unit 134. If the incoming work has buffer space available to FSPP unit 134, This sign is: Because the originating TSPP unit 126 queues the cell, In order to start cell transfer to the destination FSPP unit 134 via the data crossbar 117, Routed to the originating TSPP unit 126 via the multipoint topology controller 116. FIG. 5 is a block diagram of the FSPP unit 134. The FSPP unit 134 Before the cell is sent to the FSPP 92, An M2F interface 200 that receives control information transmitted by the multipoint topology controller 116 is included. This control information, often referred to as probe or probe data, Cell is An allocatable cell with a bandwidth scheduled through the cell switch body 30; Or 3 shows any of the dynamic cells with bandwidth arbitrated through the cell switch body 30. The control information is By using the multi-queue number (MQN), Indicates the queue to which the cell should be queued. With this control information, FSPP92, Sufficient resources to receive the cell (eg, Queue space, Buffer space, Bandwidth or the like). The M2F interface 200 It is involved in internal exchange flow control through the XOFF / XON protocol. The XON permission (XG) bit The XON acknowledgment from TSPP 90 is communicated to FSPP 92 via M2F interface 200. The F2M interface 202 Control information is transmitted from the FSPP unit 134 to its corresponding multipoint topology controller 116. If FSPP unit 134 does not have the resources to receive the cell, The XOF F indication is sent to the multipoint topology controller 116 via the F2M interface 202. The absence of the XOFF signal Resources are available at FSPP unit 134; And, Indicates that a cell can be received via the cell switch body 30. When an XOFF signal is sent for a connection, The transmission for that connection is Generally, the connection is stopped until an XON signal is received. When the FSPP unit 134 sends the XOFF signal, FSPP unit 134 marks the queue for that connection, When resources become available (ie, When a cell leaves the queue), An XON signal may be sent for that connection. The XON signal is transmitted to the multipoint topology controller 116 through the F2M interface 202. The cell is examined, If there is no XOFF signal transmitted from the F2M interface 202, The cell is transmitted via the cell switch body 30, It is received by the FSPP unit 134 via the DSI chip interface 204. The FSPP unit 134 To control the transfer of cells and operational information to and from each external RAM, A cell buffer interface 206; A control RAM interface 208; A first control RAM interface 210; QFC-RAM interface 212 has four external RAM interfaces. A first control RAM 140, A second control RAM 142, The cell buffer 136 is Queue a cell received from the cell switch body 30; It is used to dequeue to the connectivity engine 26 and the line interface 24 for transport to the external network connection. The first control RAM 140 and the second control RAM 142 Queue and Dynamic lists, Contains the information required to implement the preferred list necessary to provide the FSPP unit 134 with the appropriate functionality. QFC-RAM 138 It is part of the flow control mechanism from one ATM switch 20 in the network to another ATM switch. QFC-RAM 138 mainly, Including a storage area for cell transfer records received from TSPP 90; Accessed during the occurrence of a flow control update cell. The external RAM interface is To interleave both cell queuing and cell queuing during a single cell time, It controls each RAM. Cell queuing and dequeuing Because both are pipeline processes, The control structure of multiple queues is activated simultaneously in different pipeline stages. If a cell is received again in the same queue, The queue is active in a number of pipeline stages. As the queuing and queuing pipeline stages overlap, The cell is queued, When leaving the queue, The queue is Activated in both the queuing and dequeuing pipelines. Saves control RAM bandwidth by avoiding reading and writing of all active control structures, As a queue is activated in a pipeline of multiple queuing or dequeuing stages, The liveness control structure is cached in each external RAM interface. The cue-out controller 214 and the cue-in controller 216 Responsible for specifying the sequence of actions required for both the queued and dequeued cells. In that role, To access the desired structure stored inside, A first control RAM interface 210; A second control RAM interface 208; Giving the cell buffer interface 206 the address of the operation. Also, The dequeue controller 214 is responsible for scheduling output links. The FSPP unit 134 Includes a QFC manager 218 that receives external flow control information from TSPP 90 via T2F interface 220. Two types of information are received: an RM flow control transfer record and an RM flow control dispatch record; For each type, There are two levels of information, connection and link. The QFC management device 218 Classify information by type and level, Process accordingly. The shipping record contains the cells to be applied locally. The collection level RM flow control dispatch record is sent to the handling second control RAM interface 208, on the other hand, The link level RM flow control shipping record is: It is processed in the QFC management unit 218 of the link level resource section. The transfer record is buffered in a memory in the QFC management device 218. The QFC management device 218 One entry per connection, The connection level RM flow control transfer record is managed as a link list including one link list for each of the eight links. The link level RM flow control transfer record is managed as one entry for each link. The QFC management device 218 Processing the RM flow control transfer record in the form of an RM flow control update cell; Arbitrate the link bandwidth of the RM flow control update cell. The FSPP unit 134 To determine if a cell has been converted while in the cell buffer 136, It includes a cell translation and header error control unit 222 that matches the internal format of the cell. The cell translation and header error control unit 222 Reformat the cell from the internal cell format to the switch cell's utopia interface format. For two cell mode operation, The cell is reformatted into two ATM cells. To reformat cells, Setting the VPI and / or VCI of the outgoing cell; as well as, Generating a new HEC for the cell is involved. The inputs to the cell translation and header error control unit 222 are: It can be selected from either the cell buffer interface 206 for normal cell transmission or the QFC manager 218 for RM flow control updated cell transmission. Means for translating outgoing VP I / VCI are: Depends on the operating mode set for the individual connection in the queue descriptor. After the cells are reformatted, The cell is The ATM cells are forwarded to a utopia interface 224 which provides a means to place the ATM cells in a physical lineout. Preferably, Up to nine utopia devices are attached to a single utopia interface 224. By using two multiplexer / demultiplexer chips, Utopia interface 224 Eight output links, Supports additional microprocessor links. The FSPP unit 134 It includes a control cell management device 226 that receives control cells from the DSI chip interface 204. The control cell received from the DSI chip interface 204 is Although not stored in the cell buffer 136, Buffered internally by the control cell manager 226, Decrypted, Be executed. After the control cell is executed, The response (write acknowledgment or read response) to the control cell is To return to the control exchange module 34, The data is transferred to the TSPP 90 via the F2T interface 228. If the control cell is addressed to TSPP 90, It is forwarded through the F2T interface 228 without any changes. Limited internal control cell buffering is available in FSPP92 and TSPP90. If this buffering is full, Receipt of additional control cells Postponed by sending a reject via the F2M interface 202. The control cell is It is used to read and write the control register 230 in the FSPP unit 134. The control register 230 Includes state information that programs the internal operation of the FSPP 92. The control register is It can be programmed through scans for the purpose of initializing or diagnosing the internal state of the FSPP 92. The time required to process a single cell is referred to as one cell time. For a 50MHz clock, One cell is processed every 32 clock cycles or every 640 nanoseconds. The cell queuing process Pipelined in 5 stages, The four stages are performed in the FSPP unit 134. During stage 0, Cell control information or probes are sent from the multipoint topology controller 116 to the M2F interface 200. During the first stage, The FSPP unit 134 Check its control RAM to determine if there are enough resources to queue the cell. If the FSPP unit 134 cannot queue the cell, The FSPP unit returns an XOFF signal via the M2F interface 200. The absence of the XOFF signal Indicates that this cell is queued. During the second stage, the FSPP unit 134 waits for a cell to arrive. During the third stage, cells are received from the cell switch body 30 at the DSI chip interface 204. During the fourth stage, The cell is written to cell buffer 136, The control RAM is updated. The fifth stage cell queue insertion pipeline processing is performed over 5 cell times. The internal cell format is 56 bytes in length. The HEC part of the ATM cell header is Dropped from 53 byte ATM cell. A 2-byte cyclic redundancy check is added at the end of the cell, Another two bytes that record the port and link through which the ATM cell first arrived are: Added to the end of the cell. The cell code is Probe information, That is, The FSPP 92 is used to check for a match between the expected cell and the actually arrived cell. Cell codes include: 0XC for the control cell; 0XD for data cells, There are three values of 0X2A for short cells. The GFC field and the VPI field are Until just before transmission by the FSPP unit 134, which is translated into appropriate values for the output link, Remains unchanged. The VCI field is Although not changed by the ATM switch 20 for the virtual path service, Like the VPI field, The VCI field is translated before transmission for the virtual channel service. A new HEC is created, Inserted into outgoing cell. The cell buffer 136 is It is divided into cell buffer locations that can hold a single cell. When a cell is received from the cell switch body 30, Stored in a separate cell buffer location, Notified when the cell buffer location is full. The cell is read from the cell buffer location, When sent, The cell buffer location will be empty. Cells are received from multiple sources and connections, The order in which cells are transmitted is Not continuous with respect to the order in which cells were received. Overtime, The locations of the full and empty cell buffer locations are distributed throughout the cell buffer 136. The cell buffer location in cell buffer 136 is Indicated using the cell number. The starting address of the cell buffer location is obtained from the cell number, Each cell buffer location is It has a unique cell number in the cell buffer 136 that indicates its cell buffer location. The total number of cell buffer locations is It is divided into 29 separate cell buffer pools. Each cell buffer pool is dedicated to internal cell scheduling resources. 24 cell buffer pools are for point-to-point dynamic traffic, Four cell buffer pools are for point-to-multipoint variable bit rate and effective bit rate traffic, One cell buffer pool is used for the remaining allocated traffic scheduling mechanisms. When the number of cell buffer locations in the cell buffer pool is exhausted, Cells will not be accepted for that cell buffer pool. This allows The cell buffer location is Is secured on demand for allocatable traffic, Or, Shared for convenience of dynamic traffic. Each cell buffer pool is implemented as two internal registers. The cell buffer pool count register Contains the current number of cell buffer locations used by the cell buffer pool. The cell buffer pool limit register is The pool contains the maximum number of cell buffer locations allowed. Since the cell buffer pool is implemented as a counter, Individual cell buffer locations are part of either pool. The specific cell buffer pool used is Allocatable or dynamic received traffic types; Determined by the dynamic scheduling resource indicated by the queue descriptor. The cell number is manipulated to place the cell buffer location in the queue. When a cell is written to a cell buffer location in cell buffer 136, A cell number indicating the cell buffer location is placed in the queue. The cell is Sent from the queue in the order in which they arrived, The first received cell is transmitted first. The queue is implemented as a linked list of cell numbers. Each cell on the queue points to the next cell on the queue by using its cell number as a pointer. Each cell is It has a separate structure called a queue descriptor held in the second control RAM 142 for specifying the head and tail of the queue. The queue descriptor is Stores other fields that control cell scheduling and transmission. The cell is The cell number is added by queuing the cell number in the queue tail. The cell is The cell number is retrieved by dequeuing the cell number from the head of the queue. Each queue transmits only one output link. Transmission to multiple output links requires placing cell numbers in multiple queues. A special queue called an open queue is Used to empty cell buffer locations. The release queue is a linked list of cell numbers, It is configured similarly to other queues. But, in this case, The cell number is empty, Indicates the cell buffer location in cell buffer 136 that is available to receive the active cell. The open queue has an empty queue descriptor with pointers to both the head and tail of the open queue. The descriptor is Except that the open queue is kept in the FSPP unit 134 due to the regularity that is accessed Like a normal queue descriptor, Head pointer, It has a tail pointer and a counter register. The open queue descriptor is It does not include the scheduling and transmission fields needed for normal queues. If the cell buffer 136 is empty, The open queue is packed full, If the cell buffer 136 is full, The release queue is empty. After initialization, Since cell buffer 136 is empty, All cell numbers are added to the release queue. Once during operation, The release queue is At least one cell number needs to be obtained so that the FSPP 90 can receive cells in the cell buffer 136. For each queue, A queue descriptor indicating the head of the queue and the tail of the queue is maintained. Also, This queue descriptor is Counting the number of dynamic and allocated cells in the queue; RM flow control information for flow control; An output link used for the queue, Contains other data related to the queue, such as other information about the quality of service of the queue. The queue descriptor is Except for the head of the cue pointer in the first control RAM 140 accessed using the cue number as an index, It is held in the second control RAM 142. The linked list that forms the queue is Implemented as a set of pointers in the first control RAM 140 such that each cell buffer location has one entry. The pointer is an index that uses the cell number, Each entry contains the cell number of the next cell in the linked list so that each cell number can point to a second cell number. In FIG. Cell numbers related to each other, queue, And a queue pointer. Preferably, There is a set of eight queue pointers, one for each output link. The release queue is It shares a queue pointer for the first output link with the local microprocessor output link 9. The cell number of the head of the first entry or queue is Stored in the first control RAM 140 for each queue, Accessed using the queue number and base offset. The queue descriptor in the second control RAM 142 is Last entry for each queue, Or Holds the cell number of the tail of the queue. The cell number of the head of the queue is Specify the queue pointer, Used to read the cell number of the second entry in the queue. Similarly, the cell number of the second entry is Specify the queue pointer, Used to read the cell number of the third entry, The same applies until the cell number matches the last entry or the tail of the queue. Also, The queue descriptor contains a count of the number of cells on the queue. The queue pointer itself is Allows a range of all to zero cells to be on individual queues. The number of cells on each queue is Limited by the allocation type / dynamic cell limit included in the queue descriptor. The maximum limit is There are 127 allocated cells and 127 dynamic cells. To receive cells, The cell number is first retrieved from the head of the open queue. The cell buffer location corresponding to the cell number taken from the head of the open queue is The incoming cell becomes full and associated with its cell number. The cell number is next, Added to the tail of each cue. To send cells, The cell number is first dequeued from the head of the queue. The cell buffer location associated with the cell buffer is The cell is emptied as it is read. The cell number is added to the tail of the open queue. To remove a cell from the queue, The cell number is obtained from the head of the queue in the queue descriptor. The cell number is next, Used to specify the queue pointer to find the cell number of the second entry in the queue. The cell number of the second entry of the second queue entry is Become the head of the new queue in the queue descriptor. To add a cell to the queue, The cell number of the queue tail is obtained from the queue descriptor. The cell number of the queue tail is Used to specify the queue pointer where the added cell number is written. Output link 1, The local microprocessor output link 9 and the queue pointer for the open queue are: Share the same queue pointer. this is, Cell number is the only queue on output link 1 or output link 9 at the same time, Or This is possible because it is related to the open queue. Since the cell number on the open queue is never in other queues, The open queue may share the queue pointer of any output link. For simplicity, It is assumed that the release queue always uses the queue pointer of the output link 1. Also, Since the output link 9 is restrained, The queue pointer for output link 9 is shared with the queue pointer for output link 1. The same cell number A separate set of queue pointers for each output link may be on different output links 1-8. A separate set of queue pointers is required for each output link. If you have many output links, The cell number is Each output link that is the destination of the cell is queued in a number of queues, one queue for each output link. Each of the above queues may be provided with its own permutation of cell numbers. The cell number following or preceding the predetermined cell number is Each of the above queues may be different. So that cell numbers can be linked separately in each of its queues A different set of queue pointers is used for each output link. Each queue is destined for a different output link, A set of queue pointers is used for each output link. All queues destined for the same output link share a set of queue pointers. After the cell is placed on the queue, The queue should be scheduled for transmission. this is, This is done by putting the queue number of the queue in the list. The list is A means for selecting individual queues for transmission. Within the FSPP92, Different types, There are different priority lists. The queue is a linked list of cell numbers, Except that the list is a linked list of cue numbers, Lists behave like queues. When using queues, Cell numbers are provided in order, That is, The first cell number added to the queue is fetched first. When using a list, Cue numbers are provided in order, That is, The first queue number added to the list is retrieved first. The list is It is implemented as a linked list of queue numbers. Each queue number on the list is The next queue number on the list is designated by using the queue number itself as a pointer. Each list is It has a separate structure called a list descriptor held inside the FSPP unit 134 to indicate the head and tail of the list. The queue is The queue number is added to the list by putting it in the tail of the list. The queue is It is retrieved from the list by issuing the cue number from the head of the list. Each list is transmitted on only one output link. Two categories of traffic to be scheduled for transmission are: Allocated traffic and dynamic traffic. Allocated traffic is A scheduled bandwidth through the switch body 30; With high priority. Dynamic traffic is Because it receives that bandwidth as a result of arbitration for bandwidth not used by allocated traffic, It does not have a scheduled bandwidth passing through the switch body 30. The probe, which is the cell control information transmitted to the FSPP unit 134 via the M2F interface 200, Includes an S bit that determines whether the cell to be received is allocated or dynamic. The two types of lists, priority lists and dynamic lists, are: Used to schedule two types of traffic. The queue number of the assigned traffic with higher priority is Put on the priority list. The queue number for low priority dynamic traffic is Placed on a dynamic list. Entries on the priority list Provided before the entry on the dynamic list. Certain queues mix service traffic with both allocated and dynamic cells. In that case, The queue number is A priority list for the received allocated cells; It is placed in both the dynamic list for received dynamic cells. Whether the dynamic cell arrived first, Or Regardless of whether the spreadable cell arrived first, The queue numbers on the priority list are scheduled, Retrieved before the queue number on the dynamic list. But, Cell numbers on the queue are kept in order, Since cell numbers are always stripped from the head of the queue, Cells are still transmitted in order. After the queue number has been added to either the priority list or the dynamic list, Queue suitable type, That is, As long as you have more cells of the allocation type for the priority list and the dynamic type for the dynamic list, The queue number remains on the list. When the cue number appears at the head of the list, The queue number will be the next queue in the list to which the cell will be sent. When a cell is sent, The cue number is taken from the head of the list, The count of either the allocated cells for the priority list or the dynamic cells for the dynamic list is decremented within the queue descriptor associated with that queue. If the decremented counter is non-zero, The queue number returns to the tail of the list. Otherwise, The queue number is dropped from the list. Provide the cue number from the head of the list, By returning the queue number to the tail of the list, The queues in the list undergo round robin scheduling. By building the list, Any number of queues, from zero to all queues, may be on an individual list at a given time. To provide delay bins for different service levels depending on the switch, Four priorities of the priority list are given to each output link. The four priorities are A priority list 1A-1D for output link 1; Assume a priority list 8A-8D for output link 8. Output link 9 has only priority list 9A. Each output link is scheduled separately, so There is no interaction between the priority lists of different links. In the link, The priority decreases from the highest priority priority link 1A to the lowest priority priority list 1D. The newly received cells in the high priority priority link are: Sent earlier than previously received cells in the low priority list. All priority lists with allocated traffic for a link It is scheduled in preference to a dynamic link with dynamic traffic for that link. The priority list used by the queue is The queue is selected based on the output link to which it is assigned. The output link is Along with the priority of the priority list used Selected by a field in the queue descriptor. A dynamic list is a means for scheduling dynamic cells. Three types of dynamic lists, Four types of variable bit rate lists available in FSPP2; A list of available bandwidth rates, There is an unknown bandwidth rate list. Each list type is It is permanently assigned to each output link for output links 1-8. There is no dynamic list on output link 9. Each dynamic list of VBR / ABR contains: High priority for not enough bandwidth, There are two priority levels, low priority for sufficient or excess bandwidth. All queues that receive dynamic cells It belongs to a dynamic list as provided in the queue descriptor. A linked list of queue numbers that form the list The first control RAM 140 is implemented as a set of pointers. Queues are placed on only one priority list and only one dynamic list, If it includes both allocated traffic and dynamic traffic, It may be placed on both lists. For this reason, There is a separate set of preferred list pointers and dynamic list pointers. All priority lists are Share the same set of priority list pointers, All dynamic lists share the same set of dynamic list pointers. The priority list pointer and the dynamic list pointer are implemented identically, Details of the following examples, The same applies to either the priority list pointer or the dynamic list pointer. The linked list that forms the list is So that each queue has one entry in the array This is realized as an array in the first control RAM 140. The sequence is indicated using the cue number, Each element of the array contains another cue number that points to the next cue in the linked list. By using this means, One queue number that specifies the array is It is possible to indicate a second queue number which is an element of the array. The list descriptor, a separately maintained structure, is The first entry or head of the list, Or Holds the queue number of the last entry or tail in the list. The cue number of the head of the list is Specify the list pointer, Used to read the queue number of the second entry in the list. Similarly, The queue number of the second entry is Specify the list pointer, Used to read the queue number of the third entry, This is the same until the queue number matches the queue number of the last entry or tail in the list. To add a queue to the list, The queue number of the queue added to the list is Write to the list pointer location specified by the current tail of the list. The queue number of the added queue is next, Replaces the current tail of the list with the new tail of the list in the list descriptor. To remove a queue from the list, The current head of the list is Used to specify the list pointer to find the queue number of the second list entry. The queue number of the second queue entry is Replaces the current head of the list with the new head of the list in the list descriptor. The priority list pointer base address register in the FSPP unit 134 is: The head of the priority list pointer in the first control RAM 140 is designated. This allows The priority list pointer can be placed at any location in the address space of the first control RAM 140. Similarly, The dynamic list pointer base address register in the FSPP unit 134 The head of the dynamic list pointer in the first control RAM 140 is designated. This allows The dynamic list pointer can be located anywhere in the address space of the first control RAM 140. A list sharing a set of list pointers is Must be exactly the same type as either all priority lists or all dynamic lists. FSPP92, 1, 2, It is possible to support 4 or 8 output links. The actual number of output links is Configured during system setup, It is kept constant for a given FSPP 92. Each cell received from the cell switch body 30 is Queued for processing. If the cell is intended to be transmitted on a number of incoming links, Cells should be placed on multiple queues, one for each output link. Many queues for queuing cells To look up a number of FSPP queue numbers from a multiple queue number (MQN) table, It is determined using the multiple queue number (MQN) and the multiple queue half (MH) bit received via the M2F interface 200. The cell is next, Each queue is queued. If there is only one output link, Cells can only be placed in one queue, The MQN table has only one place for each multiple queue number. There is only enough control RAM bandwidth to put cells in up to four queues per cell time. This allows Transmission up to a maximum of four output links becomes possible. But, The FSPP 92 supports eight output links. If a cell is directed to more than four output links, The cell is Sent twice to FSPP 92 using TSPP90 subqueue. When a cell is received, Cells are placed in up to four queues. By sending the cell twice, Transmission on up to eight output links is possible. The use of the MH bit Notify FSPP 92 that the cell will be transmitted twice for queuing processing. Side effects of sending a cell twice to the FSPP 90 for more than four output links are: The cell requires two cell buffer locations. If a cell is queued in many queues, As cell buffer locations are returned to the open queue, A mechanism is needed to know when a cell has been removed from all queues. The cell expiration counter is used for this purpose. There is one cell expiration counter for each cell buffer location. The cell expiration counter is accessed by cell number. When a cell is received, The cell expiration counter for that cell number contains A count of the number of queues in which the cell was queued is written. When a cell is sent, The cell expiration counter for that cell number is decremented. If the counter is zero before decrementing it, Cells are sent from all queues, The cell number is returned to the release queue. The assigned bits are Stored with a 2-bit cell expiration counter. This bit is Set to 1 if the cell has been dequeued from the allocatable list, Otherwise, Will be left as it is. this is, When the cell buffer location is returned to the open queue, Used to decrement the allocatable or dynamic correct buffer pool. When the cell is returned to the open queue, If that bit is 1, then The allocatable buffer pool is decremented. this is, Ensures that the allocatable buffer pool is always decremented first for multicast connections. FIG. 7 is a block diagram of the cell switch body 30. The cell exchange body 30 A bandwidth arbiter 114; A multipoint topology counter 116; And a data crossbar 117. The multipoint topology controller 116 It includes a TSPP serial interface 150 for transmitting and receiving control information to and from the TSPP 90. Also, The multipoint topology controller 116 An FSPP serial interface 152 for transmitting and receiving control information to and from the FSPP 92 is included. Each multipoint topology controller 116 Control information can be transmitted and received between up to four pairs of TSPP90 and FSPP92. Thus, Each multipoint topology controller 116 It supports up to four ports in the ATM switch 20. Each multipoint topology controller 116 It has an associated MTC RAM 154 for reading and writing appropriate control information. The bandwidth arbiter 114 It performs an interface function with up to four multipoint topology controllers 116. The bandwidth arbiter 114 Notifying the control unit 30 of the control signal, A point-to-point dynamic list request is received from each TSPP 90. The bandwidth arbiter 114 It includes status RAMs 156 and 158 for reading and writing control information. The data crossbar 117 It provides a transfer medium for internal cells from any TSPP 90 port to any FSPP 92 port. The multipoint topology controller 116 Connect the port processor to the bandwidth arbiter, Performs translations used to implement internal switch flow control for multipoint and point-to-point connections. The multipoint topology controller 116 An output port used by the port processor; It notifies the bandwidth arbiter 114 of the fan-in number and the sub-fan-in number for the multipoint-to-point connection flow. The main advantages of the multipoint topology controller 116 are: Without affecting the memory requirements of the port processor That is, the number of port processors can be increased or decreased. The topology information is maintained in a centralized table by the multipoint topology controller 116. Except for communicating dynamic point-to-point connection requests to the bandwidth arbiter 114, The multipoint topology controller 116 Receive all communications between TSPP 90 and FSP P92, Distribute. The multipoint topology controller 116 In order to distribute appropriate communications within the ATM switch 20, Various tables are used to perform lookups specific to each port processor. The TSL2 FIN table is The fan-in number and the sub-fan-in number are looked up according to the instruction by the scheduling list number received from the TSPP 90. The fan-in number and sub-fan-in number are Forwarded to bandwidth arbiter 114 for classification and arbitration. The TSL2BV table and the SQ2BV table are Used to look up the bit vector that determines the FSPP 92 to receive the cell. For point-to-point connections, Only one lookup is needed, Only a single bit is set in the bit vector. For point-to-multipoint connections, The cell is sent to a subqueue that requires a second lookup to get the bit vector. The first lookup into the TSL2BV table gets a pointer, Because the pointer places a bit vector, It is added to the sub-queue offset in the SQ2BV table. The TSL2FQ / FBCN table is According to the scheduling list number received from TSP P90, Used to look up the forward broadcast channel number for a point-to-multipoint connection. The FBCN2FQ table is Use the forward broadcast channel number to look up the FSPP multi-cue number. The FQ2TSL / RBCN table is In a multipoint-to-point connection topology, Used to look up the TSPP scheduling list number from the FSPP multi-queue number. The RBCN / TL table is The TSPP scheduling list number is obtained from the reverse broadcast channel number. FIN and sub FIN are When two or more TSPPs 90 request transmission to the same FSP P 92, Used by bandwidth arbiter 114 during allocation-type multipoint-to-point arbitration. Arbitration is performed to ensure fairness between competing ports. The bit vector is Used by bandwidth arbiter 114 to determine which output port the TSPP is requesting. Two levels of lookup are used in determining the bit vector. The first level is It is a pointer to a bit vector or a pointer to a subqueue area. The second level occurs in the subqueue area to take a pointer to a bit vector. The lookup in the TSL2MQN / FBCN table is This is done on the first pass of this sequence by the multipoint topology controller 116 coupled to the originating TSPP 90. If the result is a forward broadcast channel number, This information is conveyed as probe data through the multiport topology controller 116 associated with the terminating FSPP 92. The multi-port topology controller 116 of the destination FSPP 92 The information is converted to an FSPP multi-queue number. FSPP92, To examine the queue so that you have space to queue cells, Use this multi-queue number. The lookup in the FQ2TSL / RBC N table is This is performed in the first pass of the sequence by the multiport topology controller 116. If the result is a reverse broadcast channel number, The second pass converts the reverse broadcast channel number into a TSPP scheduling list number. TSPP90 is This data is used to XON the list that was previously XOFF. The multi-port topology controller 116 A probe in the bandwidth arbiter 114, XON, And data from the XOFF crossbar, Distribute. When routing data to the crossbar, There are two paths through the multiport topology controller 116. The first path through the multiport topology controller 116 transfers data to the crossbar, The second route is Route data back to the destination port. Data is, Depending on the route, Propagation through two different multipoint topology controllers 116 or identical multiport topology controllers. The multiport topology controller 116 includes: Give the FSPP 92 a multi-queue half-bit, Multi queue half bit It is used to queue the eight cell links by transmitting the cell twice within the ATM switch 20. Through the first time, The MH bit is set to zero, The FSPP 92 uses the lower half of the multi-queue table. Through the second time, The MH bit is set to one so that the FSPP 92 can use the upper half of the multi-queue table. this is, Set cells in different subqueues, This is realized by comparing the value with the sub-queue field stored using the multi-queue number. For assignment type point-to-point and point-to-multipoint connection operations, The multi-port topology controller 116 A serial stream containing a TSPP scheduling list number is received from TSPP90. The multi-port topology controller 116 A bit vector associated with the TSPP scheduling list number for transfer to the bandwidth arbiter 114; Look up FIN and sub FIN. FIN and sub FIN are It is effective only in the case of the multipoint-to-point connection and the multipoint-to-multipoint connection. The bandwidth arbiter 114 Mediation of fan-in number Determine the scheduled traffic bit vector. Dynamic arbitration While the multiport topology controller 116 buffers the TSPP scheduling list number, This is done in the bandwidth arbiter 114. At the exact time in the pipeline, The multi-port topology controller 116 Use the buffered TSPP scheduling list number for lookup in the TSL2 MQN / F BCN table. In the case of point-to-point, The multi-cue number is obtained. For point-to-multipoint connections, An FBC N index is obtained to determine the multi-queue number. When a multi-cue number is returned, The sub-qubit transferred by the TSPP 90; The comparison is performed based on the sub-queue bit stored in the multi-queue number. When they match, The MH bit is set, Returned to the FSPP with the multi-cue number via the probe crossbar of the bandwidth arbiter 114. The output of the probe crossbar is Routed to the appropriate multiport topology controller 116 coupled to the destination FSPP. For point-to-point connections, The multi cue number has already been obtained, It is communicated to the appropriate FSP P92 via the appropriate multiport topology controller 116. For point-to-multipoint connections, The forward broadcast channel number is It is communicated to the appropriate multipoint topology controller 116 coupled to the destination FSPP 92. The multi-port topology controller 116 of the destination FSPP 92 Translate the forward broadcast channel number into a multi-cue number, The sub-queue bit has the MH bit set, A comparison is made to determine whether or not the packet has been returned to the FSPP 92 (there is no subqueue comparison for obtaining the NFBCN of the first path). If the FSPP 92 has no resources to accept the cell, The multi-port topology controller 116 The XOFF bit transmitted to the bandwidth arbiter 114 via the XOFF crossbar is received. The XOFF bit transmitted to the bandwidth arbiter is A route back to the multiport topology controller 116 associated with the originating TSPP 90 is established. The multi-port topology controller 116 associated with the originating TSPP 90 The transmission scheduling list number and the XOF F bit are transmitted to the TSPP 90. If the scheduling list number is not XOFF, TSPP90 is The cell to be transmitted to the FSPP 92 via the cell switching unit 30 is dequeued. For dynamic point-to-point and point-to-multipoint connections, The multi-port topology controller 116 A dynamic point-to-multipoint scheduling list number is received from TSPP 90 when there are no scheduled cells to send. Point-to-point connections Request dynamic bandwidth by directly interfacing with the bandwidth arbiter 114. For point-to-multipoint connections, The multi-port topology controller 116 A suitable bit vector for transmission to the bandwidth arbiter 114; FIN and The sub FIN is received. The bandwidth arbiter 114 Performs fan-in number arbitration for multipoint-to-point connections and multipoint multipoint connections, Determine the scheduled traffic bit vector. Dynamic arbitration is performed by the bandwidth arbiter 114, If TSPP 90 is granted access, The winning list (winner of the competition) number is transmitted to the TSPP 90 via the multiport topology controller 116. TSPP90 is Determine the scheduling list from the winning list number, This is returned to the multiport topology controller 116. The multi-port topology controller 116 It forwards the result of the TSL2MQN / FBCN lookup to the bandwidth arbiter 114. The multi cue number is Forwarded for a point-to-point connection, The FBCN index is transferred for point-to-multipoint connections. Bandwidth arbiter 114 routes this result using a probe crossbar. The output of the probe crossbar is Routed to multi-port topology controller 116 coupled to destination FSPP 92. The FBCN is Translated into a multi-cue number for point-to-multipoint connections, on the other hand, Point-to-point connections already have a multi-queue number for the path. The sub-qubit comparison is This is done to determine if the MH bit should be set. The multi-port topology controller 116 on the FSPP 92 side of the destination, If the involved FSPP 92 has no resources to accept the cell, Receive XOF F bit. The XOFF bit is communicated to the bandwidth arbiter 114 via the multi-port topology controller 116 of the destination FSPP 92. The XOFF bit transmitted through the bandwidth arbiter 114 is Routing back to the multiport topology controller 116 associated with the originating TSPP 90 is performed. The multi-port topology controller 116 on the source TSPP 90 side The transmitting scheduling list number and the XOFF bit are transmitted to the TSPP 90. TSPP90 is If the scheduling list is not XOFF, The cell to be transferred to the destination FSPP 92 via the cell switch body 30 is dequeued. For point-to-point and multipoint-to-point XON connections, The multi-port topology controller 116 of the destination FSPP 92 An FSPP queue number is received from the associated FSPP 92 that has decided to XON the connection. The multi-port topology controller 116 TSPP scheduling list number and port number, Or, Look up the reverse broadcast channel number for transfer to the bandwidth arbiter. Bandwidth arbiter 114 performs arbitration between XON requests. When a multipoint-to-point XON request source is selected, Since all ports must look up the reverse broadcast channel number, Only selected requesters may send XON messages. The number of point-to-point XON messages is Determined by the exchange size. The bandwidth arbiter 114 Route the reverse broadcast channel number through the XON crossbar to broadcast to all TSPPs 90 via the appropriate multiport topology controller 116. The TSPP scheduling list number is Routed directly to the appropriate TSPP port. The reverse broadcast channel number is Translated into a list number by the appropriate multipoint table controller 116, It is transmitted to TSPP90. FIG. 8 is a block diagram of the bandwidth arbiter 114. The bandwidth arbiter 114 It includes a plurality of MTC interfaces 200 that handle communications from one or more multiport topology controllers 116. Each MTC interface 200 It has two buffers, one for receiving and one for holding. The FIN state first RAM controller 202 and the FIN state second RAM controller 204 Interface, The FIN state first RAM memory 206 and the FIN state second RAM memory 208 are accessed respectively. The FIN control unit 210 in the bandwidth arbiter 114 FIN sorter 212, A FIN state controller 214; FIN arbiter 216. FIN sorter 212 sorts all requested FINs. Two or more TSPPs 90 are assigned to the same FIN. FIN sorter 212 Determine the FIN for which the scheduling information is to be obtained, Group all TSPP numbers into each FIN. This group of TSPP numbers is transferred to an M2P (multipoint-to-point) arbiter. FIN state controller 214 New state information is calculated for each FIN. FIN arbiter 216 performs arbitration when multiple TSPPs 90 are associated with one FIN. The bandwidth arbiter 114 An arbitration controller 220; A low (low priority) point-to-point arbiter 222; A high (high priority) point-to-point arbiter 224; A low (low priority) point-to-multipoint arbiter 226; An arbitration unit 218 having a high (high priority) point-to-multipoint arbiter 228 is included. The bandwidth arbiter 114 Receiving a port requested from the exchange management device 118 in the exchange control module 32, Store. Based on unassigned ports, The bandwidth arbiter 114 Try to get a match for each port involved in arbitration. Point-to-point requests are Each TSPP 90 is stored in one 1-bit vector. Each bit of the above vector is Indicate which ports are needed and which are not. Each TSPP 90 can set or clear the bits in this request vector. The request bits are Unless explicitly erased by the TSPP, It remains set. If the request matches, A permission in the form of a port number is returned. For each TSPP 90, Up to four point-to-multipoint requests are stored in bandwidth arbiter 114. Point-to-multipoint requests are: After agreement in mediation, Removed. If the request matches, The ID number of the request is returned. The output port vector with an assigned flow is Sent from the multiport topology controller 116 to the bandwidth arbiter 114. The bit vector / address control unit 230 Depending on the layout type slot, An open output port vector is generated. The open output port vector is To match the dynamic request vector to unassigned ports, Transferred to arbitration unit 218. The crossbar configuration controller 232 includes: The actual crossbar configuration data from the allocation type port vector determined by the bit vector / address controller 230; And results from dynamic arbitration within arbitration unit 218. The crossbar interface 234 is The actual crossbar configuration data is transmitted to the exchange body 30. The TS PP interface 236 For direct processing of dynamic point-to-point requests from each TSPP 90, Terminate the serial communication line from each TSPP 90. The bandwidth arbiter 114 A probe crossbar 238 is included that allows the source TSPP 90 to check the available queue space in the destination FSPP 92 before transmitting the cell. This probing process This is performed by causing the source TSPP 90 to transmit the MCC multi-queue number through the probe crossbar 238 to all the destination FSPPs 92 via the multi-port topology controller 116. Based on the probe information, The destination FSPP 92 issues an XOFF signal. The XOFF signal is The probe information is returned to the source TSPP 90 that transmitted the probe information via the XOFF crossbar 240. If the XOFF condition is resolved, The destination FSPP 92 To XON the appropriate queue, The information is returned to the source TSPP 90 through the XON switch 242. The microprocessor interface and register unit 224 includes: Primary and redundant switch control module 32, It communicates to the bandwidth arbiter 114 and the multiport topology controller 116. Only one switch control module is activated at a given time to access the registers in bandwidth arbiter 114. The operation of the bandwidth arbiter 114 for an allocated flow is: It begins by receiving a FIN and a sub-FIN from the originating multiport topology controller 116. In the case of point-to-point and point-to-multipoint, The FIN and sub FIN values are: Set in the invalid state. For multipoint-to-point and multipoint-to-multipoint connections, The bandwidth arbiter 114 is The FIN and the sub FIN number are received from the corresponding multi-port topology controllers 116 on the TSPP 90 side of the transmission source. If there are three source TSPP90s, Three FINs and a sub FIN number are transmitted. All three FIN and sub FIN numbers have the same value, This means that the three assignments are part of the same connection. FIN and sub FIN number are Stored in a table with the bit vector. Each source TSPP location is It is marked in the above vector by the FIN sorter 212. The status information for that FIN is The data is read from the FIN state first RAM 206 and the bFIN state second RAM 208. FIN Arbiter 216 In order to select one TSPP 90 competing for the FIN state information, a round robin conflict resolution is executed. The status information is used to store the last provided TSPP. The bandwidth arbiter 114 next, From the multipoint topology controller 116, Receive a bit vector representing the assigned output port. For point-to-point connections, Only one bit is set in the bit vector. For point-to-multipoint connections, Several bits are set in the bit vector. For multipoint-to-point connections, Each multipoint topology controller 116 For the relevant source TSPP 90, The bit vector in which the same bits as all the bit vectors received by the bandwidth arbiter 114 are set is transmitted. For multipoint-to-multipoint connections, Each multipoint topology controller 116 For the relevant source TSPP 90, The bit vector in which the same bits as all the bit vectors received by the bandwidth arbiter 114 are set is transmitted. The bit vector specifying the assigned output port is To generate a vector of all unassigned output ports, The bit vector / address controller 230 combines with another connection vector. For multipoint-to-point and multipoint-to-multipoint connections, The bit vector of the selected TSPP 90 determined by FIN arbiter 216 is Combined with other connection vectors to generate all unassigned output ports. The bit vector of the TSPP 90 whose connection is not selected is discarded, Those TSPPs are allowed for dynamic arbitration. TSPP lost during arbitration within FIN arbiter 216 Compete for dynamic bandwidth for other connections resulting from the dynamic flow processing described below. The crossbar configuration controller 232 includes: To generate crossbar configuration data, In point-to-point and point-to-multipoint connections, The allocated output port bit vector is combined with another connection vector. For multipoint-to-point and multipoint-to-multipoint connections, The selected TSPP90 bit vector is It is combined with other connection vectors to generate crossbar configuration data. The bandwidth arbiter 114 In point-to-point and multipoint-to-point connections, The probe FSPP queue number is received from the multiport topology controller 116. For point-to-multipoint and multipoint-to-multipoint connections, The bandwidth arbiter 114 A probe forward broadcast channel number is received from a multi-port topology controller coupled to the originating TSPP. The probe crossbar 238 is configured using crossbar configuration data. The probe data is Via the probe crossbar 238, Sent to a multipoint topology controller 116 coupled to the terminating FSPP 90. In the XOFF crossbar 240, The bandwidth arbiter 114 An XOFF flag is received from a multiport topology controller 116 coupled to the terminating FSPP 90. XOFF crossbar 240 is configured, The XOFF flag is switched, Sent to a multipoint topology controller 116 coupled to the originating TSPP 90. The crossbar interface 116 A data crossbar is configured using the crossbar configuration data. In dynamic flow control, The bandwidth arbiter 114 It receives a point-to-multipoint connection request directly from TSPP 90 of TSPP interface 236. Bandwidth arbiter 114 stores the request until TSPP 90 clears the request. A multipoint-to-point connection is Except that the originating TSPPs 90 compete individually during dynamic arbitration, It operates like a point-to-point connection in dynamic flow processing. For point-to-multipoint connections and multipoint-to-multipoint connections, The bandwidth arbiter 114 A bit vector is received from a multi-port topology controller coupled to the originating TSPP. For all connections The bandwidth arbiter is Receive a zero or invalid FIN and sub-FIN number from the appropriate multiport topology controller 116. Because FIN is invalid, No processing is performed by the FIN control unit 210. Dynamic arbitration is performed by arbitration unit 218. The high and low priority requests for each type of connection are: Compete with each other for unassigned output ports. The bandwidth agreement is Transferred to be added to the crossbar configuration data. The accepted port is Returned to the multi-port topology controller 116 coupled to the winning (competitor) source TSPP 90. TSPP90 is A queue number to be transmitted is determined based on the accepted port number. For point-to-point connections, This queue number is Returned to the bandwidth arbiter via the relevant multi-port topology controller 116 in time to be used in probing. For a multipoint-to-multipoint connection, The request ID is returned to the multi-port topology controller 116 coupled to the originating TSPP 90. TSPP90 is The request ID pointer is used to get a request from the head of the multipoint dynamic list. TSPP90 is It sends the queue number of the request to bandwidth arbiter 114 via multiport topology controller 116 for probing. In the crossbar configuration controller 232, The output port of a point-to-multipoint connection accepted during dynamic arbitration as well as, The output port vector for a point-to-multipoint connection is It is combined with other connection vectors to generate crossbar configuration data. With the probe crossbar 238, The FSPP multi-queue number (for a point-to-point connection) or the FBCN number (for a point-to-multipoint connection) Received from a multi-port topology controller coupled to the originating TSPP. The probe crossbar 238 It is configured using crossbar configuration data, The probe data is Switched by probe crossbar 238 for transfer to multiport topology controller 116 coupled to the appropriate terminating FSPP 92. With the XOFF crossbar 240, Receiving an XOFF flag from the multiport topology controller 116 coupled to the terminating FSPP 92; The XOFF crossbar 240 sets the XOFF flag, It is configured to switch to a multi-port topology controller 116 coupled to the originating TSPP 90. The goal of the bandwidth arbiter (BA) is The idea is to make the switch very efficient by giving the unused switch bandwidth to the requesting TSPP. Unused bandwidth is Unallocated bandwidth (no entry in switch allocation table), Or Allocated bandwidth not used by the TSPP. The "extra" bandwidth is used by the TSPP for dynamic traffic classes. To optimize mediation, BA is It is divided into two main arbitration engines, point-to-point and point-to-multipoint arbiters. To provide different classes of service in dynamic traffic, A two-level priority scheme is implemented. Each TSPP sends the following information to the BA. ■ Allocated output port. A SAT (switch assignment table) in the TSPP assigns a set of output ports to competing times. Unused output ports are Calculated from allocation type output port information. Unused outputs are Scheduled, Not used or Or, Not assigned at all. Strictly speaking, All unassigned outputs are free for arbitration. TSPPs with allocated slots do not participate in arbitration. ■ Request type output port. TSPP is The BA requests some sort of output port to be mapped using the available ports. A successfully matched request is: Returned to TSPP. The request is A P2P (point-to-point) request specifying one particular FSPP; It is split into P2M (point-to-multipoint) requests that specify several FSPPs. BA stores the following information. ■ Request. The BA stores the request sent from the TSPP. P2P requests are Each TS PP is stored in one 1-bit vector. Each P2M request is stored in its own bit vector. All TSPPs have Up to four unresolved P2Ms are stored. The priority level is stored with each P2P, on the other hand, The P2M request is Deleted by BA after consent. ■ Status information. To realize a round robin scheme, Status information is stored to determine the last provided TSPP. The BA performs the following operation. ■ Available output ports are Compared to an input request without an allocatable slot. Based on priority, The matching request is granted. The primary configuration described herein is a 16 × 16 arbiter. The basic concept of mediation is Find the match between the unassigned output port and the requested vector. To accept the request, All required output ports must be available at the same time, Partial mapping is generally not performed. As a first step, BA performs an OR operation on all allocation type vectors collectively, Calculate unallocated output port vector. next, The unassigned output port vector is Applies to all requests made by each TSPP. All required bits are If it exists in the unallocated vector, The match is approved. The request is removed from the unallocated vector, Acts as input for the next request. Finally, Almost all unallocated vectors are zero, No further matches can be detected. FIG. FIG. 7 is a diagram showing how a vector is transmitted from request to request. At the beginning of this cycle, Since most bits are set in the unallocated vector, The TSPP is likely to be able to match its requirements. Therefore, The starting position of this series is It should be decided in a round robin manner between TSPPs. If many bits in the request are set, Since the request position of the request needs to be aligned with the position in the unallocated vector, Opportunities to match are reduced. Efficiency (chance of match) is increased by having more than one outstanding request. If only one bit is set in the request, The match is best found. Since many connections are expected to be P2P only (only one output is required), It is worth doing some optimization for these connections. Point-to-point requests are Instead of a 16 bit wide vector, It can be represented by only one bit. These 1-bit requests are: Grouped into request vectors. Each bit of this vector represents one request, on the other hand, The P2M request vector represents only one request. The P2P request vector is next, Matches to the unassigned output vector. In most cases, As a result, Because there are several possible "winners", You need to choose one of them. This bit position is removed from the unallocated vector, It is passed to the next P2P request vector. P2M and P2P arbitration elements are combined to form a complete arbiter (see FIG. 18). Each TSPP: It has P2M and P2P requests stored in BA. The unassigned output port vector is first passed to the P2M arbiter. The "rest" vector is then forwarded to the P2P arbitration unit. Even if the P2M request cannot "fill", P2P requests "fill". Since P2M is harder to match, P2M is processed first. Each TSPP: 4 outstanding P2M requests (for each output port) It is possible to have 16 P2P requests. During a given cell time, One TSPP is One request, That is, Only P2M or P2P can be accepted. To support traffic with different priority levels through the switch, BA has two arbitration stages or two priorities. The TSPP defines a priority level for each of its requests. High priority requests are matched first, Next, the low priority request is checked. Since high priority requests get a new unallocated output port vector, The likelihood of a match is higher than the likelihood of a low priority request. By being likely to match, The response is faster, The bandwidth is wide (= high priority). The "fairness mechanism" is not implemented. Arbitration is based on a round robin mechanism. BA is Allocate available bandwidth among competing TSPPs based on a round robin scheme. “Round Robin Pointer” on page 55 provides an overview of various round robin pointers. The start arbitration high priority (Start Arb High) pointer is Select the TSPP that has started arbitration. The first shot of the free output port vector (Free Output Port Vector) is Very likely to match requirements. The start pointer of the open output port vector is It is cycled between the ready TSPPs. The starting point is Ready for operation, And, The request is given only to the set TSPP. for that reason, If only TS PP2 and 3 have requests, Arbitration takes place between them. High and low priorities have unique starting points. P2M arbitration Select the winning request from the earliest to latest request. There are four requests per TSPP, Earliest requests are granted first. P2P arbitration A winning request is selected in a round robin manner. Each TSPP may have up to four outstanding P2M requests. Request is, A 16 bit wide vector, Request ID, And priority indication. The bit vector specifies the requested output port (FSPP). The request ID uniquely identifies each request. The ID is finally returned to the originating FSPP. The priority bit is Whether the request is high priority, Or Specifies whether the priority is low. The “round robin pointer” on page 55 indicates a P2M arbitration cell. The flow passing through the cell is as follows. ■ Select input to the high priority arbitration unit. By obtaining the first shot at the open output port vector, The likelihood of finding a match is increased. Therefore, The round robin scheme is Select the TSPP for which arbitration has started. This mediation, This is performed by the arbiter control module described below. If a particular P2M arbitration (Arb) cell has no first shot, The "remaining" of the preceding arbitration is used. ■ Whether the TSPP has an allocation type slot, Or In the operation prohibited state, No arbitration is performed for this TSPP. The information "do arbitration (do arb)" comes from the bit vector control module. ■ The selected open output port is Processed to detect a match with a P2M request. This request is sent by the TSPP in the preceding cell cycle. ■ If the verification is successful, The requested output port is removed from the open output port vector. "Remaining" is transferred to the next arbitration cell. If they do not match, The original release vector is transferred. ■ If the request matches successfully, This TSPP is P2P high priority, P2M low priority, And do not continue arbitration in P2P low priority arbitration (since this is all ready to be provided). This “arbitration execution” line is not shown. Consent consisting of request ID and bit vector is Buffered for transfer to P2M low priority arbitration. ■ If there is no match in P2M or P2P high priority arbitration for this port, The TSPP will continue with P2M low priority arbitration. As with high priority arbitration, An open output port vector is selected based on the starting point. If arbitration is initiated in this TSPP, The vector is selected from a P2P low priority arbitrated cell, Otherwise, Selected from upstream P2M low priority cells. (2) P2M low priority arbitration is performed. If they match, The requested output port is Removed from the open output port vector. The winning request is buffered to be forwarded to the bit vector control module. If there is already a match in the high priority block, No arbitration takes place. High priority acknowledgments are forwarded. ■ The bit vector control module processes the approval, Transfer to MTC. The selected open output port bit vector is applied in parallel for all four requests. Each request checks for a match, this is, Means that all requested ports must be included in the open port vector. If there is more than one match, One winning request is selected. The requested port is removed from the open port vector, The "rest" vector is buffered for transmission to downstream arbitration elements. The selected winner is buffered, Finally returned to the MTC / TSPP. If there is no match, The original open port vector is transferred, Consent is not stored. Winning requests are removed, The remaining requests are shifted right (so The rightmost request is the earliest request). "Winner" selection process It is done from right to left. Therefore, Start with the "earliest" request. To ensure that difficult-to-match requests are delivered at predictable times, Slots in all SAT tables are: During dynamic arbitration, It remains open (6. See section 6). Arbiter The TSPP is made to receive the open slot in a round robin manner. Four P2M requests are stored in the register bank. RAM is Arbitration between all TSPPs and all requests requires a very large number of clock cycles. Request is, Stay in the arbiter until they match. The matched request is Erased at BA by invalidating the request. If a new request is received without holding an open spot (= fifth request), The request has been dropped, An error message is given (interrupt). Future release Similar to the P2P scheme, It supports Set and Delete commands for P2M connections. Connection topology, That is, The output port vector of the connection is The request for the connection may change while stored in the BA. But, Arbiter Mediation should not be done with old data. To guarantee synchronization, The request of TSPP in BA is: When the update of the bit vector is performed in the MTC of the TSPP, "Flashed". The MTC is responsible for issuing flash commands to the BA and TSPP (the TSPP needs to retransmit its request). Since the frequency of updating the bit vector is not very high, The flash for each bit vector update is Has little effect on arbitration performance. This scheme is To determine which bit vector has changed in the current request, It can be optimized to search for stored requests. this is, Reduce the number of issued flash commands. The request ID is Is a 4-bit number (currently, Only 2 bits are implemented), Identify P2M requests individually. TSPP is Send the ID with each P2M request. BA is Hold the ID with the request. The matched P2M request is next, Accepted by returning the request ID to the TSPP. BA and TSPP are: Therefore, Independent of how the P2M request is stored (unlike when an offset pointer is returned). The TSPP is free to assign an ID. ID assignment For example, Incrementing the ID, Or, This is done by giving a different list for every four outstanding requests. (Unfortunately, TSPP, MTC, Between BA and There is not enough bandwidth to return and forward the entire list number. The request ID number is shorter than the list number. The priority of the request is It is indicated by the two most significant bits of the request ID. BA is Since it only supports two levels of priority, References only the largest most significant bit. It is important that the request not be lost. TSPP is It is assumed that there are requests waiting in BA, actually, There is no such case. As a result, Certain TSPP lists do not get dynamic bandwidth. The output port vector update in MTC is: Activate a "flash" which resets its P2M request to the TSPP and BA. If for any reason the TSPP and the bandwidth arbiter get out of sync, "Flash" resynchronizes them. But, The flash itself should be carefully designed. The P2M request is "moving" from the TSPP to the MTC and BA, Care must be taken when "flash" occurs at the same time. TSPP is Send a point-to-point request directly to the bandwidth arbiter. Request is, Sent by using the "set" and "delete" commands. The request indicates a particular FSPP. The BA keeps a record of set requests and unset requests. This information is stored in the register bank. Unlike in the case of P2M arbitration where the request is deleted on demand, The request remains until the TSPP removes the request. (In the case of P2M arbitration, Each request is associated with a particular connection, on the other hand, In the case of P2P, Many connections go to one output port, "Set" the port). Two levels of priority are supported. The requirements for the FSPP are: High priority or low priority. The figure “Round Robin Pointer” on page 55 schematically illustrates P2P arbitration. The P2P_CELL module processes the request, on the other hand, The P2P_BLOCK module handles all arbitration. The flow passing through the P2P cell is as follows. ■ TSPP is Send a P2P request to BA in the form of "set" and "delete" commands. BA transfers the command, Buffer the command to execute it. BA translates the command, The request is held in the holding register bank. There are two levels of priority (high priority and low priority). Each priority is represented by a separate bank of registers. (2) Holds state information of the round robin scheme. One pointer for each priority level, Indicate the last request provided. this is, It is a start pointer for the next arbitration that selects a winning request. The flow through the high priority H2P block is as follows. ■ At the beginning of P2P high priority arbitration, The remaining "open output port vector" from the P2P high priority arbitration is selected. at the same time, The request vector stored in the P2P cell is Multiplexed in the arbitration block. The vector is Matching (logical AND) is performed to determine a candidate for the winner. ■ Based on state information multiplexed from P2P cells, One winner is selected based on a round robin scheme. This status information indicates the "last provided port". (2) The winning port is excluded from the "open output port vector". The "remaining" is buffered to be used for the next TSPP P2P arbitration. ■ The consent is It is buffered on a per TSPP basis to be transferred to the low priority arbitration block. After all TSPPs have mediated the rest, An open output port processor is used with low priority P2M arbitration. In parallel with the arbitration of the high priority block, Low priority arbitration is performed (with pipeline delay). The P2P request is stored in a register in the BA. For each TSPP, There is a 16 bit wide vector. Each bit from this vector represents an output port. The set bit is This means that this output port has been requested. In this embodiment, the two priorities are: It is represented by a unique bit vector. TSPP is Send "set" and "delete" commands to BA. Within a given cell time, Three commands are received. BA processes them in order (for example, The first command deletes the request, The second command sets the request, The request ends by being set). The set command is Regardless of the current setting, Set a bit in one of the two (high or low priority) vectors. If the bit is already set, Nothing happens. If the bit of the other priority vector is set, Set to the specified priority (this is In essence, "Change priority" command). If not set at all, Set. The delete command removes the request regardless of priority. The request priority is two vectors, That is, It is stored using a high priority vector and a low priority vector. The priority is It is communicated with the set command and the delete command by the TSPP. The "Winner Look-Ahead" scheme greatly reduces the propagation delay through the device. The TSPP at which arbitration begins is selected in a round robin manner. The ARB_CNTRL module generates start points for high and low priorities (see “Round Robin Pointer” on page 55). Certain TSPPs are: Since it has only one of the high or low priority requests, There are different start vectors for each of the two priorities. Every cell time, The pending request for each ready port is notified to the ARB_CNTRL module. The start pointer is Moved to next port with pending request. To avoid deadlock situations for P2M requests, There is a spare slot to which no port is assigned in the SAT table. Since the "open output port" vector includes all ports, Guarantee that the multicast request matches. In addition to the standard arbitration for high and low priority start pointers, A third round robin scheme is used during the "fully open" SAT table described above. The figure “Round Robin Pointer” on page 55 7 shows details of P2M and P2P arbitration block interactions. Also, The data is available, The timing of sampling is shown. To make it easier to see, P2P arbitration is marked as a separate arbitration entity. See the figure “Round Robin Pointer” on page 55, which more accurately represents the P2P arbitration block. No partial mapping is performed in the bandwidth arbiter. Partial mapping is For P2M requests, This means that a subset of the requested ports is granted. Requests are kept in arbitration until all ports match. The M2P connection is FIN described in the Enterprise Switch Function Specification: Processed by the sub FIN mechanism. FIN from each TSPP: Receiving the sub-fin, Correlate them, Performing bandwidth processing and TSPP arbitration FIN logic in the bandwidth arbiter. The FIN logic is divided into the following elements. ■ FIN sorter ■ FIN processor ■ FIN state first RAM and FIN state second RAM For each cell cycle, FIN information is It is received by the FIN sorter via the MTC to BA serial line interface. This information consists of the following information. (3) FIN valid--This bit indicates valid / invalid FIN information. (3) FIN (fan-in number)-This is a 16-bit size. (3) Sub FIN--This is 3 bits in size. ■ XOFF information-This information is Currently in XOFF state, as well as, It is composed of two bits that have been XOFFed in the past. The above information, Correlated by the FIN sorter, The result is transmitted to the FIN processor. For each valid FIN, The correlated information (referred to as the FIN entry) is made up of the following elements: ■ Valid FIN: Sub FIN ■ Related XOFFed information 16 bit vector indicating TSPP that transmitted FIN (referred to as port map) A 7-bit vector indicating a valid FIN entry; A 16-bit vector indicating a TSPP that is not part of an M2P / M2M (multipoint-to-multipoint) connection is sent to the FIN processor. The FIN processor Process the information received from the FIN sorter, Generate a FIN result vector. This 16-bit vector is Indicates the TSPP that has won FIN arbitration. Since FIN sorting / processing is pipelined, The result can be generated every cycle. Due to the bandwidth of the FIN state RAM, Only seven separate FINs can be handled by the FIN logic every cycle. FIN sorter The FIN information is received every cycle via a serial line interface from MTC to BA. The invalid FIN is indicated by the following two methods. ■ Negate (deassert) FIN validity ■ FIN == 16h0 FINs with all zeros are detected by the serial line interface. Negate the FIN valid bit sent to the FIN sorter (if yes). Invalid FIN from TSPP is Indicates that it has not participated in the M2P / M2M connection. TSPPs not participating in such connections, It should be marked as accepted in the FIN result vector. For this reason, The FIN sorter needs to track the non-participating TSPP. FIN sorter FIN information to be handled in each cell cycle, Tracking by the FIN entry of a different FIN found in the cycle. Since more than 8 FINs are not allowed per cell cycle, Seven FIN entries are accommodated. FIN sorter The FIN information from each TSPP from TSPP0 to TSPP15 is referred to in order. For each valid FIN, A search for a FIN entry is performed. If the FIN was sent from a previously referenced TSPP during this cell cycle, There is already a valid entry for this FIN, The port map for this entry should be updated. If there is no entry for this FIN, Empty entry detected, Marked as valid, The port map is updated. If you cannot find an empty entry, Eight or more FINs are scheduled, An error is detected. Each FIN entry is Valid bits, FIN information (FIN, Sub FIN, XOFFF bit), Including port maps. The port map is a 16-bit vector, Each bit is FIN indicates a TSPP that matches the FIN of the entry. The FIN processor A maximum of seven valid FIN entries are received from the FIN sorter every cell cycle. Each valid entry is processed as follows. The stored FIN information is read from the FIN state RAM. ■ To determine if the TSPP in the requesting sub-fin is eligible to compete for compliance, Process the FIN entry information with the stored state. ■ If you have TSPP qualification, Arbitration between TSPPs to win. (3) Overwrite the updated FIN state in the FIN state RAM. The M2P / M2M connection is Allocate too much bandwidth to the TSPP, A bandwidth limiting mechanism is needed. This bandwidth limiting mechanism Implemented in BA by counting the granted SAT slots in each time interval based on each FIN. There are two modes of bandwidth limitation. ■ Burst mode--The number of cells allowed to transmit per FIN (each associated with an M2P connection) per superframe is: Limited to a fixed value. The bandwidth limit mode bit of the FIN state first RAM is asserted; The burst limit and burst count are defined as follows. Burst Limit--The number of cells associated with a particular FIN transmitted in the superframe interval. This value is stored in the FIN state first RAM based on the FIN. This value is stored by the microprocessor before the FIN is used. Burst Count--The number of cells associated with a particular FIN transmitted so far in the current superframe. This value is stored in the FIN state first RAM based on the FIN. This value is updated each time a cell transmission request is accepted. The cell transmission request is Without the effect of bandwidth limiting, If the sub-fin associated with the cell is not suppressed because other sub-fins are pending, Accepted. When the burst count exceeds the burst limit, Has the effect of bandwidth limiting, The cell transmission request is denied. When a new superframe is inserted, The burst count is correspondingly initialized to zero. this is, It is performed as follows. Each time a cell transmission request is granted, Super frame count is This is written as a "time stamp" in the FIN TS entry of the FIN state first RAM. Each time a cell transmission request is processed, This time stamp is compared to the current value of the superframe count. If they do not match, A new superframe is inserted. in this case, If the sub-fin is not suppressed by another pending sub-fin, The request is granted, The burst count is updated to count 1. (3) Pacing mode--a fixed interval (the number of SAT slots) is forcibly provided between cells permitted to transmit for each FIN. The bandwidth limit mode bit in the FIN state first RAM is: Denied, The pacing interval and last SAT slot are defined as follows. Tuning interval--The interval at which cells associated with a particular FIN are transmitted. This value is stored in the FIN state first RAM based on the FIN. This value is stored by the microprocessor before the FIN is used. Last SAT slot--The SAT slot number where the last cell was transmitted. This value is updated each time a cell transmission request is accepted. The cell transmission request is No bandwidth limit is enforced, Accepted if the sub-FIN associated with the cell is not suppressed because another sub-FIN is pending. When the sum of the last SAT slot and the pacing interval is greater than the current SAT slot number, Bandwidth limits are enforced, The cell transmission request is denied. Every time a new superframe is inserted, The pacing interval is Satisfy the first request with a new superframe for each FIN in the request. The insertion of a new superframe is detected as follows. Each time a cell transmission request is granted, Super frame count is The FIN state is written to the TS entry of the FIN in the first RAM as a "time stamp". Each time a cell transmission request is processed, This time stamp is compared to the current value of the superframe count. If they do not match, A new superframe is inserted. Small errors in bandwidth allocation occur when: ■ ■ To guarantee fair bandwidth allocation for M2P / M2M connections, Arbitration takes place at two levels. ■ Sub FIN in FIN ■ TSPP in Sub FIN Interaction of sub FIN and bandwidth limitation This causes a case where certain sub-FINs are deficient. But, An arbitration mechanism for preventing this is incorporated. When bandwidth is limited, Only a part of the sub-FIN in the FIN is missing in the superframe. When the next superframe is inserted, If the sub-FIN ignored in the previous superframe due to bandwidth limitations has no priority, These sub FINs are denied services, Be frozen. The 2-bit vector (sub FIN arbitration state vector) is Used to hold the request / consent type of each of the eight sub-FINs in the FIN. This record is stored in the FIN state second RAM. The four states of the sub-FIN arbitration state vector are as follows. ■ Default state (00)-Unless the bandwidth limit is enforced The vector remains in this state. If there is no bandwidth limit, There is no danger of deficiency, No prioritization is required. ■ Service state (11) --- After the bandwidth restriction has been implemented, Until all sub FINs in the FIN are serviced This state tracks the sub-FIN served. ■ Undecided state (10) --- This state Track sub-FINs denied due to bandwidth limitations. After the bandwidth limit is no longer enforced, These sub FINs are: Default, service, Or It takes precedence over the rejected sub FIN. When the last “undecided” sub-FIN has been serviced, Since all sub FINs in the FIN are set to the default state, They again have equal priority. ■ Rejected state (01) --- This state Provides a mechanism to detect "dead" request sources. It is possible to ensure that a sub-FIN request previously marked as pending is not re-created. This state is Provided for a sub FIN that is rejected because another sub FIN is in a pending state. Each time a pending request is serviced, The sub FIN in this state is "reset" to the service state. As long as pending requests are serviced, The sub-FIN served earlier is Navigate between the reject state and the service state. If the pending requestor does not work, Eventually, the rejected requester will be served, on the other hand, Other sub FINs remain in the undecided state. Requesters in these pending states do not move. In order to eliminate such “dead” request sources, All sub-FINs of the affected FIN are reset to the default state. Unless bandwidth restrictions are enforced, The sub-FIN request is granted without creating a state vector. After bandwidth limiting has begun, The sub FIN in the request is rejected, The sub-FIN state is set to "10" to store the request. The sub FIN that has activated the bandwidth limitation is: By setting both bits, Requested, Marked as serviced. this is, This prevents the sub FIN from being given priority. When bandwidth limiting is turned off, The sub FIN marked as requesting Before other sub-fins are accepted, Serviced first. Requested, The served sub FIN is: It is marked by setting both bits to one. Requested, The sub-FIN marked as serviced If there are other requests that remain pending, Will not be accepted again. The state vector is cleared as soon as all requests have been serviced. If a sub-FIN is rejected because other requests are pending, The sub-FIN is marked with a "01" encoding (see row 4 of Table 7-5). The sub FIN marked in this way is: It will not be rejected again due to pending requests. Such an event Once the sub FIN request is marked, Indicates that it will not be requested again. Such a "dead" request is Because it prevents other sub-FINs from being serviced, Should be removed by clearing the sub-FIN state vector. But, If the pending request is not in the "dead" state, That is, If requested again, All sub FINs marked as "Once rejected" Set as "serviced". The "Once rejected" mark is a mechanism for detecting "Stuck" requests, A "live" request needs to reset this mechanism. FIN: The sub FIN mechanism is Interacts with other mechanisms such as XOFF / XON mechanisms and subqueues. These interactions are described below. For an M2P or M2M connection, BA arbitrates between competing TSPPs. The status information of this arbitration process is Stored in external RAM, Updated after each arbitration. The information stored is the winning TSPP and the bandwidth count. The selected TSPP is It receives a probe and XOFF processing to check the buffer space of the FSPP. If XOFF is asserted, TSPP does not transmit cells. But, Assuming that the TSPP has transmitted the cell, FIN state data (for example, The bandwidth limit has already been updated in the RAM. Even if it is off, Fairness (equal opportunities) for the TSPP transmitting cells should be guaranteed. The following mechanism guarantees this fairness. 1) TSPP is The allocation type queue number is transmitted to the MTC together with the current XOFF state. The current XOFF state is encoded with two bits. See the “TSPP to MTC communication” table for the encoding table. this is, TSPP, This means that the assigned queue number is always transmitted even if XOFF is set. Only if the queue is empty The assigned queue number is not sent to the MTC. 2) P2M request is In the remaining unassigned slots, Or, Sent when the allocatable queue is empty. 3) TSPP: The current XOFF state is stored in the queue descriptor. this is, No XOFF, XOFF for dynamic bandwidth, Or Any of XOFF for the allocated bandwidth may be used. By using additional bits, The TSPP keeps track of whether cells have been transmitted since the last XON. 4) XOFF state information is Along with the FIN number, Transferred to FIN arbitration unit. ■■ TSPP is Along with that (assignment type) request, Whether the flow is XOFF, Or A flag indicating whether this TSPP has been XOFF is transmitted. In the first case BA does not accept the TSPP, In the second case, BA is Accept these TSPPs before TSPPs that do not have the "XOFFed" flag set (because of the pipeline, Two or more TSPPs may be XOFF). ■■ XPP turned off without request When indicating that "XOFF" has been performed, Each TSPP is individually XOFFed. this is, Make other flows lose opportunity. ■■ TSPP is The flow is an M2P flow, Or I don't know if it is M2M flow, You need to know it. (1) The XON threshold value matches the number of active sub FINs. ■■ The XON threshold is XOFF occurs at BA, If the bandwidth limit is "apparent," You can lower it. If the TSPP in the sub FIN has the following "XOFF state" encoding: The above operation is performed. Another "XOFF state" TSPP exists. next, TSPP competes for M2P agreement on XOFFed connection, The TS PP communicates the last XOFF to BA. BA gives priority to this TSPP, The FIN state information is not changed because it has already been changed. To prevent deficiency from possible, The XON threshold of the FSPP is Set to at least the number of active sub FINs. By doing this, After all sub FINs are turned off, You have the opportunity to send cells. M2P arbiter For each of up to seven FINs, Select the TSPP that has obtained consent to transmit the cell. M2P arbitration and FIN bandwidth checking may be performed in parallel. Since each TSPP has only one allocation per cell time, TSPP can only mark one bit vector. This allows If necessary, Arbitration can be performed for several FINs in parallel. But, If timing allows, It is desirable to implement only one M2P arbiter. As explained for "FIN sorter", If the FINs are sorted, The actual arbitration is reduced to a round robin mechanism. The starting point to win mediation is This is the position of the last TSPP. The bit vector is searched to get the next set ("1") TSPP, This TSPP won the mediation, Get consent. Thus, It is apparent that there has been provided, in accordance with the present invention, an asynchronous transfer mode based service integrated switch that satisfies the advantages set forth above. Having provided a detailed description of the invention, If you are skilled in the art, Without departing from the spirit and scope of the invention, as set forth in the following claims, Various changes, Note that substitutions and substitutions can be readily ascertained.

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年２月１９日【補正内容】請求の範囲１．網ソースから入力リンクを介して網トラヒックを受信するように動作可能であり、上記網トラヒックを内部セルベースドフォーマットを有する内部セルに変換するように動作可能である交換機着信側ポートプロセッサと、上記交換機着信側ポートプロセッサから上記内部セルを転送するため適当な帯域幅を決定するように動作可能である帯域幅アービタと、上記帯域幅アービタによって決定された帯域幅に応じて上記交換機着信側ポートプロセッサからセルを転送するように動作可能であるデータクロスバーと、上記データクロスバーからセルを受信するように動作可能であり、上記内部セルを出力リンクを介して転送するための網トラヒック構造に変換するように動作可能である交換機発信側ポートプロセッサと、上記データクロスバー内の内部セルのフローを制御するように動作可能であるマルチポイントトポロジーコントローラとからなる非同期転送モードベースドサービス統合交換機。２．上記帯域幅アービタは、上記交換機着信側ポートプロセッサにより固有に利用可能である専用帯域幅と、上記交換機着信側ポートプロセッサ及び複数の他の交換機着信側ポートプロセッサにより共用される動的帯域幅とを割り当てるように動作可能である請求項１記載の交換機。３．上記帯域幅アービタは、上記交換機着信側ポートプロセッサにより使用されない専用帯域幅を上記複数の他の交換機着信側ポートプロセッサの中のいずれかの交換機着信側ポートプロセッサに割り当てるように動作可能である請求項２記載の交換機。４．上記交換機着信側ポートプロセッサは、上記交換機発信側ポートプロセッサに向けられた内部セルが発生されたことを示す転送要求を上記マルチポートトポロジーコントローラに供給するように動作可能である請求項１記載の交換機。５．上記マルチポートトポロジーコントローラは、上記交換機着信側ポートプロセッサから転送要求を受信するように動作可能であり、上記交換機発信側ポートプロセッサが上記交換機着信側ポートプロセッサから上記内部セルを受容するために資源を有するか否かを判定するため使用されるプローブ質問を上記交換機発信側ポートプロセッサに与えるように動作可能である請求項４記載の交換機。６．上記交換機発信側ポートプロセッサは、マルチポートトポロジーコントローラから上記プローブ質問を受信するように動作可能であり、上記交換機発信側ポートプロセッサが上記交換機着信側ポートプロセッサから内部セルを受信するため利用可能である資源を有することを示すＸＯＮ信号を上記マルチポートトポロジーコントローラに供給するように動作可能である請求項５記載の交換機。７．上記マルチポートトポロジーコントローラは、上記ＸＯＮ信号を上記交換機着信側ポートプロセッサに伝達するように動作可能であり、上記交換機着信側ポートプロセッサは、上記交換機発信側ポートプロセッサに向けられた上記内部セルを上記ＸＯＮ信号に応じて上記帯域幅アービタにより割り付けられた帯域幅に従って上記データクロスバーを介して転送するように動作可能である請求項６記載の交換機。８．上記交換機発信側ポートプロセッサは、上記マルチポートトポロジーコントローラから上記プローブ質問を受信するように動作可能であり、上記交換機発信側ポートブロセッサが上記交換機着信側ポートプロセッサから内部セルを受容するための資源を持たないことを示すＸＯＦＦ信号を上記マルチポートトポロジーコントローラに供給するように動作可能である請求項５記載の交換機。９．上記マルチポートトポロジーコントローラは、上記ＸＯＦＦ信号を上記交換機着信側ポートプロセッサに伝達するように動作可能であり、上記交換機着信側ポートプロセッサは、上記交換機発信側ポートプロセッサが上記交換機着信側ポートプロセッサから内部セルを受容する準備ができていることを示す標示を未決定の状態にする上記交換機発信側ポートプロセッサに向けられた内部セルを保持するように動作可能である請求項８記載の交換機。１０．上記交換機着信側ポートプロセッサと対にされた関係した交換機発信側ポートプロセッサを更に有し、上記交換機着信側ポートプロセッサは、上記交換機着信側ポートプロセッサが上記データクロスバーを介してセルを転送し、上記入力リンクを介して付加的な網トラヒックを受容する準備ができていることを示す送信信号を、上記関係した交換機発信側ポートプロセッサに供給するように動作可能である請求項１記載の交換機。１１．上記関係した交換機発信側ポートプロセッサは、上記交換機着信側ポートプロセッサが上記網ソースから上記入力リンクを介して網トラヒックを受信する準備ができていることを示すため、上記網ソースに受認信号を送信するように動作可能である請求項１０記載の交換機。１２．複数の入力／出力モジュールと、上記複数の入力／出力モジュールに結合された交換機制御モジュールとからなる非同期転送モードベースドサービス統合交換機において、上記複数の入力／出力モジュールは、各入力／出力モジュールが入力リンクからトラヒックを受信するように動作可能である交換機着信側ポートプロセッサと、上記交換機着信側ポートプロセッサと関係した交換機発信側ポートプロセッサとを有し、上記交換機着信側ポートプロセッサは、上記入力リンクを介して受信された上記トラヒックに応じて非同期転送モードセルベースドフォーマットを有する内部セルを発生させるように動作可能であり、上記関係した交換機発信側ポートプロセッサは、他の交換機着信側ポートプロセッサから内部セルを受信するように動作可能であり、上記受信された内部セルに応じて出力リンクを介する転送のためのトラヒックを発生させるように動作可能であり、上記交換機制御モジュールは、上記複数の入力／出力モジュールの中のいずれかの入力／出力モジュールの発信元の交換機着信側ポートプロセッサから上記複数の入力／出力モジュールの中のいずれかの入力／出力モジュールの着信先の交換機発信側ポートプロセッサに内部セルを転送するように動作可能であるデータクロスバーと、上記発信元の交換機着信側ポートプロセッサと上記着信先の交換機発信側ポートプロセッサとの間で内部セル転送を制御するため上記データクロスバーの帯域幅を割り付けるように動作可能である帯域幅アービタと、各交換機着信側ポートプロセッサと関係し、上記発信元の交換機着信側ポートプロセッサから上記着信先の交換機発信側ポートプロセッサへの内部セルの転送をスケジューリングするように動作可能であるマルチポートトポロジーコントローラとを有する交換機。１３．上記発信元の交換機着信側ポートプロセッサは、内部セルの発生に応じて上記帯域幅アービタにデータクロスバー帯域幅の要求を送信するように動作可能であり、上記帯域幅アービタは、上記複数の入力／出力モジュールの中の各入力／出力モジュールの交換機着信側ポートプロセッサからの帯域幅要求を蓄積するように動作可能であり、上記データクロスバーの帯域幅を割り付ける際に全ての帯域幅要求を調停するように動作可能である請求項１２記載の交換機。１４．上記発信元の交換機着信側ポートプロセッサは、内部セルが発生され、転送される準備ができていることを示す転送標示を上記マルチポートトポロジーコントローラに送信するように動作可能であり、上記マルチポートトポロジーコントローラから放出信号を受信するように動作可能であり、上記放出信号に応じて上記内部セルを準備するように動作可能である請求項１２記載の交換機。１５．上記マルチポートトポロジーコントローラは、上記着信先の交換機発信側ポートプロセッサが利用可能なバッファ空間を有するか否かを判定するため、上記発信元の交換機着信側ポートプロセッサからの上記転送標示に応じて上記着信先の交換機発信側ポートプロセッサにプローブ質問を送信するように動作可能であり、上記着信先の交換機発信側ポートプロセッサが利用可能なバッファ空間を有する旨の標示に応じてセル転送を起動するために上記発信元の交換機着信側ポートプロセッサに上記放出信号を送信するように動作可能である請求項１４記載の交換機。１６．上記着信先の交換機発信側ポートプロセッサは、上記マルチポートトポロジーコントローラから上記プローブ質問を受信するように動作可能であり、上記プローブ質問に応じて上記発信元の交換機着信側ポートプロセッサから内部セルを受信するために充分な資源が利用可能であるか否かを判定するように動作可能である請求項１５記載の交換機。１７．上記発信元の交換機着信側ポートプロセッサは、リンクフロー制御を行うため、その関係した交換機発信側ポートプロセッサに内部セルの転送の送信標示を供給するように動作可能である請求項１２記載の交換機。１８．上記関係した交換機発信側ポートプロセッサは、上記発信元の交換機着信側ポートプロセッサから上記送信標示を受信するように動作可能であり、上記発信元の交換機着信側ポートプロセッサが上記入力リンクを介して付加的なトラヒックを受容する準備ができていることを示すフロー制御信号を、上記出力リンクを介して上記網に供給するように動作可能である請求項１７記載の交換機。１９．上記帯域幅アービタは、他の交換機着信側ポートプロセッサで利用できない専用帯域幅を上記発信元の交換機着信側ポートプロセッサに割り当てるように動作可能であり、２台以上の交換機着信側ポートプロセッサで利用可能である動的帯域幅を割り当てるように動作可能である請求項１２記載の交換機。２０．上記帯域幅アービタは、上記発信元の交換機着信側ポートプロセッサにより使用されていない専用帯域幅を他の交換機着信側ポートプロセッサに割り当てるように動作可能である請求項１９記載の交換機。[Procedure of Amendment] Article 184-8, Paragraph 1 of the Patent Act [Submission date] February 19, 1997 [Correction contents] The scope of the claims 1. Operable to receive network traffic from network sources via input links And the network traffic is converted to an internal cell having an internal cell-based format. An exchange terminating port processor operable to translate; An appropriate band for transferring the internal cell from the exchange terminating port processor. A bandwidth arbiter operable to determine a bandwidth; The exchange terminating port according to the bandwidth determined by the bandwidth arbiter. A data crossbar operable to transfer cells from the processor, Operable to receive cells from the data crossbar; Act to convert network traffic into a network traffic structure for transmission over output links A switch originating port processor that is possible; Operable to control the flow of internal cells within the data crossbar Asynchronous transfer mode based server with multipoint topology controller Service integrated exchange. 2. The bandwidth arbiter is uniquely assigned by the switch terminating port processor. Dedicated bandwidth available and the switch terminating port processor and other And the dynamic bandwidth shared by the incoming port processors of the switch. The switch of claim 1 operable as follows. 3. The bandwidth arbiter is used by the switch terminating port processor. The dedicated bandwidth is not increased by any of the other switch terminating port processors. To the other party's incoming port processor. The switch of claim 2 operable to apply. 4. The exchange incoming port processor is connected to the exchange originating port processor. A transfer request indicating that an internal cell directed to the The switch of claim 1 operable to supply the topology controller. 5. The multi-port topology controller communicates with the exchange port Operable to receive a transfer request from the Processor receives the internal cell from the switch terminating port processor. The probe queries used to determine if the switch has the resources The switch of claim 4 operable to provide to an originating port processor. 6. The exchange originating port processor is a multiport topology controller. Operable to receive the probe query from the A port processor receives an internal cell from the switch terminating port processor. Signal to indicate that it has resources available for 6. The switch of claim 5, operable to supply to a logic controller. 7. The multi-port topology controller exchanges the XON signal with the Operable to communicate to the terminating port processor; The exchange incoming port processor communicates with the exchange originating port processor. The directed internal cell is divided by the bandwidth arbiter in response to the XON signal. Operates to transfer via the above data crossbar according to the attached bandwidth An exchange according to claim 6, which is possible. 8. The exchange originating port processor is provided with the multiport topology controller. Operable to receive the probe query from the The receiving port processor accepts the internal cell from the terminating port processor of the above exchange. The XOFF signal indicating that there is no resource to perform 6. The switch of claim 5, operable to supply a controller. 9. The multiport topology controller transmits the XOFF signal to the Operable to communicate to a switch terminating port processor; The exchange incoming port processor is configured such that the exchange originating port processor is Is ready to accept internal cells from the switch terminating port processor To the above-mentioned exchange originating port processor. 9. The switch of claim 8, operable to maintain a closed internal cell. 10. The associated switch originator paired with the switch destination port processor above Further comprising a port processor, The exchange incoming port processor is configured such that the exchange incoming port processor is Transfer the cells via the data crossbar and additional cells via the input link A transmission signal indicating that it is ready to accept network traffic, The switch of claim 1 operable to supply a switch originating port processor. switch. 11. The associated exchange originating port processor is configured to exchange the exchange destination port processor. Network processor receives network traffic from the network source via the input link. Send an acknowledgment signal to the network source to indicate that it is ready to The switch of claim 10 operable. 12. A plurality of input / output modules, A switch control module coupled to the plurality of input / output modules. Asynchronous transfer mode based service integrated exchange The plurality of input / output modules are: Each input / output module can operate to receive traffic from the input link Exchange terminating port processor and exchange terminating port processor described above And an exchange originating port processor associated with The switch terminating port processor receives the data received through the input link. Internal with asynchronous transfer mode cell based format depending on the traffic Operable to generate a cell, The relevant exchange originating port processor is associated with another exchange originating port processor. Operable to receive an internal cell from the Sessa, wherein the received internal cell is Operable to generate traffic for forwarding over output links depending on Noh, The exchange control module, Emission of any one of the input / output modules among the plurality of input / output modules From the source exchange destination port processor to the above input / output modules To the call originating port processor of the destination of any of the input / output modules A data crossbar operable to transfer internal cells; The originating exchange destination port processor and the destination exchange originating port processor. Bandwidth of the data crossbar to control internal cell transfer with the A bandwidth arbiter operable to allocate width; In connection with each exchange terminating port processor, the originating exchange terminating port Transfer of internal cells from the processor to the destination exchange originating port processor Operable to schedule An exchange having a multi-port topology controller. 13. The originating exchange terminating port processor responds to the occurrence of an internal cell. Operable to send a data crossbar bandwidth request to the bandwidth arbiter Noh, The bandwidth arbiter is configured for each input / output in the plurality of input / output modules. Accumulate bandwidth requests from module terminating port processors It is operable and all bandwidths are allocated when allocating the bandwidth of the data crossbar. The switch of claim 12, operable to arbitrate requests. 14． The originating exchange destination port processor, The transfer indication above indicates that an internal cell has been generated and is ready to be transferred. Operable to transmit to the multiport topology controller, and Operable to receive an emission signal from a multiport topology controller. Operable to prepare the internal cell in response to the emission signal. 12. The exchange according to item 12. 15. The multi-port topology controller transmits the call to the destination exchange. To determine whether the side port processor has available buffer space, In response to the transfer indication from the source exchange destination port processor, the destination Operable to send probe queries to the destination switch originating port processor Buffer space available to the destination exchange originating port processor. In order to initiate a cell transfer in response to an indication that it has The apparatus of claim 14 operable to transmit the release signal to a port processor. Onboard exchange. 16. The destination exchange originating port processor performs the multiport Operable to receive the probe query from the topology controller. In response to the probe question, the internal switch Operable to determine if sufficient resources are available to receive the file The exchange according to claim 15, wherein the exchange is a function. 17． The originating exchange destination port processor performs link flow control. To the associated exchange originating port processor for the transmission of the internal cell. 13. The switch of claim 12, operable to provide an indication. 18. The associated switch originating port processor sends the originating switch destination. Operable to receive the transmission indication from the receiving port processor; The originating exchange terminating port processor sends additional traffic via the input link. A flow control signal indicating that it is ready to accept a The switch of claim 17 operable to supply the network via a network. 19. The above bandwidth arbiter is available to other switch terminating port processors. Not allocate dedicated bandwidth to the originating switch destination port processor And can be used with more than one switch terminating port processor The switch of claim 12, operable to allocate dynamic bandwidth. 20. The bandwidth arbiter communicates to the originating switch terminating port processor. Allocate less used dedicated bandwidth to other exchange terminating port processors 20. The switch of claim 19, wherein the switch is operable to operate.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者カルダラ，スティーヴンエイアメリカ合衆国，マサチューセッツ州 01776，サッドベリ，ホースポンド・ロード 220番 (72)発明者マニング，トマスエイアメリカ合衆国，マサチューセッツ州 01532，ノースボロ，サマー・ストリート 26番 (72)発明者マクルア，ロバートビーアメリカ合衆国，マサチューセッツ州 03049，ホリス，ハナー・ドライヴ 23番────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (KE, LS, MW, SD, S Z, UG), UA (AM, AZ, BY, KG, KZ, MD , RU, TJ, TM), AL, AM, AT, AU, AZ , BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, H U, IL, IS, JP, KE, KG, KP, KR, KZ , LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, R O, RU, SD, SE, SG, SI, SK, TJ, TM , TR, TT, UA, UG, UZ, VN (72) Inventor Caldara, Stephen A Massachusetts, United States 01776, Sudbury, Horse Pond Low C 220 (72) Inventors Manning, Thomas A Massachusetts, United States 01532, Northborough, Summer Street 26th (72) Inventor Makurua, Robert Bee Massachusetts, United States 03049, Hollis, Hanner Drive 23rd

Claims

[Claims] 1. Exchange terminating port to convert network traffic to internal cell-based format Processor and The cell in the internal cell format stored in the above-mentioned exchange receiving port processor. A bandwidth arbiter for determining an appropriate bandwidth for transmitting the The exchange terminating port according to the bandwidth determined by the bandwidth arbiter. A data crossbar to transfer cells from the A network for receiving cells from the data crossbar and transferring the cells over a network link An exchange originating port processor for converting to a traffic structure; Multi-point topology code to control cell flow in the data crossbar Asynchronous transfer mode based service integrated exchange consisting of controllers.