JPH11510269A - On-screen display system with linked list structure - Google Patents

On-screen display system with linked list structure

Info

Publication number
JPH11510269A
JPH11510269A JP9507705A JP50770597A JPH11510269A JP H11510269 A JPH11510269 A JP H11510269A JP 9507705 A JP9507705 A JP 9507705A JP 50770597 A JP50770597 A JP 50770597A JP H11510269 A JPH11510269 A JP H11510269A
Authority
JP
Japan
Prior art keywords
screen display
block
image
memory
representing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9507705A
Other languages
Japanese (ja)
Inventor
アレン クーパー,ジエフリー
ウイリアム チヤニイ,ジヨン
Original Assignee
トムソン コンシユーマ エレクトロニクス インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US179895P priority Critical
Priority to US60/001,798 priority
Priority to US68389696A priority
Priority to US08/683,896 priority
Application filed by トムソン コンシユーマ エレクトロニクス インコーポレイテツド filed Critical トムソン コンシユーマ エレクトロニクス インコーポレイテツド
Priority to PCT/US1996/012164 priority patent/WO1997005743A1/en
Publication of JPH11510269A publication Critical patent/JPH11510269A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video

Abstract

(57)【要約】 オンスクリーン表示(OSD)システムが、背景画像を表す信号源(10)を含んでいる。オンスクリーン表示用メモリ(50)は一連のブロックを貯え、各ブロックは、オンスクリーン表示を表すデータを含んでいる。また、各ブロックは、この一連のブロックにおける次のブロックを示す指標を含んでいる。オンスクリーン表示発生器(40)はオンスクリーン表示用メモリから順番に各ブロックを取り出し、そのオンスクリーン表示を表すデータから、オンスクリーン表示画像を表す信号を発生する。信号合成器(20)は、背景画像を表す信号とオンスクリーン表示画像を表す信号を合成する。 An on-screen display (OSD) system includes a signal source (10) representing a background image. The on-screen display memory (50) stores a series of blocks, each block containing data representing an on-screen display. Further, each block includes an index indicating the next block in the series of blocks. The on-screen display generator (40) takes out each block in order from the on-screen display memory and generates a signal representing an on-screen display image from the data representing the on-screen display. A signal combiner (20) combines a signal representing a background image and a signal representing an on-screen display image.

Description

【発明の詳細な説明】 連結リスト構造のオンスクリーン表示システム 産業上の利用分野 本発明は、表示するデータを連結リストに貯える、テレビジョン受像機用のオ ンスクリーン表示(OSD:onscreen display)アーキテクチ ャに関する。 発明の背景 現在のテレビジョン受像機はしばしば、使用者に情報を伝えるためにオンスク リーン表示(OSD:onscreen display)を使用している。例 えば、テレビジョン受像機で、オンスクリーン表示は、使用者がチャンネルを切 り替えるときに現在のチャンネルを表示し、あるいは、使用者が音量を調節する ときに現在のテレビジョンの音量をバーで図示する。ビデオカセットレコーダで 、使用者が不在時に録画のためにスケジュール情報を入力するのを助けるために オンスクリーン表示が使用される。使用者のインターフェースを更に高めるため に動画化されたオンスクリーン表示を提供することが提案されている。 現在のオンスクリーン表示システムは、既に知られているビットマップ方式の (bitmapped)アーキテクチャを使用しており、オンスクリーン表示画 像はN行の画素(ピクセル:pixel)とM列の画素の配列であると考えられ る。このオンスクリーン表示の配列における各画素は所定数の色のうちの1つの 色を帯びることができる。オンスクリーン表示の画素配列における画像を表すデ ータはメモリ(本出願中ではオンスクリーン表示用メモリと呼ばれる)の中に貯 えられ、対応するN行(各行がM個の画素を表すワードを含む)に配列されてい る。白黒の表示では、画素を表すワードは1ビットの幅であり、白か黒の何れか を表す。モノクローム表示では、各画素を表すワードは、その画素のグレースケ ール(gray scale)・レベルを表す複数のビットを含んでいる。カラ ー画素は、3組のカラー・レベル・ビット(赤、緑、青の各原色について1組) で表される。あるいは、画素を表す各ワードは、パレット(palette)か ら選択される所定数の色のうちの1つの色を表すことができる。現在のオンスク リーン表示は大抵このパレット技術を使用している。 現在のオンスクリーン表示システムでは、次のフィールドに表示されるオンス クリーン表示の内容を定める画像データおよび新しいパレットおよび他の制御デ ータは、垂直帰線消去期間(VBI:Vertical Blanking I nterval)中にオンスクリーン表示用メモリの中に(上述の形式で)貯え られる。テレビジョン受像機がラスタの可視部分を走査し始めると、ライン/画 素計数器は現在走査されているラスタの位置を保ち、もしその領域にオンスクリ ーン表示が指定されると、オンスクリーン表示用メモリからのオンスクリーン表 示画像データが、受信されたビデオ信号の上に重ねられる。例えば、オンスクリ ーン表示データは受信されたビデオ信号に取って代り、またはよく知られている ように、ビデオ信号と合成される。オンスクリーン表示用メモリの読出し時間の 間に、オンスクリーン表示用メモリは比較的高い帯域幅を有するデータを取り出 さなければならない。この要件は、単一メモリのアクセス・タイム内に広いデー タ出力ワードを順次に移送することのできる、特別設計されたビデオ読出し/書 込みメモリ(VRAM)を使用することにより満たされる。これには、アドレス およびアクセス・タイムを最小限度に抑えるために、オンスクリーン表示のデー タをメモリ内に近接して配置する必要がある。 動画を発生するには、各画像がその前の画像とは僅かに異なるオンスクリーン 表示の画像を画面上の単一の場所で順次に表示する。例えば、ドアが開く動画は 、ドアが閉じた位置にあるオンスクリーン表示画像で始まり、そのあとに、ドア が1/4開いているオンスクリーン表示画像が続き、その次にドアが半分開き、 それから3/4開き、最後に完全に開く画像が続く。もし動画におけるオンスク リーン表示が比較的単純であれば、各画像を表すデータは垂直帰線消去期間の間 に更新される。しかしながら、もしオンスクリーン表示が複雑であればこのよう な更新をおこなう時間はない。オンスクリーン表示の動画化を容易にするオンス クリーン表示アーキテクチャが望ましい。 発明の概要 本発明の原理に従う、オンスクリーン表示(OSD:onscreen di splay)システムは、背景画像を表す信号源を含んでいる。オンスクリーン 表示用メモリは一連のブロックを貯えており、各ブロックはオンスクリーン表示 を表すデータを含んでいる。また、各ブロックは、次のブロックを示す指標を含 んでいる。オンスクリーン表示発生器はこれらのブロックをオンスクリーン表示 用メモリから順に取り出し、オンスクリーン表示を表すデータから、オンスクリ ーン表示画像を表す信号を発生する。信号合成器は、背景画像を表す信号とオン スクリーン表示画像を表す信号を合成する。 本発明によるオンスクリーン表示システムは、オンスクリーン表示情報をオン スクリーン表示用メモリ内の隣接する単一のブロックの中へ書き込むことを必要 としない。各ブロックは次のブロックを示す指標を含んでいるので、各ブロック は、オンスクリーン表示用メモリ内の任意の隣接しない位置に貯えられる。この ため、垂直帰線消去期間の間にオンスクリーン表示データをメモリの中へ完全に 書き込む必要がなくなる。オンスクリーン表示ブロックはオンスクリーン表示用 メモリの中へいつでも書き込まれ、垂直帰線消去期間の間に指標(pointe r:ポインタ)だけが更新される。このため、各フィールドごとにオンスクリー ン表示は一層複雑に変化することができ、オンスクリーン表示の動画化が容易と なる。 図面の簡単な説明 第1図は、本発明によるオンスクリーン表示(OSD)システムを含んでいる 、テレビジョン信号受信機の一部分のブロック図である。 第2図は、第1図に示すオンスクリーン表示システムのオンスクリーン表示用 メモリ内にある情報の配置図である。 発明の詳細な説明 第1図は、本発明によるオンスクリーン表示システムを含んでいるテレビジョ ン信号受信機の一部分のブロック図である。第2図は、このようなテレビジョン 受像機の要素のうちの、本発明を理解するのに必要な要素だけを示す。当業者は 、ほかにどのような要素が必要とされるか、そのような要素をどのように設計し 実施し、そして図示された要素と相互接続するのかを理解するであろう。 第1図で、画像信号源10は画像を表す信号を発生する。画像信号源10の画 像信号出力端子は信号合成器20の第1の入力端子に結合される。信号合成器2 0の出力端子は表示装置30の入力端子に結合される。オンスクリーン表示発生 器40は、オンスクリーン表示用メモリ50に結合される双方向性端子、および 信号合成器20の第2の入力端子に結合される出力端子を有する。画像信号源1 0の状態出力端子は、それと対応する、オンスクリーン表示発生器40の入力端 子に結合される。制御プロセッサ60は、画像信号源10に結合される第1の双 方向性制御端子および、オンスクリーン表示発生器40に結合される第2の双方 向性制御端子を有する。 動作を説明すると、画像信号源10は、オフエア(offair)、ケーブル または衛星で送信される信号を受信するための、既に知られている設計の、テレ ビジョン受像機のフロントエンド(front end:前段)であり、または 、やはり既に知られている設計の、ビデオカセットレコーダかビデオディスクの 再生機構である。制御プロセッサ60は画像信号源10を制御し、例えば、チャ ンネルに同調し、あるいは、ビデオディスクやビデオカセットレコーダに予め録 画された番組を選択する。画像信号源10は、視聴者が見たいと思う画像を表す 信号を発生する。この画像を表す信号は、標準の(例えば、NTSC方式)ビデ オ信号であり、または他の画像を表す信号、例えば、テレビジョンの表示装置の 受像管のためのRGBドライブ信号である。この信号は、信号合成器30を通っ て信号表示装置30に送られる。表示装置30は視聴者の目に見える画像を発生 し、既に知られている設計の受像管を備えているテレビジョン受像機またはモニ ターである。表示装置30は、視聴者のために、画像を表す信号で表される画像 を、第1図の丸みのある矩形で表される画面全体に表示する。 また、制御プロセッサ60は、オンスクリーン表示用メモリ50内に、複数の ブロック52(あとで詳しく述べる)を貯え、各ブロックは、上述したビットマ ップ/パレット形式(bitmapped/palette format)の オンスクリーン表示画像を形成する。制御プロセッサ60は、既に知られている 方法でオンスクリーン表示発生器40を書込み制御回路として使用して、オンス クリーン表示用メモリ50内の任意の場所にこれらのブロック52を書き込む。 別の実施例では、制御プロセッサ60はこれらのブロックを、第1図の点線で示 すように、オンスクリーン表示用メモリ50の中へ直接書き込む。また、制御プ ロセッサ60は、これらのブロック52のうち最初に表示されるブロックの、オ ンスクリーン表示用メモリ50内での位置をオンスクリーン表示発生器40に供 給する。オンスクリーン表示発生器40はこの位置に在るブロック52を読み取 り、このブロックが表すオンスクリーン表示画像が表示装置30で表示されると きに、画面上に位置するその行と画素を決める。 画像信号源10は、その状態出力端子における信号によって、現在走査されて いるラインと画素をオンスクリーン表示発生器40に供給する。オンスクリーン 表示発生器40は現在走査されているラインと画素を監視する。走査が、最初の ブロックが表すオンスクリーン表示で満たされるべき位置に達すると、オンスク リーン表示発生器40は、そのオンスクリーン表示を表すブロック52からデー タを取り出し、そのオンスクリーン表示を表す画像を表す信号を、既に知られて いる方法で、ビットマップ/パレット・データから発生する。このオンスクリー ン表示画像を表すデータは次に、オンスクリーン表示発生器40から信号合成器 20に供給され、画像信号源10からの、受信されまたは再生された画像と合成 される。 信号合成器20は既に知られているように動作し、オンスクリーン表示画像を 表す信号を、受信されまたは再生された画像を表す信号と合成し、受信または再 生された画像を背景画像として含む画像(オンスクリーン表示32がその背景画 像内に在る)を表示装置30に発生する。例えば、信号合成器20は背景画像を オンスクリーン表示画像に取り替える。すなわち、信号合成器は単純なスイッチ として動作する。あるいは、信号合成器20は、オンスクリーン表示画像と背景 画像を所定の比率で混合する。あるいは、オンスクリーン表示画像を形成するパ レットの色のうちの1つの色が「透明」を表し、その色がオンスクリーン表示発 生器40で発生されると、背景画像はオンスクリーン表示画像の中から透けて見 えるようになり、あるいはオンスクリーン表示画像は背景画像の上に重なる。 また、オンスクリーン表示用メモリ50内のブロック52内のオンスクリーン 表示を表す情報が信号合成器20の動作を制御することができる。例えば、オン スクリーン表示発生器40は、信号合成器20を調整して、そのオンスクリーン 表示を形成するオンスクリーン表示用メモリ50内のブロック52内に貯えられ たデータに応答して、背景画像を表す信号とオンスクリーン表示画像を表す信号 との比率を変えることもできる。例えば、この比率は、0%(すなわち、オンス クリーン表示画像が背景画像の上に不透明に重なる)から、20%(すなわち、 背景画像がオンスクリーン表示画像を通してわずかに見える)、80%(すなわ ち、オンスクリーン表示画像が背景画像を通してわずかに見える)、100%( すなわち、オンスクリーン表示画像が見えない)にまで変えられる。 またオンスクリーン表示発生器40は信号合成器20を制御して、そのオンス クリーン表示のためにオンスクリーン表示用メモリ50内のブロック52内に貯 えられたデータに応答して、「透明な(transparent)」カラー動作 を選択的に可能にまたは不能にすることもできる。更に、パレットに入るデータ を各ブロック52内に含めることも可能であり、これは、このパレットで定めら れるカラーが背景画像信号と混合されるのかそれとも背景画像信号の上に重なる のかを決定する。 第2図は、第1図に示すオンスクリーン表示システムのオンスクリーン表示用 メモリ50内の情報の配置図である。第2図で、オンスクリーン表示用メモリ5 0は矩形で示され、オンスクリーン表示用メモリ50内のオンスクリーン表示デ ータのブロック52の配置はオンスクリーン表示用メモリ50内の他の矩形で示 されている。これに対応する表示装置(背景画像および3個のオンスクリーン表 示画像を表示する)も第2図に示されている。また、オンスクリーン表示用メモ リ50内の最初のオンスクリーン表示ブロックの位置を示す指標(pointe r:ポインタ)もデータ・メモリ42の中に含まれている。また、データ・メモ リ42は、オンスクリーン表示用メモリ50内に配置されてもよいし、あるいは オンスクリーン表示用メモリから分離したハードウエアのレジスタであってもよ い。 具体的に言うと、5個のオンスクリーン表示ブロックがオンスクリーン表示用 メモリ50内の任意の位置に貯えられている。ブロック1,52(1)、はオン スクリーン表示1に対応し;ブロック2,52(2)、はオンスクリーン表示2 に対応し;ブロック3A,52(3A)、はオンスクリーン表示3に対応し;ブ ロック4,52(4)、は、図面を簡略化するために表示装置30に図示されて いないオンスクリーン表示に対応している。各ブロック52はヘッダーを含み、 そのあとに、そのブロックが表すオンスクリーン表示画像を説明するビットマッ プ/パレット・データが続く。第2図に、ブロック1とブロック2、それぞれ5 2(1)と52(2)、だけが詳細に示されているが、ブロック52はすべて同 様な構造を有する。ヘッダーは、表示装置30上のオンスクリーン表示画像のラ インと画素の位置を表すデータ(第2図でLOCで表す)を含んでいる。また、 ヘッダーは、表示装置30に表示される次のオンスクリーン表示を形成するデー タを含んでいるブロックを示す指標(第2図にPTRで表す)を含んでいる。ま た、ヘッダーは、このブロックが表すオンスクリーン表示に関連する他のデータ (省略形で表す)、例えば、混合の比率、を含んでいる。オンスクリーン表示画 像を表すビットマップ/パレット・データ(第2図にIMAGE DATAで表 す)は、ブロック52の残りの部分に、既に知られている方法で配列される。 全体の動作において、制御プロセッサ60(第1図)は、ブロック52を発生 しオンスクリーン表示用メモリ内に貯え、次に、ブロック52内に、スタート指 標およびすべての指標PTRを設定し、一連のオンスクリーン表示を表す一連の ブロック52を形成する。走査の有効部分の間に、オンスクリーン表示発生器4 0は一連のブロック52内に以前貯えられたデータをオンスクリーン表示用メモ リ50から取り出し、オンスクリーン表示画像を表す信号を発生する。この信号 は、信号合成器20内で画像信号源10からの背景画像信号と合成され、オンス クリーン表示32と共に画像を表す信号を表示装置30に形成する。 例えば、第2図で、ブロック1,2,3A,4Aは、現在のフィールドが始ま る前に、制御プロセッサ60によって以前にオンスクリーン表示用メモリ50の 中へ書き込まれている。第2図から分かるように、各ブロック52は隣接してい る必要はない。各ブロックのヘッダーは、そのブロックが表すオンスクリーン表 示32の表示装置30上の位置を含んでいる。これは、第2図で直線の矢印、す なわち、ブロック1,52(1)、内の表示位置指標LOCから表示装置30上 のオンスクリーン表示1の位置に至る、ブロック2内のLOC指標からオンスク リーン表示2に至る、ブロック3A内のLOC指標からオンスクリーン表示3に 至る、で示されている。 現在のフィールドの垂直帰線消去期間の間に、制御プロセッサ60はブロック 1の位置をスタート指標42内に貯え、ブロック2の位置をブロック1の指標P TR内に貯え、ブロック3Aの位置をブロック2の指標PTR内に貯え、ブロッ ク4の位置をブロック3Aの指標PTR内に貯え(第2図で、これらはすべて、 指標を含んでいるオンスクリーン表示用メモリ50内の位置からその指標が指す 位置に至る曲線の矢印で示される)、そして範囲外の値(すなわち、表示装置3 0の表示面積の範囲内に存在しない、行および/または画素の値)をブロック4 の指標内に貯える。この処理は比較的早く、多数の複雑なオンスクリーン表示3 2を含んでいる表示装置30の場合でも、ほんの少数のメモリ・アクセスを要す るにすぎない。 現在のフィールドの有効部分の始めに、オンスクリーン表示発生器40は、ス タート指標42が示すブロック1,52(1)、を取り出し、ヘッダーを読み取 る。ヘッダーから、オンスクリーン表示発生器40は表示装置30上のオンスク リーン表示1の行と画素の位置を示す指標LOC、およびブロック1,52(1 )、の画像データ部分に貯えられたオンスクリーン表示1についてのパレット( palette)を抽出する。次にオンスクリーン表示制御装置40は、現在走 査されている行と画素(画像信号源10より供給される)を監視し始める。オン スクリーン表示1の行と画素に達すると、オンスクリーン表示発生器40はブロ ック1,52(1)、からの画像データを信号合成器20に供給し、合成器20 で、画像データは、すべて既に知られている方法で、背景画像を表す信号と合成 される。 オンスクリーン表示1の表示が完了すると、ブロック2,52(2)、を示す ブロック1からの指標PTRがヘッダー情報から抽出される。次に、ブロック2 ,52(2)、の位置を特定するこの指標を使用して、オンスクリーン表示2に ついての画像データがオンスクリーン表示用メモリ50から取り出され、ブロッ ク1,52(1)、について前述したのと同じように処理される。オンスクリー ン表示2の表示が完了すると、オンスクリーン表示3(ブロック3A,52(3 A)、で表される)と、ブロック4,52(4)、で表されるオンスクリーン表 示4(図示されていない)が順次に表示される。オンスクリーン表示4(ブロッ ク4,52(4)、で表される)の表示が完了すると、ブロック4,52(4) 、のヘッダーから指標が抽出される。これは、範囲外の値なので、このフィール ドにはもうこれ以上表示すべきオンスクリーン表示が存在しないことをオンスク リーン表示発生器40に知らせ、オンスクリーン表示発生器40はブロック52 を処理しなくなる。 第2図で、オンスクリーン表示3は動画化されたオンスクリーン表示となり、 これは、図示された実施例では、2つの画像が素早く入れ代り動画効果を生じる 。また、2つ以上の画像(すなわち、3A,3B,3C,3Dなど)を有するこ とも可能であり、これらは、動画で順次に表示される。制御プロセッサ60はブ ロック52をオンスクリーン表示用メモリ50の中に書込むことができ、動画で 表示されるオンスクリーン表示3の異なる画像をすべて予め定める。上に述べた フィールドの期間に、オンスクリーン表示3の最初の動画像(ブロック3A,5 2(3A)、で定められる)が表示される。次のフィールドの垂直帰線消去期間 の間に、制御プロセッサ60は、ブロック1,52(1)、の位置をスタート指 標42の中へ、ブロック2,52(2)、の位置をブロック1の指標PTRの中 へ(ブロック3A,52(3A)、の代りに)、ブロック3B,52(3B)、 の位置をブロック2,52(2)、の指標PTRの中へ(第2図の点線で示すよ うに)、ブロック4,52(4)、の位置をブロック3B,52(3B)、の指 標PTRの中へ(やはり第2図の点線で示すように)、書き込む。このフィール ドの間に、オンスクリーン表示3の第2の動画像が表示される。次のフィールド の間に、オンスクリーン表示3の画像(ブロック3A,52(3A)、で表され る)は、再び垂直帰線消去期間の間にブロック3A,52(3A)、の位置を示 すようにブロック2,52(2)、内の指標PTRを変えることにより、再びオ ンスクリーン表示3内に表示される。2つ以上の画像が動画の部分であるならば 、各画像は、そのブロック52(3*)の位置をブロック2,52(2)、の指 標PTRの中へ入れることにより、順番に表示される。 あるいは、オンスクリーン表示3は、比較的急速に変化する情報を表示するオ ンスクリーン表示である。1フィールドの有効部分の間に、制御プロセッサ60 によって新しい値が定められ、制御プロセッサ60は、この新しい値を表す新し いオンスクリーン表示画像を発生し、この画像を表すデータをブロック3Bに貯 える。垂直帰線消去期間の間に、この新しく発生されたオンスクリーン表示3の 画像は、オンスクリーン表示用メモリ50内でのその位置をブロック2,52( 2)、の指標PTRの中へ入れることにより、点線で示すように、オンスクリー ン表示を形成する一連のブロックの中へ連結される。その情報の以前の値を表示 する画像を含んでいるブロック52(3A)は開放されて、他の目的に使用され る。 オンスクリーン表示画像を定めるブロックは、従来技術のように隣接している 必要はないので、制御プロセッサ60は、完全な一連の画像を表すブロック52 を(例えば、動画用に)予め発生することができ、あるいは情報の新しい値を表 す新しい画像を表すブロックを走査中いつでも発生することができる。垂直帰線 消去期間の間、動画における次の画像、あるいは、新しく発生されたオンスクリ ーン表示画像は、オンスクリーン表示画像ブロック52内の指標だけを変えるこ とにより、一連のオンスクリーン表示の中へ簡単に連結される。スタート指標4 2、およびブロック52内の指標を更新するのに費される時間は最小で、任意の 大きさの、比較的急速に変化する、比較的多数のオンスクリーン表示が、本発明 によるオンスクリーン表示システム内に保持される。 図示された実施例はスタート指標42を1つだけ含んでいる。しかしながら当 業者は、インターレース表示システムで最高の垂直解像度を得るためには、同一 のオンスクリーン表示32について奇数フィールドと偶数フィールドでそれぞれ 異なるオンスクリーン表示ブロック52が使用されることを理解するであろう。 そのような実施例では、2つのスタート指標データ・メモリ(データ・メモリ4 2に相当する)が、1つは奇数フィールド用に、1つは偶数フィールド用に、保 持され、各々が、制御プロセッサ60によりオンスクリーン表示用メモリ50内 に貯えられるそれぞれ異なる連続的なオンスクリーン表示画像データ・ブロック 52のスタートを指示する。奇数フィールドの間に、奇数フィールドのスタート 指標が指示する一連のブロックが処理され、偶数フィールドの間に、偶数フィー ルドのスタート指標が指示する一連のブロックが処理される。あるいは、2つの 異なる連続的なデータ・ブロック52(奇数フィールドの連続と偶数フィールド の連続)が、上述のように、制御プロセッサ60によりオンスクリーン表示用メ モリ内に保存され、この1個のスタート指標データ・メモリ42の内容が制御プ ロセッサ60によって変えられ、連続する奇数フィールドのオンスクリーン表示 ブロックで表される画像を表す信号が奇数フィールドの間に発生され、連続する 偶数フィールドのオンスクリーン表示ブロック52で表される画像を表す信号が 偶数フィールドの間に発生される。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an on-screen display (OSD) architecture for a television receiver that stores data to be displayed in a linked list. . Background of the Invention Current television receivers often use an on-screen display (OSD) to convey information to a user. For example, in a television receiver, the on-screen display may show the current channel when the user switches channels, or may show the current television volume as a bar when the user adjusts the volume. . In videocassette recorders, an on-screen display is used to help the user enter schedule information for recording in the absence. It has been proposed to provide animated on-screen displays to further enhance the user interface. Current on-screen display systems use a known bit-mapped architecture, where the on-screen display image is an array of N rows of pixels and M columns of pixels. it is conceivable that. Each pixel in this on-screen display arrangement can take on one of a predetermined number of colors. Data representing an image in an on-screen display pixel array is stored in a memory (referred to herein as an on-screen display memory) and stored in a corresponding N rows (each row including a word representing M pixels). Are arranged. In a monochrome display, the word representing the pixel is one bit wide and represents either white or black. In a monochrome display, the word representing each pixel includes a plurality of bits representing the gray scale level of that pixel. A color pixel is represented by three sets of color level bits (one set for each of the primary colors red, green, and blue). Alternatively, each word representing a pixel may represent one of a predetermined number of colors selected from a palette. Current on-screen displays mostly use this palette technology. In current on-screen display systems, the image data and new palettes and other control data that define the contents of the on-screen display displayed in the next field are turned on during the Vertical Blanking Interval (VBI). Stored in screen display memory (in the format described above). When the television receiver begins scanning the visible portion of the raster, the line / pixel counter keeps the position of the currently scanned raster and, if an on-screen display is specified for that area, the on-screen display memory. Is superimposed on the received video signal. For example, the on-screen display data replaces the received video signal or is combined with the video signal, as is well known. During the read time of the on-screen display memory, the on-screen display memory must retrieve data having a relatively high bandwidth. This requirement is met by using a specially designed video read / write memory (VRAM) that can sequentially transport wide data output words within a single memory access time. This requires that the data for the on-screen display be located closely in memory to minimize address and access times. To generate a moving image, each image is displayed sequentially on a single location on the screen with an on-screen display image that is slightly different from the previous image. For example, a video with a door opening starts with an on-screen display image where the door is closed, followed by an on-screen display image where the door is 1/4 open, then the door is half open, Opened 3/4, followed by a fully open image at the end. If the on-screen display in the video is relatively simple, the data representing each image is updated during the vertical blanking interval. However, if the on-screen display is complex, there is no time to perform such an update. An on-screen display architecture that facilitates animating the on-screen display is desirable. SUMMARY OF THE INVENTION An on-screen display (OSD) system according to the principles of the present invention includes a signal source representing a background image. The on-screen display memory stores a series of blocks, each block containing data representing an on-screen display. Further, each block includes an index indicating the next block. The on-screen display generator sequentially retrieves these blocks from the on-screen display memory and generates a signal representing an on-screen display image from data representing the on-screen display. The signal combiner combines the signal representing the background image and the signal representing the on-screen display image. The on-screen display system according to the present invention does not require writing on-screen display information into a single contiguous block in the on-screen display memory. Since each block contains an index indicating the next block, each block is stored at any non-contiguous location in the on-screen display memory. Therefore, it is not necessary to completely write the on-screen display data into the memory during the vertical blanking period. The on-screen display block is always written into the on-screen display memory, and only the pointer is updated during the vertical blanking interval. For this reason, the on-screen display can be changed more complicatedly for each field, and the on-screen display can be easily animated. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a portion of a television signal receiver including an on-screen display (OSD) system according to the present invention. FIG. 2 is a layout diagram of information in an on-screen display memory of the on-screen display system shown in FIG. DETAILED DESCRIPTION OF THE INVENTION FIG. 1 is a block diagram of a portion of a television signal receiver that includes an on-screen display system according to the present invention. FIG. 2 shows only those elements of such a television receiver that are necessary to understand the invention. One skilled in the art will understand what other elements are required, how to design and implement such elements, and interconnect with the illustrated elements. In FIG. 1, an image signal source 10 generates a signal representing an image. An image signal output terminal of the image signal source 10 is coupled to a first input terminal of the signal synthesizer 20. An output terminal of the signal combiner 20 is coupled to an input terminal of the display device 30. On-screen display generator 40 has a bidirectional terminal coupled to on-screen display memory 50 and an output terminal coupled to a second input terminal of signal combiner 20. The status output terminal of the image signal source 10 is coupled to a corresponding input terminal of the on-screen display generator 40. Control processor 60 has a first bi-directional control terminal coupled to image signal source 10 and a second bi-directional control terminal coupled to on-screen display generator 40. In operation, the image signal source 10 comprises a television receiver front end of a known design for receiving signals transmitted off air, cable or satellite. ), Or a video cassette recorder or video disc playback mechanism, also of a design already known. The control processor 60 controls the image signal source 10 and tunes to a channel, for example, or selects a program pre-recorded on a video disc or video cassette recorder. The image signal source 10 generates a signal representing the image that the viewer wants to see. The signal representing this image is a standard (eg, NTSC) video signal, or a signal representing another image, eg, an RGB drive signal for a picture tube of a television display device. This signal is sent to the signal display device 30 through the signal synthesizer 30. Display device 30 is a television receiver or monitor that produces a picture visible to the viewer and includes a picture tube of a known design. The display device 30 displays an image represented by a signal representing the image on the entire screen represented by a rounded rectangle in FIG. 1 for a viewer. Further, the control processor 60 stores a plurality of blocks 52 (which will be described in detail later) in the on-screen display memory 50, and each of the blocks 52 performs on-screen display in the above-described bitmap / palette format. Form an image. The control processor 60 writes these blocks 52 anywhere in the on-screen display memory 50 using the on-screen display generator 40 as a write control circuit in a known manner. In another embodiment, control processor 60 writes these blocks directly into on-screen display memory 50, as indicated by the dashed lines in FIG. The control processor 60 also supplies the on-screen display generator 40 with the position of the first displayed one of these blocks 52 in the on-screen display memory 50. The on-screen display generator 40 reads the block 52 located at this position, and determines the row and pixel located on the screen when the on-screen display image represented by this block is displayed on the display device 30. The image signal source 10 supplies the currently scanned line and pixel to the on-screen display generator 40 by a signal at its status output terminal. On-screen display generator 40 monitors the currently scanned lines and pixels. When the scan reaches a position to be filled with the on-screen display represented by the first block, on-screen display generator 40 retrieves data from block 52 that represents the on-screen display and represents an image that represents the on-screen display. The signal is generated from the bitmap / palette data in a known manner. The data representing this on-screen display image is then provided from on-screen display generator 40 to signal combiner 20 and combined with the received or reproduced image from image signal source 10. The signal combiner 20 operates in a known manner, combining the signal representing the on-screen display image with the signal representing the received or reproduced image, and including the received or reproduced image as a background image. (The on-screen display 32 is in the background image) on the display device 30. For example, the signal synthesizer 20 replaces the background image with an on-screen display image. That is, the signal synthesizer operates as a simple switch. Alternatively, the signal synthesizer 20 mixes the on-screen display image and the background image at a predetermined ratio. Alternatively, when one of the colors of the palette forming the on-screen display image represents "transparent" and the color is generated by the on-screen display generator 40, the background image is extracted from the on-screen display image. It becomes transparent, or the on-screen display image overlays the background image. In addition, the information indicating the on-screen display in the block 52 in the on-screen display memory 50 can control the operation of the signal synthesizer 20. For example, on-screen display generator 40 adjusts signal combiner 20 to generate a background image in response to data stored in block 52 in on-screen display memory 50 that forms the on-screen display. The ratio of the signal representing the on-screen display image to the signal representing the on-screen display image can also be changed. For example, this ratio can range from 0% (ie, the on-screen display image opaquely overlays the background image) to 20% (ie, the background image is slightly visible through the on-screen display image), and 80% (ie, The on-screen display image can be changed to 100% (i.e., the on-screen display image is not visible) or 100% (i.e., the on-screen display image is not visible). Also, the on-screen display generator 40 controls the signal synthesizer 20 and responds to data stored in the block 52 in the on-screen display memory 50 for the on-screen display by “transparent”. ) "Color operation can be selectively enabled or disabled. In addition, data entering the palette can be included in each block 52, which determines whether the colors defined in the palette are mixed with or overlap the background image signal. FIG. 2 is a layout diagram of information in an on-screen display memory 50 of the on-screen display system shown in FIG. In FIG. 2, the on-screen display memory 50 is indicated by a rectangle, and the arrangement of the on-screen display data block 52 in the on-screen display memory 50 is indicated by another rectangle in the on-screen display memory 50. ing. A corresponding display device (displaying a background image and three on-screen display images) is also shown in FIG. The data memory 42 also includes an index (pointer) indicating the position of the first on-screen display block in the on-screen display memory 50. Further, the data memory 42 may be disposed in the on-screen display memory 50, or may be a hardware register separated from the on-screen display memory. Specifically, five on-screen display blocks are stored at arbitrary positions in the on-screen display memory 50. Blocks 1, 52 (1) correspond to on-screen display 1; blocks 2, 52 (2) correspond to on-screen display 2; blocks 3A, 52 (3A) correspond to on-screen display 3. Blocks 4, 52 (4) correspond to on-screen display not shown on the display device 30 to simplify the drawing. Each block 52 includes a header, followed by bitmap / palette data describing the on-screen display image that the block represents. In FIG. 2, only block 1 and block 2, 52 (1) and 52 (2), respectively, are shown in detail, but all blocks 52 have a similar structure. The header includes data (represented by LOC in FIG. 2) indicating the positions of the lines and pixels of the on-screen display image on the display device 30. The header also includes an index (indicated by PTR in FIG. 2) indicating the block containing the data that will form the next on-screen display to be displayed on display device 30. The header also contains other data (represented in abbreviated form) related to the on-screen display represented by this block, for example, the mix ratio. The bitmap / palette data representing the on-screen display image (represented by IMAGE DATA in FIG. 2) is arranged in the rest of the block 52 in a known manner. In general operation, the control processor 60 (FIG. 1) generates and stores block 52 in memory for on-screen display, and then sets a start indicator and all indicators PTR in block 52, A series of blocks 52 representing the on-screen display is formed. During the useful portion of the scan, the on-screen display generator 40 retrieves data previously stored in the series of blocks 52 from the on-screen display memory 50 and generates a signal representative of the on-screen display image. This signal is combined with the background image signal from the image signal source 10 in the signal combiner 20 to form a signal representing the image on the display device 30 together with the on-screen display 32. For example, in FIG. 2, blocks 1, 2, 3A and 4A have been previously written into on-screen display memory 50 by control processor 60 before the current field begins. As can be seen from FIG. 2, each block 52 need not be adjacent. The header of each block includes the location on display 30 of on-screen display 32 that block represents. This corresponds to a straight arrow in FIG. 2, that is, from the LOC index in block 2 to the position of the on-screen display 1 on the display device 30 from the display position index LOC in blocks 1, 52 (1). From the LOC index in the block 3A to the on-screen display 3 up to the screen display 2 is shown. During the vertical blanking interval of the current field, control processor 60 stores the position of block 1 in start index 42, stores the position of block 2 in index PTR of block 1, and blocks the position of block 3A. 2 in the index PTR and the position of block 4 in the index PTR of block 3A (in FIG. 2, they are all pointed to by their location in the on-screen display memory 50 containing the index). Values outside the range (ie, row and / or pixel values that are not within the display area of the display 30) are stored in the index of the block 4 (indicated by the curved arrow leading to the position). This process is relatively fast, requiring only a small number of memory accesses, even for a display device 30 containing a large number of complex on-screen displays 32. At the beginning of the active portion of the current field, the on-screen display generator 40 retrieves blocks 1, 52 (1) indicated by the start indicator 42 and reads the header. From the header, the on-screen display generator 40 provides an index LOC indicating the row and pixel location of the on-screen display 1 on the display 30 and the on-screen display stored in the image data portion of blocks 1, 52 (1). Extract the palette for 1 Next, the on-screen display controller 40 starts monitoring the currently scanned row and pixels (supplied from the image signal source 10). When the rows and pixels of the on-screen display 1 are reached, the on-screen display generator 40 supplies the image data from blocks 1 and 52 (1) to the signal combiner 20, where the image data is all In a known manner, it is combined with a signal representing a background image. When the display of the on-screen display 1 is completed, the index PTR from the block 1 indicating the blocks 2 and 52 (2) is extracted from the header information. Next, using this index that identifies the position of blocks 2 and 52 (2), the image data for on-screen display 2 is retrieved from on-screen display memory 50 and blocks 1, 52 (1), Is processed in the same manner as described above. When the display of the on-screen display 2 is completed, the on-screen display 3 (represented by blocks 3A and 52 (3A)) and the on-screen display 4 (represented by blocks 4 and 52 (4)) Are not displayed sequentially. When the display of the on-screen display 4 (represented by blocks 4 and 52 (4)) is completed, an index is extracted from the header of blocks 4 and 52 (4). Since this is an out-of-range value, it informs the on-screen display generator 40 that there are no more on-screen displays to display in this field, and the on-screen display generator 40 stops processing block 52. In FIG. 2, the on-screen display 3 is an animated on-screen display, which, in the embodiment shown, causes the two images to alternate quickly to produce a moving image effect. It is also possible to have two or more images (ie 3A, 3B, 3C, 3D, etc.), which are displayed sequentially in moving pictures. The control processor 60 can write the block 52 into the on-screen display memory 50 and predefines all the different images of the on-screen display 3 that are displayed as moving images. During the field described above, the first moving image (defined by blocks 3A, 52 (3A)) of the on-screen display 3 is displayed. During the vertical blanking interval of the next field, the control processor 60 moves the position of blocks 1, 52 (1) into the start index 42 and the position of blocks 2, 52 (2) Into the index PTR (instead of the blocks 3A, 52 (3A)) and the position of the blocks 3B, 52 (3B) into the index PTR of the blocks 2, 52 (2) (dotted line in FIG. 2). ), The positions of blocks 4 and 52 (4) are written into the index PTR of blocks 3B and 52 (3B) (also as shown by the dotted lines in FIG. 2). During this field, the second moving image of the on-screen display 3 is displayed. During the next field, the image of on-screen display 3 (represented by blocks 3A, 52 (3A)) again indicates the position of blocks 3A, 52 (3A) during the vertical blanking interval. By changing the index PTR in the blocks 2 and 52 (2), the on-screen display 3 is displayed again. If two or more images are part of a moving image, each image is displayed in turn by placing the position of that block 52 (3 * ) into the index PTR of blocks 2, 52 (2). You. Alternatively, the on-screen display 3 is an on-screen display that displays information that changes relatively quickly. During the valid part of one field, a new value is determined by control processor 60, which generates a new on-screen display image representing this new value and stores the data representing this image in block 3B. During the vertical blanking interval, this newly generated image of the on-screen display 3 places its position in the on-screen display memory 50 into the index PTR of blocks 2, 52 (2). , As shown by the dotted lines, are linked into a series of blocks forming an on-screen display. Block 52 (3A), which contains an image displaying the previous value of that information, is freed and used for other purposes. Since the blocks defining the on-screen display image need not be contiguous as in the prior art, the control processor 60 may pre-generate a block 52 (e.g., for a moving image) representing a complete series of images. Or it can occur at any time during the scan for a block representing a new image representing a new value of information. During the vertical blanking interval, the next image in the video, or the newly generated on-screen display image, is easily put into a series of on-screen displays by changing only the indices in the on-screen display image block 52. Linked to The time spent updating the start index 42 and the index in block 52 is minimal, and a relatively large number of relatively fast-changing on-screen displays of any size are provided by the present invention. Retained within the screen display system. The illustrated embodiment includes only one start indicator 42. However, those skilled in the art will appreciate that different on-screen display blocks 52 are used for the same on-screen display 32 in odd and even fields for the highest vertical resolution in an interlaced display system. . In such an embodiment, two start indicator data memories (corresponding to data memory 42) are retained, one for odd fields and one for even fields, each of which is controlled by the control processor. 60 indicates the start of a different continuous on-screen display image data block 52 stored in the on-screen display memory 50. During the odd field, a series of blocks indicated by the start index of the odd field is processed, and during the even field, a series of blocks indicated by the start index of the even field are processed. Alternatively, two different contiguous data blocks 52 (odd field contiguous and even field contiguous) are stored in the on-screen display memory by the control processor 60, as described above, and this one start indicator The contents of the data memory 42 are changed by the control processor 60, and a signal representing an image represented by a continuous odd field on-screen display block is generated during the odd field, and a continuous even field on-screen display block 52 is generated. Are generated during the even field.
【手続補正書】特許法第184条の8第1項 【提出日】1997年8月12日 【補正内容】 現在のオンスクリーン表示システムでは、次のフィールドに表示されるオンス クリーン表示の内容を定める画像データおよび新しいパレットおよび他の制御デ ータは、垂直帰線消去期間(VBI:Vertical Blanking I nterval)中にオンスクリーン表示用メモリの中に(上述の形式で)貯え られる。テレビジョン受像機がラスタの可視部分を走査し始めると、ライン/画 素計数器は現在走査されているラスタの位置を保ち、もしその領域にオンスクリ ーン表示が指定されると、オンスクリーン表示用メモリからのオンスクリーン表 示画像データが、受信されたビデオ信号の上に重ねられる。例えば、オンスクリ ーン表示データは受信されたビデオ信号に取って代り、またはよく知られている ように、ビデオ信号と合成される。オンスクリーン表示用メモリの読出し時間の 間に、オンスクリーン表示用メモリは比較的高い帯域幅を有するデータを取り出 さなければならない。この要件は、単一メモリのアクセス・タイム内に広いデー タ出力ワードを順次に移送することのできる、特別設計されたビデオ読出し/書 込みメモリ(VRAM)を使用することにより満たされる。これには、アドレス およびアクセス・タイムを最小限度に抑えるために、オンスクリーン表示のデー タをメモリ内に近接して配置する必要がある。 動画を発生するには、各画像がその前の画像とは僅かに異なるオンスクリーン 表示の画像を画面上の単一の場所で順次に表示する。例えば、ドアが開く動画は 、ドアが閉じた位置にあるオンスクリーン表示画像で始まり、そのあとに、ドア が1/4開いているオンスクリーン表示画像が続き、その次にドアが半分開き、 それから3/4開き、最後に完全に開く画像が続く。もし動画におけるオンスク リーン表示が比較的単純であれば、各画像を表すデータは垂直帰線消去期間の間 に更新される。しかしながら、もしオンスクリーン表示が複雑であればこのよう な更新をおこなう時間はない。オンスクリーン表示の動画化を容易にするオンス クリーン表示アーキテクチャが望ましい。 1981年5月13田こ刊行された欧州特許公報0 028 443では、中 央の局から文字放送受像機へ送信される文字放送のデータの中に指標が含まれて いる。これらの指標は、今出ている雑誌の次頁および/または前頁を指しており 、これらの頁を背景に取り出すのに使用されるので、視聴者が頁を順にたどりた いと思う場合、すぐに利用できる。 1983年3月9日に刊行の英国特許公報2 104 760では、読出し専 用メモリ(ROM)内の、多分隣接しない位置に貯えられた画像部分を表わすデ ータが、ビデオゲーム・システム中に含まれている。指標はRAM内の隣接する 位置に在り、現在行われているビデオゲームの画像を形成しているROM内の前 景および背景の画像部分を指す。処理装置が、メモリ内の隣接する部分の中へ指 標を書き込んで、ビデオゲームの画像を変更する。これらの指標は、順にトラバ ースされ、希望するビデオゲームの画像を表わすデータを取り出し、その画像を 表わすビデオ信号を発生する。 1980年5月13日に発行の米国特許4,203,107では、ターミナル ・システムが、ディスプレーに表示される文字を表わすデータのブロックを、そ れらがシリアル・ポートまたはキーボードから受け取られると、ディスプレー・ メモリ内の多分隣接しない部分の中へ貯える。これらの指標は順にトラバースさ れ、文字を表わすデータを取り出し、その文字画像を表わすビデオ信号を発生す る。 オンスクリーン表示(OSD:onscreen display)に関連す る従来技術のシステム(英国特許公報2 104 760および米国特許4,2 03,107)では、メモリ内の隣接する位置に在る別個のリストに指標を貯え る。この構成では、表示の変更がなされると、特に、画像のブロックが画面上で 1つの位置から別の位置へ移動されると、あるいは画像に新しい画像部分が追加 されると、指標のリスト全体を書き改めなければならず、これは、上述したよう に、多数の画像を表わすブロックが画像を構成している場合、時間を要する作業 となる。 発明の概要 本発明の原理によるオンスクリーン表示(OSD:onscreen dis play)システムは、背景画像を表わす信号源;オンスクリーン表示画像を表 わすデータを含む複数のブロックを任意の場所に貯える(OSD)メモリ;オン スクリーン表示用メモリから前記複数のブロックを取り出し且つ取り出された各 ブロック内のオンスクリーン表示画像を表わすデータに応答してオンスクリーン 表示画像を表わす信号を発生するオンスクリーン表示発生器;および背景画像を 表わす信号とオンスクリーン表示画像を表わす信号を合成する信号合成器を含ん でいる。このようなシステムは、オンスクリーン表示用メモリが一連の複数のブ ロックを貯え、各ブロックはその一連のブロックにおける次のブロックを示す指 標を含んでおり、オンスクリーン表示発生器は、1つのブロックを取りだしてオ ンスクリーン表示画像を表わす信号を発生したあとで、その指標に応答して、次 のブロックを取り出すことを特徴とする。本発明によるオンスクリーン表示シス テムは、オンスクリーン表示情報をオンスクリーン表示用メモリ内の隣接する単 一のブロック内に書き込む必要がない。なぜならば、各ブロックは次のブロック を示す指標を含んでいるので、各ブロックはオンスクリーン表示用メモリ内の隣 接しない任意の場所に貯えられるからである。このため、垂直帰線消去期間の間 にオンスクリーン表示データをメモリの中へ完全に書き込む必要がなくなる。オ ンスクリーン表示ブロックはオンスクリーン表示用メモリの中へいつでも書き込 まれ、垂直帰線消去期間の間に指標(pointer:ポインタ)だけが更新さ れる。このため、各フィールドごとにオンスクリーン表示は一層複雑に変化する ことができ、オンスクリーン表示の動画化が容易となる。 図面の簡単な説明 第1図は、本発明によるオンスクリーン表示(OSD)システムを含んでいる 、テレビジョン信号受信機の一部分のブロック図である。 第2図は、第1図に示すオンスクリーン表示システムのオンスクリーン表示用 メモリ内にある情報の配置図である。 発明の詳細な説明 第1図は、本発明によるオンスクリーン表示システムを含んでいるテレビジョ ン信号受信機の一部分のブロック図である。第2図は、このようなテレビジョン 受像機の要素のうちの、本発明を理解するのに必要な要素だけを示す。当業者は 、ほかにどのような要素が必要とされるか、そのような要素をどのように設計し 実施し、そして図示された要素と相互接続するのかを理解するであろう。 第1図で、画像信号源10は画像を表す信号を発生する。画像信号源10の画 像信号出力端子は信号合成器20の第1の入力端子に結合される。信号合成器2 0の出力端子は表示装置30の入力端子に結合される。オンスクリーン表示発生 請求の範囲 1.背景画像を表わす信号源(10)と、 オンスクリーン表示画像を表わすデータを含んでいる複数のブロック(52) を任意の場所に貯えるオンスクリーン表示用メモリ(50)と、 オンスクリーン表示用メモリ(50)から複数のブロック(52)を取り出し 、取り出された各ブロック(52)内のオンスクリーン表示画像を表わすデータ に応答してオンスクリーン表示画像を表わす信号を発生するオンスクリーン表示 発生器(40)と、 背景画像を表わす信号とオンスクリーン表示画像を表わす信号を合成する信号 合成器(20)とを含む、オンスクリーン表示(OSD)システムであって、 オンスクリーン表示用メモリ(50)は一連の複数のブロック(52)を貯え 、各ブロックはその一連のブロックにおける次のブロックの指標(PTR)を含 んでおり、 オンスクリーン表示発生器(40)は、1つのブロック(52)を取り出しオ ンスクリーン表示画像を表わす信号を発生したあとで、その指標に応答して、一 連のブロックにおける次のブロックを取り出す、前記オンスクリーン表示システ ム。 2.背景画像を表わす信号源(10)が更に、背景画像信号源より現在発生され ている背景画像内での位置を表わす信号を発生する回路を含んでおり、 一連の複数のブロック(52)の各々が更に、前記一連の複数のブロック(5 2)内に貯えられるオンスクリーン表示画像を表わすデータで表される画像が表 示されるべき、背景画像内での位置を表わすデータ(LOC)を含んでおり、 オンスクリーン表示発生器(40)は、背景画像信号源からの、位置を表わす 信号に応答して、背景画像信号源より現在発生されている背景画像内での位置を 監視し、背景画像信号源より現在発生されている位置が、オンスクリーン表示画 像が表示されるべき背景画像内での位置であるとき、取り出されたブロック内に あるオンスクリーン表示画像を表わすデータに対応する、オンスクリーン表示画 像を表わす信号を発生することを特徴とする、請求項1記載のシステム。 3.オンスクリーン表示用メモリに結合され、一連の複数のブロック(52)を 発生してそれをオンスクリーン表示用メモリ(50)内に貯える制御プロセッサ (60)を更に特徴とする、請求項1記載のシステム。 4.背景画像を表わす信号が反復性の垂直帰線消去期間を含んでおり、 処理装置(60)が任意の時にブロック(52)をオンスクリーン表示用メモ リ(50)内に貯え、垂直帰線消去期間の間に、一連の複数のブロック(52) 各ブロックの次のブロックのそれぞれの指標(PTR)を貯える、請求項3記載 のシステム。 5.オンスクリーン表示発生器(40)が、 複数の連続するブロックの最初のブロック(52)のオンスクリーン表示用メ モリ(50)内の位置を貯える、スタート指標データ・メモリ(42)と、 前記スタート指標データ・メモリ(42)が指示する位置でオンスクリーン表 示用メモリ(50)にアクセスすることにより、複数の連続するブロックの最初 のブロック(52)を取り出す回路と、 取り出されたブロック内に在る、オンスクリーン表示画像を表わすデータに応 答してオンスクリーン表示画像を表わす信号を発生する回路と、 前記取り出されたブロックから、前記複数の連続するブロックにおける次のブ ロックの指標を抽出する回路とを含んでいる、請求項1記載のシステム。 6.オンスクリーン表示発生器(40)が更に、 複数の連続するブロック(52)における次のブロックの指標(PTR)が指 示する位置でオンスクリーン表示用メモリ(50)にアクセスすることにより、 前記次のブロック(52)を順次に取り出す回路と、 取り出されたブロック内に在る、オンスクリーン表示画像を表わすデータに応 答してオンスクリーン表示画像を表わす信号を発生する回路と、 取り出されたブロックから、複数の連続するブロック(52)における次のブ ロックの指標(PTR)を抽出する回路とを含んでいる、請求項5記載のシステ ム。 7.オンスクリーン表示発生器(40)とオンスクリーン表示用メモリ(50) に結合され、複数の連続するブロック(52)を発生しオンスクリーン表示用メ モリ内(50)に貯えると共に、前記複数の連続するブロックの最初のブロック の位置をスタート指標データ・メモリ(42)内に貯える制御プロセッサ(60 )を更に含んでいる、請求項5記載のシステム。 8.前記スタート指標データ・メモリ(42)がオンスクリーン表示用メモリ内 に位置する、請求項5記載のシステム。 9.前記スタート指標データ・メモリ(42)がレジスタである、請求項5記載 のシステム。 10.背景画像を表わす信号源(10)がテレビジョン信号受信回路を含む、請 求項1記載のシステム。 11.背景画像を表わす信号源(10)がテレビジョン信号再生回路を含む、請 求項1記載のシステム。 12.背景画像を表わす信号源(10)とオンスクリーン表示用メモリ(50) を含んでいるオンスクリーン表示(OSD)システムにおいて、複数のオンスク リーン表示画像(32)を表示する方法であって、 複数のオンスクリーン表示画像(32)にそれぞれ対応する複数のデータ・ブ ロック(52)をオンスクリーン表示用メモリ(50)内に貯える段階と、 各ブロックからデータを取り出し、取り出されたデータに対応するオンスクリ ーン表示画像を表わす信号を発生する段階と、 オンスクリーン表示画像を表わす信号と背景画像を表わす信号を合成する段階 と、 各ブロックにっいて、前記取り出す段階と合成する段階を繰り返す段階とから 成り、 前記貯える段階が、一連のブロック(52)における次のブロックの指標(P TR)を各ブロック内に貯えることにより、一連のメモリ・ブロック(52)を 形成し、 前記繰り返す段階が、前記一連のメモリ・ブロック(52)における 各ブロックにっいて、前記取り出す段階と合成する段階を順次に繰り返す、前記 方法。 13.前記繰り返す段階が、連続的ブロック(52)における次のブロックの指 標(PTR)を取り出す段階を含み、且つ 前記取り出す段階が、前記取り出された次のブロック(52)の指標(PTR )が指示するオンスクリーン表示用メモリ(50)内の位置からブロック(52 )を取り出す段階を含む、請求項12記載の方法。 14.背景画像を表わす信号が反復的な垂直帰線消去期間を含み、一連のメモリ ・ブロック(52)を形成する段階が、指標(PTR)を貯える段階の前に、垂 直帰線消去期間が生じるまで待つ段階を含む、請求項12記載の方法。[Procedure for Amendment] Article 184-8, Paragraph 1 of the Patent Act [Date of Submission] August 12, 1997 [Contents of Amendment] In the current on-screen display system, the contents of the on-screen display displayed in the following fields are The defined image data and the new palette and other control data are stored (in the form described above) in the on-screen display memory during the Vertical Blanking Interval (VBI). When the television receiver begins scanning the visible portion of the raster, the line / pixel counter keeps the position of the currently scanned raster and, if an on-screen display is specified for that area, the on-screen display memory. Is superimposed on the received video signal. For example, the on-screen display data replaces the received video signal or is combined with the video signal, as is well known. During the read time of the on-screen display memory, the on-screen display memory must retrieve data having a relatively high bandwidth. This requirement is met by using a specially designed video read / write memory (VRAM) that can sequentially transport wide data output words within a single memory access time. This requires that the data for the on-screen display be located closely in memory to minimize address and access times. To generate a moving image, each image is displayed sequentially on a single location on the screen with an on-screen display image that is slightly different from the previous image. For example, a video with a door opening starts with an on-screen display image where the door is closed, followed by an on-screen display image where the door is 1/4 open, then the door is half open, Opened 3/4, followed by a fully open image at the end. If the on-screen display in the video is relatively simple, the data representing each image is updated during the vertical blanking interval. However, if the on-screen display is complex, there is no time to perform such an update. An on-screen display architecture that facilitates animating the on-screen display is desirable. In European Patent Publication 0 028 443 published on May 13, 1981, an index is included in teletext data transmitted from a central station to a teletext receiver. These indices point to the next and / or previous page of the current magazine and are used to retrieve these pages in the background, so if the viewer wants to step through the pages immediately, Available to In British Patent Publication No. 2 104 760, published March 9, 1983, data representing image portions, possibly stored in non-adjacent locations, in a read-only memory (ROM) is included in a video game system. I have. The indices are located at adjacent positions in the RAM and refer to the foreground and background image portions in the ROM forming the image of the currently played video game. A processing device writes the indices into adjacent portions of the memory to change the image of the video game. These indices are traversed in turn to retrieve data representing a desired video game image and generate a video signal representing that image. In U.S. Pat. No. 4,203,107, issued May 13, 1980, a terminal system displays a block of data representing characters to be displayed on a display when they are received from a serial port or a keyboard. Store in possibly non-adjacent parts of memory. These indices are traversed in sequence to retrieve data representing the character and generate a video signal representing the character image. Prior art systems relating to on-screen display (OSD) (GB 2 104 760 and U.S. Pat. No. 4,203,107) provide an index in a separate list at an adjacent location in memory. store. In this configuration, when the display is changed, particularly when a block of an image is moved from one position to another on the screen or a new image portion is added to the image, the entire index list is displayed. This is a time-consuming operation when blocks representing a large number of images constitute an image, as described above. SUMMARY OF THE INVENTION An on-screen display (OSD) system in accordance with the principles of the present invention is a signal source representing a background image; an OSD memory that stores a plurality of blocks containing data representing an on-screen display image. An on-screen display generator that retrieves the plurality of blocks from the on-screen display memory and generates a signal representing an on-screen display image in response to data representing an on-screen display image in each of the retrieved blocks; and A signal synthesizer for synthesizing a signal representing an image and a signal representing an on-screen display image is included. In such a system, the on-screen display memory stores a series of blocks, each block including an index indicating the next block in the series, and the on-screen display generator stores one block. After generating the signal representing the on-screen display image, the next block is extracted in response to the index. The on-screen display system according to the present invention does not need to write on-screen display information in a single adjacent block in the on-screen display memory. This is because each block contains an index indicating the next block, so that each block is stored at any non-adjacent location in the on-screen display memory. Therefore, it is not necessary to completely write the on-screen display data into the memory during the vertical blanking period. The on-screen display block is written into the on-screen display memory at any time, and only the pointer is updated during the vertical blanking period. For this reason, the on-screen display can be changed more complicatedly for each field, and the on-screen display can be easily animated. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a portion of a television signal receiver including an on-screen display (OSD) system according to the present invention. FIG. 2 is a layout diagram of information in an on-screen display memory of the on-screen display system shown in FIG. DETAILED DESCRIPTION OF THE INVENTION FIG. 1 is a block diagram of a portion of a television signal receiver that includes an on-screen display system according to the present invention. FIG. 2 shows only those elements of such a television receiver that are necessary to understand the invention. One skilled in the art will understand what other elements are required, how to design and implement such elements, and interconnect with the illustrated elements. In FIG. 1, an image signal source 10 generates a signal representing an image. An image signal output terminal of the image signal source 10 is coupled to a first input terminal of the signal synthesizer 20. An output terminal of the signal combiner 20 is coupled to an input terminal of the display device 30. Occurrence of on-screen display Claims 1. A signal source (10) representing a background image, an on-screen display memory (50) for storing a plurality of blocks (52) containing data representing an on-screen display image at an arbitrary location, and an on-screen display memory (50). An on-screen display generator (40) for extracting a plurality of blocks (52) from the extracted block (50) and generating a signal representing the on-screen display image in response to data representing the on-screen display image in each of the extracted blocks (52). ), And a signal synthesizer (20) for synthesizing a signal representing the background image and a signal representing the on-screen display image, wherein the on-screen display memory (50) comprises a series of , And each block is an index of the next block in the series. (PTR), the on-screen display generator (40) takes out one block (52) and generates a signal representing the on-screen display image, and then responds to the index to generate the next signal in the series of blocks. Said on-screen display system. 2. The signal source representative of the background image further includes circuitry for generating a signal representative of a position in the background image currently being generated by the background image signal source, wherein each of the series of blocks (52) includes: Further includes data (LOC) representing a position in the background image at which the image represented by the data representing the on-screen display image stored in the series of blocks (52) is to be displayed. An on-screen display generator, in response to a position signal from the background image signal source, monitors a position in the background image currently being generated by the background image signal source; When the position currently generated by the signal source is a position in the background image where the on-screen display image is to be displayed, it represents the on-screen display image in the extracted block. Corresponding to over data, characterized by generating a signal representative of the on-screen display image, according to claim 1, wherein the system. 3. The control processor (60) of claim 1, further comprising a control processor (60) coupled to the on-screen display memory for generating a series of blocks (52) and storing it in the on-screen display memory (50). system. 4. The signal representing the background image includes a repetitive vertical blanking interval, and the processor (60) stores the block (52) in the on-screen display memory (50) at any time, and the vertical blanking interval is provided. 4. The system of claim 3, wherein a series of multiple blocks (52) stores an index (PTR) of each of the blocks next to each block. 5. An on-screen display generator (40) for storing a position in an on-screen display memory (50) of a first block (52) of a plurality of consecutive blocks; A circuit for retrieving the first block (52) of a plurality of consecutive blocks by accessing the on-screen display memory (50) at the location indicated by the data memory (42); A circuit that generates a signal representing an on-screen display image in response to data representing the on-screen display image; and a circuit that extracts an index of a next block in the plurality of continuous blocks from the extracted block. The system of claim 1, comprising: 6. The on-screen display generator (40) further accesses the on-screen display memory (50) at the location indicated by the index (PTR) of the next block in the plurality of consecutive blocks (52), A circuit for sequentially extracting the blocks (52); a circuit for generating a signal representing the on-screen display image in response to data representing the on-screen display image in the extracted blocks; Circuit for extracting a next block indicator (PTR) in a plurality of consecutive blocks (52). 7. An on-screen display generator (40) and an on-screen display memory (50) are coupled to generate a plurality of contiguous blocks (52) for storage in the on-screen display memory (50) and the plurality of contiguous blocks. The system of claim 5, further comprising a control processor (60) that stores the location of the first one of the blocks in a start index data memory (42). 8. The system of claim 5, wherein the start indicator data memory (42) is located in a memory for on-screen display. 9. The system of claim 5, wherein the start indicator data memory (42) is a register. 10. The system of claim 1, wherein the signal source (10) representing the background image comprises a television signal receiving circuit. 11. The system of claim 1, wherein the signal source (10) representing a background image comprises a television signal reproduction circuit. 12. A method for displaying a plurality of on-screen display images (32) in an on-screen display (OSD) system including a signal source (10) representing a background image and an on-screen display memory (50), comprising: Storing a plurality of data blocks (52) respectively corresponding to the on-screen display image (32) in the on-screen display memory (50), extracting data from each block, and performing on-screen corresponding to the extracted data Generating a signal representing a display image; combining a signal representing an on-screen display image with a signal representing a background image; and, for each block, repeating the steps of extracting and combining. The step of storing includes determining an index (PTR) of a next block in a series of blocks (52). Forming a series of memory blocks (52) by storing them in each block, wherein the repeating comprises sequentially retrieving and combining for each block in the series of memory blocks (52). The above method. 13. The step of repeating includes retrieving the index (PTR) of the next block in the continuous block (52), and the retrieving step is indicated by the index (PTR) of the retrieved next block (52). The method of claim 12, including retrieving the block (52) from a location in the on-screen display memory (50). 14. The signal representing the background image includes a repetitive vertical blanking interval, and the step of forming a series of memory blocks (52) is performed until the vertical blanking interval occurs before the step of storing the index (PTR). 13. The method of claim 12, including the step of waiting.
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(KE,LS,MW,SD,S Z,UG),UA(AM,AZ,BY,KG,KZ,MD ,RU,TJ,TM),AL,AM,AT,AU,AZ ,BB,BG,BR,BY,CA,CH,CN,CU, CZ,DE,DK,EE,ES,FI,GB,GE,H U,IL,IS,JP,KE,KG,KP,KR,KZ ,LK,LR,LS,LT,LU,LV,MD,MG, MK,MN,MW,MX,NO,NZ,PL,PT,R O,RU,SD,SE,SG,SI,SK,TJ,TM ,TR,TT,UA,UG,UZ,VN────────────────────────────────────────────────── ─── Continuation of front page    (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (KE, LS, MW, SD, S Z, UG), UA (AM, AZ, BY, KG, KZ, MD , RU, TJ, TM), AL, AM, AT, AU, AZ , BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, H U, IL, IS, JP, KE, KG, KP, KR, KZ , LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, R O, RU, SD, SE, SG, SI, SK, TJ, TM , TR, TT, UA, UG, UZ, VN

Claims (1)

  1. 【特許請求の範囲】 1.背景画像を表す信号源(10)と、 複数の連続するブロックを任意の位置に貯え、各ブロックがオンスクリーン表 示画像を表すデータおよび次のブロックの指標を含んでいる、オンスクリーン表 示用メモリ(50)と、 前記複数の連続するブロックを前記オンスクリーン表示用メモリから順次に取 り出し、取り出された各ブロック内のオンスクリーン表示画像を表すデータに応 答して、オンスクリーン表示画像を表す信号を発生するオンスクリーン表示発生 器(40)と、 背景画像を表す信号とオンスクリーン表示画像を表す信号を合成する信号合成 器(20)とを含んでいる、オンスクリーン表示(OSD)システム。 2.背景画像信号源(10)が、背景画像信号源より現在発生されている背景画 像の位置を表す信号を発生する回路を更に含んでおり、 複数の連続するブロックに貯えられるオンスクリーン表示画像を表すデータで 表される画像が表示される背景画像内の位置を表すデータを、前記複数の連続す るブロックの各々が更に含んでおり、そして 背景画像信号源からの、位置を表す信号に応答し、背景画像信号源より現在発 生されている背景画像内の位置を監視し、背景画像信号源より現在発生されてい る位置が、オンスクリーン表示画像が表示される背景画像内の位置であるとき、 取り出されたブロック内のオンスクリーン表示画像を表すデータに対応する、オ ンスクリーン表示画像を表す信号を発生する回路をオンスクリーン表示発生器( 40)が含んでいる、請求項1記載のシステム。 3.オンスクリーン表示用メモリに結合され、複数の連続するブロックを発生し オンスクリーン表示用メモリ内に貯える制御プロセッサ(60)を更に含んでい る、請求項1記載のシステム。 4.背景画像を表す信号が反復的な垂直帰線消去期間を含み、 任意の時に各ブロックをオンスクリーン表示用メモリ(50)内に貯えると共 に、垂直帰線消去期間の間に、次のブロックを指すそれぞれの指標を複数の連続 するブロックの各々に貯える回路を処理装置(60)が含んでいる、請求項3記 載のシステム。 5.請求項1記載のシステムにおいてオンスクリーン表示発生器が、 複数の連続するブロックの最初のブロックのオンスクリーン表示用メモリ内の 位置を貯える、スタート指標データ・メモリ(42)と、 前記スタート指標データ・メモリが指示する位置でオンスクリーン表示用メモ リにアクセスすることにより、複数の連続するブロックの最初のブロックを取り 出す回路と、 前記取り出されたブロックから、前記複数の連続するブロックにおける次のブ ロックの指標を抽出する回路とを含んでいる、請求項1記載のシステム。 6.請求項5記載のシステムにおいてオンスクリーン表示発生器が更に、 複数の連続するブロックにおける次のブロックの指標が指示する位置でオンス クリーン表示用メモリにアクセスすることにより、前記次のブロックを順次に取 り出す回路と、 取り出されたブロック内に在る、オンスクリーン表示画像を表すデータに応答 してオンスクリーン表示画像を表す信号を発生する回路と、 取り出されたブロックから、複数の連続するブロックにおける次のブロックの 指標を抽出する回路とを含んでいる、請求項5記載のシステム。 7.オンスクリーン表示発生器とオンスクリーン表示用メモリに結合され、複数 の連続するブロックを発生しオンスクリーン表示用メモリ内に貯えると共に、前 記複数の連続するブロックの最初のブロックの位置をスタート指標データ・メモ リ内に貯える制御プロセッサを更に含んでいる、請求項5記載のシステム。 8.前記スタート指標データ・メモリがオンスクリーン表示用メモリ内に位置す る、請求項5記載のシステム。 9.前記スタート指標データ・メモリがレジスタである、請求項5記載のシステ ム。 10.背景画像を表す信号源がテレビジョン信号受信回路を含む、請求項1記載 のシステム。 11.背景画像を表す信号源がテレビジョン信号再生回路を含む、請求項1記載 のシステム。 12.背景画像を表す信号源(10)およびオンスクリーン表示用メモリを含ん でいる、オンスクリーン表示(OSD)システムにおいて、複数のオンスクリー ン表示画像を表示する方法であって、 前記複数のオンスクリーン表示画像にそれぞれ対応する複数のデータ・ブロッ クをオンスクリーン表示用メモリ内に貯える段階と、 連続するブロックにおける次のブロックの指標を各ブロック内に貯えることに より、一連のメモリ・ブロックを形成する段階と、 連続するブロックの各ブロックからデータを取り出し、取り出されたデータに 対応する、オンスクリーン表示画像を表す信号を発生する段階と、 オンスクリーン表示画像を表す信号を、背景画像を表す信号と合成し、そして 連続するメモリ・ブロックの各ブロックについて、前記取り出す段階と合成す る段階を順次に繰り返す段階とから成る、前記方法。 13.前記繰り返す段階が、連続的ブロックにおける次のブロックの指標を取り 出す段階を含み、そして 前記取り出す段階が、前記取り出された次のブロックの指標が指示するオンス クリーン表示用メモリ内の位置からブロックを取り出す段階を含む、請求項12 記載の方法。 14.背景画像を表す信号が反復的な垂直帰線消去期間を含み、一連のメモリ・ ブロックを形成する段階が、指標を貯える段階の前に、垂直帰線消去期間がくる まで待つ段階を含む、請求項12記載の方法。[Claims] 1. A signal source (10) representing a background image;   Multiple consecutive blocks can be stored at any location and each block is displayed on-screen. On-screen table containing data representing the display image and indicators for the next block An indication memory (50);   The plurality of consecutive blocks are sequentially retrieved from the on-screen display memory. And retrieves the data representing the on-screen display image in each extracted block. On-screen display generation to generate a signal representing the on-screen display image in response Vessel (40),   Signal synthesis for synthesizing a signal representing a background image and a signal representing an on-screen display image An on-screen display (OSD) system, including a display (20). 2. A background image signal source (10) is a background image currently being generated from the background image signal source. A circuit for generating a signal representing the position of the image;   Data representing on-screen display images stored in multiple consecutive blocks The data representing the position in the background image at which the represented image is displayed is stored in the plurality of consecutive images. Each of the blocks further includes   In response to a position signal from the background image signal source, the background image signal source Monitors the position in the background image being generated, and Is the position in the background image where the on-screen display image is displayed, An image corresponding to the data representing the on-screen display image in the extracted block. A circuit that generates a signal representing an on-screen display image is connected to an on-screen display generator ( The system of claim 1, wherein 40) comprises. 3. Combined with on-screen display memory to generate multiple contiguous blocks And further including a control processor (60) stored in the on-screen display memory. The system of claim 1, wherein 4. The signal representing the background image includes a repetitive vertical blanking interval,   When each block is stored in the on-screen display memory (50) at any time, In the vertical blanking interval, each indicator pointing to the next block is 4. The processing unit (60) includes a circuit for storing in each of the blocks to be processed. On-board system. 5. The system of claim 1, wherein the on-screen display generator comprises:   In the memory for on-screen display of the first block of multiple consecutive blocks A start index data memory (42) for storing a position,   A memo for on-screen display at the position indicated by the start index data memory Access to the first block of multiple contiguous blocks. Out circuit and   From the extracted block, the next block in the plurality of consecutive blocks And a circuit for extracting an indication of the lock. 6. 6. The system of claim 5, wherein the on-screen display generator further comprises:   Ounce at the position indicated by the index of the next block in multiple consecutive blocks The next block is sequentially fetched by accessing the memory for clean display. And the circuit   Respond to data representing the on-screen display image in the extracted block And a circuit for generating a signal representing the on-screen display image,   From the extracted block, the next block in a plurality of consecutive blocks And a circuit for extracting the indicator. 7. Combined with on-screen display generator and on-screen display memory, multiple Of consecutive blocks and store them in the on-screen display memory. The position of the first block of multiple consecutive blocks 6. The system of claim 5, further comprising a control processor stored in the storage. 8. The start index data memory is located in an on-screen display memory. The system of claim 5, wherein 9. 6. The system according to claim 5, wherein said start index data memory is a register. M 10. The signal source representing a background image includes a television signal receiving circuit. System. 11. The signal source representing a background image includes a television signal reproduction circuit. System. 12. Including a signal source (10) representing a background image and a memory for on-screen display In an on-screen display (OSD) system, multiple onscreen A method of displaying a display image,   A plurality of data blocks respectively corresponding to the plurality of on-screen display images. Storing the memory in an on-screen display memory;   Storing the index of the next block in consecutive blocks in each block Forming a series of memory blocks;   Extracts data from each of the consecutive blocks, Generating a corresponding signal representing the on-screen display image;   Combining the signal representing the on-screen display image with the signal representing the background image, and   For each block of the contiguous memory block, the extracting and synthesizing are performed. Repeating the steps sequentially. 13. The iterating step takes the index of the next block in the continuous block. Outgoing, and   The step of retrieving may include the ounce indicated by the index of the next block retrieved. 13. The method of claim 12, further comprising retrieving a block from a location in the clean display memory. The described method. 14. The signal representing the background image includes a repetitive vertical blanking interval and a series of memory The vertical blanking period comes before the step of forming the block and the step of storing the index 13. The method of claim 12, comprising waiting until.
JP9507705A 1995-08-02 1996-07-24 On-screen display system with linked list structure Pending JPH11510269A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US179895P true 1995-08-02 1995-08-02
US60/001,798 1995-08-02
US68389696A true 1996-07-19 1996-07-19
US08/683,896 1996-07-19
PCT/US1996/012164 WO1997005743A1 (en) 1995-08-02 1996-07-24 Linked list structure onscreen display

Publications (1)

Publication Number Publication Date
JPH11510269A true JPH11510269A (en) 1999-09-07

Family

ID=26669485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9507705A Pending JPH11510269A (en) 1995-08-02 1996-07-24 On-screen display system with linked list structure

Country Status (8)

Country Link
EP (1) EP0842582A1 (en)
JP (1) JPH11510269A (en)
KR (1) KR19990036087A (en)
CN (1) CN1197570A (en)
AU (1) AU6596196A (en)
BR (1) BR9610169A (en)
MX (1) MX9800930A (en)
WO (1) WO1997005743A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266792A (en) * 2004-03-17 2005-09-29 Seiko Epson Corp Memory efficient method and apparatus for displaying large overlaid camera image

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362381B1 (en) 1998-11-20 2008-04-22 Thomson Licensing Device interoperability utilizing bit-mapped on-screen display menus
DE69816334T2 (en) * 1997-11-25 2004-05-13 Thomson Licensing S.A., Boulogne INTERACTIVITY OF DEVICES USING BITORGANIZED ON-SCREEN DISPLAY MENUS
WO1999040720A1 (en) * 1998-02-04 1999-08-12 Thomson Consumer Electronics, Inc. Digital baseband interface for a dvd player
US7068920B1 (en) 1998-02-04 2006-06-27 Thomson Licensing Digital baseband interface for a DVD player
DE19918046B4 (en) * 1998-04-23 2007-02-15 Lg Electronics Inc. Memory structure for picture-in-picture display in a digital video display unit and method therefor
FR2780804A1 (en) * 1998-07-03 2000-01-07 Thomson Multimedia Sa DEVICE FOR CONTROLLING THE DISPLAY OF CHARACTERS IN A VIDEO SYSTEM
US6750918B2 (en) * 2000-05-12 2004-06-15 Thomson Licensing S.A. Method and system for using single OSD pixmap across multiple video raster sizes by using multiple headers
US7202912B2 (en) * 2000-05-12 2007-04-10 Thomson Licensing Method and system for using single OSD pixmap across multiple video raster sizes by chaining OSD headers
TWI302291B (en) * 2004-03-25 2008-10-21 Mstar Semiconductor Inc Management method and display method of on screen display thereof and related display controlling apparatus
JP2006119729A (en) 2004-10-19 2006-05-11 Sony Corp Program, and method and device for image display control
KR100775554B1 (en) * 2006-03-10 2007-11-15 주식회사 케이티프리텔 Method and system for providing dynamic wall paper service based contents
CN108694209A (en) * 2017-04-11 2018-10-23 华为技术有限公司 Object-based distributed index method and client

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203107A (en) * 1978-11-08 1980-05-13 Zentec Corporation Microcomputer terminal system having a list mode operation for the video refresh circuit
US4398189A (en) * 1981-08-20 1983-08-09 Bally Manufacturing Corporation Line buffer system for displaying multiple images in a video game
JPS61255188A (en) * 1985-05-08 1986-11-12 I S S:Kk Device for displaying different and many types of pictures on one display simultaneously in terminal appliance side interlocking video tex picture information with in animation still picture at terminal appliance side of video tex communication system
KR930006483B1 (en) * 1991-06-24 1993-07-16 삼성전자 주식회사 Picture in picture screen system having message data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266792A (en) * 2004-03-17 2005-09-29 Seiko Epson Corp Memory efficient method and apparatus for displaying large overlaid camera image

Also Published As

Publication number Publication date
EP0842582A1 (en) 1998-05-20
BR9610169A (en) 1998-08-11
WO1997005743A1 (en) 1997-02-13
KR19990036087A (en) 1999-05-25
AU6596196A (en) 1997-02-26
CN1197570A (en) 1998-10-28
MX9800930A (en) 1998-05-31

Similar Documents

Publication Publication Date Title
US5047857A (en) Television system with zoom capability for at least one inset picture
US5838389A (en) Apparatus and method for updating a CLUT during horizontal blanking
US4821121A (en) Electronic still store with high speed sorting and method of operation
US5257348A (en) Apparatus for storing data both video and graphics signals in a single frame buffer
US5598525A (en) Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems
US5293540A (en) Method and apparatus for merging independently generated internal video with external video
JP3259259B2 (en) Selective Information Protector for Multimedia Workstation
JPH07322165A (en) Multivideo window simultaneous display system
US5838336A (en) Method and system for displaying images on a display device
JPH087567B2 (en) Image display device
JPH10504113A (en) Variable pixel depth and format for video windows
JPH11510269A (en) On-screen display system with linked list structure
EP0484981B1 (en) Image data processing apparatus
JP3203650B2 (en) Television signal receiver
US5610630A (en) Graphic display control system
EP0400990B2 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
US6128032A (en) Method for scrolling a video signal in an internet set top box
JPH08502836A (en) Method and apparatus for updating a CLUT (color lookup table) during horizontal blanking
KR100662422B1 (en) A data broadcasting scaling device and the method thereof
JP3118285B2 (en) Frame shift display device for multiple monitors
JP2781924B2 (en) Superimpose device
JP3292960B2 (en) Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device
JP3431925B2 (en) Image display control apparatus and method
JPH07147662A (en) Image fetching device
JPH08149426A (en) Image layering and display device