JPH11510013A - Conversion between one internal cell and multiple standard asynchronous transfer mode cells - Google Patents

Conversion between one internal cell and multiple standard asynchronous transfer mode cells

Info

Publication number
JPH11510013A
JPH11510013A JP9506891A JP50689197A JPH11510013A JP H11510013 A JPH11510013 A JP H11510013A JP 9506891 A JP9506891 A JP 9506891A JP 50689197 A JP50689197 A JP 50689197A JP H11510013 A JPH11510013 A JP H11510013A
Authority
JP
Japan
Prior art keywords
cell
transfer mode
asynchronous transfer
internal
standard asynchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9506891A
Other languages
Japanese (ja)
Inventor
エイ カルダラ,スティーヴン
エイ ハウザー,スティーヴン
エイ マニング,トマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH11510013A publication Critical patent/JPH11510013A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/18End to end
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17375One dimensional, e.g. linear array, ring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks
    • H04L12/4604LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/4608LAN interconnection over ATM networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L12/5602Bandwidth control in ATM Networks, e.g. leaky bucket
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/11Identifying congestion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/26Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
    • H04L47/266Stopping or restarting the source, e.g. X-on or X-off
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/29Flow control; Congestion control using a combination of thresholds
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/30Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/50Queue scheduling
    • H04L47/62Queue scheduling characterised by scheduling criteria
    • H04L47/621Individual queue per connection or flow, e.g. per VC
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • H04L49/106ATM switching elements using space switching, e.g. crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • H04L49/107ATM switching elements using shared medium
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1515Non-blocking multistage, e.g. Clos
    • H04L49/153ATM switching fabrics having parallel switch planes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576Crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/201Multicast operation; Broadcast operation
    • H04L49/203ATM switching fabrics with multicast or broadcast capabilities
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255Control mechanisms for ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/256Routing or path finding in ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309Header conversion, routing tables or routing tags
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/45Arrangements for providing or supporting expansion
    • H04L49/455Provisions for supporting expansion in ATM switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/552Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/555Error detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W28/00Network traffic management; Network resource management
    • H04W28/02Traffic management, e.g. flow control or congestion control
    • H04W28/10Flow control between communication endpoints
    • H04W28/14Flow control between communication endpoints using intermediate storage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • H04L2012/5616Terminal equipment, e.g. codecs, synch.
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5627Fault tolerance and recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5628Testing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5632Bandwidth allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5632Bandwidth allocation
    • H04L2012/5634In-call negotiation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5632Bandwidth allocation
    • H04L2012/5635Backpressure, e.g. for ABR
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/564Connection-oriented
    • H04L2012/5642Multicast/broadcast/point-multipoint, e.g. VOD
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/564Connection-oriented
    • H04L2012/5643Concast/multipoint-to-point
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647Cell loss
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647Cell loss
    • H04L2012/5648Packet discarding, e.g. EPD, PTD
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649Cell delay or jitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651Priority, marking, classes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679Arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management
    • H04L2012/5682Threshold; Watermark
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management
    • H04L2012/5683Buffer or queue management for avoiding head of line blocking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5685Addressing issues
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 内部セル(23)と、第1標準非同期転送モードセル(34)及び第2標準非同期転送モードセル(36)との間の変換を行う交換機制御モジュール(16)が提供される。内部セル(23)は、内部ヘッダ(42)、ペイロード情報(44)、及び各種情報(46)を含む。第1の標準非同期転送モードセル(34)は、内部セル(23)の内部ヘッダ(42)及び各種情報(46)を含む。第2の標準非同期転送モードセル(44)は内部セル(23)のペイロード情報(44)を含む。 (57) Abstract: An exchange control module (16) for converting between an internal cell (23) and a first standard asynchronous transfer mode cell (34) and a second standard asynchronous transfer mode cell (36) is provided. You. The internal cell (23) includes an internal header (42), payload information (44), and various information (46). The first standard asynchronous transfer mode cell (34) includes an internal header (42) of the internal cell (23) and various information (46). The second standard asynchronous transfer mode cell (44) contains the payload information (44) of the internal cell (23).

Description

【発明の詳細な説明】 1つの内部セルと複数の標準非同期転送モードセルとの間の変換関連特許出願 本出願は米国仮特許出願第60/001,498号(1995年7月19日出 願)に関連する。発明の技術分野 本発明は、一般には通信システムに係り、特に、1つの内部セルと複数の標準 非同期転送モードセルとの間の変換に関する。発明の背景 通信システムは、情報の通信、操作、及び処理を様々な方法で行う構成部品の 集合を含んでいる。このシステムは、フレームリレー、回線サービス、及び、新 しくかつ発展中のコネクションベース又はコネクションレスのサービスといった 、データ、音声、及びビデオ等の情報を通信する種々のアクセス技術をサポート する。通信システムの交換機は、ハードウェア及びソフトウェアを用いて、アク セス技術により生成された情報を所望の宛先へルーチングする。 種々のタイプの情報セルが、通信交換機によって情報を中継するのに用いられ る。セルの1つのタイプは、交換機内のコネクション又はリンクを越えて伝送さ れる内部セルである。標準非同期転送モード(ATM)セル等の他のタイプのセ ルは、交換機外部の装置へ情報を送るのに用いることができる。内部セルが標準 ATMセルよりも大きいバイト数の情報を備える場合がある。かかる内部セル内 の情報を交換機の外部で用いる必要があるならば、単一の標準ATMセルは内部 セルに収容された全ての情報を転送するのに十分ではないことになる。発明の概要 従って、1つの内部セルと複数の標準非同期転送モード(ATM)セルとの間 の変換を行うシステム及び方法が必要となる。 本発明の一実施例によれば、1つの内部セルと、第1及び第2の標準非同期転 送モードセルとの間の変換を行う交換機制御モジュールが提供される。内部セル は、内部ヘッダ、ペイロード情報、及び各種情報を含む。第1の標準非同期転送 モードセルは、内部セルの内部ヘッダ及び各種情報を含む。第2の標準非同期転 送モードセルは内部セルのペイロード情報を含む。 本発明の別の実施例によれば、1つの内部セルと、複数の標準非同期転送モー ド(ATM)セルとの間の変換を行うシステムが提供される。このシステムは、 内部ヘッダ、ペイロード情報、及び各種情報を有する内部セルを受信する交換機 着信側ポートプロセッサを含む。交換機制御モジュールは交換機着信側プロセッ サに結合される。交換機制御モジュールは、内部セルの内部ヘッダ及び各種情報 を、第1の標準非同期転送モードセルのペイロードへ挿入する。交換機制御モジ ュールは、内部セルのペイロード情報を、第2の標準非同期転送モードセルのペ イロードへ挿入する。 本発明の更に別の実施例によれば、1つの内部セルと、複数の標準非同期転送 モードセルとの間の変換を行う方法が提供される。この方法は、内部ヘッダ、ペ イロード情報、及び各種情報を有する内部セルを受信する段階を含む。内部ヘッ ダ及び各種情報は、第1の標準非同期転送モードセルへ挿入される。ペイロード 情報は、第2の標準非同期転送モードセルへ挿入される。 本発明の重要な技術的利点には、単一の内部セルと、複数の標準非同期転送モ ードセルとの間の変換が含まれる。本発明の一側面によれば、内部ヘッダ及び各 種情報は内部セルから抽出される。この内部ヘッダ及び各種情報は、第1の標準 ATMセルのペイロードへ 挿入される。内部セルのペイロード情報は抽出され、第2の標準ATMセルのペ イロードへ挿入される。本発明の別の側面によれば、1つの内部セルを2つの標 準ATMセルに変換する手法を完全なものとするため、2セルフォーマットの第 1及び第2の標準ATMセルのペイロードから情報を抽出し、内部セルを構築す ることにより、これら2つのATMを1つの内部セルに変換することができる。 当業者には、他の重要な技術的利点が以下の図面、説明、及び請求の範囲から自 明である。図面の簡単な説明 本発明のより完全な理解のため、また、更なる特徴及び利点を明らかにするた め、以下、添付の図面と共に下記の説明が参照される。 図1は、単一の内部セルと複数の標準ATMセルとの間の変換を行うシステム を示す図である。 図2は、単一の内部セル、及び、それに対応する複数の標準ATMセルを示す 図である。 図3は、リンク又はコネクションから抽出された1つの内部セルを複数の標準 ATMデータセルに変換する方法を示すフローチャートである。 図4は、2セルフォーマットの複数の標準ATMデータセルを、コネクション への挿入のため単一の内部セルに変換する方法のフローチャートである。発明の詳細な説明 本発明の好ましい実施例及びその利点は、図1乃至図4を参照することにより 最も良く理解される。図1乃至図4において、対応する同様の部分には同様の参 照番号を付している。 図1は、通信交換機内で単一の内部セルと複数の標準ATMセルとの間の変換 を行うシステム10を示す。システム10は、通常 モード、又は、2セルモードで動作する。通常モードの動作は、通信交換機にお いて典型的な全ての処理を備える。以下の記載においては、主に、2セルモード の動作について説明する。システム10は、少なくとも1つの交換機着信側ポー トプロセッサ(To Switch Port Processor; TSPP)12、少なくとも1つの 交換機発信側ポートプロセッサ(From Switch Port Processor; FSPP)14 、交換機制御モジュール(SCM)16、及び、交換機本体18を含んでいる。 各TSPP12は特定用途向け集積回路(ASIC)として実装され得る。各 TSPP12は複数のリンク20を含んでいる。各リンク20は、ATMセル中 継(OC−12、OC−30、155Mbps UTP)、フレームリレー(T 1、E1、T3、E3、V.35)、サーキットエミュレーション(T1、E1 、T3、E3)、イーサネット、ファストイーサネット、インターネットプロト コル(IP)又はATM上のIPを用いたインターネットワーク、その他の通信 プロトコル又はアクセス技術をサポートする。一実施例において、各TSPP1 2は8つのリンク20をサポートしている。TSPP12は、リンク20のうち 任意のリンクにおいて、ATMセル22等の種々のセルを受信する。ATMセル 22は、TSPP12により内部セル23へ変換される情報の「パケット」を備 えている。一実施例において、内部セルは56バイトの情報を備えている。各T SPP12は、また、各リンク20に対応する複数のTSPPキュー24を含ん でいる。TSPPキュー24は、TSPP12により受信された内部セル23を 保持又は収容する機能を有している。 各FSPP14もまたASICとして実装することができる。各FSPP14 は複数のリンク26を含んでいる。リンク26はリンク20とほぼ同様である。 一実施例において、1つのFSPP14は26個のリンクをサポートする。各F SPP14は特定のTSP Pに対応付けられている。対応付けられたTSPP12及びFSPP14は、単 一の入出力モジュール(IOM)(図示せず)に包含されている。各FSPP1 4は、そのFSPP14の各リンク26に対応する複数のFSPPキュー28及 び29を含んでいる。FSPPキュー28は通常のセル処理に用いられる。制御 ソフトウェアはリンク26の各々に対してFSPPキュー29を確保する。確保 されたキューは、操作保守(OAM)セルをセルストリームへ挿入する。 SCM16は、システム10のコネクション20及び26を含むコネクション から抽出されコネクションへ挿入される情報のセルの処理及びルーチングを行う 機能を有している。SCM16は、内部セル22、及び、標準ATMセル34及 び36等の他のセルの双方を操作する。SCM16はTSPP12から内部セル 22を受信する。以下に更に詳述する如く、SCM16は、これらの内部セル2 2のうち、操作保守(OAM)に関するセル等の幾つかのセルを、2セルフォー マットの複数の標準ATMセルに変換する機能を有している。これらの標準AT Mセルは、SCM16内部で用いられ、又は、SCM16によりシステム10の 外部機器へ伝送される。更に、SCM16は、標準ATMセル34及び36等の 2セルフォーマットの標準ATMセルを、システム10の外部のソースから受信 する。SCM16は、これらの標準ATMセルを、TSPP30において交換機 10へ挿入され得る単一の内部セルに変換する。SCM16は、TSPP30及 びFSPP32を備えている。TSPP30は、2セルフォーマットの複数の標 準ATMセルから変換された内部セル23を格納する。TSPP30は、複数の キュー31を含んでいる。FSPP32は、TSPP12から抽出された内部セ ル23を受信し格納して、複数の標準ATMセルへ再フォーマットする。FSP P32は複数のキュー33を備えている。 交換機本体18は、TSPP12,FSPP14、及びSCM1 6を接続している。交換機本体18は、TSPP12、FSPP14、及びSC M16間であらゆる情報を中継する機能を有している。交換機本体18は、EC Lクロスポイントデバイスとして実装され得る。 図2は、内部セル23、及び、これに対応する2セルフォーマットの標準AT Mセル34及び36を示す。一実施例において、内部セル23は60バイトの情 報を備え、標準ATMセル34及び36はそれぞれ53バイトの情報を備える。 内部セル23は、内部ヘッダ42、ペイロード情報44、及び各種情報46を 備えている。内部ヘッダ42は、バーチャルチャネル識別(VCI)フィールド 、バーチャルパス識別(VPI)フィールド、及びその他の情報を含んでいる。 ペイロード情報44は、交換機に対する制御情報を含んでいる。各種情報46は 、例えば内部セル23が受信されたリンク20及びTSPP12を特定するのに 用いられる。 第1の標準ATMセル34はATMヘッダ48を含んでいる。ATMヘッダ4 8はセル損優先(CLP)ビットを備えている。2セルフォーマットのうち、第 1のATMセル34のATMヘッダ48のCLPビットは「0」にセットされて いる。第1のATMセル34は、内部セル22に収容された情報の部位を含んで いる。特に、第1のATMセル34のペイロードは、内部ヘッダ42及び各種情 報46を収容している。 第2のATMセル36はヘッダ50を含んでいる。ヘッダ50もまたCLPビ ットを備えている。2セルフォーマットのうち、第2のATMセル36のCLP ビットは「1」に設定されている。第2のATMセル36もまた内部セル23か らの情報の部位を含んでいる。具体的には、第2のATMセル36のペイロード はペイロード情報44を含んでいる。 図3は、通信交換機のコネクション20から内部セル23を抽出 し、そのセルを、ATMセル34及び36等の2セルフォーマットの複数の標準 ATMセルに変換する方法100のフローチャートである。方法100はステッ プ102より開始される。ステップ102において、TSPP12は内部セル2 3を受信する。 ステップ104において、TSPP12は、受信した内部セル23がOAM等 の特殊動作セルであるか否かを判定する。否定判定されれば、ステップ106に おいて、TSPP12は、内部セル23を、交換機本体18を介して、適切なI OMのFSPP14の通常キュー28へルーチングする。通常FSPPキュー2 8は、通常FSPPキュー28に対応するリンク26へ内部セル23が出力され るように、内部セル23を変換する。 ステップ104において、受信された内部セル23が特殊動作セルであると判 定されたならば、ステップ108において、TSPP12は、その内部セルをS CM16上の適切なFSPPキュー33へルーチングする。次に、ステップ11 0において、FSPP32は内部セル23から内部ヘッダ42及び各種情報46 を抽出し、この情報を第1のATMセル34のペイロードへ挿入すると共に、第 1のATMセル34のATMヘッダのCLPビットを「0」に設定する。ステッ プ112において、FSPP32は内部セル23からペイロード情報44を抽出 し、その情報を第2のATMセル36のペイロードへ挿入する。FSPP32は 第2のATMセル36のヘッダ50のCLPビットを「1」に設定する。このよ うにして、FSPP32は、2セルフォーマットのATMセル34及び36を生 成する。ステップ114において、FSPP32は、ATMセル34及び36を 処理のためにネットワーク制御ソフトウェアへ転送する。セル34及び36は標 準ATMセルであるため、これらのセルを通信交換機のリンク20、26の外部 の回線で使用することができる。 図4は、ATMセル34及び36等の2セルフォーマットの2つ の標準ATMセルを、リンク26への挿入のため単一の内部セル23に変換する 方法200のフローチャートである。方法200はステップ202より開始され る。ステップ202では、ATMセル34及び36がSCM16において受信さ れる。ステップ204において、SCM16は、2セルモードで動作中か否かを 判定する。否定判定されれば、ステップ206において、SCM16は受信した ATMセルを通常モードで処理する。 TSPP30は、各ステップを実行することにより、第1及び第2のATMセ ル34及び36の有効性を検査する機能を果たす。上記したように、2セルフォ ーマットの関連する2つのATMセルについて、第1のセルのCLPビットは「 0」に設定され、第2のセルのCLPビットは「1」に設定されなければならな い。ステップ208において、TSPP30は、第1のATMセル34のCLP が「0」に設定されているか否かを判定する。否定判定されれば、ステップ21 0において、TSPP30は第1のATMセル34を廃棄する。一方、CLPビ ットが「0」に設定されているならば、ステップ212において、TSPP30 は第1のATMセル34のペイロードから内部ヘッダ42及び各種情報46を抽 出する。抽出後、ステップ213において、TSPP30は、第2のATMセル 36のCLPビットが「1」に設定されているか否かを判定する。否定判定され れば、ステップ210において、TSPP30はそのセルを廃棄する。一方、C LPビットが「1」に設定されているならば、ステップ214において、TSP P30は第2のATMセル36のペイロードからペイロード情報44を抽出する 。抽出された情報は、システム10の交換機本体18へ挿入することが可能な単 一の内部セル23を構築するのに用いられる。 ステップ216において、交換機本体は、内部セル23を、適切なIOMの確 保されたFSPPキュー29へルーチングする。そして、FSPPキュー29は 、内部セル23をATMセル22に変換 し、そのままリンク26上のセルフローへ挿入することを可能とする。 本発明及びその利点について詳細に説明したが、添付の請求の範囲により画定 される本発明の精神及び範囲から逸脱することなく、種々の変更、置換、改変が 可能であることが理解されるべきである。DETAILED DESCRIPTION OF THE INVENTION Patent Application Related to Conversion Between One Inner Cell and Multiple Standard Asynchronous Transfer Mode Cells This application is filed in US Provisional Patent Application No. 60 / 001,498, filed July 19, 1995. is connected with. TECHNICAL FIELD OF THE INVENTION The present invention relates generally to communication systems, and more particularly, to converting between an internal cell and a plurality of standard asynchronous transfer mode cells. BACKGROUND OF THE INVENTION Communication systems include a collection of components that communicate, manipulate, and process information in various ways. The system supports a variety of access technologies for communicating information such as data, voice, and video, such as frame relay, circuit services, and new and evolving connection-based or connectionless services. A switch in a communication system uses hardware and software to route information generated by the access technology to a desired destination. Various types of information cells are used to relay information by the telecommunication switch. One type of cell is an internal cell transmitted over a connection or link in a switch. Other types of cells, such as standard asynchronous transfer mode (ATM) cells, can be used to send information to devices outside the switch. Internal cells may have a larger number of bytes of information than standard ATM cells. If the information in such an internal cell needs to be used outside the switch, a single standard ATM cell will not be sufficient to transfer all the information contained in the internal cell. SUMMARY OF THE INVENTION Accordingly, there is a need for a system and method for converting between an internal cell and a plurality of standard asynchronous transfer mode (ATM) cells. According to one embodiment of the present invention, there is provided an exchange control module for converting between one internal cell and first and second standard asynchronous transfer mode cells. The internal cell includes an internal header, payload information, and various information. The first standard asynchronous transfer mode cell includes an internal header of the internal cell and various information. The second standard asynchronous transfer mode cell contains the payload information of the inner cell. In accordance with another embodiment of the present invention, there is provided a system for converting between an internal cell and a plurality of standard asynchronous transfer mode (ATM) cells. The system includes a switch terminating port processor that receives an internal cell having an internal header, payload information, and various information. The switch control module is coupled to the switch terminating processor. The exchange control module inserts the internal header and various information of the internal cell into the payload of the first standard asynchronous transfer mode cell. The switch control module inserts the payload information of the internal cell into the payload of the second standard asynchronous transfer mode cell. According to yet another embodiment of the present invention, there is provided a method for converting between an internal cell and a plurality of standard asynchronous transfer mode cells. The method includes receiving an inner cell having an inner header, payload information, and various information. The internal header and various information are inserted into the first standard asynchronous transfer mode cell. The payload information is inserted into a second standard asynchronous transfer mode cell. Significant technical advantages of the present invention include conversion between a single internal cell and multiple standard asynchronous transfer mode cells. According to one aspect of the present invention, the internal header and various information are extracted from the internal cell. This internal header and various information are inserted into the payload of the first standard ATM cell. The payload information of the inner cell is extracted and inserted into the payload of the second standard ATM cell. According to another aspect of the invention, information from the payloads of the first and second standard ATM cells in a two-cell format is used to complete the technique of converting one internal cell into two standard ATM cells. By extracting and building the internal cells, these two ATMs can be converted to one internal cell. Other significant technical advantages will be apparent to one skilled in the art from the following figures, descriptions, and claims. BRIEF DESCRIPTION OF THE DRAWINGS For a more complete understanding of the present invention and for further features and advantages, reference is now made to the following description taken in conjunction with the accompanying drawings. FIG. 1 is a diagram illustrating a system for converting between a single internal cell and a plurality of standard ATM cells. FIG. 2 is a diagram showing a single internal cell and a plurality of standard ATM cells corresponding thereto. FIG. 3 is a flowchart illustrating a method of converting one internal cell extracted from a link or a connection into a plurality of standard ATM data cells. FIG. 4 is a flowchart of a method for converting a plurality of standard ATM data cells in a two-cell format into a single internal cell for insertion into a connection. DETAILED DESCRIPTION OF THE INVENTION The preferred embodiment of the present invention and its advantages are best understood by referring to FIGS. 1 to 4, corresponding similar parts are denoted by similar reference numerals. FIG. 1 shows a system 10 for converting between a single internal cell and a plurality of standard ATM cells in a telecommunications switch. The system 10 operates in a normal mode or a two-cell mode. Normal mode operation comprises all the processing typical of a telecommunications switch. In the following description, mainly the operation in the two-cell mode will be described. The system 10 includes at least one To Switch Port Processor (TSPP) 12, at least one From Switch Port Processor (FSPP) 14, a Switch Control Module (SCM) 16, and The switch body 18 is included. Each TSPP 12 may be implemented as an application specific integrated circuit (ASIC). Each TSPP 12 includes a plurality of links 20. Each link 20 includes ATM cell relay (OC-12, OC-30, 155 Mbps UTP), frame relay (T1, E1, T3, E3, V.35), circuit emulation (T1, E1, T3, E3), It supports Ethernet, Fast Ethernet, internetwork using Internet Protocol (IP) or IP over ATM, and other communication protocols or access technologies. In one embodiment, each TSPP 12 supports eight links 20. The TSPP 12 receives various cells such as ATM cells 22 on any of the links 20. The ATM cell 22 comprises a "packet" of information that is converted by the TSPP 12 into an internal cell 23. In one embodiment, the internal cell comprises 56 bytes of information. Each TSPP 12 also includes a plurality of TSPP queues 24 corresponding to each link 20. The TSPP queue 24 has a function of holding or containing the internal cell 23 received by the TSPP 12. Each FSPP 14 can also be implemented as an ASIC. Each FSPP 14 includes a plurality of links 26. Link 26 is substantially similar to link 20. In one embodiment, one FSPP 14 supports 26 links. Each FSPP 14 is associated with a particular TSPP. The associated TSPP 12 and FSPP 14 are contained in a single input / output module (IOM) (not shown). Each FSPP 14 includes a plurality of FSPP queues 28 and 29 corresponding to each link 26 of the FSPP 14. The FSPP queue 28 is used for normal cell processing. The control software reserves an FSPP queue 29 for each of the links 26. The reserved queue inserts operation and maintenance (OAM) cells into the cell stream. The SCM 16 has a function of processing and routing information cells extracted from connections including the connections 20 and 26 of the system 10 and inserted into the connections. The SCM 16 operates both the internal cell 22 and other cells, such as standard ATM cells 34 and 36. The SCM 16 receives the internal cell 22 from the TSPP 12. As will be described in more detail below, the SCM 16 has a function of converting some of these internal cells 22 such as those relating to operation and maintenance (OAM) into a plurality of standard ATM cells in a two-cell format. doing. These standard ATM cells are used inside the SCM 16 or transmitted to external devices of the system 10 by the SCM 16. Further, the SCM 16 receives standard ATM cells in a two-cell format, such as standard ATM cells 34 and 36, from sources external to the system 10. SCM 16 converts these standard ATM cells into a single internal cell that can be inserted into switch 10 at TSPP 30. The SCM 16 includes a TSPP 30 and an FSPP 32. The TSPP 30 stores an internal cell 23 converted from a plurality of standard ATM cells in a two-cell format. The TSPP 30 includes a plurality of queues 31. The FSPP 32 receives and stores the internal cells 23 extracted from the TSPP 12 and reformats them into a plurality of standard ATM cells. The FSP P32 has a plurality of queues 33. The exchange body 18 connects the TSPP 12, the FSPP 14, and the SCM 16. The exchange body 18 has a function of relaying any information between the TSPP 12, the FSPP 14, and the SCM 16. The switch body 18 can be implemented as an ECL crosspoint device. FIG. 2 shows the internal cell 23 and the corresponding standard ATM cells 34 and 36 in a two-cell format. In one embodiment, internal cell 23 comprises 60 bytes of information and standard ATM cells 34 and 36 each comprise 53 bytes of information. The internal cell 23 includes an internal header 42, payload information 44, and various information 46. The internal header 42 includes a virtual channel identification (VCI) field, a virtual path identification (VPI) field, and other information. The payload information 44 includes control information for the exchange. The various information 46 is used, for example, to specify the link 20 and the TSPP 12 from which the internal cell 23 was received. The first standard ATM cell 34 includes an ATM header 48. The ATM header 48 has a cell loss priority (CLP) bit. In the two-cell format, the CLP bit of the ATM header 48 of the first ATM cell 34 is set to “0”. The first ATM cell 34 includes a part of information contained in the internal cell 22. In particular, the payload of the first ATM cell 34 contains an internal header 42 and various information 46. The second ATM cell 36 includes a header 50. The header 50 also has a CLP bit. In the two-cell format, the CLP bit of the second ATM cell 36 is set to “1”. The second ATM cell 36 also contains a portion of information from the internal cell 23. Specifically, the payload of the second ATM cell 36 includes the payload information 44. FIG. 3 is a flowchart of a method 100 for extracting an internal cell 23 from a communication switch connection 20 and converting the cell into a plurality of standard ATM cells in a two-cell format, such as ATM cells 34 and 36. Method 100 begins at step 102. In step 102, TSPP 12 receives internal cell 23. In step 104, the TSPP 12 determines whether or not the received internal cell 23 is a special operation cell such as an OAM. If a negative determination is made, in step 106, the TSPP 12 routes the internal cell 23 to the normal queue 28 of the FSPP 14 of the appropriate IOM via the switch body 18. The normal FSPP queue 28 converts the internal cell 23 so that the internal cell 23 is output to the link 26 corresponding to the normal FSPP queue 28. If it is determined in step 104 that the received internal cell 23 is a special operation cell, in step 108 the TSPP 12 routes the internal cell to the appropriate FSPP queue 33 on the SCM 16. Next, in step 110, the FSPP 32 extracts the internal header 42 and various information 46 from the internal cell 23, inserts this information into the payload of the first ATM cell 34 and, at the same time, extracts the ATM header of the first ATM cell 34. Is set to “0”. In step 112, FSPP 32 extracts payload information 44 from internal cell 23 and inserts that information into the payload of second ATM cell 36. The FSPP 32 sets the CLP bit of the header 50 of the second ATM cell 36 to “1”. Thus, the FSPP 32 generates the ATM cells 34 and 36 in the two-cell format. At step 114, FSPP 32 transfers ATM cells 34 and 36 to network control software for processing. Since cells 34 and 36 are standard ATM cells, they can be used on lines outside links 20 and 26 of the telecommunications exchange. FIG. 4 is a flowchart of a method 200 for converting two standard ATM cells, such as ATM cells 34 and 36, in a two-cell format into a single internal cell 23 for insertion into link 26. Method 200 begins at step 202. In step 202, ATM cells 34 and 36 are received at SCM 16. In step 204, the SCM 16 determines whether or not it is operating in the two-cell mode. If a negative determination is made, in step 206, the SCM 16 processes the received ATM cell in the normal mode. The TSPP 30 performs a function of checking the validity of the first and second ATM cells 34 and 36 by executing each step. As mentioned above, for the two relevant ATM cells in the two-cell format, the CLP bit of the first cell must be set to "0" and the CLP bit of the second cell must be set to "1". In step 208, the TSPP 30 determines whether the CLP of the first ATM cell 34 is set to “0”. If a negative determination is made, the TSPP 30 discards the first ATM cell 34 in step 210. On the other hand, if the CLP bit is set to “0”, the TSPP 30 extracts the internal header 42 and various information 46 from the payload of the first ATM cell 34 in step 212. After the extraction, in step 213, the TSPP 30 determines whether or not the CLP bit of the second ATM cell 36 is set to “1”. If a negative determination is made, in step 210, the TSPP 30 discards the cell. On the other hand, if the CLP bit is set to “1”, the TSP P30 extracts the payload information 44 from the payload of the second ATM cell 36 in step 214. The extracted information is used to construct a single internal cell 23 that can be inserted into the switch body 18 of the system 10. In step 216, the exchange main body routes the internal cell 23 to the FSPP queue 29 in which an appropriate IOM is secured. The FSPP queue 29 converts the internal cell 23 into an ATM cell 22 and allows it to be directly inserted into the cell flow on the link 26. While the invention and its advantages have been described in detail, it should be understood that various changes, substitutions, and alterations can be made without departing from the spirit and scope of the invention as defined by the appended claims. It is.

【手続補正書】特許法第184条の8第1項 【提出日】1997年2月19日 【補正内容】 請求の範囲 1. 内部セルの内部ヘッダ、ペイロード情報、及び各種情報を備える内部セル を、第1の標準非同期転送モードセル及び第2の標準非同期転送モードセルへ設 置するよう動作可能であり、前記第1の標準非同期転送モードセルは前記内部セ ルの前記内部ヘッダ及び前記各種情報を備え、前記第2の標準非同期転送モード セルは前記内部セルの前記ペイロード情報を備える交換機発信側プロセッシング ポートを備える内部セルを変換するよう動作可能な交換機制御モジュール。 2. 前記交換機発信側プロセッシングポートは、前記内部セルからの前記内部 ヘッダ及び前記各種情報を、前記第1の標準非同期転送モードセルのペイロード へ挿入するよう更に動作可能であり、かつ、前記交換機発信側プロセッシングポ ートは、前記内部セルの前記ペイロード情報を、前記第2の標準非同期転送モー ドセルのペイロードへ挿入するよう更に動作可能である請求項1記載の交換機制 御モジュール。 3. 前記交換機発信側プロセッシングポートは、前記第1の標準非同期転送モ ードセルのCLPビットを「0」に設定するよう更に動作可能であり、かつ、前 記交換機発信側プロセッシングポートは、前記第2の標準非同期転送モードセル のCLPビットを「1」に設定するよう更に動作可能である請求項1記載の交換 機制御モジュール。 4. 前記交換機発信側プロセッシングポートは前記第1及び第2の標準非同期 転送モードセルを処理のため外部システム要素へルーチングする請求項1記載の 交換機制御モジュール。 5. 前記交換機発信側プロセッシングポートは内部セルが、2セル変換を必要 とする特殊動作セルであるか否かを判定するよう更に動作可能な請求項1記載の 交換機制御モジュール。 6. 第1のヘッダ、内部ヘッダ、及び各種情報を備える第1の標準非同期転送 モードセルと、第2のヘッダ及びペイロード情報を備える第2の標準非同期転送 モードセルとを、前記内部ヘッダ、前記ペイロード情報、及び前記各種情報を備 える単一の内部セルに変換するよう動作可能な交換機着信側プロセッシングポー トを備える交換機制御モジュール。 7. 前記交換機着信側プロセッシングポートは、前記第1の標準非同期転送モ ードセルのペイロードから前記内部ヘッダ及び前記各種情報を抽出するよう更に 動作可能であり、前記交換機着信側プロセッシングポートは、前記第2の標準非 同期転送モードセルのペイロードから前記ペイロード情報を抽出するよう動作可 能であり、かつ、前記交換機着信側プロセッシングポートは、前記抽出された情 報を単一の内部セルへと結合するよう更に動作可能である請求項6記載の交換機 制御モジュール。 8. 前記交換機着信側プロセッシングポートは、前記第1の標準非同期転送モ ードセルのCLPビットの値が「0」に設定されているか否かを判定するよう更 に動作可能であり、かつ、前記交換機着信側プロセッシングポートは、前記第2 の標準非同期転送モードセルのCLPビットの値が「1」に設定されているか否 かを判定するよう更に動作可能である請求項6記載の交換機制御モジュール。 9. 前記交換機着信側プロセッシングポートは、前記第1の標準 非同期転送モードセルの前記第1のヘッダ、及び、前記第2の標準非同期転送モ ードセルの前記第2のヘッダを廃棄するよう更に動作可能な請求項6記載の交換 機制御モジュール。 10. 前記交換機着信側プロセッシングポートは、前記第1及び第2の標準非 同期転送モードセルについて有効性検査を行うよう動作可能な請求項6記載の交 換機制御モジュール。 11. 第1の情報部及び第2の情報部を備える内部セルと、前記第1の情報部 を備える第1の標準非同期転送モードセル、及び、前記第2の情報部を備える第 2の標準非同期転送モードセルとの間の変換を行うよう動作可能な交換機発信側 プロセッシングポートを備える交換機制御モジュール。 12. 前記第1の情報部は内部ヘッダ及び各種情報を備え、 前記第2情報部はペイロード情報を備える請求項11記載の交換機制御モジュ ール。 13. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定するよう更に動作可能であり、かつ、前記第2の標準非同期転送モードセルの CLPビットの値を「1」に設定するよう更に動作可能である請求項11記載の 交換機制御モジュール。 14. 前記第1及び第2の標準非同期転送モードセルについて有効性検査を行 うよう動作可能な請求項11記載の交換機制御モジュール。 15. 1つの内部セルと複数の標準非同期転送モードセルとの間の変換を行う 装置であって、 内部ヘッダ、ペイロード情報、及び各種情報を備える内部セルを生成するよう 動作可能な交換機着信側プロセッシングポートと、 該交換機着信側プロセッシングポートに結合され、前記内部セルからの前記内 部ヘッダ及び前記各種情報を第1の標準非同期転送モードセルのペイロードへ挿 入するよう動作可能であり、かつ、前記内部セルの前記ペイロード情報を第2の 標準非同期転送モードセルのペイロードへ挿入するよう動作可能な交換機制御モ ジュールと、 前記交換機制御モジュールを前記交換機着信側プロセッシングポートへ結合す る交換機本体とを備える装置。 16. 前記交換機制御モジュールは前記第1の標準非同期転送モードセルのC LPビットの値を「0」に設定するよう更に動作可能であり、かつ、前記交換機 制御モジュールは前記第2の標準非同期転送モードセルのCLPビットの値を「 1」に設定するよう更に動作可能である請求項15記載の装置。 17. 前記交換機着信側プロセッシングポートは前記内部セルが、前記交換機 制御モジュールを宛先とする特殊動作セルであるか否かを判定するよう更に動作 可能である請求項15記載の装置。 18. 少なくとも1つの特殊動作キューと、前記内部セルを受ける少なくとも 1つの通常キューとを有する少なくとも1つの交換機着信側プロセッシングポー トを含む請求項16記載の装置。 19. 1つの内部セルと複数の標準非同期転送モードセルとの間の変換を行う 方法であって、 内部ヘッダ、ペイロード情報、及び各種情報を備える内部セルを受信し、 前記内部ヘッダ及び前記各種情報を第1の標準非同期転送モード セルへ挿入し、 前記ペイロード情報を第2の標準非同期転送モードセルへ挿入する、各段階よ りなる方法。 20. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定し、 前記第2の標準非同期転送モードセルのCLPビットの値を「1」に設定する 、各段階を更に備える請求項19記載の方法。 21. 前記内部セルが制御セルであるか否かを判定し、 制御セルでないセルに対して、そのセルを呼び出し処理のため受け渡す、各段 階を更に備える請求項19記載の方法。 22. 1つの内部セルと複数の標準非同期転送モードセルとの間の変換を行う 方法であって、 第1の情報部及び第2の情報部を備える内部セルを受信し、 内部セルが特殊動作セルであるか否かを判定し、 特殊動作セルでない内部セルに対して、前記第1の情報部を第1の標準非同期 転送モードセルへ挿入し、 特殊動作セルである内部セルに対して、前記第2の情報部を第2の標準非同期 転送モードセルへ挿入する、各段階よりなる方法。 23. 前記第1の情報部は内部ヘッダ及び各種情報を備え、 前記第2の情報部はペイロード情報を備える請求項22記載の方法。 24. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定し、 前記第2の標準非同期転送モードセルのCLPビットの値を 「1」に設定する、各段階を更に備える請求項22記載の方法。 25. 複数の標準非同期転送モードセルと1つの内部セルとの間の変換を行う 方法であって、 内部ヘッダ及び各種情報を備える第1の標準非同期転送モードセルと、ペイロ ード情報を備える第2の標準非同期転送モードセルとを受信し、 前記第1の標準非同期転送モードセルから前記内部ヘッダ及び前記各種情報を 抽出し、 前記第2の標準非同期転送モードセルから前記ペイロード情報を抽出し、 前記抽出された内部ヘッダ、各種情報、及びペイロード情報を内部セルへ挿入 する、各段階を備える方法。 26. 前記第1及び第2の標準非同期転送モードセルについて有効性検査を行 う段階を更に備える請求項25記載の方法。 27. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定し、 前記第2の標準非同期転送モードセルのCLPビットの値を「1」に設定する 、各段階を更に備える請求項25記載の方法。[Procedure of Amendment] Article 184-8, Paragraph 1 of the Patent Act [Submission date] February 19, 1997 [Correction contents]                                The scope of the claims 1. Internal cell with internal header, payload information, and various information of internal cell To the first standard asynchronous transfer mode cell and the second standard asynchronous transfer mode cell. Operable to place the first standard asynchronous transfer mode cell in the internal cell. The second standard asynchronous transfer mode, comprising: Cell is a switch originating side processing comprising said payload information of said internal cell An exchange control module operable to convert an internal cell having a port. 2. The switching originating processing port is connected to the internal cell from the internal cell. A header and the various information are transferred to the payload of the first standard asynchronous transfer mode cell. And further operable to insert into the exchange originating processing port. The port transfers the payload information of the internal cell to the second standard asynchronous transfer mode. The switching system of claim 1, further operable to insert into a payload of the cell. Your module. 3. The switching originating processing port is connected to the first standard asynchronous transfer mode. Further operable to set the CLP bit of the load cell to "0", and The switching originating processing port is connected to the second standard asynchronous transfer mode cell. 2. The exchange of claim 1, further operable to set a CLP bit of the CLP bit to "1". Machine control module. 4. The switching originating processing port is connected to the first and second standard asynchronous 2. The method of claim 1, wherein the transfer mode cell is routed to an external system element for processing. Switch control module. 5. The processing port on the switch originating side requires an internal cell to convert to 2 cells 2. The apparatus according to claim 1, further operable to determine whether or not the cell is a special operation cell. Switch control module. 6. A first standard asynchronous transfer comprising a first header, an inner header, and various information Mode cell and second standard asynchronous transfer with second header and payload information A mode cell includes the internal header, the payload information, and the various information. Exchange terminating processing port operable to convert to a single internal cell Switch control module with 7. The switch terminating processing port is connected to the first standard asynchronous transfer mode. Extracting the internal header and the various information from the payload of the load cell. Operable, and wherein the switch terminating processing port is the second standard non-processing port. Operable to extract the payload information from the payload of the synchronous transfer mode cell And the exchange receiving side processing port is The switch of claim 6, further operable to combine the information into a single internal cell. Control module. 8. The switch terminating processing port is connected to the first standard asynchronous transfer mode. To determine whether the value of the CLP bit of the load cell is set to “0”. And the switching-end-side processing port is connected to the second Whether the value of the CLP bit of the standard asynchronous transfer mode cell is set to "1" The switch control module of claim 6, further operable to determine. 9. The switch terminating processing port is connected to the first standard The first header of the asynchronous transfer mode cell and the second standard asynchronous transfer mode; 7. The exchange of claim 6, further operable to discard the second header of the load cell. Machine control module. 10. The switch terminating processing port is connected to the first and second standard non-switching ports. 7. The exchange according to claim 6, operable to perform a validity check on a synchronous transfer mode cell. Exchange control module. 11. An internal cell including a first information unit and a second information unit; and the first information unit A first standard asynchronous transfer mode cell comprising: and a second standard asynchronous transfer mode cell comprising: Exchange originator operable to convert between two standard asynchronous transfer mode cells Switch control module with processing port. 12. The first information section includes an internal header and various information,   The exchange control module according to claim 11, wherein the second information section includes payload information. Rules. 13. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". And further operable to determine the second standard asynchronous transfer mode cell. The system of claim 11, further operable to set the value of the CLP bit to "1". Switch control module. 14. Performing a validity check on the first and second standard asynchronous transfer mode cells; An exchange control module according to claim 11, operable to operate as follows. 15. Convert between one internal cell and multiple standard asynchronous transfer mode cells A device,   Generate internal cells with internal header, payload information and various information An operable exchange receiving port processing port,   Coupled to the switch terminating processing port and from the internal cell Header and the various information are inserted into the payload of the first standard asynchronous transfer mode cell. Receiving the payload information of the internal cell in a second An exchange control mode operable to insert into the standard asynchronous transfer mode cell payload. Jules,   Coupling the switch control module to the switch terminating processing port And an exchange body. 16. The switch control module is adapted to control the C of the first standard asynchronous transfer mode cell. The switch is further operable to set the value of the LP bit to "0"; The control module sets the value of the CLP bit of the second standard asynchronous transfer mode cell to " 16. The apparatus of claim 15, further operable to set to "1". 17. The processing port on the receiving side of the exchange is connected to the internal cell by the exchange. Further operation to determine whether the cell is a special operation cell addressed to the control module 16. The device according to claim 15, which is capable. 18. At least one special operation queue and at least receiving the internal cell At least one exchange terminating processing port having one normal queue 17. The apparatus of claim 16, comprising a device. 19. Convert between one internal cell and multiple standard asynchronous transfer mode cells The method   Receives an internal cell with an internal header, payload information, and various information,   A first standard asynchronous transfer mode for the internal header and the various information; Insert into cell,   Inserting the payload information into a second standard asynchronous transfer mode cell. Way. 20. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". ,   Set the value of the CLP bit of the second standard asynchronous transfer mode cell to "1" 20. The method of claim 19, further comprising: 21. Determine whether the internal cell is a control cell,   For each cell that is not a control cell, the cell is passed for call processing. 20. The method of claim 19, further comprising a floor. 22. Convert between one internal cell and multiple standard asynchronous transfer mode cells The method   Receiving an internal cell comprising a first information section and a second information section;   Determine whether the internal cell is a special operation cell,   For the internal cell that is not a special operation cell, the first information section is first standard asynchronous. Insert into the transfer mode cell,   The second information section is transmitted to a second standard asynchronous cell for an internal cell which is a special operation cell. A method comprising the steps of inserting into a transfer mode cell. 23. The first information section includes an internal header and various information,   23. The method according to claim 22, wherein said second information part comprises payload information. 24. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". ,   The value of the CLP bit of the second standard asynchronous transfer mode cell is 23. The method of claim 22, further comprising each step of setting to "1". 25. Performs conversion between multiple standard asynchronous transfer mode cells and one internal cell The method   A first standard asynchronous transfer mode cell having an internal header and various information; Receiving a second standard asynchronous transfer mode cell comprising   The internal header and the various information from the first standard asynchronous transfer mode cell; Extract,   Extracting the payload information from the second standard asynchronous transfer mode cell;   Insert the extracted internal header, various information, and payload information into the internal cell A method comprising the steps of: 26. Performing a validity check on the first and second standard asynchronous transfer mode cells; 26. The method of claim 25, further comprising the step of: 27. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". ,   Set the value of the CLP bit of the second standard asynchronous transfer mode cell to "1" 26. The method of claim 25, further comprising:

───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(KE,LS,MW,SD,S Z,UG),UA(AM,AZ,BY,KG,KZ,MD ,RU,TJ,TM),AL,AM,AT,AU,AZ ,BB,BG,BR,BY,CA,CH,CN,CU, CZ,DE,DK,EE,ES,FI,GB,GE,H U,IL,IS,JP,KE,KG,KP,KR,KZ ,LK,LR,LS,LT,LU,LV,MD,MG, MK,MN,MW,MX,NO,NZ,PL,PT,R O,RU,SD,SE,SG,SI,SK,TJ,TM ,TR,TT,UA,UG,UZ,VN (72)発明者 ハウザー,スティーヴン エイ アメリカ合衆国,マサチューセッツ州 01803,バーリントン,ファームズ・ドラ イヴ 106番 (72)発明者 マニング,トマス エイ アメリカ合衆国,マサチューセッツ州 01532,ノースボロ,サマー・ストリート 26番────────────────────────────────────────────────── ─── Continuation of front page    (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (KE, LS, MW, SD, S Z, UG), UA (AM, AZ, BY, KG, KZ, MD , RU, TJ, TM), AL, AM, AT, AU, AZ , BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, H U, IL, IS, JP, KE, KG, KP, KR, KZ , LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, R O, RU, SD, SE, SG, SI, SK, TJ, TM , TR, TT, UA, UG, UZ, VN (72) Inventor Hauser, Stephen A             Massachusetts, United States             01803, Burlington, Farms Dora             Eve 106 (72) Inventors Manning, Thomas A             Massachusetts, United States             01532, Northborough, Summer Street               26th

Claims (1)

【特許請求の範囲】 1. 内部ヘッダ、ペイロード情報、及び各種情報を備える内部セルを、前記内 部セルの前記内部ヘッダ及び前記各種情報を備える第1の標準非同期転送モード セルと、前記内部セルの前記ペイロード情報を備える第2の標準非同期転送モー ドセルとに変換するよう動作可能な交換機制御モジュール。 2. 前記内部セルからの前記内部ヘッダ及び前記各種情報を、前記第1の標準 非同期転送モードセルのペイロードへ挿入するよう更に動作可能であり、かつ、 前記内部セルの前記ペイロード情報を、前記第2の標準非同期転送モードセルの ペイロードへ挿入するよう更に動作可能である請求項1記載の交換機制御モジュ ール。 3. 前記第1の標準非同期転送モードセルのCLPビットを「0」に設定する よう更に動作可能であり、かつ、前記第2の標準非同期転送モードセルのCLP ビットを「1」に設定するよう更に動作可能である請求項1記載の交換機制御モ ジュール。 4. 特定用途向け集積回路として実装された請求項1記載の交換機制御モジュ ール。 5. 内部セルが特殊動作セルであるか否かを判定するよう更に動作可能な請求 項1記載の交換機制御モジュール。 6. 内部ヘッダ及び各種情報を備える第1の標準非同期転送モードセルと、ペ イロード情報を備える第2の標準非同期転送モードセルとを、前記内部ヘッダ、 前記ペイロード情報、及び前記各種情報を備える単一の内部セルに変換するよう 動作可能な交換機制御モ ジュール。 7. 前記第1の標準非同期転送モードセルのペイロードから前記内部ヘッダ及 び前記各種情報を抽出するよう更に動作可能であると共に、前記第2の標準非同 期転送モードセルのペイロードから前記ペイロード情報を抽出するよう動作可能 であり、かつ、前記抽出された情報を単一の内部セルへと結合するよう更に動作 可能である請求項6記載の交換機制御モジュール。 8. 前記第1の標準非同期転送モードセルのCLPビットの値が「0」に設定 されているか否かを判定するよう更に動作可能であり、かつ、前記第2の標準非 同期転送モードセルのCLPビットの値が「1」に設定されているか否かを判定 するよう更に動作可能である請求項6記載の交換機制御モジュール。 9. 前記第1の標準非同期転送モードセルの第1のヘッダ、及び、前記第2の 標準非同期転送モードセルの第2のヘッダを廃棄するよう更に動作可能な請求項 6記載の交換機制御モジュール。 10. 前記第1及び第2の標準非同期転送モードセルについて有効性検査を行 うよう動作可能な請求項6記載の交換機制御モジュール。 11. 第1の情報部及び第2の情報部を備える内部セルと、前記第1の情報部 を備える第1の標準非同期転送モードセル、及び、前記第2の情報部を備える第 2の標準非同期転送モードセルとの間の変換を行うよう動作可能な交換機制御モ ジュール。 12. 前記第1の情報部は内部ヘッダ及び各種情報を備え、 前記第2情報部はペイロード情報を備える請求項11記載の交換機制御モジュ ール。 13. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定するよう更に動作可能であり、かつ、前記第2の標準非同期転送モードセルの CLPビットの値を「1」に設定するよう更に動作可能である請求項11記載の 交換機制御モジュール。 14. 前記第1及び第2の標準非同期転送モードセルについて有効性検査を行 うよう動作可能な請求項11記載の交換機制御モジュール。 15. 1つの内部セルと複数の標準非同期転送モードセルとの間の変換を行う 装置であって、 内部ヘッダ、ペイロード情報、及び各種情報を備える内部セルを受信するよう 動作可能な交換機着信側プロセッシングポートと、 該交換機着信側プロセッシングポートに結合され、前記内部セルからの前記内 部ヘッダ及び前記各種情報を第1の標準非同期転送モードセルのペイロードへ挿 入するよう動作可能であり、かつ、前記内部セルの前記ペイロード情報を第2の 標準非同期転送モードセルのペイロードへ挿入するよう動作可能な交換機制御モ ジュールとを備える装置。 16. 前記交換機制御モジュールは前記第1の標準非同期転送モードセルのC LPビットの値を「0」に設定するよう更に動作可能であり、かつ、前記交換機 制御モジュールは前記第2の標準非同期転送モードセルのCLPビットの値を「 1」に設定するよう更に動作可能である請求項15記載の装置。 17. 前記交換機着信側プロセッシングポートは、前記内部セルが特殊動作セ ルであるか否かを判定するよう更に動作可能である請求項15記載の装置。 18. 少なくとも1つの特殊動作キューと、少なくとも1つの通常キューとを 有する少なくとも1つの交換機着信側プロセッシングポートを備える請求項15 記載の装置。 19. 1つの内部セルと複数の標準非同期転送モードセルとの間の変換を行う 方法であって、 内部ヘッダ、ペイロード情報、及び各種情報を備える内部セルを受信し、 前記内部ヘッダ及び前記各種情報を第1の標準非同期転送モードセルへ挿入し 、 前記ペイロード情報を第2の標準非同期転送モードセルへ挿入する、各段階よ りなる方法。 20. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定し、 前記第2の標準非同期転送モードセルのCLPビットの値を「1」に設定する 、各段階を更に備える請求項19記載の方法。 21. 前記内部セルが制御セルであるか否かを判定する段階を更に備える請求 項19記載の方法。 22. 1つの内部セルと複数の標準非同期転送モードセルとの間の変換を行う 方法であって、 第1の情報部及び第2の情報部を備える内部セルを受信し、 前記第1の情報部を第1の標準非同期転送モードセルへ挿入し、 前記第2の情報部を第2の標準非同期転送モードセルへ挿入する、各段階より なる方法。 23. 前記第1の情報部は内部ヘッダ及び各種情報を備え、 前記第2の情報部はペイロード情報を備える請求項22記載の方法。 24. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定し、 前記第2の標準非同期転送モードセルのCLPビットの値を「1」に設定する 、各段階を更に備える請求項22記載の方法。 25. 複数の標準非同期転送モードセルと1つの内部セルとの間の変換を行う 方法であって、 内部ヘッダ及び各種情報を備える第1の標準非同期転送モードセルと、ペイロ ード情報を備える第2の標準非同期転送モードセルとを受信し、 前記第1の標準非同期転送モードセルから前記内部ヘッダ及び前記各種情報を 抽出し、 前記第2の標準非同期転送モードセルから前記ペイロード情報を抽出し、 前記抽出された内部ヘッダ、各種情報、及びペイロード情報を内部セルへ挿入 する、各段階を備える方法。 26. 前記第1及び第2の標準非同期転送モードセルについて有効性検査を行 う段階を更に備える請求項25記載の方法。 27. 前記第1の標準非同期転送モードセルのCLPビットの値を「0」に設 定し、 前記第2の標準非同期転送モードセルのCLPビットの値を「1」に設定する 、各段階を更に備える請求項25記載の方法。[Claims] 1. An internal cell including an internal header, payload information, and various information A first standard asynchronous transfer mode comprising the internal header of the unit cell and the various information Cell and a second standard asynchronous transfer mode comprising said payload information of said internal cell. An exchange control module operable to convert to a cell. 2. The internal header and the various information from the internal cell are stored in the first standard. Further operable to insert into the payload of an asynchronous transfer mode cell; and The payload information of the internal cell to the second standard asynchronous transfer mode cell The switch control module of claim 1, further operable to insert into a payload. Rules. 3. Set the CLP bit of the first standard asynchronous transfer mode cell to "0" And a CLP of the second standard asynchronous transfer mode cell. The switch control module of claim 1, further operable to set a bit to "1". Jules. 4. The switch control module of claim 1 implemented as an application specific integrated circuit. Rules. 5. Claim further operable to determine whether the internal cell is a special operation cell Item 2. The exchange control module according to Item 1. 6. A first standard asynchronous transfer mode cell comprising an internal header and various information; A second standard asynchronous transfer mode cell comprising erase information; The payload information, and to convert to a single internal cell comprising the various information Operable exchange control mode Jules. 7. From the payload of the first standard asynchronous transfer mode cell to the internal header and And further operable to extract the various information and the second standard Operable to extract the payload information from the payload of the expected transfer mode cell And further operable to combine the extracted information into a single internal cell 7. The switch control module according to claim 6, wherein the switch control module is capable of being operated. 8. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0" And further operable to determine whether the second standard Determines whether the value of the CLP bit of the synchronous transfer mode cell is set to "1" 7. The switch control module of claim 6, further operable to: 9. A first header of the first standard asynchronous transfer mode cell; and a second header of the second standard asynchronous transfer mode cell. Claims further operable to discard the second header of the standard asynchronous transfer mode cell. 6. The exchange control module according to 6. 10. Performing a validity check on the first and second standard asynchronous transfer mode cells; 7. The switch control module of claim 6, operable to: 11. An internal cell including a first information unit and a second information unit; and the first information unit A first standard asynchronous transfer mode cell comprising: and a second standard asynchronous transfer mode cell comprising: An exchange control mode operable to convert between two standard asynchronous transfer mode cells. Jules. 12. The first information section includes an internal header and various information,   The exchange control module according to claim 11, wherein the second information section includes payload information. Rules. 13. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". And further operable to determine the second standard asynchronous transfer mode cell. The system of claim 11, further operable to set the value of the CLP bit to "1". Switch control module. 14. Performing a validity check on the first and second standard asynchronous transfer mode cells; An exchange control module according to claim 11, operable to operate as follows. 15. Convert between one internal cell and multiple standard asynchronous transfer mode cells A device,   To receive internal cells with internal header, payload information, and various information An operable exchange receiving port processing port,   Coupled to the switch terminating processing port and from the internal cell Header and the various information are inserted into the payload of the first standard asynchronous transfer mode cell. Receiving the payload information of the internal cell in a second An exchange control mode operable to insert into the standard asynchronous transfer mode cell payload. An apparatus comprising: 16. The switch control module is adapted to control the C of the first standard asynchronous transfer mode cell. The switch is further operable to set the value of the LP bit to "0"; The control module sets the value of the CLP bit of the second standard asynchronous transfer mode cell to " 16. The apparatus of claim 15, further operable to set to "1". 17. In the processing port on the receiving side of the exchange, the internal cell has a special operation cell. The apparatus of claim 15, further operable to determine whether the event is a rule. 18. At least one special operation queue and at least one normal queue 16. The system of claim 15, comprising at least one switch terminating processing port. The described device. 19. Convert between one internal cell and multiple standard asynchronous transfer mode cells The method   Receives an internal cell with an internal header, payload information, and various information,   Inserting the internal header and the various information into a first standard asynchronous transfer mode cell ,   Inserting the payload information into a second standard asynchronous transfer mode cell. Way. 20. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". ,   Set the value of the CLP bit of the second standard asynchronous transfer mode cell to "1" 20. The method of claim 19, further comprising: 21. Determining whether the internal cell is a control cell. Item 19. The method according to Item 19. 22. Convert between one internal cell and multiple standard asynchronous transfer mode cells The method   Receiving an internal cell comprising a first information section and a second information section;   Inserting the first information section into a first standard asynchronous transfer mode cell;   Inserting the second information section into a second standard asynchronous transfer mode cell; How to be. 23. The first information section includes an internal header and various information,   23. The method according to claim 22, wherein said second information part comprises payload information. 24. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". ,   Set the value of the CLP bit of the second standard asynchronous transfer mode cell to "1" 23. The method of claim 22, further comprising the steps of: 25. Performs conversion between multiple standard asynchronous transfer mode cells and one internal cell The method   A first standard asynchronous transfer mode cell having an internal header and various information; Receiving a second standard asynchronous transfer mode cell comprising   The internal header and the various information from the first standard asynchronous transfer mode cell; Extract,   Extracting the payload information from the second standard asynchronous transfer mode cell;   Insert the extracted internal header, various information, and payload information into the internal cell A method comprising the steps of: 26. Performing a validity check on the first and second standard asynchronous transfer mode cells; 26. The method of claim 25, further comprising the step of: 27. The value of the CLP bit of the first standard asynchronous transfer mode cell is set to "0". ,   Set the value of the CLP bit of the second standard asynchronous transfer mode cell to "1" 26. The method of claim 25, further comprising:
JP9506891A 1995-07-19 1996-07-18 Conversion between one internal cell and multiple standard asynchronous transfer mode cells Pending JPH11510013A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US149895P 1995-07-19 1995-07-19
US60/001,498 1995-07-19
PCT/US1996/011959 WO1997004566A1 (en) 1995-07-19 1996-07-18 Converting between an internal cell and multiple standard asynchronous transfer mode cells

Publications (1)

Publication Number Publication Date
JPH11510013A true JPH11510013A (en) 1999-08-31

Family

ID=38659718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9506891A Pending JPH11510013A (en) 1995-07-19 1996-07-18 Conversion between one internal cell and multiple standard asynchronous transfer mode cells

Country Status (3)

Country Link
JP (1) JPH11510013A (en)
AU (1) AU6503196A (en)
WO (1) WO1997004566A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999531A (en) * 1998-04-17 1999-12-07 Cabletron Systems, Inc. Method and system for identifying ports and forwarding packets in a multiport switch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2047982C (en) * 1990-07-27 1997-01-28 Hiroshi Yamashita Atm cell format conversion system
US5420858A (en) * 1993-05-05 1995-05-30 Synoptics Communications, Inc. Method and apparatus for communications from a non-ATM communication medium to an ATM communication medium

Also Published As

Publication number Publication date
AU6503196A (en) 1997-02-18
WO1997004566A1 (en) 1997-02-06

Similar Documents

Publication Publication Date Title
US5948067A (en) Converting between an internal cell and multiple standard asynchronous transfer mode cells
US6424662B1 (en) Router apparatus using ATM switch
EP1393192B1 (en) Method and system for connecting virtual circuits across an ethernet switch
US5408469A (en) Routing device utilizing an ATM switch as a multi-channel backplane in a communication network
US7809015B1 (en) Bundling ATM and POS data in a single optical channel
US20050100025A1 (en) Network interconnection apparatus, network node apparatus, and packet transfer method for high speed, large capacity inter-network communication
US8948201B2 (en) Packet transfer apparatus
JPH10303928A (en) Exchange device for atm network, traffic management device and exchange method
JPH08186579A (en) Switching machine adaptor, computer and data switching method
WO2000056113A1 (en) Internet protocol switch and method
JPH11510013A (en) Conversion between one internal cell and multiple standard asynchronous transfer mode cells
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks
Cisco ATM and Broadband Trunks