JPH1146439A - Surge protection circuit - Google Patents
Surge protection circuitInfo
- Publication number
- JPH1146439A JPH1146439A JP9200202A JP20020297A JPH1146439A JP H1146439 A JPH1146439 A JP H1146439A JP 9200202 A JP9200202 A JP 9200202A JP 20020297 A JP20020297 A JP 20020297A JP H1146439 A JPH1146439 A JP H1146439A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- surge
- diode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は半導体集積回路に
適用するサージ保護回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge protection circuit applied to a semiconductor integrated circuit.
【0002】[0002]
【従来の技術】通常、半導体集積回路では、外部からの
静電気等によるサージによる内部回路の破壊の防止のた
め、保護抵抗と正,負サージをそれぞれ電源,接地部G
NDに逃がすための保護ダイオードで構成されるサージ
保護回路がついている。2. Description of the Related Art Normally, in a semiconductor integrated circuit, a protection resistor and positive and negative surges are respectively supplied to a power supply and a grounding section G in order to prevent the destruction of an internal circuit due to a surge due to external static electricity or the like.
There is a surge protection circuit composed of a protection diode to escape to ND.
【0003】しかし、システム上に、例えば、マイコン
とASICなどの複数の半導体集積回路が搭載され、そ
れぞれが電気的に接続されている場合、一方の電源が何
らかの原因で停止した場合、回路の誤動作や素子を破壊
してしまうことがある。However, for example, when a plurality of semiconductor integrated circuits such as a microcomputer and an ASIC are mounted on a system and each of them is electrically connected, when one power supply is stopped for some reason, the circuit malfunctions. Or the element may be destroyed.
【0004】この状況を、従来のサージ保護回路を示す
図2について説明する。図2において、1は半導体集積
回路、2はサージ保護抵抗、3は負のサージに対する保
護用のダイオード、7はサージ保護ダイオード、8はマ
イコン等からなる半導体集積回路、9はその出力回路で
ある。This situation will be described with reference to FIG. 2 showing a conventional surge protection circuit. In FIG. 2, 1 is a semiconductor integrated circuit, 2 is a surge protection resistor, 3 is a diode for protecting against a negative surge, 7 is a surge protection diode, 8 is a semiconductor integrated circuit including a microcomputer or the like, and 9 is its output circuit. .
【0005】図2に示すように、半導体集積回路8の出
力回路9からの出力電流がサージ保護抵抗2とサージ保
護ダイオード7を通って電源側に流れてしまい、回路の
誤動作や素子を破壊してしまうのである。そのため、通
常は、サージ保護ダイオード7をはずすことによって上
記のことが起らないようにしている。それによって、サ
ージ耐量が弱くなってしまう。As shown in FIG. 2, the output current from the output circuit 9 of the semiconductor integrated circuit 8 flows through the surge protection resistor 2 and the surge protection diode 7 to the power supply side, causing a malfunction of the circuit and destruction of the element. It will be. Therefore, usually, the above-mentioned situation is prevented by removing the surge protection diode 7. Thereby, the surge withstand capability is weakened.
【0006】[0006]
【発明が解決しようとする課題】この発明は、回路の誤
動作や素子の破壊を確実に防止できるサージ保護回路を
得ようとするものである。SUMMARY OF THE INVENTION An object of the present invention is to provide a surge protection circuit capable of reliably preventing a malfunction of a circuit and destruction of an element.
【0007】[0007]
【課題を解決するための手段】第1の発明のサージ保護
回路においては、半導体集積回路の入力回路と接地部と
の間にコレクタとエミッタとを接続された保護用トラン
ジスタと、前記入力回路と前記保護用トランジスタのベ
ースとの間にエミッタとコレクタとを接続された制御用
トランジスタと、前記制御用トランジスタのベースと接
地部との間に接続されたダイオード回路とを備え、前記
入力回路へのサージ電圧の印加に応じて前記制御用トラ
ンジスタの制御動作により前記保護用トランジスタを導
通するようにしたものである。According to a first aspect of the present invention, there is provided a surge protection circuit comprising: a protection transistor having a collector and an emitter connected between an input circuit of a semiconductor integrated circuit and a ground; A control transistor having an emitter and a collector connected to the base of the protection transistor; and a diode circuit connected between the base of the control transistor and a ground. The protection transistor is made conductive by a control operation of the control transistor in response to application of a surge voltage.
【0008】第2の発明のサージ保護回路においては、
半導体集積回路の入力回路にコレクタを接続されエミッ
タを接地されたNPNトランジスタと、前記NPNトラ
ンジスタのベースにコレクタを接続されエミッタを前記
入力回路に接続されたPNPトランジスタと、前記PN
Pトランジスタのベースと接地部との間に接続されたダ
イオード回路とを備え、前記入力回路へのサージ電圧の
印加に応じて前記PNPトランジスタの制御動作により
前記NPNトランジスタを導通するようにしたものであ
る。[0008] In the surge protection circuit of the second invention,
An NPN transistor having a collector connected to an input circuit of the semiconductor integrated circuit and having an emitter grounded; a PNP transistor having a collector connected to a base of the NPN transistor and having an emitter connected to the input circuit;
A diode circuit connected between the base of the P-transistor and a ground, wherein the NPN transistor is turned on by a control operation of the PNP transistor in response to application of a surge voltage to the input circuit. is there.
【0009】第3の発明のサージ保護回路においては、
半導体集積回路の入力回路にコレクタを接続されエミッ
タを接地されたNPNトランジスタと、前記NPNトラ
ンジスタのベースにコレクタを接続されエミッタを前記
入力回路に接続されたPNPトランジスタと、前記PN
Pトランジスタのベースと接地部との間に接続されたダ
イオード回路とを備え、前記入力回路へのサージ電圧の
印加に応じて前記PNPトランジスタの制御動作により
前記NPNトランジスタを導通するように構成するとと
もに、前記ダイオード回路を複数のダイオード素子によ
って構成したものである。In the surge protection circuit according to the third invention,
An NPN transistor having a collector connected to an input circuit of the semiconductor integrated circuit and having an emitter grounded; a PNP transistor having a collector connected to a base of the NPN transistor and having an emitter connected to the input circuit;
A diode circuit connected between the base of the P-transistor and a ground, and configured to conduct the NPN transistor by controlling the PNP transistor in response to application of a surge voltage to the input circuit; And the diode circuit is constituted by a plurality of diode elements.
【0010】[0010]
実施の形態1.図1は、この発明の実施の一形態を示す
回路図である。図1において、1はASICからなる半
導体集積回路、2はサージ保護抵抗、3は負のサージに
対する保護用のダイオード、4はPNPトランジスタか
らなる制御用トランジスタ、5はNPNトランジスタか
らなる保護用トランジスタ、6は複数のダイオード素子
を直列に接続したダイオード回路である。Embodiment 1 FIG. FIG. 1 is a circuit diagram showing one embodiment of the present invention. In FIG. 1, 1 is a semiconductor integrated circuit composed of an ASIC, 2 is a surge protection resistor, 3 is a diode for protecting against a negative surge, 4 is a control transistor composed of a PNP transistor, 5 is a protective transistor composed of an NPN transistor, Reference numeral 6 denotes a diode circuit in which a plurality of diode elements are connected in series.
【0011】この回路において、直列に接続されたダイ
オード素子群からなるダイオード回路6の端子間電圧を
Vnとすると、半導体集積回路1の入力回路にサージ電
圧が印加されることにより、PNPトランジスタ4のベ
ースとエミッタ間の電圧としてVBE+Vn以上の電圧が
加えられた場合、PNPトランジスタ4が導通してON
状態となる。In this circuit, assuming that a voltage between terminals of a diode circuit 6 composed of a series connection of diode elements is Vn, a surge voltage is applied to the input circuit of the semiconductor integrated circuit 1 so that the PNP transistor 4 When a voltage of VBE + Vn or more is applied as a voltage between the base and the emitter, the PNP transistor 4 is turned on and turned on.
State.
【0012】それによって、PNPトランジスタ4のエ
ミッタ−コレクタ間に電流が流れ、その電流がPNPト
ランジスタ5のベースに流れ込む。NPNトランジスタ
5のベースに電流が流れ込むことによって、NPNトラ
ンジスタ5が導通し、このPNPトランジスタ5は、入
力からサージ保護抵抗2を通って内部回路に流れ込もう
としているサージ電流を、そのコレクタから引き込み、
接地部GNDへ逃がそうとする。As a result, a current flows between the emitter and the collector of the PNP transistor 4, and the current flows into the base of the PNP transistor 5. When a current flows into the base of the NPN transistor 5, the NPN transistor 5 conducts. The PNP transistor 5 draws a surge current flowing from an input through the surge protection resistor 2 into an internal circuit from its collector. ,
An attempt is made to escape to the ground part GND.
【0013】この一連の動作によって、サージ耐量の向
上を図ることができる。また、ダイオード回路6の直列
に接続されたダイオード素子群のダイオード数を増減さ
せることによって、この回路の動作電圧を調節すること
ができる。そして、ASICからなる半導体集積回路1
の入力回路にマイコン等からなる半導体集積回路の出力
回路が接続されている場合に、半導体集積回路1の電源
が停止しても、保護用トランジスタとしてのNPNトラ
ンジスタ5はこの状態では導通状態とはならないので、
マイコン等からなる半導体集積回路の出力電流がサージ
保護回路を通じて電源側に流れるという事態を生ずるこ
とがなく、回路の誤動作や素子の破壊は起らないのであ
る。With this series of operations, the surge resistance can be improved. The operating voltage of the diode circuit 6 can be adjusted by increasing or decreasing the number of diodes in the diode element group connected in series. And a semiconductor integrated circuit 1 composed of an ASIC.
When an output circuit of a semiconductor integrated circuit composed of a microcomputer or the like is connected to the input circuit of, the NPN transistor 5 as a protection transistor does not conduct in this state even if the power supply of the semiconductor integrated circuit 1 is stopped. Because
The output current of the semiconductor integrated circuit such as a microcomputer does not flow to the power supply side through the surge protection circuit, and no malfunction of the circuit or destruction of the element occurs.
【0014】このように、この実施の形態によれば、N
PNトランジスタ5からなる保護用トランジスタとこの
NPNトランジスタ5からなる保護用トランジスタに対
し制御動作を行いその導通を制御するPNPトランジス
タ4からなる制御用トランジスタとによってサージ保護
動作を行うことにより、回路の誤動作や素子の破壊を確
実に防止できるサージ保護回路を得ることができる。ま
た、ダイオード回路6のダイオード素子数を増減させる
ことによって、回路の動作電圧を適切に調節することが
できるサージ保護回路を得ることができるものである。Thus, according to this embodiment, N
A malfunction of the circuit is achieved by performing a surge protection operation using a protection transistor including the PN transistor 5 and a control transistor including the PNP transistor 4 that controls the protection transistor including the NPN transistor 5 and controls conduction of the protection transistor including the NPN transistor 5. And a surge protection circuit that can reliably prevent the destruction of the element. Further, by increasing or decreasing the number of diode elements of the diode circuit 6, it is possible to obtain a surge protection circuit capable of appropriately adjusting the operation voltage of the circuit.
【0015】[0015]
【発明の効果】第1の発明によれば、保護用トランジス
タとこの保護用トランジスタの導通を制御する制御用ト
ランジスタによってサージ保護動作を行うことにより、
回路の誤動作や素子の破壊を確実に防止できるサージ保
護回路を得ることができる。According to the first aspect of the present invention, the surge protection operation is performed by the protection transistor and the control transistor for controlling the conduction of the protection transistor.
It is possible to obtain a surge protection circuit capable of reliably preventing a malfunction of the circuit and the destruction of the element.
【0016】第2の発明によれば、NPNトランジスタ
からなる保護用トランジスタとこのNPNトランジスタ
からなる保護用トランジスタの導通を制御するPNPト
ランジスタからなる制御用トランジスタによってサージ
保護動作を行うことにより、回路の誤動作や素子の破壊
を確実に防止できるサージ保護回路を得ることができ
る。According to the second aspect of the present invention, the surge protection operation is performed by the protection transistor including the NPN transistor and the control transistor including the PNP transistor for controlling conduction of the protection transistor including the NPN transistor. A surge protection circuit that can reliably prevent malfunction and destruction of elements can be obtained.
【0017】第3の発明によれば、回路の誤動作や素子
の破壊を確実に防止できるとともに、ダイオード回路の
ダイオード素子数を増減させることによって、回路の動
作電圧を適切に調節することができるサージ保護回路を
得ることができる。According to the third aspect of the present invention, it is possible to reliably prevent malfunction of the circuit and destruction of elements, and to appropriately adjust the operating voltage of the circuit by increasing or decreasing the number of diode elements in the diode circuit. A protection circuit can be obtained.
【図1】 この発明の実施の一形態を示す回路図であ
る。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
【図2】 従来のサージ保護回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional surge protection circuit.
1 半導体集積回路全体、2 サージ保護回路の抵抗、
3 負のサージに対する保護用のダイオード、4 PN
Pトランジスタ、5 NPNトランジスタ、6直列に接
続したダイオード群、7 正のサージに対する保護用の
ダイオード、8例えばマイコンなどの半導体集積回路、
9 半導体集積回路の出力回路。1 whole semiconductor integrated circuit, 2 resistance of surge protection circuit,
3 Diode for protection against negative surge, 4 PN
P transistor, 5 NPN transistor, 6 series-connected diode group, 7 diode for protection against positive surge, 8 semiconductor integrated circuit such as microcomputer,
9 Output circuit of semiconductor integrated circuit.
フロントページの続き (51)Int.Cl.6 識別記号 FI H03K 19/018 H01L 27/06 311A H03K 19/092 Continued on the front page (51) Int.Cl. 6 Identification code FI H03K 19/018 H01L 27/06 311A H03K 19/092
Claims (3)
間にコレクタとエミッタとを接続された保護用トランジ
スタと、前記入力回路と前記保護用トランジスタのベー
スとの間にエミッタとコレクタとを接続された制御用ト
ランジスタと、前記制御用トランジスタのベースと接地
部との間に接続されたダイオード回路とを備え、前記入
力回路へのサージ電圧の印加に応じて前記制御用トラン
ジスタの制御動作により前記保護用トランジスタを導通
するようにしたことを特徴とするサージ保護回路。1. A protection transistor having a collector and an emitter connected between an input circuit of a semiconductor integrated circuit and a ground, and an emitter and a collector between the input circuit and a base of the protection transistor. A control transistor connected thereto, and a diode circuit connected between a base of the control transistor and a ground portion, and a control operation of the control transistor according to application of a surge voltage to the input circuit. A surge protection circuit, wherein the protection transistor is made conductive.
接続されエミッタを接地されたNPNトランジスタと、
前記NPNトランジスタのベースにコレクタを接続され
エミッタを前記入力回路に接続されたPNPトランジス
タと、前記PNPトランジスタのベースと接地部との間
に接続されたダイオード回路とを備え、前記入力回路へ
のサージ電圧の印加に応じて前記PNPトランジスタの
制御動作により前記NPNトランジスタを導通するよう
にしたことを特徴とするサージ保護回路。2. An NPN transistor having a collector connected to an input circuit of the semiconductor integrated circuit and an emitter grounded,
A PNP transistor having a collector connected to the base of the NPN transistor and an emitter connected to the input circuit; and a diode circuit connected between the base of the PNP transistor and a ground portion, wherein a surge to the input circuit is provided. A surge protection circuit, wherein the NPN transistor is turned on by a control operation of the PNP transistor in response to application of a voltage.
接続されエミッタを接地されたNPNトランジスタと、
前記NPNトランジスタのベースにコレクタを接続され
エミッタを前記入力回路に接続されたPNPトランジス
タと、前記PNPトランジスタのベースと接地部との間
に接続されたダイオード回路とを備え、前記入力回路へ
のサージ電圧の印加に応じて前記PNPトランジスタの
制御動作により前記NPNトランジスタを導通するよう
に構成するとともに、前記ダイオード回路を複数のダイ
オード素子によって構成したことを特徴とするサージ保
護回路。3. An NPN transistor having a collector connected to an input circuit of the semiconductor integrated circuit and an emitter grounded,
A PNP transistor having a collector connected to the base of the NPN transistor and an emitter connected to the input circuit; and a diode circuit connected between the base of the PNP transistor and a ground portion, wherein a surge to the input circuit is provided. A surge protection circuit, wherein the NPN transistor is turned on by a control operation of the PNP transistor in response to application of a voltage, and the diode circuit is constituted by a plurality of diode elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9200202A JPH1146439A (en) | 1997-07-25 | 1997-07-25 | Surge protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9200202A JPH1146439A (en) | 1997-07-25 | 1997-07-25 | Surge protection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1146439A true JPH1146439A (en) | 1999-02-16 |
Family
ID=16420507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9200202A Pending JPH1146439A (en) | 1997-07-25 | 1997-07-25 | Surge protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1146439A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010537620A (en) * | 2007-08-30 | 2010-12-02 | ゼナジー パワー ピーティーワイ リミテッド | Power suppression device for fault current limiter |
-
1997
- 1997-07-25 JP JP9200202A patent/JPH1146439A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010537620A (en) * | 2007-08-30 | 2010-12-02 | ゼナジー パワー ピーティーワイ リミテッド | Power suppression device for fault current limiter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980006248A (en) | Integrated circuit with high voltage protection circuit | |
JPH08139528A (en) | Transistor protecting circuit | |
KR950001309B1 (en) | Overvoltage protected circuit | |
US4723191A (en) | Electronic voltage regulator for use in vehicles with protection against transient overvoltages | |
KR910001425B1 (en) | Semiconductor intergated circuit with input protection circuit | |
EP0166932B1 (en) | Protective circuit arrangement | |
JPH1146439A (en) | Surge protection circuit | |
JP2676762B2 (en) | Power semiconductor device | |
JPH11113169A (en) | Protection device for semiconductor circuit | |
JPS59181722A (en) | Electrostatic breakdown protecting circuit | |
JP3003825B2 (en) | Surge voltage protection circuit | |
JPH01287954A (en) | Electrostatic protection element | |
JP4239516B2 (en) | Electrostatic protection circuit and semiconductor device having the same | |
JP4083481B2 (en) | Surge protection circuit | |
JP2964567B2 (en) | Overcurrent protection circuit | |
JP2659269B2 (en) | Static electricity protection circuit | |
JPH0724816Y2 (en) | CMOS circuit protection device | |
JPH07283367A (en) | Overvoltage protective circuit | |
JP2953026B2 (en) | Electrostatic protection device for semiconductor integrated circuit device | |
KR0112077Y1 (en) | Esd protecting circuit | |
JPH0722928A (en) | Semiconductor integrated circuit device | |
JPH0510846B2 (en) | ||
JPH09116100A (en) | Protective circuit | |
JPH04145652A (en) | Electrostatic protective circuit | |
JPH05175427A (en) | Semiconductor integrated circuit |