JPH1145994A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH1145994A
JPH1145994A JP19837797A JP19837797A JPH1145994A JP H1145994 A JPH1145994 A JP H1145994A JP 19837797 A JP19837797 A JP 19837797A JP 19837797 A JP19837797 A JP 19837797A JP H1145994 A JPH1145994 A JP H1145994A
Authority
JP
Japan
Prior art keywords
terminal
cathode
gate
lead wire
gto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19837797A
Other languages
Japanese (ja)
Inventor
Kazunori Taguchi
和則 田口
Futoshi Tokuno
太 徳能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19837797A priority Critical patent/JPH1145994A/en
Publication of JPH1145994A publication Critical patent/JPH1145994A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the inductance of wiring, by arranging first and second terminals for controlling a main current between first and second current electrodes at the places where the terminals are overlapped when viewed in the direction of the main current. SOLUTION: In a gate turn-off thyristor(GTO) 1, a cathode terminal (a first terminal) 3 with a lead wire and a gate electrode 5 are disposed on the side face of the GTO 1 on structure, in which a semiconductor chip is pressure- contacted while being held from the top face and the underside. The cathode terminal 3 with the lead wire and the gate electrode 5 are arranged at places, where the cathode terminal 3 and the gate electrode 5 are overlapped in the direction that a main current I between an anode 20 and a cathode 2 is flowed. Consequently, no opening is formed from the above-mentioned direction. As a result, since the cathode lead wire 4 and a gate lead wire 7 are brought near by a section, in which no opening is formed, magnetic flux is offset. Accordingly, the inductance of wiring can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ゲートターンオ
フサイリスタ(Gate Turn-Off Thyristor:GTO)や
絶縁ゲート型バイポーラトランジスタ(Insulated-Gate
Bipolar Transistor:IGBT)等の半導体装置に関
する。
The present invention relates to a gate turn-off thyristor (GTO) and an insulated gate bipolar transistor (Insulated-Gate).
The present invention relates to a semiconductor device such as a bipolar transistor (IGBT).

【0002】[0002]

【従来の技術】図5はGTOの概念を説明する図であ
る。GTOは、カソード2、アノード20、カソード2
及びアノード20間に流れる主電流Iを制御するための
第1端子30及び第2端子60を備えている。
2. Description of the Related Art FIG. 5 is a diagram for explaining the concept of GTO. GTO includes cathode 2, anode 20, cathode 2
And a first terminal 30 and a second terminal 60 for controlling a main current I flowing between the anode 20.

【0003】図6は従来の平型パッケージのGTO1a
をアノードからカソードへ主電流が流れる方向から眺め
たときの上面図であり、図7はこの方向に対して垂直な
方向から眺めた拡大側面図である。図6及び図7におい
て、2はカソード、3は半田付によってカソード2に固
着されたリード線付カソード端子、4はかしめ等によっ
てリード線付カソード端子3に一体化され、主リード線
8から枝分かれしたカソードリード線、5はゲート電
極、6は半田付によってゲート電極5に固着されたリー
ド線付ゲート端子、7はかしめ等によってリード線付ゲ
ート端子6に一体化され、主リード線8から枝分かれし
たゲートリード線である。
FIG. 6 shows a conventional flat package GTO1a.
FIG. 7 is a top view when viewed from the direction in which the main current flows from the anode to the cathode, and FIG. 7 is an enlarged side view as viewed from a direction perpendicular to this direction. 6 and 7, 2 is a cathode, 3 is a cathode terminal with a lead wire fixed to the cathode 2 by soldering, 4 is integrated with the cathode terminal with a lead wire 3 by caulking or the like, and branches off from the main lead wire 8. 5 is a gate electrode, 6 is a gate terminal with a lead wire fixed to the gate electrode 5 by soldering, 7 is integrated with the gate terminal with a lead wire 6 by caulking or the like, and branches off from the main lead wire 8. This is the gate lead wire.

【0004】図6及び図7中のリード線付カソード端子
3及びリード線付ゲート端子6はそれぞれ図5中の第1
端子30及び第2端子60に対応している。
The cathode terminal 3 with lead and the gate terminal 6 with lead in FIGS. 6 and 7 respectively correspond to the first terminal in FIG.
It corresponds to the terminal 30 and the second terminal 60.

【0005】次にGTO1aの構成を説明する。GTO
1aは、半導体チップを上面側及び下面側からはさんで
圧接する構造上、リード線付カソード端子3及びゲート
電極5がGTO1aの側面に配置される。リード線付カ
ソード端子3及びリード線付ゲート端子6は、短絡され
ないようにするため、必要な距離を介して離す必要があ
る。このため、従来では、図6に示すように、リード線
付きゲート端子6が配置されている位置からGTO1a
の円周方向に角度θの位置にリード線付カソード端子3
が配置される。したがって、図6に示すように、隙間1
00が存在する。
Next, the configuration of the GTO 1a will be described. GTO
In the structure 1a, the cathode terminal 3 with a lead wire and the gate electrode 5 are arranged on the side surface of the GTO 1a because of the structure in which the semiconductor chip is pressed and sandwiched from the upper and lower sides. The cathode terminal 3 with a lead and the gate terminal 6 with a lead need to be separated by a necessary distance so as not to be short-circuited. Therefore, conventionally, as shown in FIG. 6, the GTO 1a
Cathode terminal 3 with lead wire at the angle θ in the circumferential direction of
Is arranged. Therefore, as shown in FIG.
00 exists.

【0006】GTO1aは、リード線付カソード端子3
に対してバイアスされたカソード付ゲート端子6からゲ
ート電流がゲート電極5に流れ込むことによって、GT
O1aがオンして、アノード20からカソード2へ主電
流Iが流れる。ここで、GTO1aをオンし得るために
は、ゲート電流の大きさをGTO1aの性能に相応した
大きさにする必要がある。このため、GTO1aのオン
・オフを制御するためのゲートドライブユニットとGT
O1aとの間の結線(カソードリード線4、ゲートリー
ド線7、主リード線8)のインダクタンスは、小さいほ
ど望ましい。
The GTO 1a is a cathode terminal 3 with a lead wire.
The gate current flows into the gate electrode 5 from the gate terminal 6 with cathode biased with respect to
O1a is turned on, and the main current I flows from the anode 20 to the cathode 2. Here, in order to turn on the GTO 1a, it is necessary to set the magnitude of the gate current to a value corresponding to the performance of the GTO 1a. For this reason, a gate drive unit for controlling ON / OFF of the GTO 1a and the GT
It is desirable that the inductance of the connection (cathode lead wire 4, gate lead wire 7, main lead wire 8) to O1a be as small as possible.

【0007】GTO1aの使用方法は、複数のGTO1
aを直列にスタック組み付し、主リード線8をドライブ
ユニットに接続する。通常、GTO1aに対し、スタッ
クは圧接力を保持するための支柱等によって大きく設計
されており、ドライブユニットの接続に使用される主リ
ード線8は少なくとも20cmを必要としている。
[0007] The GTO1a is used by a plurality of GTO1s.
a is assembled in a stack in series, and the main lead wire 8 is connected to the drive unit. Normally, the stack is designed to be large with respect to the GTO 1a by supporting columns for holding the press contact force, and the main lead wire 8 used for connecting the drive unit needs at least 20 cm.

【0008】上記使用方法によってGTO1aを動作さ
せる高速パルスのゲート電流を印加する場合に、結線の
インダクタンスによってゲート電流の上昇率(diG/
dt)が抑制される。この上昇率が抑制されると、GT
O1aを構成する半導体基板のGTOセグメントに対
し、ゲート電流の広がりが不十分となり、主電流がGT
Oセグメントの一部に集中し、GTO1aの破壊が生じ
る。
When a high-speed pulse gate current for operating the GTO 1a is applied by the above-mentioned usage method, the rate of increase of the gate current (diG /
dt) is suppressed. When this rise rate is suppressed, GT
The spread of the gate current is insufficient for the GTO segment of the semiconductor substrate constituting O1a, and the main current is
GTO1a is concentrated in a part of the O segment, and the destruction of GTO1a occurs.

【0009】結線のインダクタンスの低減方法は従来で
は次のような方法がある。 (1)結線の長さを極力短くする。 (2)表皮効果による影響の低減を図るため、結線を構
成する導線(素線)径を小さくする。 (3)結線によって発生する磁束の相殺を図るため、カ
ソードリード線4及びゲートリード線7を極力近づけ
る。
Conventionally, there are the following methods for reducing the inductance of the connection. (1) Make the connection length as short as possible. (2) In order to reduce the influence of the skin effect, the diameter of the conductor (element wire) forming the connection is reduced. (3) In order to cancel the magnetic flux generated by the connection, the cathode lead wire 4 and the gate lead wire 7 are brought as close as possible.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、カソー
ドリード線4とゲートリード線7とは、隙間100を介
して配置されているため、隙間100の分、カソードリ
ード線4とゲートリード線7とは互いに遠く配置され
る。このため、上記(3)による磁束の相殺が抑制され
る。したがって、結線のインダクタンスが増加するとい
う問題点がある。
However, since the cathode lead wire 4 and the gate lead wire 7 are arranged via the gap 100, the distance between the cathode lead wire 4 and the gate lead wire 7 is reduced by the gap 100. Located far from each other. Therefore, the cancellation of the magnetic flux due to the above (3) is suppressed. Therefore, there is a problem that the inductance of the connection increases.

【0011】従来では、破壊を防止するために、ドライ
ブユニットのパワーを大きくすることによって上昇率を
上げて、GTO1aを構成する半導体基板のGTOセグ
メントの全てが主電流の集中を受けることなくオンする
ようにしていた。しかし、ドライブユニットのパワーを
大きくすることによって、ドライブユニットの大型化、
コストアップが生じる。
Conventionally, in order to prevent destruction, the rate of increase is increased by increasing the power of the drive unit so that all of the GTO segments of the semiconductor substrate constituting the GTO 1a are turned on without receiving the main current concentration. I was However, by increasing the power of the drive unit, the drive unit becomes larger,
The cost increases.

【0012】本発明は、この問題点を解決するためにな
されたものであり、結線のインダクタンスの低減が図れ
る半導体装置を得ることを目的とする。
The present invention has been made to solve this problem, and has as its object to obtain a semiconductor device capable of reducing the inductance of connection.

【0013】[0013]

【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、第1及び第2電流電極と、前記第1及
び第2電流電極間に流れる主電流を制御するための第1
及び第2端子とを備えた半導体装置であって、前記第1
及び第2端子は、前記主電流が流れる方向から眺めて重
なる位置に配置されている。
According to a first aspect of the present invention, there is provided a first and second current electrodes, and a first and a second current electrodes for controlling a main current flowing between the first and the second current electrodes. 1
And a second terminal, wherein the first terminal
The second terminal and the second terminal are arranged at overlapping positions when viewed from the direction in which the main current flows.

【0014】本発明の請求項2に係る課題解決手段にお
いて、前記第1端子の先端部は、前記第2端子の先端部
より後退している。
According to a second aspect of the present invention, the tip of the first terminal is recessed from the tip of the second terminal.

【0015】本発明の請求項3に係る課題解決手段にお
いて、前記第2端子は、一端が前記第2電流電極に接続
され、他端が前記主電流が流れる方向を基準として前記
第2電流電極及び前記第1端子の間に存在する。
According to a third aspect of the present invention, the second terminal has one end connected to the second current electrode, and the other end connected to the second current electrode with reference to a direction in which the main current flows. And the first terminal.

【0016】本発明の請求項4に係る課題解決手段にお
いて、前記第1及び第2端子は、1組のコネクタ片を構
成し、前記コネクタ片には、当該半導体装置の外部と接
続するための別のコネクタ片が挿脱される。
According to a fourth aspect of the present invention, the first and second terminals constitute a set of connector pieces, and the connector pieces are provided for connecting to the outside of the semiconductor device. Another connector piece is inserted and removed.

【0017】[0017]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図5はGTOの概念を説明する図であ
り、従来の技術において説明したように、GTOは、カ
ソード2、アノード20、カソード2及びアノード20
間に流れる主電流を制御するための第1端子30及び第
2端子60を備えている。
Embodiment 1 FIG. FIG. 5 is a diagram for explaining the concept of the GTO. As described in the related art, the GTO includes the cathode 2, the anode 20, the cathode 2, and the anode 20.
A first terminal 30 and a second terminal 60 for controlling a main current flowing therebetween are provided.

【0018】図1は本発明の実施の形態1における平型
パッケージのGTO1をアノードからカソードへ主電流
が流れる方向から眺めたときの上面図であり、図2はこ
の方向に対して垂直な方向から眺めた拡大側面図であ
る。図1及び図2において、2はカソード、3は半田付
によってカソード2に固着されたリード線付カソード端
子、4はかしめ等によってリード線付カソード端子3に
一体化され、主リード線8から枝分かれしたカソードリ
ード線、5は制御電極であるゲート電極、6は半田付に
よってゲート電極5に固着されたリード線付ゲート端
子、7はかしめ等によってリード線付ゲート端子6に一
体化され、主リード線8から枝分かれしたゲートリード
線である。
FIG. 1 is a top view of the flat package GTO 1 according to the first embodiment of the present invention when viewed from the direction in which the main current flows from the anode to the cathode, and FIG. 2 is a direction perpendicular to this direction. It is the expansion side view seen from. 1 and 2, 2 is a cathode, 3 is a cathode terminal with a lead wire fixed to the cathode 2 by soldering, 4 is integrated with the cathode terminal 3 with a lead wire by caulking or the like, and branches off from the main lead wire 8. 5 is a gate electrode as a control electrode, 6 is a gate terminal with a lead wire fixed to the gate electrode 5 by soldering, 7 is integrated with the gate terminal with a lead wire 6 by caulking, etc. A gate lead branched from line 8.

【0019】実施の形態1では、アノード20及びカソ
ード2のうちの一方は第1電流電極であり、他方は第2
電流電極であり、リード線付カソード端子3及びリード
線付ゲート端子6のうちの一方は第1端子であり、他方
は第2端子である。すなわち、リード線付カソード端子
3及びリード線付ゲート端子6はそれぞれ図5中の第1
端子30及び第2端子60に対応している。
In the first embodiment, one of the anode 20 and the cathode 2 is a first current electrode, and the other is a second current electrode.
One of the cathode terminal 3 with a lead and the gate terminal 6 with a lead is a first terminal, and the other is a second terminal. That is, the cathode terminal 3 with the lead wire and the gate terminal 6 with the lead wire are respectively the first terminal in FIG.
It corresponds to the terminal 30 and the second terminal 60.

【0020】GTO1は、半導体チップを上面側及び下
面側からはさんで圧接する構造上、リード線付カソード
端子3及びゲート電極5がGTO1の側面に配置され
る。リード線付カソード端子3とゲート電極5とは、図
1に示すように、アノード20及びカソード2間の主電
流Iが流れる方向から眺めて重なる位置に配置されてい
る。したがって、この方向から眺めて、図6に示すよう
な隙間100が存在しない。
The GTO 1 has a structure in which a semiconductor chip is pressed between upper and lower sides and a cathode terminal 3 with a lead wire and a gate electrode 5 are arranged on the side of the GTO 1. As shown in FIG. 1, the cathode terminal 3 with a lead wire and the gate electrode 5 are arranged at overlapping positions when viewed from the direction in which the main current I flows between the anode 20 and the cathode 2. Therefore, when viewed from this direction, there is no gap 100 as shown in FIG.

【0021】リード線付ゲート端子6の先端部は、かし
め等によってゲートリード線7に接続されている。リー
ド線付カソード端子3の先端部は、かしめ等によってカ
ソードリード線4に接続されている。リード線付カソー
ド端子3は、この先端部にかしめ等が施されているた
め、折れ曲がっている。また、リード線付カソード端子
3及びリード線付ゲート端子6それぞれの先端部はリー
ド線が接続されているため太い。したがって、リード線
付カソード端子3の先端部及びリード線付ゲート端子6
の先端部は短絡する恐れがある。そこで、実施の形態1
では、リード線付カソード端子3及びリード線付ゲート
端子6が短絡されないようにするため、リード線付ゲー
ト端子6の先端部はリード線付カソード端子3の先端部
より後退するように構成する。これによって、リード線
付ゲート端子6の先端部及びリード線付カソード端子3
の先端部の接近あるいは短絡を防止できる。
The tip of the lead terminal 6 with a lead wire is connected to the gate lead wire 7 by caulking or the like. The tip of the cathode terminal 3 with a lead wire is connected to the cathode lead wire 4 by caulking or the like. The cathode terminal 3 with a lead wire is bent because the tip portion is caulked or the like. In addition, the leading ends of the cathode terminal 3 with lead wire and the gate terminal 6 with lead wire are thick because lead wires are connected. Therefore, the tip of the cathode terminal 3 with lead and the gate terminal 6 with lead
May be short-circuited. Therefore, Embodiment 1
In order to prevent the short circuit between the cathode terminal 3 with lead wire and the gate terminal 6 with lead wire, the leading end of the gate terminal 6 with lead wire is configured to recede from the leading end of the cathode terminal 3 with lead wire. As a result, the tip of the gate terminal 6 with the lead and the cathode terminal 3 with the lead are
Approaching or short-circuiting of the tip of the device can be prevented.

【0022】また、リード線付カソード端子3先端部と
ゲート電極との図2に示す距離Lは、カソード2及びゲ
ート電極5間に印加される電圧が15〜25V程度のと
き、好ましくは2mm以上にすればよい。
The distance L between the tip of the cathode terminal 3 with a lead wire and the gate electrode shown in FIG. 2 is preferably about 2 mm or more when the voltage applied between the cathode 2 and the gate electrode 5 is about 15 to 25 V. What should I do?

【0023】次にGTO1の動作を説明する。GTO1
は、リード線付カソード端子3に対してバイアスされた
カソード付ゲート端子6からゲート電流がゲート電極5
に流れ込むことによって、GTO1がオンして、アノー
ド20及びカソード2間に主電流Iが流れる。ここで、
主電流Iを流し得るためには、ゲート電流の大きさをG
TO1の性能に相応した大きさにする必要がある。この
ため、GTO1のオン・オフを制御するためのゲートド
ライブユニットとGTO1との間の結線(カソードリー
ド線4、ゲートリード線7、主リード線8)のインダク
タンスは、小さいほど望ましい。
Next, the operation of the GTO 1 will be described. GTO1
Means that a gate current is supplied from the gate terminal with cathode biased with respect to the cathode terminal with lead wire 3 to the gate electrode 5.
, The GTO 1 is turned on, and the main current I flows between the anode 20 and the cathode 2. here,
In order to allow the main current I to flow, the magnitude of the gate current must be G
It is necessary to make the size corresponding to the performance of TO1. For this reason, the smaller the inductance of the connection (cathode lead wire 4, gate lead wire 7, main lead wire 8) between the gate drive unit for controlling ON / OFF of GTO 1 and GTO 1, the more desirable.

【0024】GTO1は、主電流Iが流れる方向から眺
めて、図6に示すような隙間100が存在しない。した
がって、カソードリード線4とゲートリード線7とは、
隙間100が存在しない分、近づくため、従来の技術で
説明した(3)による磁束の相殺が図れる。したがっ
て、結線のインダクタンスが低減する。
The GTO 1 has no gap 100 as shown in FIG. 6 when viewed from the direction in which the main current I flows. Therefore, the cathode lead 4 and the gate lead 7 are
Since there is no gap 100, the magnetic flux is approached, so that the magnetic flux can be canceled by (3) described in the related art. Therefore, the inductance of the connection is reduced.

【0025】従来の技術で説明した使用方法によって複
数のGTO1を直列にスタック組み付けした場合を考え
る。高速パルスのゲート電流を流す場合に、各GTO1
は、結線のインダクタンスによって、ゲート電流の上昇
率(diG/dt)が抑制される。しかし、本実施の形
態の結線のインダクタンスは低減しているため、GTO
1がオンし得る大きさのゲート電流が従来のGTO1a
と比べて生じ易くなるため、GTO1を構成する半導体
基板のGTOセグメントの一部に主電流の集中が起きに
くい。したがって、GTO1の破壊が抑制される。
Consider a case in which a plurality of GTOs 1 are assembled in a stack in series by the use method described in the prior art. When a high-speed pulse gate current flows, each GTO1
In the method, the rate of increase (diG / dt) of the gate current is suppressed by the connection inductance. However, since the inductance of the connection according to the present embodiment is reduced, the GTO
1 is large enough to turn on the conventional GTO1a.
Therefore, the main current hardly concentrates on a part of the GTO segment of the semiconductor substrate constituting the GTO 1. Therefore, the destruction of GTO1 is suppressed.

【0026】本実施の形態の効果は次の通りである。リ
ード線付カソード端子3とリード線付ゲート端子6と
は、主電流Iが流れる方向から眺めて重なる位置に配置
されているため、結線のインダクタンスが低減する。
The effects of the present embodiment are as follows. Since the cathode terminal 3 with a lead and the gate terminal 6 with a lead are arranged in an overlapping position when viewed from the direction in which the main current I flows, the inductance of the connection is reduced.

【0027】結線のインダクタンスが低減することによ
って、ドライブユニットのパワーが小さくても必要なゲ
ート電流の上昇率を得ることができ、GTO1を構成す
る半導体基板のGTOセグメントの全てが主電流の集中
を受けることなくオンする。
By reducing the inductance of the connection, the required increase rate of the gate current can be obtained even if the power of the drive unit is small, and all the GTO segments of the semiconductor substrate constituting the GTO 1 receive the main current concentration. Turn on without.

【0028】パワーの小さいドライブユニットを用いる
ことができるため、ドライブユニットの小型化、コスト
ダウンが図れる。
Since a drive unit with low power can be used, the size and cost of the drive unit can be reduced.

【0029】実施の形態2.図3は本発明の実施の形態
2におけるGTO1を主電流が流れる方向に対して垂直
な方向から眺めた拡大側面図である。図3において、9
はカソード2に固着されたカソードファストン端子、3
aはカソードファストン端子9に挿嵌できるリード線付
カソード端子、その他の符号は図2内の符号に対応して
いる。
Embodiment 2 FIG. 3 is an enlarged side view of GTO 1 according to Embodiment 2 of the present invention when viewed from a direction perpendicular to a direction in which a main current flows. In FIG. 3, 9
Are cathode faston terminals fixed to the cathode 2, 3
a is a cathode terminal with a lead wire that can be inserted into the cathode faston terminal 9, and other reference numerals correspond to the reference numerals in FIG.

【0030】実施の形態2では、アノード20が第1電
流電極であり、カソード2が第2電流電極であり、カソ
ードファストン端子9が第2端子であり、リード線付ゲ
ート端子6が第1端子である。
In the second embodiment, the anode 20 is the first current electrode, the cathode 2 is the second current electrode, the cathode faston terminal 9 is the second terminal, and the gate terminal 6 with lead wire is the first terminal. It is.

【0031】次に実施の形態2のGTO1の構成を説明
する。カソードファストン端子9の形状は、一端がカソ
ード2に接続され、他端が主電流Iが流れる方向を基準
としてカソード2及びリード付ゲート端子6の中央付近
から外側へ延在し、これら一端及び他端の途中がカソー
ド2及びリード付ゲート端子6の間を経由しているL字
型である。カソードファストン端子9の他端にリード線
付カソード端子3aを挿嵌することが可能である。
Next, the configuration of the GTO 1 according to the second embodiment will be described. The shape of the cathode faston terminal 9 is such that one end is connected to the cathode 2 and the other end extends outward from the vicinity of the center of the cathode 2 and the leaded gate terminal 6 with reference to the direction in which the main current I flows. The middle of the end is L-shaped passing between the cathode 2 and the gate terminal 6 with lead. The cathode terminal 3a with a lead wire can be inserted into the other end of the cathode faston terminal 9.

【0032】次に動作について説明する。距離Lを調節
しながら、リード線付カソード端子3aをカソードファ
ストン端子9に挿嵌する。リード線付カソード端子3a
が挿嵌されるカソードファストン端子9の先端がカソー
ド2及びリード線付ゲート端子6の中央付近に存在する
ことによって、カソードリード線4をゲートリード線7
に近づけることができるため、従来の技術で説明した
(3)による磁束の相殺が図れる。したがって、結線の
インダクタンスが低減する。その他の動作は実施の形態
1と同様である。
Next, the operation will be described. The cathode terminal 3 a with lead wire is inserted into the cathode faston terminal 9 while adjusting the distance L. Cathode terminal 3a with lead wire
Is located near the center of the cathode 2 and the gate terminal 6 with a lead wire, so that the cathode lead wire 4 is connected to the gate lead wire 7.
, The magnetic flux can be canceled by (3) described in the related art. Therefore, the inductance of the connection is reduced. Other operations are the same as those in the first embodiment.

【0033】本実施の形態の効果は次の通りである。カ
ソードファストン端子9がカソード2とゲート電極5と
の中央付近に位置することによって、カソードリード線
4をゲートリード線7に近づけることができるため、結
線のインダクタンスの低減が図れる。
The effects of this embodiment are as follows. Since the cathode faston terminal 9 is located near the center between the cathode 2 and the gate electrode 5, the cathode lead wire 4 can be brought closer to the gate lead wire 7, so that the inductance of the connection can be reduced.

【0034】リード線付カソード端子3aをカソードフ
ァストン端子9に嵌挿することが可能であるため、リー
ド線付カソード端子3aとリード線付ゲート端子6との
相対的な位置を変更することが容易にできる。したがっ
て、リード線付カソード端子3a及びリード線付ゲート
端子6が短絡されないように距離Lを調節できる。
Since the cathode terminal with lead 3a can be fitted into the cathode faston terminal 9, it is easy to change the relative positions of the cathode terminal with lead 3a and the gate terminal 6 with lead. Can be. Therefore, the distance L can be adjusted so that the cathode terminal 3a with a lead and the gate terminal 6 with a lead are not short-circuited.

【0035】実施の形態3.図4は本発明の実施の形態
3におけるGTO1を主電流が流れる方向に対して垂直
な方向から眺めた拡大側面図である。図4において、9
はカソード2に固着されたカソードファストン端子、3
aはカソードファストン端子9に挿嵌できるリード線付
カソード端子、10はゲート電極5に固着されたゲート
ファストン端子、6aはゲートファストン端子10に挿
嵌できるリード線付ゲート端子、11はハーネスコネク
タ片、12はハーネスコネクタ片11内の空間を2つに
区画する区画板、その他の符号は図2内の符号に対応し
ている。
Embodiment 3 FIG. FIG. 4 is an enlarged side view of GTO 1 according to Embodiment 3 of the present invention when viewed from a direction perpendicular to a direction in which a main current flows. In FIG.
Are cathode faston terminals fixed to the cathode 2, 3
a is a cathode terminal with a lead wire that can be inserted into the cathode faston terminal 9, 10 is a gate faston terminal fixed to the gate electrode 5, 6a is a gate terminal with a lead wire that can be inserted into the gate faston terminal 10, and 11 is a harness connector piece. , 12 are partition plates for partitioning the space in the harness connector piece 11 into two, and other reference numerals correspond to the reference numerals in FIG.

【0036】実施の形態3では、アノード20及びカソ
ード2のうちの一方は第1電流電極であり、他方は第2
電流電極であり、カソードファストン端子9及びゲート
ファストン端子10のうちの一方は第1端子であり、他
方は第2端子である。
In the third embodiment, one of the anode 20 and the cathode 2 is a first current electrode, and the other is a second current electrode.
One of the cathode faston terminal 9 and the gate faston terminal 10 is a first terminal, and the other is a second terminal.

【0037】次に実施の形態3のGTO1の構成を説明
する。カソードファストン端子9の形状は、一端がカソ
ード2に接続され、他端が主電流Iが流れる方向を基準
としてカソード2及びゲートファストン端子10の間か
ら外側へ延在し、これら一端及び他端の途中がカソード
2及びゲートファストン端子10の間を経由しているL
字型である。カソードファストン端子9の他端にリード
線付カソード端子3aを挿嵌することが可能である。
Next, the configuration of the GTO 1 according to the third embodiment will be described. The shape of the cathode faston terminal 9 is such that one end is connected to the cathode 2 and the other end extends outward from between the cathode 2 and the gate faston terminal 10 with reference to the direction in which the main current I flows. L on the way passes between the cathode 2 and the gate faston terminal 10.
It is character-shaped. The cathode terminal 3a with a lead wire can be inserted into the other end of the cathode faston terminal 9.

【0038】ゲートファストン端子10の形状は、一端
がゲート電極5に接続され、他端が主電流Iが流れる方
向を基準としてゲート電極5及びカソードファストン端
子9の間から外側へ延在し、これら一端及び他端の途中
がゲート電極5及びカソードファストン端子9の間を経
由しているL字型である。ゲートファストン端子10の
他端はリード線付ゲート端子6aを挿嵌することが可能
である。
The gate faston terminal 10 has one end connected to the gate electrode 5 and the other end extending outward from between the gate electrode 5 and the cathode faston terminal 9 with reference to the direction in which the main current I flows. One end and the other end are L-shaped portions passing between the gate electrode 5 and the cathode faston terminal 9. The other end of the gate faston terminal 10 can be fitted with the gate terminal 6a with a lead wire.

【0039】また、カソードファストン端子9及びゲー
トファストン端子10は、それらの上記他端が対向して
配置されており、1組のコネクタ片を構成している。
The other ends of the cathode faston terminal 9 and the gate faston terminal 10 are opposed to each other, and constitute one set of connector pieces.

【0040】ハーネスコネクタ片11は、ドライブユニ
ットをGTO1に接続するためのもう1つのコネクタ片
であり、カソードリード線4及びゲートリード線7に接
続されている。ハーネスコネクタ片11の内部の空間
は、区画板12によって2つに区画されている。それら
2つの空間の一方にはリード線付カソード端子3aが格
納され、他方にはリード線付ゲート端子6aが格納され
ることによって、ハーネスコネクタ片11内にリード線
付カソード端子3a及びリード線付ゲート端子6aが対
向して格納される。
The harness connector piece 11 is another connector piece for connecting the drive unit to the GTO 1, and is connected to the cathode lead wire 4 and the gate lead wire 7. The space inside the harness connector piece 11 is divided into two by a partition plate 12. A cathode terminal 3a with a lead wire is stored in one of the two spaces, and a gate terminal 6a with a lead wire is stored in the other space. The gate terminals 6a are stored facing each other.

【0041】その他の構成は実施の形態1と同様であ
る。
Other configurations are the same as those of the first embodiment.

【0042】次に動作について説明する。ハーネスコネ
クタ片11をカソードファストン端子9及びゲートファ
ストン端子10からなる1組のコネクタ片に挿脱する。
これによって、カソードファストン端子9とリード線付
カソード端子3aとの接続と、ゲートファストン端子1
0とリード線付ゲート端子6aとの接続を同時に行え
る。また、リード線付カソード端子3a及びリード線付
ゲート端子6aが薄い区画板12を介して配置されるこ
とによって、カソードリード線4とゲートリード線7と
が近づくため、従来の技術で説明した(3)による磁束
の相殺が図れる。したがって、結線のインダクタンスが
低減する。その他の動作は実施の形態1と同様である。
Next, the operation will be described. The harness connector piece 11 is inserted into and removed from a set of connector pieces composed of the cathode faston terminal 9 and the gate faston terminal 10.
As a result, the connection between the cathode faston terminal 9 and the cathode terminal 3a with lead wire and the gate faston terminal 1
0 and the gate terminal with lead wire 6a can be connected simultaneously. Further, since the cathode terminal with lead 3a and the gate terminal with lead 6a are arranged via the thin partition plate 12, the cathode lead 4 and the gate lead 7 come closer to each other. The magnetic flux can be canceled by 3). Therefore, the inductance of the connection is reduced. Other operations are the same as those in the first embodiment.

【0043】本実施の形態の効果は次の通りである。従
来では、図6に示すように、リード線付きゲート端子6
が配置されている位置からGTO1aの円周方向に角度
θの位置にリード線付カソード端子3が配置されるた
め、リード線付カソード端子3及びリード線付きゲート
端子6を1組とするコネクタ片の形成が困難である。一
方、実施の形態3では、カソードファストン端子9及び
ゲートファストン端子10は、主電流Iが流れる方向か
ら眺めて重なる位置に配置されているため、カソードフ
ァストン端子9及びゲートファストン端子10を1組と
するコネクタ片の形成が可能である。
The effects of this embodiment are as follows. Conventionally, as shown in FIG.
Is disposed at a position at an angle θ in the circumferential direction of the GTO 1a from the position where the lead wire is disposed, the connector piece having the cathode terminal with lead 3 and the gate terminal 6 with lead as one set Is difficult to form. On the other hand, in the third embodiment, the cathode faston terminal 9 and the gate faston terminal 10 are arranged at positions overlapping each other when viewed from the direction in which the main current I flows. It is possible to form a connector piece that performs the following.

【0044】リード線付カソード端子3a及びリード線
付ゲート端子6aが薄い区画板12を介して配置される
ことによって、カソードリード線4とゲートリード線7
とが近づくため、結線のインダクタンスの低減が図れ
る。
By arranging the cathode terminal with lead wire 3a and the gate terminal with lead wire 6a through the thin partition plate 12, the cathode lead wire 4 and the gate lead wire 7 are formed.
, The connection inductance can be reduced.

【0045】カソードファストン端子9及びゲートファ
ストン端子10からなる1組のコネクタ片へのハーネス
コネクタ片11の挿脱によって、GTO1とドライブユ
ニットとの接続を容易に行うことができる。
The GTO 1 can be easily connected to the drive unit by inserting and removing the harness connector piece 11 from a set of connector pieces consisting of the cathode faston terminal 9 and the gate faston terminal 10.

【0046】リード線付カソード端子3a及びリード線
付ゲート端子6aの間には区画板12が介在しているた
め、安全性が向上する。
Since the partition plate 12 is interposed between the cathode terminal 3a with a lead and the gate terminal 6a with a lead, safety is improved.

【0047】変形例.実施の形態2において、カソード
2及びゲート電極5のうちのカソード2のみにファスト
ン端子が設られた例を示したが、カソード2及びゲート
電極5のうちのゲート電極5のみにファストン端子が設
られていてもよい。
Modified example. In the second embodiment, the example in which the faston terminal is provided only to the cathode 2 of the cathode 2 and the gate electrode 5 is shown, but the faston terminal is provided only to the gate electrode 5 of the cathode 2 and the gate electrode 5. May be.

【0048】また、実施の形態1〜3では、GTOに適
用した場合を示したが、GTOの他にIGBT等の大電
流を制御する半導体装置に適用してもよい。
In the first to third embodiments, the case where the present invention is applied to the GTO has been described. However, the present invention may be applied to a semiconductor device which controls a large current such as an IGBT in addition to the GTO.

【0049】[0049]

【発明の効果】本発明請求項1によると、第1及び第2
端子は、主電流が流れる方向から眺めて重なる位置に配
置されているため、第1及び第2端子とドライブユニッ
トとを接続するための結線のインダクタンスが低減する
という効果を奏す。
According to the first aspect of the present invention, the first and the second are provided.
Since the terminals are arranged at overlapping positions when viewed from the direction in which the main current flows, there is an effect that the inductance of the connection for connecting the first and second terminals to the drive unit is reduced.

【0050】本発明請求項2によると、第1及び第2端
子の先端部に結線を接続すれば、これらの先端部の接近
あるいは短絡の防止が図れるという効果を奏す。
According to the second aspect of the present invention, if a wire is connected to the tips of the first and second terminals, the approach or short-circuit of these tips can be prevented.

【0051】本発明請求項3によると、第2端子の他端
が第2電流電極及び第1端子の間に存在することによっ
て、第2端子が第1端子に近づくため、結線のインダク
タンスの低減が図れるという効果を奏す。
According to the third aspect of the present invention, since the other end of the second terminal is present between the second current electrode and the first terminal, the second terminal comes closer to the first terminal, thereby reducing the inductance of the connection. The effect that it can achieve is produced.

【0052】本発明請求項4によると、コネクタ片によ
って、半導体装置と外部との接続を容易に行うことがで
きたり、結線のインダクタンスの低減が図れたりという
効果を奏す。
According to the fourth aspect of the present invention, the connection between the semiconductor device and the outside can be easily performed by the connector piece, and the inductance of the connection can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1におけるGTOの上面
図である。
FIG. 1 is a top view of a GTO according to a first embodiment of the present invention.

【図2】 本発明の実施の形態1におけるGTOの側面
図である。
FIG. 2 is a side view of the GTO according to the first embodiment of the present invention.

【図3】 本発明の実施の形態2におけるGTOの側面
図である。
FIG. 3 is a side view of a GTO according to a second embodiment of the present invention.

【図4】 本発明の実施の形態3におけるGTOの側面
図である。
FIG. 4 is a side view of a GTO according to a third embodiment of the present invention.

【図5】 GTOの概念を説明する図である。FIG. 5 is a diagram illustrating the concept of GTO.

【図6】 従来のGTOの上面図である。FIG. 6 is a top view of a conventional GTO.

【図7】 従来のGTOの側面図である。FIG. 7 is a side view of a conventional GTO.

【符号の説明】[Explanation of symbols]

1 GTO、2 カソード、3a リード線付カソード
端子、4 カソードリード線、5 ゲート電極、6a
リード線付ゲート端子、7 ゲートリード線、8 主リ
ード線。
1 GTO, 2 cathode, 3a cathode terminal with lead wire, 4 cathode lead wire, 5 gate electrode, 6a
Gate terminals with leads, 7 gate leads, 8 main leads.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1及び第2電流電極と、前記第1及び
第2電流電極間に流れる主電流を制御するための第1及
び第2端子とを備えた半導体装置であって、 前記第1及び第2端子は、前記主電流が流れる方向から
眺めて重なる位置に配置されている半導体装置。
1. A semiconductor device comprising: first and second current electrodes; and first and second terminals for controlling a main current flowing between the first and second current electrodes, wherein: A semiconductor device in which a first terminal and a second terminal are arranged at overlapping positions when viewed from a direction in which the main current flows.
【請求項2】 前記第1端子の先端部は、前記第2端子
の先端部より後退している請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a tip of said first terminal is recessed from a tip of said second terminal.
【請求項3】 前記第2端子は、一端が前記第2電流電
極に接続され、他端が前記主電流が流れる方向を基準と
して前記第2電流電極及び前記第1端子の間に存在する
請求項1記載の半導体装置。
3. The second terminal has one end connected to the second current electrode and the other end present between the second current electrode and the first terminal on the basis of a direction in which the main current flows. Item 2. The semiconductor device according to item 1.
【請求項4】 前記第1及び第2端子は、1組のコネク
タ片を構成し、 前記コネクタ片には、当該半導体装置の外部と接続する
ための別のコネクタ片が挿脱される請求項1記載の半導
体装置。
4. The semiconductor device according to claim 1, wherein the first and second terminals form a set of connector pieces, and another connector piece for connecting to the outside of the semiconductor device is inserted into and removed from the connector pieces. 2. The semiconductor device according to 1.
JP19837797A 1997-07-24 1997-07-24 Semiconductor device Pending JPH1145994A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19837797A JPH1145994A (en) 1997-07-24 1997-07-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19837797A JPH1145994A (en) 1997-07-24 1997-07-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH1145994A true JPH1145994A (en) 1999-02-16

Family

ID=16390113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19837797A Pending JPH1145994A (en) 1997-07-24 1997-07-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH1145994A (en)

Similar Documents

Publication Publication Date Title
US7227259B2 (en) Low-inductance circuit arrangement for power semiconductor modules
EP0588094B1 (en) Semiconductor device with reduced internal inductance
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
JP7036221B2 (en) Semiconductor device
US7821128B2 (en) Power semiconductor device having lines within a housing
US9716052B2 (en) Semiconductor device comprising a conductive film joining a diode and switching element
US10361136B2 (en) Semiconductor device and semiconductor module provided with same
US6566750B1 (en) Semiconductor module
JPS6393126A (en) Semiconductor device
JP2002151691A (en) Circuit device of low inductance
KR100983959B1 (en) Semiconductor device
CN109768694A (en) A kind of power module with fuse
US5366932A (en) Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
JPH08288456A (en) Power semiconductor module
JP2001308265A (en) Semiconductor device
JP2005236108A (en) Semiconductor device
JP2000058820A (en) Power semiconductor element and power module
US20210013183A1 (en) Semiconductor module
JPH1145994A (en) Semiconductor device
JP4246040B2 (en) Semiconductor device package
JP4993824B2 (en) Semiconductor device
JPH11177021A (en) Electrode structure for semiconductor switch
JP3525823B2 (en) Mounting structure of complementary IGBT
JP2001035983A (en) Semiconductor device
JP2767529B2 (en) Power semiconductor module