JPH1145916A - Tester and testing method for semiconductor wafer - Google Patents

Tester and testing method for semiconductor wafer

Info

Publication number
JPH1145916A
JPH1145916A JP20144697A JP20144697A JPH1145916A JP H1145916 A JPH1145916 A JP H1145916A JP 20144697 A JP20144697 A JP 20144697A JP 20144697 A JP20144697 A JP 20144697A JP H1145916 A JPH1145916 A JP H1145916A
Authority
JP
Japan
Prior art keywords
wafer
probing
test
semiconductor wafer
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20144697A
Other languages
Japanese (ja)
Inventor
Jun Otani
順 大谷
Mitsuhiro Hamada
光洋 浜田
Mitsutaka Niinou
充貴 新納
Tomoya Kawagoe
知也 河越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20144697A priority Critical patent/JPH1145916A/en
Publication of JPH1145916A publication Critical patent/JPH1145916A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enhance testing under a wafer state by providing each probe mounting means with specified number of signal wires for transmitting signals from a semiconductor tester. SOLUTION: In the tester for a semiconductor wafer, an X, Y, Z moving mechanism is mounted on a part for mounting a probe substrate. Consequently, a wafer stage and means for mounting a wafer on a wafer chuck can be simplified in structure. Since the probe board is lighter than the wafer chuck, moving load of the X, Y, Z moving mechanism is also light and motors required for movement can be reduced in size. The probe board is dedicated for a single device to be measured and provided with probes only for a single device. Wiring with the probe board is also limited to a single device. A wafer probing mechanism of such a structure can deal with maximum number of simultaneous testing by the tester.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、一般に半導体ウ
ェハ試験装置に関するものであり、より特定的には、ウ
ェハ状態での試験性能を向上化させることができるよう
に改良された半導体ウェハ試験装置に係る。この発明
は、また、ウェハ状態での試験性能を向上化させること
ができるように改良された半導体ウェハの試験方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a semiconductor wafer test apparatus, and more particularly, to an improved semiconductor wafer test apparatus capable of improving test performance in a wafer state. Related. The present invention also relates to a method for testing a semiconductor wafer, which has been improved so that test performance in a wafer state can be improved.

【0002】[0002]

【従来の技術】図2は、従来の半導体ウェハ試験装置の
斜視図である。ウェハ状態での試験には、通常ウェハプ
ローバを使用する。ウェハプローバは、ウェハをX,
Y,Zの移動機構が搭載されたウェハチャックと呼ばれ
る吸着板を装着させ、移動命令に応じて順次ウェハチャ
ックを、設定された移動量だけ動かしていく機能を有す
るものである。テスタとウェハプローバ間は、図2に示
すように、テストヘッド、テストヘッドに取付けられた
プローブカードインタフェースボード、プローブ針基
板、プローブ針、配線等で主に構成されている。
2. Description of the Related Art FIG. 2 is a perspective view of a conventional semiconductor wafer test apparatus. For testing in a wafer state, a wafer prober is usually used. The wafer prober uses X,
It has a function of mounting a suction plate called a wafer chuck on which Y and Z movement mechanisms are mounted, and sequentially moving the wafer chuck by a set movement amount in accordance with a movement command. As shown in FIG. 2, the space between the tester and the wafer prober is mainly composed of a test head, a probe card interface board attached to the test head, a probe needle substrate, a probe needle, wiring, and the like.

【0003】テストヘッドには、テスタとデバイス間で
やり取りするすべての信号用のピンが装着されている。
プローブカードインタフェースボードは、テストヘッド
上のピンとプローブ針基板とを電気的に接触させるため
に装着されている。プローブ針基板には、ウェハ上のデ
バイスの試験用のパッドと接触するための針が装着され
ており、また針とテストヘッドのピンを電気的に接続す
るために、プローブ針基板上の接続配線用のピンと針と
を配線してある。
[0003] The test head is provided with pins for all signals exchanged between the tester and the device.
The probe card interface board is mounted to make electrical contact between the pins on the test head and the probe needle substrate. The probe needle substrate is provided with needles for contacting device test pads on the wafer, and the connection wires on the probe needle substrate are used to electrically connect the needles to the pins of the test head. Pins and needles are wired.

【0004】またテスタは、複数のデバイスと同時に試
験できる機能を通常装備しているので、ウェハ状態の試
験でもウェハトータルの試験時間を短縮するために、1
ウェハ中のデバイスを同時に複数試験できるようになっ
ている。このため、プローブ針基板の接続配線用のピン
は、テスタが一度に試験できる最大デバイス数に対応す
る信号分、装着されている。またプローブ針基板上のプ
ローブ針は、同時試験デバイスの針を装着させて、一度
に複数のデバイスに針が接触するようになっている。ま
た、各デバイスごとの針は、プローブ針基板上の接続配
線用のピンおよびプローブカードインタフェースボード
を通じて、テストヘッド上の対応するポゴピンとそれぞ
れ接続されている。
[0004] Further, since the tester is usually equipped with a function capable of simultaneously testing a plurality of devices, even in the test of a wafer state, in order to reduce the total test time of the wafer, one tester is required.
A plurality of devices in a wafer can be tested at the same time. For this reason, the pins for connection wiring of the probe needle substrate are mounted for the number of signals corresponding to the maximum number of devices that the tester can test at one time. Further, the probe needles on the probe needle substrate are configured so that the needles of the simultaneous test device are mounted, and the needles contact a plurality of devices at once. Further, the needle for each device is connected to a corresponding pogo pin on the test head through a pin for connection wiring on the probe needle substrate and a probe card interface board.

【0005】[0005]

【発明が解決しようとする課題】ところで、従来の装置
では、ウェハ径の増加や、ウェハ形状の変化が起こる
と、そのたびにウェハプローバをその規格に合せて作成
されたウェハプローバに変更する必要が生じる。また、
1ウェハ中のデバイスは、同時に複数個試験できるが、
複数のウェハを同時に試験することはできない。たとえ
ば、ウェハには製造工程中の欠陥により、潜在的な不良
が存在していたとする。これを検出するには、ある程度
デバイスを測定してからでないと、潜在的な不良は発見
できない。その間、他のウェハは試験待ちの状態が続
き、その不良を含んだウェハをリジェクトするまでは、
次のウェハを試験装置に装着することができずに、時間
的ロスを生じさせる。また、ウェハの試験装置への搬送
の時間も無視できず、同時に複数のウェハが試験できな
い場合は、単純にウェハ処理時間に上乗せされてしま
い、1ロットトータルでの試験時間を長くしている要因
にもなっている。
By the way, in the conventional apparatus, when the wafer diameter increases or the wafer shape changes, it is necessary to change the wafer prober to a wafer prober prepared according to the standard each time. Occurs. Also,
Although multiple devices in one wafer can be tested at the same time,
Multiple wafers cannot be tested simultaneously. For example, assume that a wafer has a potential defect due to a defect during the manufacturing process. To detect this, potential failures can only be found after measuring the device to some extent. During that time, the other wafers are still waiting for testing, and until the wafer containing the defect is rejected,
The next wafer cannot be mounted on the test equipment, causing a time loss. In addition, the time required to transfer a wafer to a test apparatus cannot be ignored, and when a plurality of wafers cannot be tested at the same time, it is simply added to the wafer processing time, which increases the test time for one lot in total. Has also become.

【0006】それゆえに、この発明の目的は、上述のよ
うな問題点を解決するためになされたもので、ウェハ状
態での試験性能を向上化させることができるように改良
された、半導体ウェハ試験装置を提供することを目的と
する。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to solve the above-mentioned problems, and it is an object of the present invention to improve a semiconductor wafer test which can improve test performance in a wafer state. It is intended to provide a device.

【0007】この発明の他の目的は、ウェハ状態での試
験性能を向上化させることができるように改良された、
半導体ウェハの試験方法を提供することを目的とする。
It is another object of the present invention to improve a test performance in a wafer state.
An object of the present invention is to provide a method for testing a semiconductor wafer.

【0008】[0008]

【課題を解決するための手段】請求項1に係る半導体ウ
ェハ試験装置においては、半導体ウェハを試験するプロ
ービングステーションを複数個備える。上記プロービン
グステーションのそれぞれは、(a)試験すべき上記ウ
ェハを配置するためのウェハ試験台と、(b)上記ウェ
ハに接触させるためのプローブ針を装着するプローブ針
装着手段と、(c)上記プローブ針装着手段に搭載され
た、上記プローブ針をX軸、Y軸、Z軸方向に移動させ
るXYZ移動手段と、を備える。上記プローブ針装着手
段のそれぞれには、当該半導体試験装置からの信号を送
る信号配線が1デバイス分だけ設けられている。
According to a first aspect of the present invention, there is provided a semiconductor wafer testing apparatus including a plurality of probing stations for testing a semiconductor wafer. Each of the probing stations includes: (a) a wafer test table for arranging the wafer to be tested; (b) probe needle mounting means for mounting a probe needle for bringing the wafer into contact with the wafer; XYZ moving means mounted on the probe needle mounting means for moving the probe needle in the X-axis, Y-axis, and Z-axis directions. Each of the probe needle mounting means is provided with a signal wiring for transmitting a signal from the semiconductor test apparatus for one device.

【0009】請求項2に係る半導体ウェハ試験装置にお
いては、特定のプロービングステーションにおいてウェ
ハの試験が停止しているときでも、他のプロービングス
テーションの試験が中断されないようにする手段をさら
に備える。
The semiconductor wafer testing apparatus according to claim 2 further includes means for preventing a test of another probing station from being interrupted even when a test of a wafer is stopped at a specific probing station.

【0010】請求項3に係る半導体ウェハの試験装置に
おいては、各プロービングステーション間を通信ケーブ
ルで接続し、すべてのプロービングステーションにおい
て半導体ウェハが同一サイズ、同一形状の場合に、1つ
のプロービングステーションのみを設定するだけで、そ
れ以外のプロービングステーションの設定をすべて同じ
設定にできるようにする手段をさらに備える。
In the semiconductor wafer testing apparatus according to the third aspect, each probing station is connected by a communication cable, and when all the probing stations have the same size and the same shape, only one probing station is connected. There is further provided a means for enabling the setting of all the other probing stations to be the same by simply setting.

【0011】請求項4に係る半導体ウェハ試験装置にお
いては、各プロービングステーションにおいて、初めに
試験するウェハ上のデバイス位置を各々個別に指定する
手段をさらに備える。
In the semiconductor wafer testing apparatus according to a fourth aspect, each probing station further includes means for individually designating a device position on a wafer to be tested first.

【0012】請求項5に係る半導体ウェハの試験方法に
おいては、まず、ウェハを1枚ずつ試験するプロービン
グステーションを複数個、有するウェハ試験装置を準備
する。上記プロービングステーションのそれぞれに、評
価すべきウェハを配置する。上記プロービングステーシ
ョンのそれぞれで、上記ウェハを同時に試験する。
In the method for testing a semiconductor wafer according to a fifth aspect, first, a wafer testing apparatus having a plurality of probing stations for testing wafers one by one is prepared. A wafer to be evaluated is placed in each of the probing stations. The wafers are tested simultaneously at each of the probing stations.

【0013】請求項6に係る半導体ウェハの試験方法に
おいては、特定のプロービングステーションにおいて、
半導体ウェハの試験が停止しているときでも、他のプロ
ービングステーションで半導体ウェハの試験を行なう。
[0013] In the method for testing a semiconductor wafer according to claim 6, in a specific probing station,
Even when the test of the semiconductor wafer is stopped, the test of the semiconductor wafer is performed at another probing station.

【0014】請求項7に係る半導体ウェハの試験方法に
おいては、各プロービングステーション間を通信ケーブ
ルで接続し、すべてのプロービングステーションにおい
て半導体ウェハが同一サイズ、同一形状の場合に、1つ
のプロービングステーションのみを設定するだけで、そ
れ以外のプロービングステーションの設定をすべて同じ
に設定して行なう。
In the method for testing a semiconductor wafer according to claim 7, each probing station is connected by a communication cable, and when all the probing stations have the same size and the same shape, only one probing station is connected. Just set it, and set all other probing stations to the same setting.

【0015】請求項8に係る半導体ウェハの試験方法に
おいては、各プロービングステーションにおいて、試験
する半導体ウェハのデバイスのスタート位置を各々個別
に設定して行なう。
In the method for testing a semiconductor wafer according to the present invention, the starting positions of the devices of the semiconductor wafer to be tested are individually set at each probing station.

【0016】本発明によれば、プローブ針が装着されて
いる部分にX,Y,Zの移動機構を設け、従来のウェハ
プローバ自体はウェハチャックにウェハを装着するだけ
の機構にして、ウェハ径やウェハ形状が変化した場合で
も、プローバ自体には影響がなくなる。ウェハのアライ
メント等の動作はプローブ針装着部が行なうため、X,
Y,Zの移動量を十分確保できるだけの構成をとってお
けば、ウェハの変化に対してソフトウェア制御で対応で
きる。
According to the present invention, an X, Y, Z moving mechanism is provided at a portion where the probe needle is mounted, and the conventional wafer prober itself is a mechanism for mounting a wafer on a wafer chuck, and the wafer diameter is reduced. Even when the wafer shape changes, the prober itself is not affected. Since the operation such as wafer alignment is performed by the probe needle mounting unit, X,
If a configuration capable of sufficiently securing the movement amounts of Y and Z is adopted, a change in the wafer can be handled by software control.

【0017】また、複数デバイス同時試験時には、テス
タが試験できる最大同時試験数のウェハプローバを設置
して、各ウェハプローバには1デバイス分のプローブ針
およびプローブ針基板とこれに対応したプローブカード
インタフェースボードへの配線を行なうことで、1デバ
イス/1プローバで、複数ウェハ同時試験の構成が実現
できる。製造工程中の欠陥により、ウェハリジェクトが
必要な場合もスムーズに処理が行なえる。また、今まで
に時間を要していたウェハのアライメントを、複数ウェ
ハを並行して行なえるので、処理時間の短縮が行なえ
る。また、X,Y,Zの移動機構は従来のウェハプロー
バに搭載しているものを利用したり、一般の水平方向移
動装置、垂直方向移動装置等を組合せて構成できる。
At the time of simultaneous testing of a plurality of devices, a wafer prober having a maximum number of simultaneous tests that can be tested by a tester is installed, and each wafer prober has a probe needle and a probe needle substrate for one device and a probe card interface corresponding thereto. By performing wiring to the board, a configuration for simultaneous testing of a plurality of wafers can be realized with one device / one prober. Even when a wafer reject is required due to a defect in the manufacturing process, the processing can be performed smoothly. In addition, since alignment of a wafer, which has required a long time, can be performed on a plurality of wafers in parallel, the processing time can be reduced. The X, Y, and Z movement mechanisms can be configured by using a mechanism mounted on a conventional wafer prober, or by combining a general horizontal movement apparatus, a vertical movement apparatus, and the like.

【0018】[0018]

【発明の実施の形態】実施の形態1 図1は、実施の形態1に係る半導体ウェハ試験装置の斜
視図である。図2に示す従来のウェハ試験装置では、
X,Y,Zの移動機構はウェハチャック下部に搭載され
ている。テスタ本体からのケーブルは、すべてテストヘ
ッドを通じて、プローブカードインタフェースボードか
らプローブ針基板へ供給されている。プローブ針基板上
には、被測定デバイスとコンタクトするためのプローブ
針が、同時試験に必要な個数分搭載されている。そし
て、プローブ針基板上の配線用ピンとプローブ針には電
気的に接続するための配線が施されている。ウェハ試験
時には、プローブ針と被測定デバイスが電気的に接続さ
れた状態になるので、テスタとデバイス間で信号の送受
信が可能となり、ウェハ状態でのデバイス試験が行なえ
る。ウェハ上のデバイス取換えには、X,Y,Zの移動
機構により、ウェハ自体を移動させることで行なわせて
いる。
Embodiment 1 Figure 1 [OF THE PREFERRED EMBODIMENTS OF THE INVENTION implementation is a perspective view of a semiconductor wafer test apparatus according to the first embodiment. In the conventional wafer test apparatus shown in FIG.
The X, Y and Z moving mechanisms are mounted below the wafer chuck. All cables from the tester main body are supplied from the probe card interface board to the probe needle board through the test head. Probe needles for contacting the device to be measured are mounted on the probe needle substrate in a number required for the simultaneous test. Wiring for electrical connection is provided between the wiring pins on the probe needle substrate and the probe needles. At the time of a wafer test, the probe needle and the device to be measured are electrically connected, so that signals can be transmitted and received between the tester and the device, and a device test can be performed in a wafer state. Device replacement on a wafer is performed by moving the wafer itself by an X, Y, Z movement mechanism.

【0019】一方、図1に示す実施の形態1に係る半導
体ウェハ試験装置では、従来装置と異なり、X,Y,Z
の移動機構はウェハチャック下部には搭載されていな
く、プローブ針基板を装着する部分に搭載されている。
このため、ウェハステージや、ウェハをウェハチャック
に搭載させる手段は、ウェハを精度よく移動させる機構
が不要なため構成を簡略化できる。
On the other hand, in the semiconductor wafer test apparatus according to the first embodiment shown in FIG. 1, unlike the conventional apparatus, X, Y, Z
Is not mounted below the wafer chuck, but is mounted on the portion where the probe needle substrate is mounted.
For this reason, the structure of the wafer stage and the means for mounting the wafer on the wafer chuck can be simplified because a mechanism for accurately moving the wafer is not required.

【0020】また、プローブ針基板はウェハチャックに
比べて重量も軽いので、X,Y,Zの移動機構への移動
負荷は軽く、移動に必要なモータ類を小型化できる。ま
た、ウェハ径が増大した場合や、ウェハ形状が変化した
場合は、そのままではウェハアライメントが行なえなく
なるが、X,Y,Zの移動機構に含まれる移動制御を変
更することで対応でき、ウェハチャックを含む機構は変
更の必要がなくなる。このため、従来必要とされていた
ウェハチャック、ウェハチャックにウェハを搭載させる
手段の改造は不要となる。また、使用しているプローブ
針基板は測定対象デバイスが1個専用のもので、プロー
ブ針も1デバイス分しか装着されていない。
Further, since the probe needle substrate is lighter in weight than the wafer chuck, the moving load on the X, Y, Z moving mechanism is light, and the motors required for moving can be miniaturized. In addition, when the wafer diameter is increased or the wafer shape is changed, the wafer alignment cannot be performed as it is, but it can be dealt with by changing the movement control included in the X, Y, and Z movement mechanisms. The mechanism that includes does not need to be changed. For this reason, it is not necessary to remodel the wafer chuck and the means for mounting the wafer on the wafer chuck, which have been conventionally required. The probe needle substrate used is dedicated to one device to be measured, and only one probe needle is mounted.

【0021】また、プローブ針基板との配線も1デバイ
ス分しかされていない。この構成を持つウェハプロービ
ング機構を、テスタが測定できる最大同時試験数だけ用
意しており、各プロービングステーションは同時試験時
に割当てられるデバイス番号に対応している。たとえば
プロービングステーション♯1は同時試験デバイス番号
1に対応しており、プロービングステーション♯nはデ
バイス番号nに対応している。
Further, the wiring to the probe needle substrate is also provided for only one device. A wafer probing mechanism having this configuration is prepared for the maximum number of simultaneous tests that can be measured by the tester, and each probing station corresponds to a device number assigned at the time of the simultaneous test. For example, probing station # 1 corresponds to simultaneous test device number 1, and probing station #n corresponds to device number n.

【0022】この構成では、ウェハ1枚当りの同時試験
個数は1個に制限されるが、同時に測定できるウェハの
枚数が、テスタが試験できる最大同時試験デバイス数ま
で対応し得る。同時に試験できる総数は従来装置の図2
と同じであるが、図2装置では1枚のプローブ針基板上
に複数デバイス分のプローブ針を設置しなければならな
く、加工上の制限も加わってきて、テスタが試験できる
最大同時試験デバイス分のプローブ針を必ずしも設置で
きるとは限らない。
In this configuration, the number of simultaneous tests per wafer is limited to one, but the number of wafers that can be measured simultaneously can correspond to the maximum number of simultaneous test devices that the tester can test. The total number of devices that can be tested at the same time
However, in the apparatus shown in FIG. 2, the probe needles for a plurality of devices have to be set on one probe needle substrate, and the processing limitation is added. Cannot always be installed.

【0023】また、プローブ針を最大数設置できた場合
にでも、ウェハ試験時にあるウェハの領域では、デバイ
スを設置したプローブ針分一度にすべて試験できても、
ウェハの端の方や、チップ配置がプローブ針を設置した
形状になっていない部分があるので、一度の試験で最大
数分測定できない領域が出てくる。ウェハ形状が正方
形、長方形ならばこの現象は起きてこないが、現在主流
である円形のウェハでは、必ずウェハの端と中央部では
デバイスならびに相違があるため、この現象が起きるの
である。
In addition, even when the maximum number of probe needles can be set, even in the area of a wafer at the time of wafer test, even if all of the probe needles in which the devices are set can be tested at once,
Since there is a portion near the edge of the wafer or a portion where the chip arrangement does not have a probe needle installed, an area that cannot be measured for up to several minutes in one test comes out. This phenomenon does not occur if the shape of the wafer is square or rectangular, but this phenomenon occurs in the current mainstream circular wafer because there are always devices and differences between the edge and the center of the wafer.

【0024】図1装置では、各プロービングステーショ
ンはプローブ針が1個測定仕様のため、ウェハの形状依
存性はなく上記現象はおきない。したがって、数枚程度
のウェハを試験する場合においては、1ウェハ当りの試
験時間は図2装置の方が短いが、ロット処理などで大量
のウェハを試験する場合など、図1装置のプロービング
ステーション数を同時測定数とする試験などでは、1ウ
ェハ当りの試験時間は図1装置の方が短くなる。
In the apparatus shown in FIG. 1, since each probing station has one probe needle, there is no dependence on the shape of the wafer and the above phenomenon does not occur. Therefore, when testing several wafers, the test time per wafer is shorter in the apparatus of FIG. 2, but the number of probing stations in the apparatus of FIG. In a test or the like where the number of simultaneous measurements is the same, the test time per wafer is shorter in the apparatus of FIG.

【0025】また、図1装置では、複数のウェハを同時
にアライメント、およびウェハチャックへロード/アン
ロードを行なうことが可能で、トータルのウェハ試験時
間に寄与する効果は大きい。図2装置ではウェハの枚数
分のロード/アンロード時間が試験時間に上乗せされる
のに比べ、図1装置では、プロービングステーション数
分はウェハ1枚分のロード/アンロード時間で済むため
である。
Further, in the apparatus shown in FIG. 1, a plurality of wafers can be simultaneously aligned and loaded / unloaded to / from the wafer chuck, which greatly contributes to the total wafer test time. This is because the load / unload time corresponding to the number of wafers is added to the test time in the apparatus of FIG. 2, whereas the load / unload time of one probing station is sufficient for the number of probing stations in the apparatus of FIG. .

【0026】実施の形態2 デバイスの機能は同じであるが、ウェハの形状、チップ
の形状が異なる場合に、図2の装置においては、相違が
あるごとにプローバの設定を変更する必要があった。し
かし、図1装置の構成では、各プロービングステーショ
ンごとに個々にウェハの形状、チップの形状を設定登録
できる機能を持たせることで、これらの相違を持つウェ
ハを同時に同一の試験項目で試験させることが可能とな
る。
Embodiment 2 Although the functions of the devices are the same, when the wafer shape and the chip shape are different, in the apparatus shown in FIG. 2, it is necessary to change the prober setting every time there is a difference. . However, in the configuration of the apparatus shown in FIG. 1, by providing a function for setting and registering a wafer shape and a chip shape individually for each probing station, wafers having these differences can be simultaneously tested with the same test item. Becomes possible.

【0027】実施の形態3 ウェハ試験中にある特定の試験項目で連続して落ちる場
合、その項目で落ちるチップの数が、ある一定の数を超
えると、そのウェハをウェハ試験が取除く装置を行なう
制御をプローバにさせる場合がある。たとえば、ウェハ
製造工程で何らかの欠陥により、プローブ針接触用の部
分が数個形成されていなかったとする。これはウェハ試
験させると、プローブ針がデバイスと電気的に接触され
ず、初めの試験項目ですべてのデバイスが試験落ちとな
る。ウェハ上のデバイスを全数試験していたのでは、試
験時間が無駄になるので、ある一定以上の同一項目で試
験落ちする場合は、その時点でウェハをウェハ試験から
取除く。図2装置の場合には、ウェハが試験途中で取除
かれると、次に試験するウェハをセットする。そのと
き、テスタも停止しており、次のウェハの試験準備が完
了するまで、テスタは試験を開始できない。
Embodiment 3 In the case where the number of chips falling in a particular test item continuously drops during a wafer test and the number of chips falling in the item exceeds a certain number, an apparatus for removing the wafer by the wafer test is provided. The control to be performed may be made to be a prober. For example, suppose that some parts for probe needle contact have not been formed due to some defect in the wafer manufacturing process. This means that when a wafer test is performed, the probe needle does not come into electrical contact with the device, and all devices fail the test in the first test item. If all the devices on the wafer are tested, the test time is wasted. If the test fails for a certain number of the same items, the wafer is removed from the wafer test at that time. In the case of the apparatus shown in FIG. 2, when the wafer is removed during the test, the next wafer to be tested is set. At that time, the tester is also stopped, and the tester cannot start the test until the test preparation for the next wafer is completed.

【0028】図1装置では、あるプロービングステーシ
ョンのウェハが試験途中で取除かれた場合、そのプロー
ビングステーションのみが次のウェハの試験準備を行な
うのであるが、テスタも同時に停止すれば他のプロービ
ングステーションで試験している正常なウェハの処理ま
でが止まってしまい、処理効率低下を招く。そこで、こ
のような場合には、プロービングステーションのウェハ
が試験途中で取除かれたときには、テスタを停止させ
ず、そのプロービングステーションのみの試験だけを中
断させる。そして、中断したプロービングステーション
内のウェハを取除いて、次のウェハを試験準備完了する
間も、他のプロービングステーションの試験は続行させ
るようなシーケンスを、テスタおよびプローブステーシ
ョンに組込み、テスタが停止する時間をなくす。次ウェ
ハが試験準備完了したプロービングステーションは、そ
の時点の次のテストスタート信号をテスタより検知し
て、ウェハ試験を開始する。この一連の動作により、試
験中にウェハが取除かれる場合も、他のプロービングス
テーションの試験は中断しなくてすむ。
In the apparatus shown in FIG. 1, when a wafer at a certain probing station is removed during a test, only that probing station prepares for the next wafer, but if the tester is stopped at the same time, the other probing stations are stopped. In this case, processing of a normal wafer being tested is stopped, resulting in a reduction in processing efficiency. Therefore, in such a case, when the wafer at the probing station is removed during the test, the tester is not stopped, and only the test at the probing station is interrupted. Then, the tester and the probe station incorporate a sequence in which the wafer in the suspended probing station is removed and the test of the other probing station is continued while the test preparation of the next wafer is completed, and the tester stops. Eliminate time. The probing station whose test preparation for the next wafer is completed detects the next test start signal at that time from the tester and starts the wafer test. With this series of operations, even if the wafer is removed during the test, the test at the other probing stations does not need to be interrupted.

【0029】実施の形態4 図1装置で、すべてのプロービングステーションにおい
てウェハが同一サイズ、同一形状の場合には、すべての
プロービングステーションに同じ設定を施す作業が必要
となる。そこで、各プロービングステーション間に通信
ケーブルを装備するなどで、1つのプロービングステー
ションのみを設定するだけで、それ以外のプロービング
ステーション設定をすべて同じ設定にできる機能を持た
せる。
Embodiment 4 In the apparatus shown in FIG. 1, when wafers have the same size and the same shape in all the probing stations, it is necessary to perform the same setting in all the probing stations. Therefore, a function is provided in which only one probing station is set by setting a communication cable between each probing station and all other probing station settings are the same.

【0030】実施の形態5 図1装置で、各プロービングステーションにおいて、始
めに試験するウェハ上のデバイス位置を各々個別に指定
する機能を搭載することで、ある特定ウェハの一部のデ
バイスだけは試験させない場合や、プローブ針痕を残さ
せたくないデバイスがある場合、もしくはウェハ上の一
部デバイスのみが既に試験済で、これらの試験は省く場
合等に、これらを実現させることができる。実施の形態
4の機能と組合せることで、同一形状の複数ウェハを試
験する場合において、試験スタートデバイス位置のみを
各プロービングステーションごとに設定する必要がある
場合に有効である。
Fifth Embodiment In the apparatus shown in FIG. 1, a function for individually designating device positions on a wafer to be tested first is mounted at each probing station, so that only a part of devices on a specific wafer is tested. This can be realized when not performing the test, when there is a device for which it is desired not to leave the probe needle mark, or when only some devices on the wafer have already been tested and these tests are omitted. The combination with the function of the fourth embodiment is effective when testing only a plurality of wafers having the same shape, and it is necessary to set only the test start device position for each probing station.

【0031】[0031]

【発明の効果】請求項1に係る半導体ウェハ試験装置に
よれば、X,Y,Zの移動機構をプローブカード上に持
たせ、ウェハチャック部には移動機構を持たせていない
ので、ウェハの径が増大したときにでも、ウェハプロー
バを交換する必要はないという効果を奏する。また、カ
ード装着部分には、テスタのヘッドから1デバイス分だ
けの信号配線が集結している構造を持つ。この機構を持
つ装置が複数台設置することで、テスタの最大同時試験
個数を超えない範囲において同時試験が可能となるとい
う効果を奏する。
According to the semiconductor wafer test apparatus of the present invention, the X, Y, and Z movement mechanisms are provided on the probe card, and the wafer chuck is not provided with the movement mechanism. Even when the diameter increases, there is an effect that it is not necessary to replace the wafer prober. Also, the card mounting portion has a structure in which signal wirings for only one device are gathered from the tester head. By installing a plurality of devices having this mechanism, there is an effect that simultaneous tests can be performed within a range not exceeding the maximum number of simultaneous testers.

【0032】請求項2に係る半導体ウェハ試験装置によ
れば、特定のプロービングステーションにおいてウェハ
の試験が停止しているときでも、他のプロービングステ
ーションの試験が中断されないという効果を奏する。
According to the semiconductor wafer test apparatus of the second aspect, even when the test of the wafer is stopped at the specific probing station, the effect of not stopping the test of the other probing stations can be obtained.

【0033】請求項3に係る半導体ウェハの試験装置に
よれば、チップの機能は同じで、チップサイズ、形状が
異なるウェハを同時に同一の試験項目で試験することが
できるという効果を奏する。
According to the semiconductor wafer testing apparatus of the third aspect, it is possible to simultaneously test wafers having the same chip function and different chip sizes and shapes under the same test item.

【0034】請求項4に係る半導体ウェハ試験装置によ
れば、試験対象のウェハがすべて同一形状の場合で、か
つウェハごとに試験チップのスタート座標が異なる場
合、各プロービング機構ごとに任意のスタート座標を設
定できるという効果を奏する。
According to the semiconductor wafer testing apparatus of the present invention, when all the wafers to be tested have the same shape and the start coordinates of the test chips are different for each wafer, an arbitrary start coordinate is set for each probing mechanism. This has the effect of setting the

【0035】請求項5に係る半導体ウェハの試験方法に
よれば、チップの機能は同じで、チップサイズ、形状が
異なるウェハを同時に同一の試験項目で試験できるとい
う効果を奏する。
According to the method for testing a semiconductor wafer according to the fifth aspect, there is an effect that wafers having the same chip function and different chip sizes and shapes can be tested simultaneously with the same test item.

【0036】請求項6に係る半導体ウェハの試験方法に
よれば、特定のプロービングステーションにおいて、半
導体ウェハの試験が停止しているときでも、他のプロー
ビングステーションで半導体ウェハの試験を行なうこと
ができるという効果を奏する。
According to the semiconductor wafer test method of the present invention, even when the test of the semiconductor wafer is stopped at a specific probing station, the test of the semiconductor wafer can be performed at another probing station. It works.

【0037】請求項7に係る半導体ウェハの試験方法に
よれば、試験対象のウェハがすべて同一形状の場合、1
つのプロービング機構の設定を行なうことで、それ以外
のプロービング機構の設定をすべて合わせることができ
るという効果を奏する。
According to the semiconductor wafer testing method of the present invention, when all the wafers to be tested have the same shape, 1
By setting one probing mechanism, there is an effect that all the settings of the other probing mechanisms can be matched.

【0038】請求項8に係る半導体ウェハの試験方法に
よれば、試験対象のウェハがすべて同一形状の場合で、
かつウェハごとに試験チップのスタート座標が異なる場
合、各プロービング機構ごとに任意のスタート座標を設
定できという効果を奏する。
According to the semiconductor wafer test method of the present invention, when all the wafers to be tested have the same shape,
In addition, when the start coordinates of the test chips are different for each wafer, it is possible to set an arbitrary start coordinate for each probing mechanism.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1に係る半導体ウェハ試験装置の
斜視図である。
FIG. 1 is a perspective view of a semiconductor wafer test apparatus according to a first embodiment.

【図2】 従来の半導体ウェハ試験装置の斜視図であ
る。
FIG. 2 is a perspective view of a conventional semiconductor wafer test apparatus.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河越 知也 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Tomoya Kawagoe 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハを試験するプロービングス
テーションを複数個備え、 前記プロービングステーションのそれぞれは、 (a) 試験すべき前記ウェハを配置するためのウェハ
試験台と、 (b) 前記ウェハに接触させるためのプローブ針を装
着するプローブ針装着手段と、 (c) 前記プローブ針装着手段に搭載された、前記プ
ローブ針をX軸、Y軸、Z軸方向に移動させるXYZ移
動手段と、を備え、 前記プローブ針装着手段のそれぞれには、当該半導体ウ
ェハ試験装置からの信号を送る信号配線が1デバイス分
だけ設けられている、半導体ウェハ試験装置。
1. A semiconductor device comprising: a plurality of probing stations for testing a semiconductor wafer, wherein each of the probing stations comprises: (a) a wafer test table for arranging the wafer to be tested; and (b) contacting the wafer. (C) XYZ moving means mounted on the probe needle mounting means for moving the probe needle in the X-axis, Y-axis, and Z-axis directions, A semiconductor wafer testing apparatus, wherein each of the probe needle mounting means is provided with a signal wiring for transmitting a signal from the semiconductor wafer testing apparatus for one device.
【請求項2】 特定のプロービングステーションにおい
て前記ウェハの試験が停止しているときでも、他のプロ
ービングステーションの試験が中断されないようにする
手段をさらに備える、請求項1に記載の半導体ウェハ試
験装置。
2. The semiconductor wafer test apparatus according to claim 1, further comprising means for preventing a test of another probing station from being interrupted even when a test of the wafer is stopped at a specific probing station.
【請求項3】 各プロービングステーション間を通信ケ
ーブルで接続し、すべてのプロービングステーションに
おいて半導体ウェハが同一サイズ、同一形状の場合に、
1つのプロービングステーションのみを設定するだけ
で、それ以外のプロービングステーションの設定をすべ
て同じ設定にできるようにする手段をさらに備える、請
求項1に記載の半導体ウェハ試験装置。
3. When each probing station is connected by a communication cable, and the semiconductor wafers have the same size and the same shape in all the probing stations,
2. The semiconductor wafer test apparatus according to claim 1, further comprising means for setting only one probing station and setting all other probing stations to the same setting.
【請求項4】 各プロービングステーションにおいて、
初めに試験するウェハ上のデバイス位置を各々個別に指
定する手段をさらに備える、請求項1に記載の半導体ウ
ェハ試験装置。
4. In each probing station,
2. The semiconductor wafer test apparatus according to claim 1, further comprising: means for individually specifying device positions on a wafer to be tested first.
【請求項5】 ウェハを1枚ずつ試験するプロービング
ステーションを複数個、有するウェハ試験装置を準備す
る工程と、 前記プロービングステーションのそれぞれに、評価すべ
きウェハを配置する工程と、 前記プロービングステーションのそれぞれで、前記ウェ
ハを同時に試験する工程と、を備えた半導体ウェハの試
験方法。
5. A step of preparing a wafer testing apparatus having a plurality of probing stations for testing wafers one by one; a step of arranging a wafer to be evaluated in each of the probing stations; and a step of each of the probing stations. And testing the wafers simultaneously.
【請求項6】 特定のプロービングステーションにおい
て、半導体ウェハの試験が停止しているときでも、他の
プロービングステーションで半導体ウェハの試験を行な
う、請求項5に記載の半導体ウェハの試験方法。
6. The method for testing a semiconductor wafer according to claim 5, wherein the test of the semiconductor wafer is performed at another probing station even when the test of the semiconductor wafer is stopped at a specific probing station.
【請求項7】 各プロービングステーション間を通信ケ
ーブルで接続し、すべてのプロービングステーションに
おいて半導体ウェハが同一サイズ、同一形状の場合に、
1つのプロービングステーションのみを設定するだけ
で、それ以外のプロービングステーションの設定をすべ
て同じに設定して行なう、請求項5に記載の半導体ウェ
ハの試験方法。
7. Probing stations are connected by a communication cable, and when the semiconductor wafers have the same size and the same shape in all the probing stations,
6. The semiconductor wafer testing method according to claim 5, wherein only one probing station is set, and all other probing stations are set to be the same.
【請求項8】 各プロービングステーションにおいて、
試験する半導体ウェハのデバイスのスタート位置を各々
個別に設定して行なう、請求項5に記載の半導体ウェハ
の試験方法。
8. At each probing station,
The method for testing a semiconductor wafer according to claim 5, wherein the start position of each device of the semiconductor wafer to be tested is set individually.
JP20144697A 1997-07-28 1997-07-28 Tester and testing method for semiconductor wafer Withdrawn JPH1145916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20144697A JPH1145916A (en) 1997-07-28 1997-07-28 Tester and testing method for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20144697A JPH1145916A (en) 1997-07-28 1997-07-28 Tester and testing method for semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH1145916A true JPH1145916A (en) 1999-02-16

Family

ID=16441232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20144697A Withdrawn JPH1145916A (en) 1997-07-28 1997-07-28 Tester and testing method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH1145916A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788996B2 (en) 2001-04-19 2004-09-07 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
CN116482516A (en) * 2023-04-27 2023-07-25 深圳日上光电有限公司 FPC board test pad

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788996B2 (en) 2001-04-19 2004-09-07 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
CN116482516A (en) * 2023-04-27 2023-07-25 深圳日上光电有限公司 FPC board test pad
CN116482516B (en) * 2023-04-27 2024-01-16 深圳日上光电有限公司 FPC board test pad

Similar Documents

Publication Publication Date Title
JP3135378B2 (en) Semiconductor test equipment
US5736850A (en) Configurable probe card for automatic test equipment
US5546405A (en) Debug apparatus for an automated semiconductor testing system
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
US20170219627A1 (en) Wafer prober integrated with full-wafer contactor
JP2001124833A (en) Pin block structure
IE970253A1 (en) Method for testing a plurality of integrated circuits on a¹semiconductor wafer
US20020070746A1 (en) Method and apparatus for testing semiconductor devices
CN108333395A (en) A kind of probe card substrate based on wafer test design
IE960908A1 (en) Method for high-speed testing a semiconductor device
JP3730340B2 (en) Semiconductor test equipment
JPH06151531A (en) Prober
JPH1145916A (en) Tester and testing method for semiconductor wafer
US6741072B2 (en) Docking system for connecting a tester to a probe station using an A-type docking configuration
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
KR20010050313A (en) Semiconductor substrate testing apparatus
US8283940B2 (en) Probe device, processing device, and probe testing method
JPH0669296A (en) Testing apparatus
JP2000349128A (en) Method for connection of prober side of probing device with tester side thereof and structure thereof
KR20090075515A (en) Probe card and test apparatus comprising the same
CN112213621B (en) Wafer testing system and wafer testing method
JPS6047433A (en) Test equipment for multikind loading wafer
KR20050067759A (en) A semiconductor test device
JP2767291B2 (en) Inspection device
JPH0399450A (en) Semiconductor test device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005