JPH1141153A - Transmitter and receiver - Google Patents
Transmitter and receiverInfo
- Publication number
- JPH1141153A JPH1141153A JP9214013A JP21401397A JPH1141153A JP H1141153 A JPH1141153 A JP H1141153A JP 9214013 A JP9214013 A JP 9214013A JP 21401397 A JP21401397 A JP 21401397A JP H1141153 A JPH1141153 A JP H1141153A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- reception
- transmission
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 104
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 230000008878 coupling Effects 0.000 claims abstract description 20
- 238000010168 coupling process Methods 0.000 claims abstract description 20
- 238000005859 coupling reaction Methods 0.000 claims abstract description 20
- 230000003321 amplification Effects 0.000 claims abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 4
- 238000004804 winding Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 21
- 101710118890 Photosystem II reaction center protein Ycf12 Proteins 0.000 description 13
- 238000005070 sampling Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 101100301219 Arabidopsis thaliana RDR6 gene Proteins 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Near-Field Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、送受信装置に関
し、詳しくは、受信装置によって振幅変調された自己の
送信信号である高周波信号を位相同期検波することによ
り、その受信装置からの受信データを受信可能に構成さ
れた送受信装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmitting / receiving apparatus, and more particularly, to a phase-locked detection of a high-frequency signal, which is an own transmission signal whose amplitude has been modulated by a receiving apparatus, to receive data received from the receiving apparatus. The present invention relates to a transmission / reception device configured so as to be capable of being used.
【0002】[0002]
【従来の技術】この種の送受信装置として、出願人は、
図6に示す非接触ICカードリーダシステム100(以
下、「システム100」ともいう)を既に開発してい
る。このシステム100は、ICカード2を挿入可能に
構成されると共に、挿入されたICカード2に対して、
ICカード用電力としての高周波信号を非接触で伝送す
る電力伝送装置101を備えて構成されている。電力伝
送装置101は、情報読取りおよび情報書込みのための
制御信号に基づいて搬送波信号を位相変調した高周波信
号をICカード2に送信することにより、ICカード2
内の電子回路部72にICカード用電力を供給すると共
に電子回路部72内に配設されている図外の内部メモリ
に対しアクセスすることができるように構成されてい
る。2. Description of the Related Art As a transmission / reception device of this type, the applicant has
The non-contact IC card reader system 100 (hereinafter, also referred to as “system 100”) shown in FIG. 6 has already been developed. The system 100 is configured so that the IC card 2 can be inserted thereinto.
The power transmission apparatus 101 includes a power transmission device 101 that transmits a high-frequency signal as power for an IC card in a contactless manner. The power transmission apparatus 101 transmits a high-frequency signal obtained by phase-modulating a carrier signal based on a control signal for reading and writing information to the IC card 2,
The power supply for the IC card is supplied to the internal electronic circuit section 72 and an internal memory (not shown) provided in the electronic circuit section 72 can be accessed.
【0003】具体的な動作について、図5,6を参照し
て説明すると、電力伝送装置101では、インターフェ
ース11部内のCPU21が、例えば読取データとし
て、図5(a)に示す送信データSDを位相変調部12
に出力すると、位相変調部12は、同図(b)に示す
9.8304MHzのクロック信号CLを2分周するこ
とにより生成した4.9152MHzの搬送波信号CR
(同図(c)参照)を送信データSD(同図(a)参
照)に基づいて位相変調する。この場合、位相変調部1
2は、同図(d),(e)にそれぞれ示すように、搬送
波信号CRを位相変調することにより、位相が互いに直
交する高周波信号RF1,RF2を生成する。具体的に
は、位相変調部12は、送信データSDがロウレベル信
号(以下、「L信号」ともいう)のときには、搬送波信
号CRに対して0゜位相変調した高周波信号RF1を高
周波増幅回路31に出力すると共に、搬送波信号CRに
対して−90゜位相変調した高周波信号RF2を高周波
増幅回路32に出力する。一方、送信データSDがハイ
レベル信号(以下、「H信号」ともいう)のときには、
位相変調部12は、搬送波信号CRに対して+90゜位
相変調した高周波信号RF1を高周波増幅回路31に出
力すると共に、搬送波信号CRに対して−180゜位相
変調した高周波信号RF2を高周波増幅回路32に出力
する。The specific operation will be described with reference to FIGS. 5 and 6. In the power transmission apparatus 101, the CPU 21 in the interface 11 unit converts the transmission data SD shown in FIG. Modulation unit 12
, The phase modulation unit 12 generates a 4.9152 MHz carrier signal CR generated by dividing the frequency of the 9.8304 MHz clock signal CL shown in FIG.
The phase modulation is performed on the transmission data SD (see FIG. 3C) based on the transmission data SD (see FIG. 3A). In this case, the phase modulation unit 1
2 generates high-frequency signals RF1 and RF2 whose phases are orthogonal to each other by phase-modulating the carrier signal CR as shown in FIGS. Specifically, when the transmission data SD is a low-level signal (hereinafter, also referred to as an “L signal”), the phase modulating unit 12 transmits the high-frequency signal RF1 that is 0 ° phase-modulated to the carrier signal CR to the high-frequency amplifier circuit 31. At the same time, the high-frequency signal RF2 obtained by phase-modulating the carrier signal CR by -90 ° is output to the high-frequency amplifier circuit 32. On the other hand, when the transmission data SD is a high-level signal (hereinafter also referred to as “H signal”),
The phase modulating unit 12 outputs the high-frequency signal RF1 phase-modulated to the carrier signal CR by + 90 ° to the high-frequency amplifier circuit 31, and outputs the high-frequency signal RF2 obtained by phase-modulating the carrier signal CR by −180 ° to the high-frequency amplifier circuit 32. Output to
【0004】次いで、両高周波増幅回路31,32は、
高周波信号RF1および高周波信号RF2を増幅した高
周波信号RF11,RF12をアンテナ整合回路33,
34にそれぞれ出力する。この場合、定電流供給回路3
5が定電流を供給することにより両高周波増幅回路3
1,32を作動させている。アンテナ整合回路33,3
4は、中心周波数が搬送波信号CRの基本周波数と同一
周波数である4.9152MHzに同調されており、高
調波やノイズ成分を除去すると共に、高周波増幅回路3
1,32と、アンテナ部14内に配設された高周波トラ
ンスの一次巻線41,42とをそれぞれ整合する。一
方、ICカード2内は、アンテナ部71を備えており、
高周波信号RF11,RF12は、アンテナ部71内に
配設された高周波トランスの二次巻線81,82を介し
てICカード2内の電子回路部72にそれぞれ入力され
る。[0004] Next, both high-frequency amplifier circuits 31, 32 are:
The high-frequency signals RF11 and RF12 obtained by amplifying the high-frequency signal RF1 and the high-frequency signal RF2 are connected to an antenna matching circuit 33,
34 respectively. In this case, the constant current supply circuit 3
5 supplies a constant current so that both high-frequency amplifier circuits 3
1, 32 are operating. Antenna matching circuits 33, 3
Reference numeral 4 denotes a center frequency tuned to 4.9152 MHz, which is the same frequency as the fundamental frequency of the carrier signal CR.
1 and 32 are matched with the primary windings 41 and 42 of the high-frequency transformer provided in the antenna unit 14, respectively. On the other hand, the inside of the IC card 2 includes an antenna unit 71,
The high-frequency signals RF11 and RF12 are input to the electronic circuit unit 72 in the IC card 2 via the secondary windings 81 and 82 of the high-frequency transformer provided in the antenna unit 71, respectively.
【0005】電子回路部72では、両高周波信号RF1
1,RF12を整流することにより自身で使用する電力
を生成すると共に、高周波信号RF11,RF12を位
相同期検波することにより、送信データSDに復調す
る。次いで、電子回路部72は、送信データSDに従
い、電力伝送装置101に対してアクセスする。この場
合、電子回路部72は、高周波信号RF11,RF12
から、搬送波信号CRの2倍の周波数成分である9.8
304MHzのクロック信号CLを抽出すると共に、ク
ロック信号CLを2分周して自身を制御するための内部
クロック信号を生成する。次いで、電子回路部72は、
内部クロック信号を16分周することにより、同図
(f)に示す307.2KHzの基準サブキャリアRS
CRを生成し、生成した基準サブキャリアRSCRをア
ンサーバック用送信データに基づいて位相変調する。こ
の場合、電子回路部72は、アンサーバック用送信デー
タのデータ変化点において、同図(g)のA点に示すよ
うに、基準サブキャリアRSCRを180゜位相変調す
ることによりサブキャリアSCRを生成する。この後、
電子回路部72は、位相変調したサブキャリアSCRに
基づいて二次巻線81,82の負荷インピーダンスを変
動させる。これにより、高周波信号RF11,RF12
は、同図(h)に示すように、サブキャリアSCRに同
期して振幅変調させられる。In the electronic circuit section 72, both high-frequency signals RF1
1, RF12 is rectified to generate power to be used by itself, and high-frequency signals RF11, RF12 are demodulated into transmission data SD by phase-locked detection. Next, the electronic circuit unit 72 accesses the power transmission apparatus 101 according to the transmission data SD. In this case, the electronic circuit unit 72 includes the high-frequency signals RF11 and RF12.
9.8, which is twice the frequency component of the carrier signal CR.
It extracts a 304 MHz clock signal CL and divides the clock signal CL by 2 to generate an internal clock signal for controlling itself. Next, the electronic circuit unit 72
By dividing the internal clock signal by 16, the 307.2 KHz reference subcarrier RS shown in FIG.
A CR is generated, and the generated reference subcarrier RSCR is phase-modulated based on answerback transmission data. In this case, the electronic circuit unit 72 generates the subcarrier SCR by performing phase modulation of the reference subcarrier RSCR by 180 ° at the data change point of the answer back transmission data, as shown at point A in FIG. I do. After this,
The electronic circuit section 72 varies the load impedance of the secondary windings 81 and 82 based on the phase-modulated subcarrier SCR. Thereby, the high frequency signals RF11, RF12
Is amplitude-modulated in synchronization with the subcarrier SCR as shown in FIG.
【0006】一方、電力伝送装置101では、高周波信
号RF11,RF12が振幅変調させられたことに起因
して、定電流供給回路35の供給端電圧に電圧変動が生
じる。このため、受信部15内の受信検出回路51が、
振幅復調することにより、同図(i)に示すサブキャリ
アSCRを検出する。ここで、キャリア同期回路52
は、ディジタルPLL(Digital-Phase-Locked-Loop 、
以下、「DPLL」ともいう)で構成されており、入力
された9.8304MHzのクロック信号CLに駆動さ
せられて、同図(j)に示すように、サブキャリアSC
Rに同期した復調用のクロック信号DCLを生成して位
相検出回路53に出力する。位相検出回路53は、クロ
ック信号DCLとサブキャリアSCRとの排他的論理和
によって位相検波することにより、同図(k)に示す受
信データRDをサブキャリアSCRから検出し、検出し
た受信データRDをCPU21に出力する。これによ
り、CPU21は、受信データRDを受信することによ
り、ICカード2内の情報を読み取ったり書き込んだり
することが可能となっている。On the other hand, in the power transmission apparatus 101, the supply terminal voltage of the constant current supply circuit 35 fluctuates due to the amplitude modulation of the high frequency signals RF11 and RF12. Therefore, the reception detection circuit 51 in the reception unit 15
By performing amplitude demodulation, the subcarrier SCR shown in FIG. Here, the carrier synchronization circuit 52
Is a digital PLL (Digital-Phase-Locked-Loop,
(Hereinafter, also referred to as “DPLL”), and driven by the input 9.8304 MHz clock signal CL, as shown in FIG.
A clock signal DCL for demodulation synchronized with R is generated and output to the phase detection circuit 53. The phase detection circuit 53 detects the received data RD shown in FIG. 9K from the subcarrier SCR by performing phase detection by exclusive OR of the clock signal DCL and the subcarrier SCR, and detects the detected received data RD. Output to CPU21. Thereby, the CPU 21 can read and write information in the IC card 2 by receiving the reception data RD.
【0007】[0007]
【発明が解決しようとする課題】ところが、この出願人
が開発した電力伝送装置101には、以下の改善点があ
る。すなわち、アンテナ整合回路33,34では、高周
波信号RF11,RF12の搬送波周波数に同調させら
れている。一方、位相変調部12によって搬送波信号C
Rが位相変化させられた際には、搬送波信号CRの高調
波成分や他のノイズ成分が高周波信号RF11,RF1
2に含まれる。このため、受信検出回路51は、高周波
信号RF11,RF12の振幅変動分と、サブキャリア
SCRの振幅成分とを加算して検出する。したがって、
キャリア同期回路52は、検出された振幅変化に自動的
に追従するため、本来位相ロックすべき位相変化点でな
い部位にロックしようと動作する結果、正常な位相のク
ロック信号DCLに対して180゜位相が異なった(つ
まり、位相が反転した)クロック信号DCLを出力する
ことがある。このような事態が生じた場合、位相検波回
路53がサブキャリアSCRを位相検波する際に、H信
号をL信号として検出したり、L信号をH信号として検
出したりすることがある結果、受信エラーが生じる。し
たがって、出願人が開発した電力伝送装置101には、
キャリア同期回路によって生成されるクロック信号DC
Lの位相ずれによる受信エラーの発生を防止すべきとす
る改善点がある。However, the power transmission device 101 developed by the present applicant has the following improvements. That is, the antenna matching circuits 33 and 34 are tuned to the carrier frequencies of the high-frequency signals RF11 and RF12. On the other hand, the carrier signal C
When the phase of R is changed, the harmonic components and other noise components of the carrier signal CR are changed to the high frequency signals RF11 and RF1.
2 included. For this reason, the reception detection circuit 51 adds and detects the amplitude variation of the high frequency signals RF11 and RF12 and the amplitude component of the subcarrier SCR. Therefore,
Since the carrier synchronization circuit 52 automatically follows the detected amplitude change, the carrier synchronization circuit 52 operates to lock to a portion which is not a phase change point which should be phase locked. May output a clock signal DCL having a different (that is, inverted in phase). When such a situation occurs, when the phase detection circuit 53 performs phase detection on the subcarrier SCR, the H signal may be detected as an L signal or the L signal may be detected as an H signal. An error occurs. Therefore, the power transmission device 101 developed by the applicant includes:
Clock signal DC generated by carrier synchronization circuit
There is an improvement that the occurrence of a reception error due to the phase shift of L should be prevented.
【0008】なお、キャリア同期回路52内のDPLL
のロックアップタイムをある程度長時間に設定して位相
ずれをなくすことにより、受信エラーを防止することは
可能である。ところが、このように設定した場合には、
調歩同期方式送受信の場合や、サブキャリアSCRの1
データスロットの時間と送信データSDの1データスロ
ットの時間との比が小さい場合には、DPLLがロック
するまでに時間がかかりすぎる結果、位相検波回路53
による位相同期検波が困難になるという問題点が発生す
る。The DPLL in the carrier synchronization circuit 52
It is possible to prevent a reception error by setting the lock-up time to a relatively long time to eliminate the phase shift. However, with this setting,
In case of asynchronous transmission / reception, or in case of subcarrier SCR
If the ratio of the time of the data slot to the time of one data slot of the transmission data SD is small, it takes too much time for the DPLL to lock, resulting in the phase detection circuit 53.
This makes it difficult to perform phase-locked detection.
【0009】本発明は、かかる改善点を解決すべくなさ
れたものであり、受信エラーの発生を防止し得る送受信
装置を提供することを目的とする。[0009] The present invention has been made to solve such an improvement, and an object of the present invention is to provide a transmitting / receiving apparatus capable of preventing occurrence of a reception error.
【0010】[0010]
【課題を解決するための手段】上記目的を達成すべく請
求項1記載の送受信装置は、送信データに基づいて搬送
波を位相変調することにより高周波信号を生成する変調
部と、高周波信号を増幅する高周波増幅部と、受信装置
側に配設された受信側電力結合部と結合可能に構成され
高周波増幅部によって増幅された増幅高周波信号を受信
側電力結合部に出力する送信側電力結合部と、高周波増
幅部と送信側電力結合部とを整合可能な整合部と、受信
データに基づき受信装置によって振幅変調された増幅高
周波信号から振幅信号を検出する振幅信号検出部と、検
出された振幅信号の基本周波数信号に位相同期する復調
用信号を生成する復調信号生成部と、生成された復調用
信号に基づいて振幅信号を位相検波することにより受信
データを復調する復調部とを備え、送信データおよび受
信データを半二重方式によって送受信する送受信装置に
おいて、変調部による搬送波の位相変化時から所定時間
を経過した時に復調部によって復調された受信データを
予め定めた所定値に確定すると共にその確定時後に復調
される受信データをその確定値との相対的な関係を維持
可能な値に変換するデータ変換部を備えていることを特
徴とする。According to a first aspect of the present invention, there is provided a transmitting / receiving apparatus which modulates a carrier wave based on transmission data to generate a high-frequency signal, and amplifies the high-frequency signal. A high-frequency amplifier, and a transmission-side power coupling unit configured to be coupled to a reception-side power coupling unit disposed on the reception device side and outputting an amplified high-frequency signal amplified by the high-frequency amplification unit to the reception-side power coupling unit; A matching unit capable of matching the high-frequency amplification unit and the transmission-side power coupling unit; an amplitude signal detection unit that detects an amplitude signal from an amplified high-frequency signal amplitude-modulated by the receiving device based on the received data; and A demodulation signal generation unit that generates a demodulation signal that is phase-synchronized with the fundamental frequency signal; and demodulates received data by performing phase detection on an amplitude signal based on the generated demodulation signal. And a transmission / reception device that transmits and receives transmission data and reception data in a half-duplex mode, wherein the reception data demodulated by the demodulation unit when a predetermined time has elapsed after the phase change of the carrier by the modulation unit is predetermined. A data conversion unit is provided which determines a predetermined value and converts received data demodulated after the determination into a value capable of maintaining a relative relationship with the determined value.
【0011】一般的には、半二重方式によって送受信す
る際は、送信終了から受信を開始するまでには、1デー
タスロットに相当する時間よりも長い休止時間が設けら
れている。この送受信装置では、データ変換部は、変調
部によって搬送波が位相変化させられた時から所定時間
を経過した時に復調部によって復調された受信データ
を、予め定めた所定値に確定する。この場合、所定時間
としては、復調信号生成部によって生成される復調用信
号の位相が完全に安定するに必要とされる時間であるこ
とが好ましい。次いで、データ変換部は、その確定時後
の受信データを、確定値との相対的な関係が維持できる
値に変換する。つまり、例えば、受信データが2値デー
タの場合、データ変換部は、値0の受信データを値1に
確定したときには、それ以降の受信データにおける値0
および値1を、値1および値0にそれぞれ変換する。こ
の場合、例えば、確定する値を、送受信の間の休止期間
に用いられる値に設定しておくことにより、復調用信号
の位相が本来の位相とは反転している場合であっても、
受信データを正確に受信することが可能となる。In general, when transmitting and receiving by the half-duplex method, a pause time longer than a time corresponding to one data slot is provided from the end of transmission to the start of reception. In this transmission / reception device, the data conversion unit determines the reception data demodulated by the demodulation unit to a predetermined value when a predetermined time has elapsed from when the phase of the carrier is changed by the modulation unit. In this case, it is preferable that the predetermined time is a time required for the phase of the demodulation signal generated by the demodulation signal generation unit to be completely stabilized. Next, the data conversion unit converts the received data after the determination into a value that can maintain a relative relationship with the determined value. That is, for example, when the received data is binary data, the data conversion unit determines the value 0 of the received data as the value 1 and sets the value 0 in the subsequent received data to the value 0.
And value 1 are converted to value 1 and value 0, respectively. In this case, for example, by setting the value to be determined to a value used during the idle period between transmission and reception, even if the phase of the demodulation signal is inverted from the original phase,
It becomes possible to receive received data accurately.
【0012】請求項2記載の送受信装置は、請求項1記
載の送受信装置において、データ変換部は、各送信時に
おける最後の位相変化時から所定時間の経過後毎に受信
データを所定値に確定することを特徴とする。According to a second aspect of the present invention, in the transmission / reception apparatus according to the first aspect, the data converter determines the reception data to a predetermined value every time a predetermined time elapses from the last phase change in each transmission. It is characterized by doing.
【0013】送信データの最後に位相変化が生じた時点
から所定時間を経過すると、復調信号生成部によって生
成される復調信号の位相は安定する。したがって、各送
信時における最後の位相変化時から所定時間の経過後毎
に受信データを確定させることにより、その後に復調さ
れる受信データの相対的な位相関係は正確に維持され
る。この結果、1送信時間内において位相が変化する毎
に確定させる場合と比較して、簡易に制御可能となる。After a lapse of a predetermined time from the time when the phase change occurs at the end of the transmission data, the phase of the demodulated signal generated by the demodulated signal generating section is stabilized. Therefore, by determining the received data every time a predetermined time has elapsed since the last phase change at the time of each transmission, the relative phase relationship of the subsequently demodulated received data is accurately maintained. As a result, control can be performed more easily than in the case where the phase is determined every time the phase changes within one transmission time.
【0014】請求項3記載の送受信装置は、請求項1ま
たは2記載の送受信装置において、送信データおよび受
信データは調歩同期方式に適合可能なデータ構造によっ
てそれぞれ構成され、データ変換部は、データ構造にお
ける無信号に対応する値に受信データを確定することを
特徴とする。According to a third aspect of the present invention, there is provided the transmission / reception apparatus according to the first or second aspect, wherein the transmission data and the reception data are each constituted by a data structure adaptable to a start-stop synchronization system, and the data conversion unit comprises a data structure. Is characterized in that the received data is determined to a value corresponding to the no signal in.
【0015】請求項1記載の送受信装置は、半二重方式
によるすべての通信に適合可能である。一方、調歩同期
方式による送受信の場合には、送信終了から受信までの
間の休止期間におけるデータの値は予め値1に規定され
ている。したがって、調歩同期方式による送受信に用い
られる限りは、工場出荷時において受信データの確定値
を値1に予め設定しておくことが可能となる結果、確定
値を各送受信装置毎に個別的に設定するという煩雑な作
業を省くことが可能となる。The transmission / reception apparatus according to the first aspect is applicable to all communications using the half-duplex system. On the other hand, in the case of transmission / reception by the start-stop synchronization method, the value of the data in the pause period from the end of transmission to the reception is defined as 1 in advance. Therefore, as long as it is used for transmission / reception by the start-stop synchronization method, it is possible to preset the final value of the received data to the value 1 at the time of shipment from the factory. As a result, the final value is individually set for each transmitting / receiving apparatus. It is possible to omit the troublesome work of performing.
【0016】請求項4記載の送受信装置は、請求項1か
ら3のいずれかに記載の送受信装置において、送信側電
力結合部および受信側電力結合部は、それぞれ高周波ト
ランスの一次巻線および二次巻線を構成し、高周波信号
の搬送波成分は受信装置側の電力として供給されること
を特徴とする。According to a fourth aspect of the present invention, in the transmission and reception apparatus according to any one of the first to third aspects, the transmission-side power coupling unit and the reception-side power coupling unit are respectively a primary winding and a secondary winding of a high-frequency transformer. A winding is formed, and a carrier component of the high-frequency signal is supplied as electric power on the receiving device side.
【0017】[0017]
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る送受信装置を、非接触式のICカードリーダに
適用した実施の形態について説明する。なお、従来のシ
ステム100における構成要素と同一の構成要素および
用いられる各種信号については同一の符号を付して、重
複説明を省略する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention applied to a non-contact type IC card reader. The same components as those in the conventional system 100 and the various signals used are denoted by the same reference numerals, and redundant description will be omitted.
【0018】最初に、非接触式ICカードリーダのシス
テム構成について、図1,2を参照して説明する。First, the system configuration of a non-contact type IC card reader will be described with reference to FIGS.
【0019】非接触式ICカードリーダシステムは、図
1に示すように、ICカード2に対して例えば200m
W〜300mWの電力を供給すると共にICカード2に
アクセス可能に構成された電力伝送装置(本発明におけ
る送受信装置に相当する)1を備えて構成されている。As shown in FIG. 1, the non-contact type IC card reader system has a
A power transmission device (corresponding to a transmission / reception device in the present invention) 1 is configured to supply power of W to 300 mW and to be able to access the IC card 2.
【0020】電力伝送装置1は、同図に示すように、イ
ンターフェース部11、本発明における変調部に相当す
る位相変調部12、電力伝送部13、本発明における送
信側電力結合部に相当するアンテナ部14、受信部15
および制御部16を備えている。As shown in FIG. 1, the power transmission apparatus 1 includes an interface section 11, a phase modulation section 12 corresponding to a modulation section in the present invention, a power transmission section 13, and an antenna corresponding to a transmission-side power coupling section in the present invention. Unit 14, receiving unit 15
And a control unit 16.
【0021】インターフェース部11は、CPU21を
備えて構成されており、CPU21は、通信ポートを介
して図外の管理装置などとの間で各種制御データやカー
ドデータの送受信を実行する。具体的には、CPU21
は、管理装置が送信した制御データに従い、所定の送信
データSDを制御部16に出力することによりICカー
ド2(図2参照)にアクセスし、ICカード2内の顧客
情報や残高情報などの読込み制御や、新たな残高情報な
どの書込み制御を実行する。位相変調部12は、入力し
た9.8304MHzのクロック信号CLを2分周する
と共に、分周した搬送波信号CRに対して、制御部16
を介して入力した送信データSDに基づいて位相変調す
ることにより、互いに直交する高周波信号RF1,RF
2を生成する。The interface unit 11 includes a CPU 21. The CPU 21 transmits and receives various control data and card data to and from a management device (not shown) via a communication port. Specifically, the CPU 21
Accesses the IC card 2 (see FIG. 2) by outputting predetermined transmission data SD to the control unit 16 in accordance with the control data transmitted by the management device, and reads customer information and balance information in the IC card 2. Control and write control of new balance information and the like are executed. The phase modulation unit 12 divides the frequency of the input 9.8304 MHz clock signal CL by two, and controls the divided carrier signal CR by the control unit 16.
Phase modulation based on the transmission data SD input through the RF signal, the high-frequency signals RF1, RF orthogonal to each other
Generate 2.
【0022】電力伝送部13は、本発明における高周波
増幅部に相当し高周波信号RF1,RF2をそれぞれ増
幅する高周波増幅回路31,32と、本発明における整
合部に相当し高周波増幅回路31,32およびアンテナ
部14間を整合するアンテナ整合回路33,34と、定
電流を高周波増幅回路31,32に供給する定電流供給
回路35とを備えている。アンテナ部14は、ICカー
ド2側に配設された高周波トランスの二次巻線に磁気的
に結合可能な一次巻線41,42を備えて構成されてい
る。この場合、一次巻線41,41は、プリント基板上
に渦巻き状に形成されたプリントパターンによって形成
され、その渦巻き状パターンの中央部には図示しない磁
気コアが配設されている。The power transmission unit 13 corresponds to a high-frequency amplifier in the present invention and amplifies high-frequency signals RF1 and RF2, respectively, and the high-frequency amplifiers 31 and 32 correspond to a matching unit in the present invention. Antenna matching circuits 33 and 34 for matching between the antenna units 14 and a constant current supply circuit 35 for supplying a constant current to the high frequency amplifier circuits 31 and 32 are provided. The antenna unit 14 includes primary windings 41 and 42 that can be magnetically coupled to a secondary winding of a high-frequency transformer provided on the IC card 2 side. In this case, the primary windings 41, 41 are formed by a spirally formed print pattern on a printed circuit board, and a magnetic core (not shown) is provided at the center of the spiral pattern.
【0023】受信部15は、本発明における振幅信号検
出部に相当する受信検出回路51と、本発明における復
調信号生成部に相当するキャリア同期回路52と、本発
明における復調部に相当する位相検波回路53とを備え
ている。The receiving section 15 includes a reception detecting circuit 51 corresponding to an amplitude signal detecting section in the present invention, a carrier synchronizing circuit 52 corresponding to a demodulated signal generating section in the present invention, and a phase detecting circuit corresponding to a demodulating section in the present invention. And a circuit 53.
【0024】制御部16は、本発明におけるデータ変換
部に相当し、送信データサンプリング回路61、タイミ
ング制御回路62、後述するサンプリングの際のサンプ
リング信号の基準となるクロック信号CLを発振してタ
イミング制御回路62に出力する発振器63、および受
信データ変換回路64を備えている。ここで、送信デー
タサンプリング回路61は、CPU21から出力され調
歩同期方式のデータ構造によって形成される送信データ
SDを入力すると共に、送信データSDの位相変化点を
検出して位相変化データPDとしてタイミング制御回路
62に出力する。タイミング制御回路62は、位相変化
データPDの入力時を起点として所定時間経過後に、後
述する位相確定制御信号PLS受信データ変換回路64
に出力する。受信データ変換回路64は、位相確定制御
信号PLSを入力した時に位相検波回路53から出力さ
れた受信データRDを値1に確定する。また、受信デー
タ変換回路64は、所定時間毎に、確定した所定値に応
じた値に受信データRDを変換する。The control section 16 corresponds to a data conversion section in the present invention, and oscillates a transmission data sampling circuit 61, a timing control circuit 62, and a clock signal CL serving as a reference of a sampling signal at the time of sampling described later to perform timing control. An oscillator 63 for outputting to the circuit 62 and a reception data conversion circuit 64 are provided. Here, the transmission data sampling circuit 61 receives the transmission data SD output from the CPU 21 and formed by the data structure of the start-stop synchronization system, detects a phase change point of the transmission data SD, and performs timing control as the phase change data PD. Output to the circuit 62. After a lapse of a predetermined time from the input of the phase change data PD, the timing control circuit 62 outputs a phase determination control signal PLS reception data conversion circuit 64 described later.
Output to The reception data conversion circuit 64 determines the reception data RD output from the phase detection circuit 53 to a value of 1 when the phase determination control signal PLS is input. Further, the reception data conversion circuit 64 converts the reception data RD into a value corresponding to the determined predetermined value every predetermined time.
【0025】次に、ICカード2の内部構成について、
図2を参照して説明する。Next, regarding the internal configuration of the IC card 2,
This will be described with reference to FIG.
【0026】同図に示すように、ICカード2は、アン
テナ部71および電子回路部72を備えている。アンテ
ナ部71は、電力伝送装置1におけるアンテナ部14の
一次巻線41,42と磁気的に結合可能な二次巻線8
1,82を備えており、一次巻線41,42と二次巻線
81,82とで高周波トランスを形成する。As shown in FIG. 1, the IC card 2 includes an antenna unit 71 and an electronic circuit unit 72. The antenna unit 71 includes a secondary winding 8 that can be magnetically coupled with the primary windings 41 and 42 of the antenna unit 14 in the power transmission device 1.
1 and 82, and the primary windings 41 and 42 and the secondary windings 81 and 82 form a high-frequency transformer.
【0027】電子回路部72は、受電回路91,92、
定電圧回路93、初期化回路94、位相検波回路95、
クロック生成回路96,データ復調回路97,信号処理
回路98および振幅変調回路99を備えている。ここ
で、受電回路91,92は、ダイオードブリッジによる
整流回路でそれぞれ構成され、アンテナ部71を介して
入力した高周波信号RF11,12を整流することによ
り生成した直流を定電圧回路93に出力すると共に、高
周波信号RF11,RF12を位相検波回路95に出力
する。定電圧回路93は、所定電圧に安定化した直流電
源電力を生成し、ICカード2内の各回路用の電源とし
て出力する。初期化回路94は、所定電圧が入力された
際に、リセット信号RSを出力することにより、信号処
理回路98を初期リセットする。The electronic circuit section 72 includes power receiving circuits 91 and 92,
A constant voltage circuit 93, an initialization circuit 94, a phase detection circuit 95,
A clock generation circuit 96, a data demodulation circuit 97, a signal processing circuit 98, and an amplitude modulation circuit 99 are provided. Here, the power receiving circuits 91 and 92 are each constituted by a rectifier circuit using a diode bridge, and output a direct current generated by rectifying the high-frequency signals RF11 and 12 input via the antenna unit 71 to the constant voltage circuit 93 and , And outputs the high-frequency signals RF11 and RF12 to the phase detection circuit 95. The constant voltage circuit 93 generates a DC power supply stabilized at a predetermined voltage and outputs it as a power supply for each circuit in the IC card 2. The initialization circuit 94 resets the signal processing circuit 98 by outputting a reset signal RS when a predetermined voltage is input.
【0028】位相検波回路95は、入力した高周波信号
RF11,RF12を位相検波することにより受信デー
タRD11に復調してデータ復調回路97に出力すると
共に、高周波信号RF1,RF2をクロック生成回路9
6に出力する。クロック生成回路96は、高周波信号R
F1,RF2の排他的論理和を求めた後2分周すること
により、自身を制御するための4.9152MHzの内
部クロック信号CLIを生成し、生成した内部クロック
信号CLIをデータ復調回路97および信号処理回路9
8に出力する。データ復調回路97は、内部クロック信
号CLIに同期して受信データRD11を読み込みこと
により送信データSDに復調し、復調した送信データS
Dを信号処理回路98に出力する。信号処理回路98
は、CPUを備えて構成されており、送信データSDに
従って所定の処理を実行する。また、信号処理回路98
は、内部クロック信号CLIを16分周することによ
り、307.2KHzの基準サブキャリアRSCRを生
成し、生成した基準サブキャリアRSCRをアンサーバ
ック用送信データに基づいて位相変調すると共に、位相
変調したサブキャリアSCRを振幅変調回路99に出力
する。この場合、信号処理回路98は、アンサーバック
用送信データのデータ変化点において基準サブキャリア
RSCRを180゜位相変調する。振幅変調回路99
は、サブキャリアSCRのH信号およびL信号に同期し
て内部インピーダンスを変動させることにより、受電回
路91,92を介して二次巻線81,82の負荷インピ
ーダンスを変動させる。これにより、高周波信号RF1
1,RF12は、図5(h)に示すように、サブキャリ
アSCRに同期して振幅変調される。The phase detection circuit 95 demodulates the input high-frequency signals RF11 and RF12 by phase detection to receive data RD11 and outputs the received data RD11 to the data demodulation circuit 97, and also converts the high-frequency signals RF1 and RF2 to the clock generation circuit 9
6 is output. The clock generation circuit 96 outputs the high-frequency signal R
By calculating the exclusive OR of F1 and RF2 and dividing the frequency by two, an internal clock signal CLI of 4.9152 MHz for controlling itself is generated, and the generated internal clock signal CLI is transmitted to the data demodulation circuit 97 and the signal demodulation circuit 97. Processing circuit 9
8 is output. The data demodulation circuit 97 reads the reception data RD11 in synchronization with the internal clock signal CLI, demodulates the transmission data SD, and demodulates the transmission data SD.
D is output to the signal processing circuit 98. Signal processing circuit 98
Is configured to include a CPU, and executes a predetermined process according to the transmission data SD. Also, the signal processing circuit 98
Generates a reference subcarrier RSCR of 307.2 KHz by dividing the internal clock signal CLI by 16, performs phase modulation on the generated reference subcarrier RSCR based on answerback transmission data, and performs phase modulation on the subcarrier RSCR. The carrier SCR is output to the amplitude modulation circuit 99. In this case, the signal processing circuit 98 phase-modulates the reference subcarrier RSCR by 180 ° at the data change point of the answerback transmission data. Amplitude modulation circuit 99
Changes the load impedance of the secondary windings 81 and 82 via the power receiving circuits 91 and 92 by changing the internal impedance in synchronization with the H signal and the L signal of the subcarrier SCR. Thereby, the high frequency signal RF1
1 and RF12 are amplitude-modulated in synchronization with the subcarrier SCR as shown in FIG.
【0029】次に、非接触式ICカードリーダにおける
全体的な動作について説明する。なお、電力伝送装置1
からの送信並びにICカード2における受信および送信
動作については、前述した非接触ICカードリーダシス
テム100における動作と同一のため、ここでは、電力
伝送装置1における受信動作についてのみ、図3,4を
参照して説明する。Next, the overall operation of the non-contact type IC card reader will be described. The power transmission device 1
Since the transmission from the IC card 2 and the reception and transmission operations in the IC card 2 are the same as the operations in the non-contact IC card reader system 100 described above, only the reception operation in the power transmission device 1 is described with reference to FIGS. I will explain.
【0030】この非接触式ICカードリーダでは、通信
速度が9800BPSの半二重調歩同期方式により送受
信が行われる。この場合、調歩同期方式では、図3に示
すように、送信データSDの最後にストップビットSD
Eが付加されるため、送信データSDの送信終了時か
ら、受信データRDのスタートビットRDSを受信する
までの間には、1データスロットに相当する時間以上の
休止時間trが存在し、その間では、値が1に維持され
る。これらを前提として、電力伝送装置1は、以下の処
理を実行する。In this non-contact type IC card reader, transmission and reception are performed by a half-duplex start-stop synchronization method with a communication speed of 9800 BPS. In this case, in the start-stop synchronization method, as shown in FIG.
Since E is added, from the end of transmission of the transmission data SD to the reception of the start bit RDS of the reception data RD, there is a pause time tr equal to or longer than one data slot. , The value is maintained at one. On the premise of these, the power transmission device 1 executes the following processing.
【0031】送信データサンプリング回路61は、送信
データSDがCPU21から出力されると、送信データ
SDの位相変化点を検出し、その都度、位相変化データ
PDをタイミング制御回路62に出力する。したがっ
て、送信データサンプリング回路61は、送信データS
DにおけるストップビットSDEの1つ手前のビットデ
ータSDE1が値0の場合には、図4(a)に示すよう
に、時間t1 ,t2 において位相データPDを出力す
る。一方、送信データSDの位相が変化した際には、キ
ャリア同期回路52によって生成されるクロック信号D
CLの位相が、同図(d)に示すように、正常に位相ロ
ックされているときと比較して、位相ずれを生じる。こ
の場合、位相検波回路53が受信検出回路51から出力
されたサブキャリアSCR(同図(c)参照)とクロッ
ク信号DCLとの排他的論理和によって位相検波してい
る。このため、クロック信号DCLの位相が本来の位相
に対して180゜位相ずれした場合には、同図(e)の
部位Bに示すように、本来値1として検出されなければ
ならないデータが値0として検出される。この場合に特
に問題となるのは、一旦位相が180゜位相ずれし、そ
の後に正しく位相ロックし直さない限り、誤った値を検
出し続けることである。したがって、誤検出したままの
受信データRDがCPU21に入力されると、受信エラ
ーが生じる。When the transmission data SD is output from the CPU 21, the transmission data sampling circuit 61 detects a phase change point of the transmission data SD, and outputs the phase change data PD to the timing control circuit 62 each time. Therefore, the transmission data sampling circuit 61 outputs the transmission data S
When the bit data SDE1 immediately before the stop bit SDE in D is 0, the phase data PD is output at times t 1 and t 2 as shown in FIG. On the other hand, when the phase of the transmission data SD changes, the clock signal D generated by the carrier synchronization circuit 52 is changed.
As shown in FIG. 3D, the phase of CL is shifted in phase as compared with the case where the phase is normally locked. In this case, the phase detection circuit 53 performs phase detection by exclusive OR of the subcarrier SCR (see FIG. 3C) output from the reception detection circuit 51 and the clock signal DCL. For this reason, when the phase of the clock signal DCL is shifted by 180 ° from the original phase, the data that should be detected as the value 1 is the value 0 as shown in the part B of FIG. Is detected as In this case, a particular problem is that an incorrect value is continuously detected unless the phase is once shifted by 180 ° and then the phase is correctly locked again. Therefore, if the reception data RD that has been erroneously detected is input to the CPU 21, a reception error occurs.
【0032】この電力伝送装置1では、タイミング制御
回路62が、位相変化データPDを入力した時間t1 か
ら所定時間を経過した時間t12に位相確定制御信号PL
Sを受信データ変換回路64に出力する。次いで、受信
データ変換回路64は、位相確定制御信号PLSの入力
時に位相検波回路53から出力された受信データRDを
サンプリングすると共に、そのサンプリング値を初期値
として値1に確定する。この場合、所定時間として、少
なくともキャリア同期回路52におけるDPLLのロッ
クアップ時間を超える時間に設定する。次いで、受信デ
ータ変換回路64は、一般的なデータサンプリングと同
様にして、ノイズNを除去するために受信データRDの
エッジ変化時t01から所定時間を経過する毎に受信デー
タRDをサンプリングし、これらの各値を、確定したサ
ンプリング値との相対的関係が保たれるように変換す
る。この場合、所定時間としては、位相を確定した後で
あって、1データスロットに相当する時間よりも短い時
間に設定する。なお、この場合には、時間t12の後の時
間t2 において位相変化データPDが入力されるため、
受信データRDのサンプリングを一旦停止する。[0032] The In the power transmission device 1, the timing control circuit 62, the phase change data PD from time to time enter t 1 has passed the predetermined time t 12 to the phase determined control signal PL
S is output to the reception data conversion circuit 64. Next, the reception data conversion circuit 64 samples the reception data RD output from the phase detection circuit 53 when the phase determination control signal PLS is input, and determines the sampling value as an initial value to a value of 1. In this case, the predetermined time is set to a time that exceeds at least the lock-up time of the DPLL in the carrier synchronization circuit 52. Then, reception data converting circuit 64, in the same manner as a general data sampling, sampling the received data RD from the edge change at t 01 the received data RD for each elapse of a predetermined time to remove the noise N, These values are converted so that the relative relationship with the determined sampling value is maintained. In this case, the predetermined time is set after the phase is determined and shorter than the time corresponding to one data slot. Since in this case, the phase change data PD at time t 2 after the time t 12 is input,
The sampling of the reception data RD is temporarily stopped.
【0033】次いで、時間t2 において位相変化データ
PDが入力されると、タイミング制御回路62は、受信
データ変換回路64に対して位相確定制御信号PLSを
出力する。次いで、受信データ変換回路64は、時間t
21において受信データRDを値1に再度確定した後、エ
ッジ変化時t02から所定の時間を経過した時間t22,,
t23・・の時点で受信データRDをサンプリングし、サ
ンプリングした受信データRDの値に対して、確定した
値1との相対的関係が維持されるように変換する。つま
り、受信データ変換回路64は、値0の受信データRD
を値1に確定したときには、それ以降の受信データRD
における値0および値1を、値1および値0にそれぞれ
変換する。これにより、時間t22および時間t23におい
て受信データRDは、それぞれ値1および値0に変換さ
れる。この結果、受信データRDは、同図(f)に示す
ように正規な値の受信データRD1に変換された後にC
PU21に出力される。Next, when the phase change data PD is input at time t 2 , the timing control circuit 62 outputs a phase determination control signal PLS to the reception data conversion circuit 64. Next, the reception data conversion circuit 64 operates at the time t.
After determining again the received data RD to the value 1 at 21, the time has elapsed a predetermined time from an edge change at t 02 t 22 ,,
t 23 samples the received data RD at the time of ..., to the value of the received data RD sampled, converted to a relative relationship between the value 1 finalized is maintained. That is, the reception data conversion circuit 64 outputs the reception data RD having the value 0.
Is determined to be the value 1, the subsequent reception data RD
Are converted to values 1 and 0, respectively. Thus, received data RD at time t 22 and time t 23 is converted into respective values 1 and the value 0. As a result, the reception data RD is converted into the reception data RD1 having a normal value as shown in FIG.
Output to PU21.
【0034】CPU21は、時間t12においてサンプリ
ングされた受信データRDについては、自己が送信中で
あるため、ICカード2から送信された受信データRD
でないと判別して破棄する。次いで、時間t21において
確定された後の時間t22,t23・・でサンプリングされ
た受信データRDは、送信終了後に入力されたデータで
あるため、ICカード2からの受信データRDとして取
り扱い、図外の内部RAMに記憶させる。Since the CPU 21 itself is transmitting the received data RD sampled at the time t 12 , the CPU 21 receives the received data RD transmitted from the IC card 2.
If not, discard it. Then, the reception data RD sampled at time t 22, t 23 · · after being determined at time t 21 are the input to the after end of transmission data, handled as received data RD from the IC card 2, It is stored in an internal RAM (not shown).
【0035】以上のように処理する結果、CPU21
は、受信エラーを起こすことなく受信データRD1を受
信することができる。ここで受信エラーを防止すること
ができるのは以下の理由からである。すなわち、調歩同
期方式においては、送信データSDが位相変化させられ
た後に入力される受信データRD1は常に値1に規定さ
れている。したがって、クロック信号DCLの位相が安
定している時間t21において位相検波回路53から出力
される受信データRDの値がたとえ値0であっても値1
として確定し、確定した値と、それ以降に入力される受
信データRDの値との相対的関係を維持すれば、受信デ
ータRDの値を正確に受信することができるのである。As a result of the above processing, the CPU 21
Can receive the reception data RD1 without causing a reception error. Here, the reception error can be prevented for the following reasons. That is, in the start-stop synchronization method, the reception data RD1 input after the transmission data SD is changed in phase is always defined as the value 1. Therefore, the clock signal DCL phase stable even value if the value 0 of the received data RD output from the phase detection circuit 53 in The times t 21 value 1
If the relative value between the determined value and the value of the received data RD input thereafter is maintained, the value of the received data RD can be accurately received.
【0036】なお、本発明は、上記した構成および処理
に限定されず、適宜変更することが可能である。例え
ば、電力伝送装置1では、上記したデータ確定処理を送
信データSDの位相変化時毎に行っているが、送信デー
タSDにおいて位相が最後に変化した時にのみ行うこと
ができる。つまり、制御部16では、最後の位相変化デ
ータPDが何時入力されるかを把握できないため、送信
データSDの位相変化毎にデータ確定処理を行っている
が、CPU21が最終位相変化時にのみ、図1の破線に
示すように、位相変化データPDをタイミング制御回路
62に直接出力するようにしてもよい。この場合には、
送信データサンプリング回路61を不要にすることがで
きると共に、受信データ変換回路64に対する位相確定
処理の制御が容易になる。Note that the present invention is not limited to the above-described configuration and processing, and can be appropriately changed. For example, in the power transmission apparatus 1, the above-described data determination processing is performed every time the phase of the transmission data SD changes, but can be performed only when the phase of the transmission data SD last changes. That is, since the control unit 16 cannot grasp when the last phase change data PD is input, the data determination processing is performed for each phase change of the transmission data SD. As shown by the broken line 1, the phase change data PD may be directly output to the timing control circuit 62. In this case,
The transmission data sampling circuit 61 can be omitted, and the control of the phase determination processing for the reception data conversion circuit 64 becomes easy.
【0037】また、本発明の実施の形態では、非接触式
ICカードリーダに適用する例について説明したが、本
発明は、これに限定されず、電話機本体から子機に対し
て非接触または接触して高周波電力を伝送し、伝送した
高周波電力を充電用電力にする電話機充電システムや、
便座の暖房機器にも適用することもできるし、送信側お
よび受信側の結合手段同士が互いに非接触または接触し
て高周波信号を送受信する装置のすべてに適用が可能で
ある。Further, in the embodiment of the present invention, an example in which the present invention is applied to a non-contact type IC card reader has been described. However, the present invention is not limited to this. A telephone charging system that transmits high-frequency power and converts the transmitted high-frequency power to charging power,
The present invention can be applied to a heating device for a toilet seat, and can be applied to all devices that transmit and receive a high-frequency signal by coupling means on the transmission side and the reception side in non-contact or contact with each other.
【0038】[0038]
【発明の効果】以上のように、請求項1記載の送受信装
置によれば、データ変換部が、変調部による搬送波の位
相変化時から所定時間経過時に復調部によって復調され
た受信データを予め定めた所定値に確定すると共に、そ
の確定時後に復調される受信データを確定値との相対的
な関係が維持可能な値に変換することにより、復調用信
号の位相が本来の位相とは反転している場合であって
も、受信データを正確に受信することができる。As described above, according to the transmission / reception apparatus of the first aspect, the data conversion unit determines the reception data demodulated by the demodulation unit when a predetermined time has elapsed after the phase change of the carrier by the modulation unit. And the received data demodulated after the determination is converted to a value that can maintain the relative relationship with the determined value, whereby the phase of the demodulation signal is inverted from the original phase. However, even if it is, the received data can be accurately received.
【0039】また、請求項2記載の送受信装置によれ
ば、データ変換部が、各送信時における最後の位相変化
時から所定時間の経過後毎に受信データを所定値に確定
することにより、位相が変化する毎に確定させる場合と
比較して、簡易に制御することができる。According to the transmission / reception device of the second aspect, the data conversion unit determines the reception data to a predetermined value every time a predetermined time elapses from the last phase change at the time of each transmission. Can be easily controlled, as compared with the case where it is determined every time the value changes.
【0040】また、請求項3記載の送受信装置によれ
ば、送信データおよび受信データが調歩同期方式に適合
可能なデータ構造によって構成され、データ変換部が、
データ構造における無信号に対応する値に受信データを
確定することにより、確定値を画一的かつ容易に設定す
ることができる。According to the third aspect of the present invention, the transmission data and the reception data have a data structure compatible with the start-stop synchronization method, and the data conversion unit includes:
By determining the received data to a value corresponding to no signal in the data structure, the determined value can be set uniformly and easily.
【0041】さらに、請求項4記載の送受信装置によれ
ば、送信側電力結合部および受信側電力結合部がそれぞ
れ高周波トランスの一次巻線および二次巻線を構成する
ことにより、高周波信号の搬送波成分を受信装置側の電
力として供給することができる結果、いわゆる電力伝送
システムの送信装置として好適に用いることができる。Further, according to the transmission / reception device of the fourth aspect, the transmission-side power coupling unit and the reception-side power coupling unit constitute the primary winding and the secondary winding of the high-frequency transformer, respectively, so that the carrier wave of the high-frequency signal can be obtained. As a result, the components can be supplied as power on the receiving device side, so that the component can be suitably used as a transmitting device of a power transmission system.
【図1】本発明の実施の形態に係る非接触式ICカード
リーダにおける電力伝送装置のブロック図である。FIG. 1 is a block diagram of a power transmission device in a contactless IC card reader according to an embodiment of the present invention.
【図2】本発明の実施の形態に係る非接触式ICカード
リーダにおけるICカードのブロック図である。FIG. 2 is a block diagram of an IC card in the non-contact type IC card reader according to the embodiment of the present invention.
【図3】調歩同期方式における送信データSDと受信デ
ータRDとの時間的な関係を示す信号波形図である。FIG. 3 is a signal waveform diagram showing a temporal relationship between transmission data SD and reception data RD in the start-stop synchronization method.
【図4】(a)は送信データSDのストップビットSD
E近傍の信号波形図、(b)は受信データRDのスター
トビットRDS近傍の信号波形図、(c)はサブキャリ
アSCRの信号波形図、(d)はクロック信号DCLの
信号波形図、(e)は受信データRDの信号波形図、
(f)は変換後の受信データRD1の信号波形図であ
る。FIG. 4A shows a stop bit SD of transmission data SD.
E, a signal waveform diagram near the start bit RDS of the received data RD, (c) a signal waveform diagram of the subcarrier SCR, (d) a signal waveform diagram of the clock signal DCL, and (e). ) Is a signal waveform diagram of the reception data RD,
(F) is a signal waveform diagram of the converted reception data RD1.
【図5】本発明の実施の形態に係る非接触式ICカード
リーダおよび出願人が既に開発した非接触ICカードリ
ーダシステムにおける各部の信号波形図であって、
(a)は送信データSDの信号波形図、(b)はクロッ
ク信号CLの信号波形図、(c)は搬送波信号CRの信
号波形図、(d)は高周波信号RF1の信号波形図、
(e)は高周波信号RF2の信号波形図、(f)は基準
サブキャリアRSCRの信号波形図、(g)はサブキャ
リアSCRの信号波形図、(h)は高周波信号RF1
1,RF12の信号波形図、(i)はサブキャリアSC
Rの信号波形図、(j)はクロック信号DCLの信号波
形図、(k)は受信データRDの信号波形図である。FIG. 5 is a signal waveform diagram of each unit in the non-contact IC card reader according to the embodiment of the present invention and a non-contact IC card reader system already developed by the applicant;
(A) is a signal waveform diagram of the transmission data SD, (b) is a signal waveform diagram of the clock signal CL, (c) is a signal waveform diagram of the carrier signal CR, (d) is a signal waveform diagram of the high-frequency signal RF1,
(E) is a signal waveform diagram of the high-frequency signal RF2, (f) is a signal waveform diagram of the reference subcarrier RSCR, (g) is a signal waveform diagram of the subcarrier SCR, and (h) is a high-frequency signal RF1
1, RF12 signal waveform diagram, (i) shows subcarrier SC
FIG. 7J is a signal waveform diagram of the clock signal DCL, and FIG. 7K is a signal waveform diagram of the received data RD.
【図6】出願人が既に開発した非接触ICカードリーダ
システムのブロック図である。FIG. 6 is a block diagram of a contactless IC card reader system already developed by the applicant.
1 電力伝送装置 2 ICカード 12 位相変調部 14 アンテナ部 16 制御部 31 高周波増幅回路 32 高周波増幅回路 33 アンテナ整合回路 34 アンテナ整合回路 51 受信検出回路 52 キャリア同期回路 53 位相検波回路 61 送信データサンプリング回路 62 タイミング制御回路 64 受信データ変換回路 REFERENCE SIGNS LIST 1 power transmission device 2 IC card 12 phase modulation unit 14 antenna unit 16 control unit 31 high-frequency amplification circuit 32 high-frequency amplification circuit 33 antenna matching circuit 34 antenna matching circuit 51 reception detection circuit 52 carrier synchronization circuit 53 phase detection circuit 61 transmission data sampling circuit 62 Timing control circuit 64 Receive data conversion circuit
Claims (4)
することにより高周波信号を生成する変調部と、前記高
周波信号を増幅する高周波増幅部と、受信装置側に配設
された受信側電力結合部と結合可能に構成され前記高周
波増幅部によって増幅された増幅高周波信号を当該受信
側電力結合部に出力する送信側電力結合部と、前記高周
波増幅部と前記送信側電力結合部とを整合可能な整合部
と、受信データに基づき前記受信装置によって振幅変調
された前記増幅高周波信号から振幅信号を検出する振幅
信号検出部と、当該検出された振幅信号の基本周波数信
号に位相同期する復調用信号を生成する復調信号生成部
と、当該生成された復調用信号に基づいて前記振幅信号
を位相検波することにより前記受信データを復調する復
調部とを備え、前記送信データおよび前記受信データを
半二重方式によって送受信する送受信装置において、 前記変調部による前記搬送波の位相変化時から所定時間
を経過した時に前記復調部によって復調された前記受信
データを予め定めた所定値に確定すると共に当該確定時
後に復調される前記受信データを当該確定値との相対的
な関係を維持可能な値に変換するデータ変換部を備えて
いることを特徴とする送受信装置。1. A modulation section for generating a high-frequency signal by phase-modulating a carrier based on transmission data, a high-frequency amplification section for amplifying the high-frequency signal, and a reception-side power coupling section provided on a reception device side. A transmission-side power coupling unit configured to be coupled to the radio-frequency amplification unit and outputting an amplified high-frequency signal amplified by the high-frequency amplification unit to the reception-side power coupling unit; and capable of matching the high-frequency amplification unit and the transmission-side power coupling unit. A matching unit, an amplitude signal detecting unit that detects an amplitude signal from the amplified high-frequency signal that is amplitude-modulated by the receiving device based on received data, and a demodulation signal that is phase-synchronized with a fundamental frequency signal of the detected amplitude signal. A demodulation signal generation unit for generating, and a demodulation unit for demodulating the received data by performing phase detection of the amplitude signal based on the generated demodulation signal, A transmission / reception apparatus for transmitting and receiving transmission data and the reception data in a half-duplex mode, wherein a predetermined time is used to determine the reception data demodulated by the demodulation section when a predetermined time has elapsed from a phase change of the carrier by the modulation section. A transmission / reception apparatus comprising: a data conversion unit that determines a value and converts the received data demodulated after the determination into a value that can maintain a relative relationship with the determined value.
最後の位相変化時から前記所定時間の経過後毎に前記受
信データを前記所定値に確定することを特徴とする請求
項1記載の送受信装置。2. The transmission / reception according to claim 1, wherein the data conversion unit determines the reception data to the predetermined value every time the predetermined time elapses from the last phase change in each transmission. apparatus.
同期方式に適合可能なデータ構造によってそれぞれ構成
され、前記データ変換部は、前記データ構造における無
信号に対応する値に前記受信データを確定することを特
徴とする請求項1または2記載の送受信装置。3. The transmission data and the reception data are each constituted by a data structure adaptable to a start-stop synchronization method, and the data conversion unit determines the reception data to a value corresponding to a no signal in the data structure. The transmission / reception device according to claim 1 or 2, wherein:
電力結合部は、それぞれ高周波トランスの一次巻線およ
び二次巻線を構成し、前記高周波信号の搬送波成分は前
記受信装置側の電力として供給されることを特徴とする
請求項1から3のいずれかに記載の送受信装置。4. The transmission-side power coupling section and the reception-side power coupling section constitute a primary winding and a secondary winding of a high-frequency transformer, respectively, and a carrier component of the high-frequency signal is used as power on the receiving device side. The transmission / reception device according to claim 1, wherein the transmission / reception device is supplied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21401397A JP3413349B2 (en) | 1997-07-23 | 1997-07-23 | Transceiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21401397A JP3413349B2 (en) | 1997-07-23 | 1997-07-23 | Transceiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1141153A true JPH1141153A (en) | 1999-02-12 |
JP3413349B2 JP3413349B2 (en) | 2003-06-03 |
Family
ID=16648836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21401397A Expired - Fee Related JP3413349B2 (en) | 1997-07-23 | 1997-07-23 | Transceiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3413349B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252801A (en) * | 2004-03-05 | 2005-09-15 | Fuji Xerox Co Ltd | Communication control system and method |
US9428155B1 (en) | 2015-03-27 | 2016-08-30 | Iveco Magirus Ag | Jacking system for a utility vehicle |
-
1997
- 1997-07-23 JP JP21401397A patent/JP3413349B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252801A (en) * | 2004-03-05 | 2005-09-15 | Fuji Xerox Co Ltd | Communication control system and method |
JP4568510B2 (en) * | 2004-03-05 | 2010-10-27 | 富士ゼロックス株式会社 | Communication control device and communication control method |
US9428155B1 (en) | 2015-03-27 | 2016-08-30 | Iveco Magirus Ag | Jacking system for a utility vehicle |
RU2698287C2 (en) * | 2015-03-27 | 2019-08-23 | Ивеко Магирус Аг | Cargo-passenger vehicle lifting system |
Also Published As
Publication number | Publication date |
---|---|
JP3413349B2 (en) | 2003-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5889273A (en) | Wireless communication data storing medium for receiving a plurality of carriers of proximate frequencies and a transmission/receiving method | |
US8872385B2 (en) | Wireless power transmission system | |
JPH08167012A (en) | Data storage medium | |
EP1411694B1 (en) | Amplitude modulation with wave shaping | |
JP2001092938A (en) | Non-contact ic card and data processing method therefor | |
JP3565966B2 (en) | Communication device | |
JP4624361B2 (en) | Communication partner device with automatic transmission mode activation | |
JPH1090405A (en) | Information processor | |
EP0781013B1 (en) | Data transmission and reception system | |
KR20210064791A (en) | Clock recovery circuit for nfc(near field communication) transceiver, nfc transceiver, and operating apparatus, operating method, and training method of network based on domain adaptation | |
JP3413349B2 (en) | Transceiver | |
JPH10256957A (en) | Device and system for transmitting power | |
US20140227973A1 (en) | Configuration of nfc routers for p2p communication | |
JP2003030611A (en) | Radio communication module and radio communication method | |
JP4352326B2 (en) | Reception device and semiconductor integrated circuit | |
JP2002111553A (en) | Power line carrier communication apparatus | |
JPH05143792A (en) | Data transfer system for non-contact type information medium | |
JP2631664B2 (en) | Non-contact magnetic coupling transmission / reception method | |
JPH05135226A (en) | Non-contact type information medium | |
JP2009271775A (en) | Receiving apparatus | |
US11824599B2 (en) | Retromodulation method of a contactless communication, and corresponding transponder | |
JP2000307465A (en) | Bpsk demodulating circuit and noncontact ic card system with the circuit | |
JP4527233B2 (en) | Non-contact card read / write device | |
JPH09161029A (en) | Data access device for non-contact ic card | |
JP2009088635A (en) | Communication device, transmitter, and receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |