JPH114033A - Light-emitting element drive circuit - Google Patents
Light-emitting element drive circuitInfo
- Publication number
- JPH114033A JPH114033A JP15391097A JP15391097A JPH114033A JP H114033 A JPH114033 A JP H114033A JP 15391097 A JP15391097 A JP 15391097A JP 15391097 A JP15391097 A JP 15391097A JP H114033 A JPH114033 A JP H114033A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- emitting element
- light emitting
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は発光素子駆動回路に
関し、更に詳しくは外部の発光素子と、入力のデータ信
号に従ってオン/オフするスイッチ回路と、スイッチオ
ン時の前記発光素子に駆動電流を供給する定電流源回路
とが直列に接続された発光素子駆動回路の改良に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting element driving circuit, and more particularly, to an external light emitting element, a switch circuit for turning on / off according to an input data signal, and supplying a driving current to the light emitting element when the switch is on. The present invention relates to an improvement in a light emitting element driving circuit in which a constant current source circuit is connected in series.
【0002】近年、光通信の分野では大量情報の伝達を
目的としてレーザダイオード(LD)等をパルス駆動す
るディジタル光通信が普及しているが、特に大量需要の
見込まれる光通信端末装置等においては、発光素子駆動
回路の高速化のみならず低消費電力化も重要な課題とな
っている。[0002] In recent years, in the field of optical communication, digital optical communication in which a laser diode (LD) or the like is pulse-driven for the purpose of transmitting a large amount of information has become widespread. In addition, not only high-speed but also low-power consumption of the light-emitting element driving circuit has become an important issue.
【0003】[0003]
【従来の技術】図8,図9は従来技術を説明する図
(1),(2)である。図8(A)は従来のLD駆動回
路を示す図で、レーザダイオードLDと、nMOSFE
TQ1からなるスイッチ回路と、同Q3からなる定電流
源回路とが直列に接続された場合を示している。2. Description of the Related Art FIGS. 8 and 9 are diagrams (1) and (2) for explaining a conventional technology. FIG. 8A is a diagram showing a conventional LD drive circuit, in which a laser diode LD and an nMOSFE
The figure shows a case where a switch circuit made of TQ1 and a constant current source circuit made of Q3 are connected in series.
【0004】入力のデータ信号DT=1(ハイレベル)
になると、Q1,Q3が同時にONしてLDが発光す
る。この場合に、LDの駆動電流Ip はQ3のゲートバ
イアス電圧Vg により所要値に制限されており、これに
よりLDから一定の光出力が得られる。また入力のデー
タ信号DT=0(ローレベル)になると、Q1,Q3が
同時にOFFしてLDが消灯する。The input data signal DT = 1 (high level)
, Q1 and Q3 are simultaneously turned on, and the LD emits light. In this case, the drive current I p of the LD is limited to a required value by the gate bias voltage V g of Q3, thereby a constant light output from the LD is obtained. When the input data signal DT becomes 0 (low level), Q1 and Q3 are simultaneously turned off and the LD is turned off.
【0005】図8(B)は一例のLDの電流−光出力特
性を示す。LDは閾値電流Ith以上を流した時に発光
(発振)し、駆動電流Ip に比例した光出力が得られ
る。一般にLDの光出力特性には温度依存性があり、閾
値電流に関して言うと、温度上昇に伴いIth(特性)
からIth´(特性)に推移する。そこで、従来より温
度変動によらず一定の光出力を得るために、nMOSF
ETQ4からなるバイアス電流制御回路が設けられてい
る。バイアス電流制御回路Q4は不図示の光出力モニタ
回路(又はLDの動作温度検出回路)よりフィードバッ
クされる光出力一定制御信号APCに従ってLDに閾値
電流Ith/Ith´付近のバイアス電流Ib /Ib ´を流
す。FIG. 8B shows a current-light output characteristic of an example LD. The LD emits light (oscillates) when a current equal to or higher than the threshold current Ith flows, and an optical output proportional to the drive current Ip is obtained. Generally, the optical output characteristics of an LD have temperature dependence, and when it comes to the threshold current, Ith (characteristic) increases with temperature.
To Ith '(characteristic). Therefore, in order to obtain a constant optical output irrespective of the temperature fluctuation, the nMOSF
A bias current control circuit including ETQ4 is provided. The bias current control circuit Q4 supplies a bias current Ib / Ib 'near the threshold current Ith / Ith' to the LD in accordance with an optical output constant control signal APC fed back from an optical output monitor circuit (or an LD operating temperature detection circuit) (not shown). Shed.
【0006】なお、LDの光出力特性が温度上昇に伴い
特性´の様に寝てしまう場合もあり、この場合は同時
にQ3のゲートにも光出力一定制御信号APCがフィー
ドバックされ、これによりLD駆動電流Ip の振幅が温
度制御される。図9(A)は一例のnMOSFET素子
のV−I特性を示している。図において、横軸はドレイ
ン−ソース電圧VDS、縦軸はドレイン電流IDSである。
エンハンス型のnMOSFETでは、ゲート−ソース電
圧VGSが素子のしきい値電圧(チャネル形成電圧)VT
を越えるまではドレイン−ソース電圧VDSによらずドレ
イン電流IDS=0となる。またVGS>VT の範囲では、
素子のピンチオフ前(線型動作領域)とピンチオフ後
(飽和領域)とで夫々に以下のドレイン電流IDSが流れ
ることが知られている。In some cases, the light output characteristic of the LD may fall down as shown by a characteristic 'with a rise in temperature. In this case, the light output constant control signal APC is fed back to the gate of Q3 at the same time, thereby driving the LD. The amplitude of the current Ip is temperature controlled. FIG. 9A shows the VI characteristics of an example nMOSFET element. In the figure, the horizontal axis is the drain-source voltage V DS , and the vertical axis is the drain current I DS .
In the enhancement type nMOSFET, the gate-source voltage V GS is equal to the threshold voltage (channel formation voltage) V T of the element.
, The drain current I DS = 0 regardless of the drain-source voltage V DS . In the range of V GS > V T ,
It is known that the following drain current I DS flows before and after pinch-off (linear operation region) and after pinch-off (saturation region) of the element, respectively.
【0007】ピンチオフ前(VDS<VGS−VT )では、 IDS=Kn {2(VGS−VT )VDS−VDS 2 } (1) ピンチオフ後(VDS≧VGS−VT )では、 IDS=Kn (VGS−VT )2 (2) 但し、Kn =(με/2t)・(W/L) ここで、Kn :電流パラメータ μ:チャネルのキャリア移動度 ε:ゲート酸化物の誘電定数 t:ゲート酸化物の厚さ W:チャネルの幅 L:チャネルの長さ かかる特性の素子を定電流源回路Q3に適用した場合を
説明する。LDにIp=20mAを供給しようとする
と、Vg (VGS3 )=6Vとなる。LDにIp =20m
Aを流している時のVDS3 =6Vとすると、Q3の動作
点はQとなる。Before pinch-off (V DS <V GS −V T ), I DS = K n {2 (V GS −V T ) V DS −V DS 2 } (1) After pinch-off (V DS ≧ V GS − In (V T ), I DS = K n (V GS −V T ) 2 (2) where K n = (με / 2t) · (W / L) where K n : current parameter μ: carrier of the channel Mobility ε: dielectric constant of gate oxide t: thickness of gate oxide W: width of channel L: length of channel A case where an element having such characteristics is applied to the constant current source circuit Q3 will be described. If an attempt is made to supply I p = 20 mA to the LD, V g (V GS3 ) = 6V. LD for I p = 20m
If V DS3 = 6 V when A is flowing, the operating point of Q3 is Q.
【0008】上記図8(A)の構成によると、入力のデ
ータ信号DT=0の時はQ1,Q3が共にOFFするた
め、Q3のIp (IDS3 )=0,VDS3 =0Vとなる。
従って、このタイプのLD駆動回路ではLD非発光時に
Ip =0となることから、低消費電力型の回路と言え
る。しかし、その後にデータ信号DT=1となり、Q
1,Q3が共にONしてLDに所要の光出力を得るため
には、Q3のVDS3 が0Vから少なくとも4V(ピンチ
オフ点)にまで上昇しなくてはならない。しかも、Q3
のドレイン部分には寄生容量Cs等が存在するため、こ
れによりIp (VDS3 )の上昇が遅れ、光出力の応答が
遅れると言う欠点があった。According to the configuration of FIG. 8A, when the input data signal DT = 0, both Q1 and Q3 are turned off, so that I p ( IDS3 ) = 0 of Q3 and V DS3 = 0V. .
Therefore, this type of LD drive circuit is a low power consumption type circuit since I p = 0 when the LD is not emitting light. However, after that, the data signal DT = 1 and Q
1, Q3 to obtain a desired light output turns ON LD Both, V DS3 of Q3 is must rise to at least 4V (pinch-off point) from 0V. And Q3
Has a drawback that the rise of I p (V DS3 ) is delayed due to the presence of the parasitic capacitance Cs and the like in the drain portion, and the response of the optical output is delayed.
【0009】図9(B)は従来の他のLD駆動回路を示
す図で、LD駆動電流を切り替えるための電流スイッチ
回路を備える場合を示している。nMOSFETQ1,
Q2は差動対(電流スイッチ回路)をなしており、共通
のソースを定電流源回路Q3に接続すると共に、Q1の
ドレインには負荷抵抗RLを、Q2のドレインにはLD
を夫々接続している。ここで、抵抗RLの抵抗値は、回
路の対称性の要求より、一般にIp =Il となるように
選ばれる。FIG. 9B is a diagram showing another conventional LD drive circuit, in which a current switch circuit for switching the LD drive current is provided. nMOSFET Q1,
Q2 forms a differential pair (current switch circuit). A common source is connected to the constant current source circuit Q3, a load resistor RL is connected to the drain of Q1, and an LD is connected to the drain of Q2.
Are connected respectively. Here, the resistance value of the resistor RL is generally selected such that I p = I l in accordance with the requirement of the symmetry of the circuit.
【0010】一方、入力のデータ信号DTはバッファ回
路BFにより平衡型のデータ信号に変換され、その内の
反転信号DT/はQ1のゲートに、また正転信号DTは
Q2のゲートに夫々入力する。これにより入力のデータ
信号DT=1の時はQ1=OFF,Q2=ONによりL
Dが点灯し、またデータ信号DT=0の時はQ1=O
N,Q2=OFFにより消灯する。On the other hand, the input data signal DT is converted into a balanced data signal by the buffer circuit BF. The inverted signal DT / is input to the gate of Q1 and the non-inverted signal DT is input to the gate of Q2. . As a result, when the input data signal DT = 1, Q1 = OFF, and when Q2 = ON, L
When D is turned on and the data signal DT = 0, Q1 = O
It goes out when N, Q2 = OFF.
【0011】係る構成では、LDの点灯/消灯によら
ず、定電流源回路Q3は定電流Ip を供給することにな
る。またQ1,Q2の各ゲートには平衡型のデータ信号
DT,DT/が加えられる結果、Q3のドレイン電圧V
DS3 は電流スイッチングによらず一定に保たれる。従っ
て、このタイプのLD駆動回路は高速スイッチング動作
に適している。In such a configuration, the constant current source circuit Q3 supplies the constant current Ip regardless of whether the LD is turned on or off. As a result, balanced data signals DT and DT / are applied to the gates of Q1 and Q2, respectively.
DS3 is kept constant regardless of current switching. Therefore, this type of LD drive circuit is suitable for high-speed switching operation.
【0012】しかし、定電流源回路Q3には常時定電流
Ip が流れ続けるため、消費電力が大きくなる欠点があ
った。However, since the constant current source Ip always flows through the constant current source circuit Q3, there is a disadvantage that power consumption is increased.
【0013】[0013]
【発明が解決しようとする課題】上記の如く、従来の発
光素子駆動回路では、低消費電力を優先するとスイッチ
ング速度が遅くなり、またスイッチング速度を優先する
と消費電力が増大すると言うように、高速スイッチング
動作と低消費電力化の両立が困難であった。本発明は上
記従来技術の欠点に鑑み成されたもので、その目的とす
る所は、高速スイッチング動作可能で、かつ消費電力の
少ない発光素子駆動回路を提供することにある。As described above, in the conventional light emitting element driving circuit, the switching speed becomes slower when priority is given to low power consumption, and the power consumption increases when priority is given to switching speed. It was difficult to achieve both operation and low power consumption. The present invention has been made in view of the above-described drawbacks of the related art, and has as its object to provide a light-emitting element driving circuit that can perform high-speed switching operation and consumes less power.
【0014】[0014]
【課題を解決するための手段】上記の課題は例えば図1
の構成により解決される。即ち、本発明(1)の発光素
子駆動回路は、外部の発光素子と、入力のデータ信号に
従ってオン/オフするスイッチ回路と、スイッチオン時
の前記発光素子に駆動電流Ip を供給する定電流源回路
とが直列に接続された発光素子駆動回路において、前記
定電流源回路の電流供給端子に接続され、スイッチオフ
時の該定電流源回路を発光素子駆動電流Ip よりも小さ
い電流供給状態に保つバイアス供給回路を備えるもので
ある。The above-mentioned problem is solved, for example, by referring to FIG.
Is solved. That is, the light emitting element driving circuit of the present invention (1) comprises an external light emitting element, a switch circuit for turning on / off according to an input data signal, and a constant current for supplying a driving current Ip to the light emitting element when the switch is turned on. In a light emitting element drive circuit in which a constant current source circuit is connected in series, the constant current source circuit is connected to a current supply terminal of the constant current source circuit, and when the switch is turned off, the current supply state is smaller than the light emitting element drive current Ip. And a bias supply circuit for maintaining the bias voltage.
【0015】本発明(1)によれば、バイアス供給回路
は、スイッチオフ時の定電流源回路を発光素子駆動電流
Ip よりも小さい電流IB の電流供給状態に保つため、
続くスイッチオン時には発光素子駆動電流を途中の電流
IB から立ち上げれば良く、よってIp の立ち上がり時
間が短縮され、発光素子の高速スイッチング動作が可能
となる。しかも、スイッチオフ時の供給電流IB は発光
素子駆動電流Ip よりも小さいため、従来の電流スイッ
チ型の発光素子駆動回路と比べて消費電力も小さい。According to the present invention (1), the bias supply circuit, to maintain a constant current source circuit at the time of switching off the current supply state of a small current I B than the light emitting element driving current I p,
May Raising up the light-emitting element drive current at the time of subsequent switching on the middle of the current I B, thus reduces the rise time of I p, it is possible to high-speed switching operation of the light emitting element. Moreover, the supply current I B when the switch is off is smaller than the light emitting element driving current I p, the power consumption is small in comparison with conventional current switch type light emitting element driving circuit.
【0016】なお、この様なバイアス供給回路は以下の
如く様々に構成できる。好ましくは、本発明(2)にお
いては、上記本発明(1)において、例えば図2(A)
に示す如く、バイアス供給回路は、スイッチ回路を構成
する第1のトランジスタQ1とソース(又はエミッタ)
を共通となすと共に、前記第1のトランジスタQ1とは
相補的にオン/オフするようにバイアスされた第2のト
ランジスタQ5を備え、該第2のトランジスタQ5に流
れる電流I5 が発光素子駆動電流Ip よりも小さくなる
ように構成されている。Incidentally, such a bias supply circuit can be variously constructed as follows. Preferably, in the present invention (2), in the above-mentioned present invention (1), for example, FIG.
As shown in (1), the bias supply circuit comprises a first transistor Q1 forming a switch circuit and a source (or emitter).
With common and eggplant, the first comprising a second transistor Q5 is biased to complementarily turned on / off the transistor Q1, a current I 5 flowing through the transistor Q5 of the second light emitting element driving current It is configured to be smaller than I p .
【0017】ここで、上記「相補的にオン/オフする」
とは、Q1がオンする時はQ5がオフし、Q1がオフす
る時はQ5がオンすることを意味する。また「相補的に
オン/オフするようにバイアスされ」には、図示の如く
Q5のゲートを入力のデータ信号DTの中間のあるレベ
ルVg5にバイアスする場合と、Q5のゲートを入力のデ
ータ信号DTの論理反転信号DT/により駆動する場合
等が含まれる。Here, the above "complementary on / off" is performed.
Means that when Q1 turns on, Q5 turns off, and when Q1 turns off, Q5 turns on. The "biased to turn on / off complementarily" includes the case where the gate of Q5 is biased to a certain level Vg5 in the middle of the input data signal DT as shown in the figure, and the case where the gate of Q5 is input to the input data signal DT. The case where the driving is performed by the logically inverted signal DT / of DT is included.
【0018】また、上記「第2のトランジスタQ5に流
れる電流I5 が発光素子駆動電流I p よりも小さくなる
ような構成」は、色々と考えられる。例えば、図示の如
くQ5のゲートを入力のデータ信号DTの中間のあるレ
ベルVg5にバイアスする様に構成すると、(Q1オン時
のVGS1 )>(Q5オン時のVGS5 )によりIp >I5
の関係が得られる。The above-mentioned "flow through the second transistor Q5"
Current IFiveIs the light emitting element drive current I pSmaller than
Such a configuration "can be considered in various ways. For example, as shown
The gate of Q5 is connected to an intermediate level of the input data signal DT.
Bell Vg5(Q1 ON
VGS1)> (V when Q5 is ONGS5) By Ip> IFive
Is obtained.
【0019】又は、Q5のゲートを入力のデータ信号D
Tの論理反転信号DT/により駆動すると共に、(Q1
の電流パラメータk1 )>(Q5の電流パラメータ
k5 )となる様に各素子Q1,Q5を選ぶと、Ip >I
5 の関係が得られる。又は、Q5のゲートを入力のデー
タ信号DTの論理反転信号DT/により駆動し、かつ
(Q1の電流パラメータk1 )=(Q5の電流パラメー
タk5 )であっても、Q5のドレインにLDよりも十分
に大きな負荷抵抗R1(又はダイオードD1)を挿入す
ることで、Ip >I5 の関係が得られる。Alternatively, the gate of Q5 is connected to the input data signal D
T is driven by a logically inverted signal DT / of T, and (Q1
Current parameters k 1)> (Q5 of the current parameter k 5) become as in the elements Q1, choose the Q5, I p> I
The relationship of 5 is obtained. Or, even driven by a logic inversion signal DT / data signal DT of the input gate of Q5, and (Q1 current parameter k 1) = (current parameter k 5 of Q5), from the LD to the drain of Q5 By inserting a sufficiently large load resistor R1 (or diode D1), a relationship of I p > I 5 is obtained.
【0020】従って、本発明(2)によれば、簡単な構
成により、高速スイッチング動作可能で、かつ消費電力
の少ない発光素子駆動回路を提供できる。また好ましく
は、本発明(3)においては、上記本発明(1)におい
て、例えば図3(A)に示す如く、バイアス供給回路
は、そのドレイン(又はコレクタ)を電流供給端子に接
続され、かつ該ドレイン(又はコレクタ)に流れる電流
I5が発光素子駆動電流Ip よりも小さくなる様にその
ゲート(又はベース)をバイアスされたトランジスタQ
5を備える。Therefore, according to the present invention (2), it is possible to provide a light emitting element driving circuit which can perform high-speed switching operation and has low power consumption with a simple configuration. Preferably, in the present invention (3), in the present invention (1), for example, as shown in FIG. 3A, the bias supply circuit has a drain (or a collector) connected to a current supply terminal; transistor Q current I 5 flowing through the drain (or collector) is biased to its gate so as it is smaller than the light emitting element driving current I p (or base)
5 is provided.
【0021】本発明(3)によれば、バイアス供給回路
Q5は、そのドレインをQ3の電流供給端子に接続さ
れ、かつそのゲートが所定レベルVg5にバイアスされて
いるため、スイッチオフ時のQ3への供給電流I5 を所
定(例えば10mA)に制限する様な定電流源として働
く。従って、スイッチオフ時のQ3は上記本発明(2)
と同様にある中間の動作点Q´にバイアスされ、よって
発光素子のスイッチング動作を高速化できる。According to the present invention (3), the bias supply circuit Q5 has its drain connected to the current supply terminal of Q3 and its gate biased to the predetermined level Vg5. working the supply current I 5 as the predetermined (e.g., 10 mA) constant current source, such as to limit to to. Therefore, Q3 at the time of switch-off is the same as that of the present invention (2).
Similarly, the bias is biased to a certain intermediate operating point Q ′, so that the switching operation of the light emitting element can be sped up.
【0022】しかも、この場合の電流I5 の大きさはQ
5に対するバイアス設定のみで独立に決まるので、他の
回路素子(Q3,Q1,LD等)の特性バラツキによら
ず、該電流I5 の大きさを常に所定(例えば10mA)
に制限できる。従って、このような発光素子駆動回は設
計容易であるばかりか、製造容易でもある。また好まし
くは、本発明(4)においては、上記本発明(1)にお
いて、例えば図5に示す如く、バイアス供給回路は、そ
のゲート(又はベース)が所定のレベルにバイアスされ
て対応する第1の電流I7 を発生する第1のトランジス
タQ7と、そのドレイン(又はコレクタ)を電流供給端
子に接続され、かつ前記第1の電流I7 をミラー増幅し
て該ドレイン(又はコレクタ)に発光素子駆動電流I p
よりも小さな電流I5 を生成する第2のトランジスタQ
5とを備える。In addition, the current I in this case isFiveThe size of Q
Since it is determined independently only by the bias setting for 5,
Due to characteristic variations of circuit elements (Q3, Q1, LD, etc.)
The current IFiveIs always predetermined (for example, 10 mA)
Can be restricted to Therefore, such a light emitting element driving circuit is provided.
It is easy to manufacture as well as easy to manufacture. Also preferred
In other words, in the present invention (4), the present invention (1) is used.
Therefore, for example, as shown in FIG.
Gate (or base) is biased to a predetermined level
Corresponding first current I7First Transistor That Generates
Terminal Q7 and its drain (or collector)
And the first current I7Amplify the mirror
The light emitting element drive current I p
Smaller current IFiveThe second transistor Q
5 is provided.
【0023】本発明(4)によれば、電流ミラー方式を
採用したことにより、基準となる電流I7 のn倍(又は
1/n倍)の所要のバイアス給電電流I5 が精密に得ら
れる。また基準となる電流I7 を一定に管理することで
所要のバイアス給電電流I5を高精度に維持できる。ま
た好ましくは、本発明(5)においては、上記本発明
(1)において、例えば図7に示す如く、バイアス供給
回路は、そのゲート(又はベース)が所定のレベルにバ
イアスされて対応する第1の電圧Vg5を発生する第1の
トランジスタQ7と、そのドレイン(又はコレクタ)を
電流供給端子に接続され、かつそのゲート(又はベー
ス)に前記第1の電圧Vg5を加えられて前記ドレイン
(又はコレクタ)に発光素子駆動電流Ip よりも小さな
電流I5 を生成する第2のトランジスタQ5とを備え
る。According to the invention (4), by adopting the current mirror type, the required bias supply current I 5 of n times the current I 7 as a reference (or 1 / n times) is obtained precisely . Also it can be maintained the required bias supply current I 5 with high accuracy by managing the current I 7 as a reference constant. Preferably, in the present invention (5), in the present invention (1), for example, as shown in FIG. 7, the bias supply circuit has a gate (or base) biased to a predetermined level and the corresponding first A first transistor Q7 that generates the voltage Vg5 of the first transistor Q1 and a drain (or a collector) thereof are connected to a current supply terminal, and the first voltage Vg5 is applied to a gate (or a base) of the first transistor Q7 to apply the first voltage Vg5 to the drain ( or and a second transistor Q5 for generating a small current I 5 than the light emitting element driving current I p the collector).
【0024】本発明(5)によれば、電圧増幅回路Q7
を設けたことにより、Q7の入力レベルが線形増幅され
る結果、Q5のドレインには広いダイナミイクレンジに
渡る所要のバイアス給電電流I5 を容易に生成可能であ
る。またQ7の負荷抵抗R2に代えて、例えばダイオー
ドD2からなる非線形素子を用いれば、Q7の入力が非
線形増幅される結果、該Q7の入力の大きな変化に基づ
きQ5のバイアス入力VGS5 を微小に変化させることも
可能である。またその際には、ダイオードD2の温度特
性を利用してQ5の動作点の安定化を図ることも可能で
ある。According to the present invention (5), the voltage amplifying circuit Q7
By the provided results that the input level of the Q7 is linear amplification is required bias supply current I 5 can easily generate over a wide dynamism microphone range to the drain of Q5. Also in place of the load resistor R2 of Q7, for example, by using the non-linear element comprising a diode D2, a result of input of Q7 is nonlinear amplification, finely changing the bias input V GS5 of Q5 based on large changes in the input of the Q7 It is also possible to make it. In that case, it is also possible to stabilize the operating point of Q5 using the temperature characteristic of diode D2.
【0025】また好ましくは、本発明(6)において
は、上記本発明(3)〜(5)において、ドレイン(又
はコレクタ)を電流供給端子に接続されたトランジスタ
Q5の、スイッチオフ時におけるドレイン−ソース(又
はコレクタ−エミッタ)間電圧VDS5 が、該トランジス
タの線型動作領域と飽和領域との境界(ピンチオフ)付
近の電圧にバイアスされている。Preferably, in the present invention (6), in the above inventions (3) to (5), the drain (or collector) of the transistor Q5 whose drain (or collector) is connected to the current supply terminal when the switch is off is turned off. The source (or collector-emitter) voltage V DS5 is biased to a voltage near the boundary (pinch off) between the linear operation region and the saturation region of the transistor.
【0026】本発明(6)を図3(A)を参照して説明
する。上記本発明(3)〜(5)によれば、ドレイン
(又はコレクタ)を電流供給端子に接続されたトランジ
スタQ5は、いずれもスイッチオフ時のQ3への供給電
流I5 を所定(例えば10mA)に制限する定電流源回
路として働く。しかし、この方式によると、スイッチオ
ン時にQ3のドレイン電圧VDS3 が動作点Q(6V)に
まで上昇しても、なおQ5のバイアス状態(VDS5 等)
に余裕がある場合は、該Q5はスイッチオン時のQ3に
対しても引き続きバイアス電流I5 を供給し続けること
が可能となる。そして、この場合のQ3が、それでも発
光素子LDに所要の駆動電流Ip (=20mA)を供給
するためには、予めQ3の動作点Q(VGS3 )を大きめ
に設定しておかなくてはならない。その結果、この場合
のスイッチオン時のQ3はIp +I5 を賄う必要があ
り、大幅な電力節約とは成り難い。The present invention (6) will be described with reference to FIG. The present invention (3) to (5) According to the drain (or collector) transistor Q5 of which is connected to the current supply terminal, a predetermined supply current I 5 of both the Q3 when the switch is off (e.g., 10 mA) Works as a constant current source circuit. However, according to this method, even if the drain voltage V DS3 of Q3 rises to the operating point Q (6V) at the time of switch-on, the bias state of Q5 (V DS5 etc.)
If there is sufficient, said Q5 becomes possible to continue to supply continuing bias current I 5 also to Q3 during switch-on. Then, in order to supply the required drive current I p (= 20 mA) to the light emitting element LD, the operating point Q (V GS3 ) of Q 3 must be set large in advance. No. As a result, Q3 when the switch-on in this case it is necessary to cover the I p + I 5, hardly become the significant power savings.
【0027】そこで、本発明(6)によれば、スイッチ
オフ時のQ5のVDS5 は、該Q5のピンチオフ付近の電
圧にバイアスされている。こうすれば、Q1のスイッチ
ONによりQ3のVDS3 が上昇すると、これに伴いQ5
のVDS5 が減少するため、同時にI5 が減少する。そし
て、Q3のVDS3 がその動作点Q(6V)に達した時点
では、好ましくはQ5のVDS5 =0となり、I5 =0と
なる。従って、この場合のスイッチオン時のQ3は発光
素子駆動電流Ip のみを賄えば良く、よってスイッチン
グ動作の高速化と共に大幅な電力節約となる。Therefore, according to the present invention (6), V DS5 of Q5 at the time of switch-off is biased to a voltage near the pinch-off of Q5. In this way, the V DS3 of Q3 is increased by the switch ON of Q1, Accordingly Q5
For the V DS5 is reduced, a decrease in I 5 at the same time. Then, V DS3 of Q3 is in when it reaches its operating point Q (6V), preferably a V DS5 = 0 becomes, I 5 = 0 of Q5. Therefore, in this case, Q3 at the time of switch-on need only cover the light emitting element drive current Ip , and therefore, the switching operation can be speeded up and power can be saved significantly.
【0028】また好ましくは、本発明(7)において
は、上記本発明(2)〜(6)において、例えば図6に
示す如く、バイアス供給回路Q5,Q7は、定電流源回
路Q3と共に、発光素子の光出力一定制御信号APCが
入力のバイアスレベル(ここではQ7のゲート)に加え
られ、かつ前記定電流源回路Q3における発光素子駆動
電流Ip の増減に応じて、スイッチオフ時の該定電流源
回路Q3に供給する電流I5 を増減させる。Preferably, in the present invention (7), in the above-mentioned present inventions (2) to (6), for example, as shown in FIG. 6, the bias supply circuits Q5 and Q7, together with the constant current source circuit Q3, emit light. The light output constant control signal APC of the element is applied to the input bias level (here, the gate of Q7), and the constant at the time of switch-off is changed according to the increase or decrease of the light emitting element drive current Ip in the constant current source circuit Q3. increase or decrease the current I 5 is supplied to the current source circuit Q3.
【0029】図6の構成では、もしQ3の入力信号AP
C(VGS3 )が増加すると、Q3の動作点Q{図2
(B)のV−Iカーブ)が変化し、駆動電流Ip が増加
する。これに伴い、Q3の動作点Q´も変化させない
と、発光素子の発光遅延が増してしまう。逆も同様であ
る。本発明(7)によれば、バイアス供給回路Q5,Q
7は、定電流源回路Q3における発光素子駆動電流Ip
の増減に応じて(この例では入力信号APCに従っ
て)、スイッチオフ時の該定電流源回路Q3に供給する
電流I5 を増減させるので、発光素子の動作温度によら
ず、発光遅延特性を一定化できる。In the configuration of FIG. 6, if the input signal AP of Q3 is
As C (V GS3 ) increases, the operating point Q3 of Q3
(VI curve of (B)) changes, and the drive current Ip increases. Accordingly, if the operating point Q ′ of Q3 is not changed, the light emission delay of the light emitting element increases. The reverse is also true. According to the present invention (7), the bias supply circuits Q5, Q
7 is a light emitting element driving current I p in the constant current source circuit Q3.
Depending on the increase or decrease (in accordance with the input signal APC in this example), since increasing or decreasing the current I 5 is supplied to the constant current source circuit Q3 when the switch is off, regardless of the operating temperature of the light emitting element, a constant light emission delay characteristics Can be
【0030】また好ましくは、本発明(8)において
は、上記本発明(1)において、例えば図3(B)に示
す如く、バイアス供給回路は、電源と電流供給端子間に
接続されたダイオード素子Dからなる。ダイオード素子
Dの順方向電圧−電流特性を利用すれば、スイッチオフ
時のQ3の動作点をQ´(VDS3 =2V,IDS3 =I5
=10mA)に維持固定可能である。またスイッチQ1
のONによりQ3のVDS3 =6Vにまで上昇すると、ダ
イオード素子Dは逆バイアスされ、バイアス供給電流I
5 =0となる。Preferably, in the present invention (8), in the present invention (1), for example, as shown in FIG. 3B, the bias supply circuit comprises a diode element connected between a power supply and a current supply terminal. D. If the forward voltage-current characteristic of the diode element D is used, the operating point of Q3 at the time of switch-off is Q ′ (V DS3 = 2 V, I DS3 = I 5
= 10 mA). Also switch Q1
When raised by the ON to the V DS3 = 6V of Q3, the diode element D is reverse biased, the bias supply current I
5 = 0.
【0031】従って、本発明(8)によれば、ダイオー
ド素子Dを利用する極めて簡単な構成により、高速スイ
ッチング動作可能で、かつ消費電力の少ない発光素子駆
動回路を提供できる。また好ましくは、本発明(9)に
おいては、上記本発明(1)において、例えば図3
(C)に示す如く、バイアス供給回路は、電源と電流供
給端子間に接続された抵抗素子Rからなる。Therefore, according to the present invention (8), it is possible to provide a light-emitting element drive circuit which can perform high-speed switching operation and consumes less power with an extremely simple configuration using the diode element D. Also preferably, in the present invention (9), in the present invention (1), for example, FIG.
As shown in (C), the bias supply circuit includes a resistance element R connected between a power supply and a current supply terminal.
【0032】抵抗素子Rの電圧降下を利用すれば、スイ
ッチオフ時のQ3の動作点をQ´(VDS3 =2V,I
DS3 =I5 =10mA)に維持固定可能である。またス
イッチQ1のONによりQ3のVDS3 =6Vにまで上昇
すると、抵抗素子Rの端子間電圧の低下によりバイアス
供給電流I5 は減少する。従って、本発明(9)によれ
ば、抵抗素Rを利用する極めて簡単な構成により、高速
スイッチング動作可能で、かつ消費電力の少ない発光素
子駆動回路を提供できる。If the voltage drop of the resistance element R is used, the operating point of Q3 at the time of switch-off is Q ′ (V DS3 = 2V, I
DS3 = a I 5 = 10 mA) to maintain fixable. Also when raised to V DS3 = 6V of Q3 by ON of the switch Q1, the bias supply current I 5 by reduction of the inter-terminal voltage of the resistor R is reduced. Therefore, according to the present invention (9), it is possible to provide a light-emitting element driving circuit that can perform high-speed switching operation and consumes less power with an extremely simple configuration using the resistor element R.
【0033】[0033]
【発明の実施の形態】以下、添付図面に従って本発明に
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。また、ここではLD駆動回路への適用例を述べる
が、本発明は発光ダイオード(LED)等の駆動回路に
も適用できることは言うまでも無い。Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. Note that the same reference numerals indicate the same or corresponding parts throughout the drawings. Although an example of application to an LD drive circuit is described here, it goes without saying that the present invention can also be applied to a drive circuit such as a light emitting diode (LED).
【0034】図2は第1の実施の形態によるLD駆動回
路を説明する図で、図2(A)はスイッチ回路Q1との
間で一種の差動対をなすバイアス供給回路Q5を備える
場合を示している。他の回路構成は図8(A)と同様で
良い。但し、LDのしきい値バイアス電流Ib を生成す
る回路Q4は省略している。図において、nMOSFE
TからなるQ1及びQ5は、ソースが共通化され、一種
の差動対をなす。但し、Q5のゲートは定電圧源CVG
により入力のデータ信号DTの中間のある電圧レベルV
g5にバイアスされており、これによりLD消灯(スイッ
チオフ)時のQ3に例えばバイアス電流I5 =10mA
(<IP =20mA)を供給可能である。FIG. 2 is a diagram for explaining an LD drive circuit according to the first embodiment. FIG. 2A shows a case where a bias supply circuit Q5 forming a kind of differential pair with a switch circuit Q1 is provided. Is shown. Other circuit configurations may be the same as those in FIG. However, the circuit Q4 for generating the threshold bias current Ib of the LD is omitted. In the figure, nMOSFE
Q1 and Q5 made of T have a common source and form a kind of differential pair. However, the gate of Q5 is a constant voltage source CVG
A certain voltage level V in the middle of the input data signal DT.
g5 , whereby the bias current I 5 = 10 mA is applied to Q3 when the LD is turned off (switch off).
(<I P = 20 mA).
【0035】図2(B)は一例のnMOSFETのV−
I特性を示しており、以下に該特性を定電流源回路Q3
に適用した場合の動作を具体的に説明する。スイッチオ
ン(DT=1)時のQ3は発光素子LD,スイッチ回路
Q1を介して動作点Qにバイアスされ、発光素子に駆動
電流Ip (=20mA)を供給する。その時のQ3のV
DS3 ≒6Vである。FIG. 2B shows V-V of an example nMOSFET.
I characteristic, and the characteristic is described below in the constant current source circuit Q3.
The operation in the case where the present invention is applied will be specifically described. When the switch is turned on (DT = 1), Q3 is biased to the operating point Q via the light emitting element LD and the switch circuit Q1, and supplies a drive current I p (= 20 mA) to the light emitting element. V of Q3 at that time
DS3 ≒ 6V.
【0036】スイッチオフ(DT=0)になると、Q1
からの給電は完全にオフするため、Q3のVDS3 は低下
する。しかし、Q3のVDS3 がある程度にまで低下する
と、ゲートをVg5にバイアスされたQ5がオンに転じ、
以後のQ3はQ5を介して給電される。その際には、Q
5のオン時の動作点(VGS5 ,VDS5 等)を適当に選ん
でおくことで、Q3にIp よりも小さいバイアス電流I
5 (=10mA)を供給可能である。これにより、スイ
ッチオフ時のQ3の動作点はQ´に落ちつく。その時の
Q3のVDS3 ≒2Vである。When the switch is turned off (DT = 0), Q1
Feeding from the order to completely turned off, V DS3 of Q3 is reduced. However, when the V DS3 of Q3 drops to some extent, Q5, whose gate is biased to V g5 , turns on and
Subsequent Q3 is powered via Q5. In that case, Q
By appropriately selecting the operating points (V GS5 , V DS5, etc.) at the time of turning on the bias current I5 , the bias current Ip smaller than Ip is supplied to Q3.
5 (= 10 mA) can be supplied. Thus, the operating point of Q3 at the time of switch-off is settled at Q '. At that time, V DS3 of Q3 ≒ 2V.
【0037】次にスイッチオンになると、Q3はLD,
Q1を介して再び動作点Qに向けてバイアスされる。し
かし、この場合のQ3は、VDS3 の上昇が途中の2V
(Q´点)からスタ−トするため、浮遊容量Cs の存在
にも係わらず、従来よりも早い時点でLDに所要の駆動
電流Ip を供給できる。従って、LDの発光遅延を短縮
できる。Next, when the switch is turned on, Q3 becomes LD,
It is biased again to the operating point Q via Q1. However, in this case Q3 is rising in the middle of 2V of V DS3
Star from (Q'point) - for bets, despite the presence of the stray capacitance C s, can supply the required drive current I p to LD at an earlier than the conventional time. Therefore, the light emission delay of the LD can be reduced.
【0038】また、このQ3のVDS3 の上昇と同時に、
Q5のVGS5 が低下するため、バイアス電流I5 は急速
に減少する。更にこのVDS3 の上昇途中でQ5がOFF
に転じるため、結局スイッチオン時のQ3は従来と同様
にLDの駆動電流Ip のみを供給すれば良い。従って、
LD駆動回路の消費電力も小さくできる。この方式によ
れば、バイアスレベルVg5の選び方でQ3の動作点Q´
を所望に設定でき、I5 を増すことによりスイッチング
速度を優先した設定も、I5 を減らすことにより低消費
電力化を優先した設定も任意に行える。At the same time as the rise of V DS3 of Q3,
Since V GS5 of Q5 decreases, the bias current I 5 decreases rapidly. In addition rising middle Q5 is OFF the V DS3
After all, it is sufficient to supply only the LD drive current Ip to Q3 when the switch is turned on, as in the conventional case. Therefore,
The power consumption of the LD drive circuit can be reduced. According to this method, the operating point Q 'of Q3 depends on how to select the bias level Vg5.
The can be set to a desired, also set giving priority to switching speed by increasing the I 5, also set done arbitrarily giving priority to reduction in power consumption by reducing the I 5.
【0039】なお、上記スイッチオフ時のQ3にバイア
ス電流I5 (<Ip )を流す構成は他にも考えられる。
例えば、Q5のゲートを入力のデータ信号DTの論理反
転信号DT/により駆動すると共に、(Q1の電流パラ
メータk1 )>(Q5の電流パラメータk5 )となる様
に各素子Q1,Q5を選ぶことで、Ip >I5 の関係が
得られる。It is to be noted that another configuration is possible in which the bias current I 5 (<I p ) is supplied to Q3 when the switch is turned off.
For example, choose to drive the logic inversion signal DT / data signal DT of the input gate of Q5, the (current parameters k 1 of Q1)> (Q5 of the current parameter k 5) become as the elements Q1, Q5 Thus, a relationship of I p > I 5 is obtained.
【0040】又は、Q5のゲートを入力のデータ信号D
Tの論理反転信号DT/により駆動し、かつ(Q1の電
流パラメータk1 )=(Q5の電流パラメータk5 )で
あっても、Q5のドレインにLDよりも十分に大きな負
荷抵抗R1(又はダイオードD1)を挿入することで、
Ip >I5 の関係が得られる。図3(A)は第2の実施
の形態によるLD駆動回路を説明する図で、バイアス供
給回路としてpMOSFETQ5からなる定電流源回路
を備える場合を示している。Alternatively, the gate of Q5 is connected to the input data signal D
Even when driven by the logically inverted signal DT / of T and (current parameter k 1 of Q 1 ) = (current parameter k 5 of Q 5 ), a load resistance R 1 (or a diode) that is sufficiently larger than LD is connected to the drain of Q 5. By inserting D1),
The relationship of I p > I 5 is obtained. FIG. 3A is a diagram for explaining an LD drive circuit according to the second embodiment, and shows a case where a constant current source circuit including a pMOSFET Q5 is provided as a bias supply circuit.
【0041】バイアス供給回路Q5は、そのドレインを
Q3の電流供給端子に接続され、かつそのゲートが所定
レベルVg5にバイアスされているため、Q3に対する定
電流源回路として働く。従って、スイッチオフ時のQ3
への供給電流I5 を所定(例えば10mA)に制限する
ことが可能であり、これによりQ3の動作点をQ´に移
行できる。従って、上記と同様にして発光素子のスイッ
チング動作を高速化できる。Since the drain of the bias supply circuit Q5 is connected to the current supply terminal of Q3 and its gate is biased to a predetermined level Vg5 , it functions as a constant current source circuit for Q3. Therefore, Q3 at the time of switch off
The supply current I 5 to be possible to limit to a predetermined (e.g. 10 mA), thereby shifts the operation point of Q3 to Q'. Therefore, the switching operation of the light emitting element can be sped up in the same manner as described above.
【0042】好ましくは、スイッチオフ時のQ5のV
DS5 は、該Q5のピンチオフ付近の電圧にバイアスされ
ている。こうすれば、スイッチオン時にQ3のVDS3 が
上昇すると、これに伴いQ5のVDS5 が減少するため、
同時にI5 が減少する。そして、Q3のVDS3 がその動
作点Q(6V)に達した時点では、好ましくはQ5のV
DS5 =0となり、I5 =0となる。従って、この場合の
スイッチオン時のQ3は発光素子駆動電流Ip のみを賄
えば良く、よってスイッチング動作の高速化と共に大幅
な電力節約となる。Preferably, V5 of Q5 when the switch is off
DS5Is biased to a voltage near the pinch-off of Q5.
ing. In this way, when the switch is turned on, the V of Q3DS3But
Ascending, V5 of Q5DS5Decreases,
At the same time IFiveDecrease. And V of Q3DS3But that movement
When the point Q (6V) is reached, preferably the V of Q5
DS5= 0 and IFive= 0. Therefore, in this case
When the switch is on, Q3 is the light emitting element drive current IpOnly cover
Better, and therefore, significantly faster with faster switching
Power savings.
【0043】上記スイッチオフ時のQ5のVDS5 を該Q
5のピンチオフ付近の電圧にバイアスする方法としては
色々と考えられる。例えばQ5のソース電源+V´を+
Vよりも低い適当な電圧とできる。又は、Q5のソース
に+Vしか利用できない場合がある。この場合は、例え
ばQ5のドレイン回路に1又は2以上のダイオードD1
を直列に挿入する方法がある。これにより、Q5のON
時にはダイオードD1の電圧降下を利用してQ5のV
DS5 をピンチオフ程度に保つ。The V DS5 of Q5 when the switch is turned off is changed to Q
Various methods can be considered as a method of biasing to a voltage near the pinch-off of No. 5. For example, the source power supply + V 'of Q5 is +
An appropriate voltage lower than V can be set. Alternatively, only + V may be available for the source of Q5. In this case, for example, one or more diodes D1 are connected to the drain circuit of Q5.
Are inserted in series. This turns on Q5
Sometimes, utilizing the voltage drop of the diode D1, the V5 of Q5
Keep DS5 around pinch-off.
【0044】図3(B)は第2の実施の形態における他
のバイアス供給回路を示している。図3(B)の(a)
は図3(A)の端子a,b間に、上記のFETQ5に代
えて、pn接合のダイオード素子Dを直列に接続する場
合を示している。なお、この端子a,bは説明のための
端子であり、実際に有るわけではない。スイッチオフ時
のQ3の動作点がQ´点にあるように、電源+V(又は
+V´)とQ3のドレイインとの間に1又は2以上のダ
イオード素子Dを直列に設けることが可能である。この
場合のスイッチオフ時のQ3はダイオード素子Dを介し
て給電されるが、該ダイオード素子Dの電圧降下のため
に、Q3のVDS3 =2V程度に落ちつく。この時のQ3
が流せる電流I5 は10mA程度である。FIG. 3B shows another bias supply circuit according to the second embodiment. (A) of FIG.
Shows a case where a pn junction diode element D is connected in series between the terminals a and b in FIG. 3A instead of the FET Q5. Note that these terminals a and b are terminals for explanation, and do not actually exist. One or two or more diode elements D can be provided in series between the power supply + V (or + V ') and the drain of Q3 so that the operating point of Q3 at the time of switch-off is at point Q'. In this case, when the switch is turned off, Q3 is supplied with power via the diode element D, but the voltage drops down to about V DS3 of Q3 = 2V due to the voltage drop of the diode element D. Q3 at this time
The current I 5 which can be passed is about 10mA.
【0045】スイッチオン時にはQ3のVDS3 が6Vに
まで上昇する。これによりダイオード素子Dは逆バイア
スされて(又は順バイアス条件を満たさなくなって)、
バイアス電流I5 =0となる。図3(B)の(b)〜
(e)はダイオード素子の様々なタイプ(構成例)を示
している。図(b)はnMOSFETを用いたpn接合
型のダイオードである。nMOSFETでは、p型基板
中にn型のソースとドレインとが形成され、絶縁皮膜を
介したゲート電極に正の電位を加えることでソース−ド
レイン間にnチャネルが形成される。しかるに、図示の
如く、ゲートとドレインとを短絡(共通に)し、かつこ
れにp型基板を短絡(共通に)すると、もはやnMOS
FETとしての機能は失われ、n型ソースとp型基板
(即ち、ドレイン端子)との間に通常のpn接合が形成
される。この部分をpn接合型のダイオードとして使用
する。When the switch is turned on, V DS3 of Q3 rises to 6V. As a result, the diode element D is reverse-biased (or does not satisfy the forward bias condition),
The bias current I 5 = 0. FIG. 3B to FIG.
(E) shows various types (configuration examples) of the diode element. FIG. 1B shows a pn junction type diode using an nMOSFET. In an nMOSFET, an n-type source and a drain are formed in a p-type substrate, and an n-channel is formed between the source and the drain by applying a positive potential to a gate electrode via an insulating film. However, when the gate and the drain are short-circuited (commonly) and the p-type substrate is short-circuited (commonly) as shown in FIG.
The function as an FET is lost, and a normal pn junction is formed between the n-type source and the p-type substrate (that is, the drain terminal). This part is used as a pn junction type diode.
【0046】図(c)はnMOSFETを用いたチャネ
ル形成型のダイオードである。図示の如く、nMOSF
ETのゲートとドレインとを短絡(共通に)すると、V
S <VG (=VD )の場合はp型基板中にnチャネルが
形成されて自乗特性のドレイン電流が流れるが、VS >
VG (=VD )になるとnチャネルが形成されず、nM
OSFETはOFFする。この様なダイオードに類似の
動作特性をダイオードとして利用する。FIG. 5C shows a channel forming type diode using an nMOSFET. As shown, nMOSF
When the gate and drain of ET are short-circuited (common), V
In the case of S <V G (= V D ), an n-channel is formed in the p-type substrate and a drain current having a square characteristic flows, but V S >
When V G (= V D ), n channel is not formed and nM
OSFET is turned off. An operation characteristic similar to such a diode is used as a diode.
【0047】同様にして、図(d)はpMOSFETを
用いたPN接合型のダイオード、(e)はpMOSFE
Tのゲートとドレインとが共通であるチャネル形成型の
ダイオードである。図3(C)は第2の実施の形態にお
ける更に他のバイアス供給回路を示しており、図3
(A)の端子a,b間に、上記FETQ5に代えて、抵
抗素子Rを直列に接続する場合を示している。Similarly, (d) shows a PN junction type diode using a pMOSFET, and (e) shows a pMOSFE.
This is a channel-forming diode in which the gate and drain of T are common. FIG. 3C shows still another bias supply circuit according to the second embodiment.
A case is shown in which a resistor R is connected in series between the terminals a and b in (A) instead of the FET Q5.
【0048】スイッチオフ時のQ3の動作点がQ´点に
あるように、電源+V(又は+V´)とQ3のドレイイ
ンとの間に抵抗素子Rを直列に設けることが可能であ
る。この場合のスイッチオフ時のQ3は抵抗素子Rを介
して給電されるが、該抵抗素子Rの電圧降下のために、
Q3のVDS3 =2V程度に落ちつく。この時のQ3が流
せる電流I5 は10mA程度である。A resistance element R can be provided in series between the power supply + V (or + V ') and the drain of Q3 so that the operating point of Q3 at the time of switch-off is at point Q'. In this case, Q3 at the time of switch-off is supplied with power through the resistance element R, but due to the voltage drop of the resistance element R,
Q3 of V DS3 = settles to about 2V. Current I 5 to Q3 at this time can flow is about 10mA.
【0049】スイッチオン時にはQ3のVDS3 が6Vに
まで上昇する。これにより抵抗素子Rの端子間電圧が減
少してバイアス電流I5 は相応に減少する。図4は第3
の実施の形態によるLD駆動回路を説明する図で、LD
を−電源(又はアース)側に接続した一例の構成を示し
ている。ここでは、pMOSFETQ3からなる定電流
源回路と、同Q1からなるスイッチ回路と、レーザダイ
オードLDとが直列に接続され、かつQ3のソースは電
源+Vに、またLDのカソードは電源−V(又はアー
ス)に接続されている。一方、nMOSFETQ5から
なるバイアス供給回路はスイッチオフ時のQ3からLD
駆動電流Ip よりも小さなバイアス電流I5 を引き抜
く。また、スイッチングFETQ1のゲートには入力の
データ信号DTの反転信号DT/が入力している。When the switch is turned on, V DS3 of Q3 rises to 6V. Thus the voltage between the terminals of the resistance element R is the bias current I 5 decreases decreases accordingly. FIG. 4 shows the third
FIG. 3 is a diagram for explaining an LD drive circuit according to the embodiment;
1 is connected to the power source (or ground) side. Here, a constant current source circuit composed of pMOSFET Q3, a switch circuit composed of Q1 and a laser diode LD are connected in series, and the source of Q3 is connected to power supply + V and the cathode of LD is connected to power supply -V (or ground). )It is connected to the. On the other hand, the bias supply circuit composed of the nMOSFET Q5 is connected to the LD from Q3 when the switch is off.
Withdrawing the small bias current I 5 than the drive current I p. The inverted signal DT / of the input data signal DT is input to the gate of the switching FET Q1.
【0050】なお、動作の詳細は上記図2,図3につき
説明したものから容易に類推できる。また、これ以外に
も、本発明思想を逸脱しない範囲内で様々な他の回路構
成を実現できることは言うまでも無い。図5は第4の実
施の形態によるLD駆動回路を説明する図で、バイアス
供給回路として電流ミラー回路を備える場合を示してい
る。The details of the operation can be easily analogized from those described with reference to FIGS. In addition, it goes without saying that various other circuit configurations can be realized without departing from the spirit of the present invention. FIG. 5 is a diagram for explaining an LD drive circuit according to the fourth embodiment, and shows a case where a current mirror circuit is provided as a bias supply circuit.
【0051】nMOSFETQ7からなる定電流源回路
は安定化された定電圧源CVGによりバイアスされてp
MOSFETQ6からなる負荷に定電流I7 を流す。こ
れによりQ6及びQ5のゲートは同一のレベルVGS6 に
自己バイアスされる。今、Q6とQ5のV−I特性が同
一であるとすると、Q5のゲートもVGS6 によりバイア
スされる結果、Q7の電流I7 がQ5にミラーされてQ
5のドレイン電流I5=I7 となる。The constant current source circuit composed of the nMOSFET Q7 is biased by the stabilized constant voltage source
Supplying a constant current I 7 to a load consisting of MOSFET Q6. This causes the gates of Q6 and Q5 to self bias to the same level V GS6 . Now, if V-I characteristics of Q6 and Q5 is the same, the result of the gate is also biased by V GS6 of Q5, the current I 7 of Q7 is mirrored to Q5 and Q
5, the drain current I 5 = I 7 .
【0052】なお、Q7,Q5の電流パラメータk7 ,
k5 を適当に選ぶことで、I7 とI 5 の電流比を、上記
の1対1以外にも、任意に設定できる。いずれにして
も、この様な電流ミラー回路によれば、定電圧源CVG
を高安定に維持制御する事により、他の回路素子(L
D,Q1,Q3等)の特性バラツキやこれらの動作環境
(温度,電源電圧)の変動によらず、常に所望のかつ高
精度なバイアス電流I5 が得られる。従って、スイッチ
オフ時のQ3は正確なバイアス電流I5 を供給される結
果、LDの高速動作及びLD駆動回路の消費電力につ
き、安定な特性が得られる。The current parameter k of Q7 and Q57,
kFiveBy properly choosing7And I FiveThe current ratio of
Can be arbitrarily set in addition to one-to-one. In any case
According to such a current mirror circuit, the constant voltage source CVG
By maintaining and controlling the other circuit elements (L
D, Q1, Q3, etc.) and their operating environment
(Temperature, power supply voltage) regardless of fluctuations
Accurate bias current IFiveIs obtained. Therefore, the switch
Q3 at the time of off is a bias current IFiveSupplied
As a result, the high-speed operation of the LD and the power consumption of the LD drive circuit
And stable characteristics can be obtained.
【0053】なお、スイッチオン時のQ3にLD駆動電
流Ip 以上の負担を掛けたくない場合は、上記図3
(A)の構成につき述べたと同様の方法を採用できる。
図6は第5の実施の形態によるLD駆動回路を説明する
図で、定電流源Q3によりLDの光出力一定制御を行う
と共に、スイッチオフ時の定電流源Q3にも光出力一定
制御に対応するバイアス電流を供給する場合を示してい
る。If it is not desired to apply a load equal to or more than the LD drive current Ip to Q3 when the switch is turned on, the above-mentioned FIG.
The same method as described for the configuration of (A) can be employed.
FIG. 6 is a view for explaining an LD drive circuit according to the fifth embodiment. The constant current source Q3 performs constant light output control of the LD, and the constant current source Q3 at the time of switch-off also supports constant light output control. In this case, a bias current is supplied.
【0054】図において、定電流源回路Q3のゲートに
は、温度変動によらず一定の光出力を得るために、不図
示の光出力モニタ回路で生成された光出力一定制御信号
APCがフィードバックされている。これにより、Q3
は、LDの動作温度上昇によりその光出力が低下する時
は、ゲート電圧VGS3 (APC)の上昇によりLD駆動
電流Ip を増加させて光出力を一定に保ち、またLDの
動作温度低下によりその光出力が増加する時は、ゲート
電圧VGS3 (APC)の低下によりLD駆動電流Ip を
減少させて光出力を一定に保つ。In the figure, a constant optical output control signal APC generated by an optical output monitor circuit (not shown) is fed back to the gate of the constant current source circuit Q3 in order to obtain a constant optical output regardless of temperature fluctuation. ing. As a result, Q3
When the optical output decreases due to an increase in the operating temperature of the LD, the LD drive current Ip is increased by increasing the gate voltage V GS3 (APC) to keep the optical output constant, and when the operating temperature of the LD decreases, the optical output decreases. When the light output increases, the LD drive current Ip is reduced by lowering the gate voltage V GS3 (APC) to keep the light output constant.
【0055】本第7の実施の形態では、光出力一定制御
信号APCが定電流源回路Q7のゲートにもフィードバ
ックされている。これにより該Q7(即ち、Q5)は、
上記Q3がLD駆動電流Ip を増加させる時は、ゲート
電圧VGS7 (APC)の増加によりスイッチオフ時のバ
イアス電流I5 を増加させ、これによりQ3の動作点Q
´を上方(VDS3 の増す方向)にシフトさせる。また上
記Q3がLD駆動電流Ip を減少させる時は、ゲート電
圧VGS7 (APC)の低下によりスイッチオフ時のバイ
アス電流I5 を減少させ、これによりQ3の動作点Q´
を下方(VDS3の減る方向)にシフトさせる。In the seventh embodiment, the constant optical output control signal APC is also fed back to the gate of the constant current source circuit Q7. Thus, Q7 (that is, Q5) becomes
When the Q3 increases the LD drive current I p increases the bias current I 5 when the switch is turned off by an increase in the gate voltage V GS7 (APC), thereby operating point of Q3 Q
′ Is shifted upward (in the direction in which V DS3 increases). Also when the Q3 reduces the LD drive current I p decreases the bias current I 5 when the switch is turned off by lowering the gate voltage V GS7 (APC), thereby operating point of Q3 Q'
Is shifted downward (in the direction of decreasing V DS3 ).
【0056】従って、この場合のQ3の動作点Q´はL
D駆動電流Ip の増減に応じて上下にシフトされ、これ
によりLDの発光遅延も略一定に保たれる。また動作点
Q´の移動による消費電力の増加も必要最小限のものに
抑えられる。図7は第6の実施の形態によるLD駆動回
路を説明する図で、バイアス供給回路が電圧増幅回路Q
7と定電流源回路Q5とからなる場合を示している。Therefore, the operating point Q 'of Q3 in this case is L
It is shifted up and down in accordance with the increase and decrease of the D drive current Ip , whereby the light emission delay of the LD is kept substantially constant. In addition, an increase in power consumption due to the movement of the operating point Q 'can be suppressed to the minimum necessary. FIG. 7 is a diagram for explaining an LD drive circuit according to the sixth embodiment.
7 and a constant current source circuit Q5.
【0057】定電流源回路Q3がLD駆動電流Ip を増
加させる時は、ゲート電圧VGS7 (APC)の上昇によ
りそのドレイン電流I7 を増加させ、抵抗R2の電圧降
下(即ち、Q5のVGS5 )を増加させる。これによりバ
イアス電流I5 が増加してスイッチオフ時のQ3の動作
点Q´を上方(VDS3 の増す方向)にシフトさせる。ま
たQ3がLD駆動電流Ip を減少させる時は、ゲート電
圧VGS7 (APC)の低下によりそのドレイン電流I7
を減少させ、抵抗R2の電圧降下(即ち、Q5の
VGS5 )を減少させる。これによりバイアス電流I5 が
減少してスイッチオフ時のQ3の動作点Q´を下方(V
DS3 の減る方向)にシフトさせる。[0057] When the constant current source circuit Q3 increases the LD drive current I p increases its drain current I 7 due to the rise of the gate voltage V GS7 (APC), the voltage drop of the resistor R2 (i.e., Q5 V of GS5 ) to increase. Thereby the bias current I 5 is to shift the Q3 operating point of Q'during increased by switching off upward (in the direction of increasing the V DS3). The Q3 is LD drive current when decreasing the I p, the drain current I 7 due to the decrease of the gate voltage V GS7 (APC)
To reduce the voltage drop across resistor R2 (ie, V GS5 of Q5). Thereby the bias current I 5 is reduced below the operating point Q'of Q3 when the switch off (V
DS3 ).
【0058】この様なQ7とR1とからなる電圧増幅回
路の採用により、Q5のゲートには広いダイナミックレ
ンジのバイアス電圧VGS5 が得られる。従って、Q5の
バイアス電流I5 を広いダイナミックレンジで制御可能
である。なお、Q7の負荷抵抗R2に代えて、負荷ダイ
オードD2を設けても良い。こうすれば電流I7 が比較
的大きく変化しても、ダイオードD2の電圧降下は大き
くは変化しないから、この構成はスイッチオフ時のQ3
のバイアス電流I5 を微調整制御する様な場合に向いて
いる。By employing such a voltage amplifier circuit composed of Q7 and R1, a bias voltage V GS5 having a wide dynamic range can be obtained at the gate of Q5. Therefore, it is possible to control the bias current I 5 of Q5 in a wide dynamic range. Note that a load diode D2 may be provided instead of the load resistor R2 of Q7. It is varied current I 7 is relatively large In this way, the voltage drop of the diode D2 is significantly does not change, this configuration is when the switch is off Q3
The bias current I 5 is suitable if like to fine tune control.
【0059】なお、上記各実施の形態ではMOSFET
を使用したが、本発明はジャンクションFETやバイポ
ーラトランジスタ等を使用しても実現できる。また、上
記本発明に好適なる複数の実施の形態を述べたが、本発
明思想を逸脱しない範囲内で、各部の構成、制御、及び
これらの組合せの様々な変更が行えることは言うまでも
無い。In each of the above embodiments, the MOSFET
However, the present invention can be realized by using a junction FET, a bipolar transistor, or the like. In addition, although a plurality of embodiments suitable for the present invention have been described, it goes without saying that various changes in the configuration, control, and combinations thereof can be made without departing from the spirit of the present invention. .
【0060】[0060]
【発明の効果】以上述べた如く本発明によれば、LD非
発光時の定電流源回路をOFF以外の所定の動作領域に
バイアスしておく構成により、高速スイッチング動作可
能で、かつ消費電力の少ない発光素子駆動回路を提供で
きる。As described above, according to the present invention, high-speed switching operation is possible and power consumption is reduced by biasing the constant current source circuit in a predetermined operation region other than OFF when the LD is not emitting light. It is possible to provide a light emitting element drive circuit with a small number.
【図1】図1は本発明の原理を説明する図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図2】図2は第1の実施の形態によるLD駆動回路を
説明する図である。FIG. 2 is a diagram illustrating an LD drive circuit according to the first embodiment.
【図3】図3は第2の実施の形態によるLD駆動回路を
説明する図である。FIG. 3 is a diagram illustrating an LD drive circuit according to a second embodiment.
【図4】図4は第3の実施の形態によるLD駆動回路を
説明する図である。FIG. 4 is a diagram illustrating an LD drive circuit according to a third embodiment.
【図5】図5は第4の実施の形態によるLD駆動回路を
説明する図である。FIG. 5 is a diagram illustrating an LD drive circuit according to a fourth embodiment.
【図6】図6は第5の実施の形態によるLD駆動回路を
説明する図である。FIG. 6 is a diagram illustrating an LD drive circuit according to a fifth embodiment.
【図7】図7は第6の実施の形態によるLD駆動回路を
説明する図である。FIG. 7 is a diagram illustrating an LD drive circuit according to a sixth embodiment.
【図8】図8は従来技術を説明する図(1)である。FIG. 8 is a diagram (1) for explaining a conventional technique;
【図9】図9は従来技術を説明する図(2)である。FIG. 9 is a diagram (2) for explaining a conventional technique;
Cs 浮遊容量 CVG 定電圧源 D ダイオード LD レーザダイオード Q MOSFETC s Stray capacitance CVG Constant voltage source D diode LD Laser diode Q MOSFET
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04B 10/04 10/06 (72)発明者 高氏 敏行 北海道札幌市中央区北一条西2丁目1番地 富士通北海道ディジタル・テクノロジ株 式会社内────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 6 Identification symbol FI H04B 10/04 10/06 (72) Inventor Toshiyuki Takashi 2-1-1 Kita-Ichijo-Nishi, Chuo-ku, Sapporo, Japan Fujitsu Hokkaido Digital Technology Within a stock company
Claims (9)
従ってオン/オフするスイッチ回路と、スイッチオン時
の前記発光素子に駆動電流を供給する定電流源回路とが
直列に接続された発光素子駆動回路において、 前記定電流源回路の電流供給端子に接続され、スイッチ
オフ時の該定電流源回路を発光素子駆動電流よりも小さ
い電流供給状態に保つバイアス供給回路を備えることを
特徴とする発光素子駆動回路。1. A light emitting device in which an external light emitting device, a switch circuit for turning on / off according to an input data signal, and a constant current source circuit for supplying a drive current to the light emitting device when the switch is on are connected in series. A driving circuit, comprising: a bias supply circuit connected to a current supply terminal of the constant current source circuit, the bias supply circuit maintaining the constant current source circuit in a current supply state smaller than a light emitting element drive current when the switch is off. Element drive circuit.
成する第1のトランジスタとソース(又はエミッタ)を
共通となすと共に、前記第1のトランジスタとは相補的
にオン/オフするようにバイアスされた第2のトランジ
スタを備え、該第2のトランジスタに流れる電流が発光
素子駆動電流よりも小さくなるように構成されているこ
とを特徴とする請求項1に記載の発光素子駆動回路。2. The bias supply circuit has a source (or emitter) common to a first transistor constituting a switch circuit, and is biased to turn on / off complementarily with the first transistor. The light emitting element driving circuit according to claim 1, further comprising a second transistor, wherein a current flowing through the second transistor is configured to be smaller than a light emitting element driving current.
はコレクタ)を電流供給端子に接続され、かつ該ドレイ
ン(又はコレクタ)に流れる電流が発光素子駆動電流よ
りも小さくなる様にそのゲート(又はベース)をバイア
スされたトランジスタを備えることを特徴とする請求項
1に記載の発光素子駆動回路。3. The bias supply circuit has a drain (or a collector) connected to a current supply terminal and a gate (or a base) of the bias supply circuit such that a current flowing through the drain (or the collector) is smaller than a light emitting element driving current. 2. The light emitting element drive circuit according to claim 1, further comprising a transistor biased by (1).
ベース)が所定のレベルにバイアスされて対応する第1
の電流を発生する第1のトランジスタと、そのドレイン
(又はコレクタ)を電流供給端子に接続され、かつ前記
第1の電流をミラー増幅して該ドレイン(又はコレク
タ)に発光素子駆動電流よりも小さな電流を生成する第
2のトランジスタとを備えることを特徴とする請求項1
に記載の発光素子駆動回路。4. The bias supply circuit according to claim 1, wherein the gate (or base) is biased to a predetermined level and the corresponding first
And a drain (or collector) connected to a current supply terminal, and the first current is mirror-amplified and the drain (or collector) is smaller than the light emitting element drive current. And a second transistor for generating a current.
3. A light emitting element drive circuit according to claim 1.
ベース)が所定のレベルにバイアスされて対応する第1
の電圧を発生する第1のトランジスタと、そのドレイン
(又はコレクタ)を電流供給端子に接続され、かつその
ゲート(又はベース)に前記第1の電圧を加えられて前
記ドレイン(又はコレクタ)に発光素子駆動電流よりも
小さな電流を生成する第2のトランジスタとを備えるこ
とを特徴とする請求項1に記載の発光素子駆動回路。5. The bias supply circuit according to claim 1, wherein a gate (or a base) of the bias supply circuit is biased to a predetermined level and the corresponding first
And a drain (or collector) connected to a current supply terminal, and the gate (or base) is applied with the first voltage to emit light to the drain (or collector). The light emitting element driving circuit according to claim 1, further comprising a second transistor that generates a current smaller than the element driving current.
子に接続されたトランジスタの、スイッチオフ時におけ
るドレイン−ソース(又はコレクタ−エミッタ)間電圧
が、該トランジスタの線型動作領域と飽和領域との境界
付近の電圧にバイアスされていることを特徴とする請求
項3乃至5の何れか1に記載の発光素子駆動回路。6. A transistor whose drain (or collector) is connected to a current supply terminal has a drain-source (or collector-emitter) voltage at the time of switch-off when the transistor is at a boundary between a linear operation region and a saturation region. The light-emitting element driving circuit according to claim 3, wherein the light-emitting element driving circuit is biased at a voltage close to the light-emitting element.
に、発光素子の光出力一定制御信号が入力のバイアスレ
ベルに加えられ、かつ前記定電流源回路における発光素
子駆動電流の増減に応じて、スイッチオフ時の該定電流
源回路に供給する電流を増減させることを特徴とする請
求項2乃至6の何れか1に記載の発光素子駆動回路。7. A bias supply circuit, together with a constant current source circuit, wherein a light output constant control signal of a light emitting element is added to an input bias level, and the bias supply circuit increases or decreases a light emitting element driving current in the constant current source circuit. 7. The light emitting element driving circuit according to claim 2, wherein a current supplied to the constant current source circuit when the switch is turned off is increased or decreased.
子間に接続されたダイオード素子からなることを特徴と
する請求項1に記載の発光素子駆動回路。8. The light emitting element drive circuit according to claim 1, wherein the bias supply circuit comprises a diode element connected between a power supply and a current supply terminal.
子間に接続された抵抗素子からなることを特徴とする請
求項1に記載の発光素子駆動回路。9. The light emitting element driving circuit according to claim 1, wherein the bias supply circuit includes a resistance element connected between a power supply and a current supply terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15391097A JP3593623B2 (en) | 1997-06-11 | 1997-06-11 | Light emitting element drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15391097A JP3593623B2 (en) | 1997-06-11 | 1997-06-11 | Light emitting element drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH114033A true JPH114033A (en) | 1999-01-06 |
JP3593623B2 JP3593623B2 (en) | 2004-11-24 |
Family
ID=15572787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15391097A Expired - Fee Related JP3593623B2 (en) | 1997-06-11 | 1997-06-11 | Light emitting element drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3593623B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136157A (en) * | 2003-10-30 | 2005-05-26 | Rohm Co Ltd | Light emitting element driving device, display module having same driving device, and electronic device having same module |
KR20130066458A (en) * | 2011-12-12 | 2013-06-20 | 엘지디스플레이 주식회사 | Circuit for driving light emmiting diode |
JP2015114238A (en) * | 2013-12-12 | 2015-06-22 | 新電元工業株式会社 | Peak-hold circuit, and peak-hold method |
US10756512B2 (en) | 2018-06-13 | 2020-08-25 | Fujitsu Limited | Driving circuit and optical module |
-
1997
- 1997-06-11 JP JP15391097A patent/JP3593623B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136157A (en) * | 2003-10-30 | 2005-05-26 | Rohm Co Ltd | Light emitting element driving device, display module having same driving device, and electronic device having same module |
KR20130066458A (en) * | 2011-12-12 | 2013-06-20 | 엘지디스플레이 주식회사 | Circuit for driving light emmiting diode |
JP2015114238A (en) * | 2013-12-12 | 2015-06-22 | 新電元工業株式会社 | Peak-hold circuit, and peak-hold method |
US10756512B2 (en) | 2018-06-13 | 2020-08-25 | Fujitsu Limited | Driving circuit and optical module |
Also Published As
Publication number | Publication date |
---|---|
JP3593623B2 (en) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466080B2 (en) | Constant current driver circuit | |
US7432891B2 (en) | Active matrix drive circuit | |
JP6024197B2 (en) | Light emitting element drive circuit | |
CN108877671B (en) | Pixel circuit, driving method thereof and display device | |
US5315606A (en) | Laser diode driving circuit | |
JP2003005710A (en) | Current driving circuit and image display device | |
JP2000040924A (en) | Constant current drive circuit | |
WO2022048629A1 (en) | Miller clamping device for parallel switching transistors and driver comprising same | |
CN109036269B (en) | Pixel circuit, pixel driving method and organic electroluminescent display device | |
CN111710289B (en) | Pixel driving circuit and driving method of active light emitting device | |
US6735228B2 (en) | Driving control circuit for light-emitting device | |
CN113689821A (en) | Light emitting device driving circuit, backlight module and display panel | |
WO2017008491A1 (en) | Array substrate and display device | |
US4127783A (en) | Regulated constant current circuit | |
US6590914B1 (en) | Semiconductor laser drive circuit | |
US20210217365A1 (en) | Pixel unit circuit, driving method thereof, pixel circuit and display device | |
JPH114033A (en) | Light-emitting element drive circuit | |
US11263970B2 (en) | Pixel driving circuit, pixel driving method, display panel and display device | |
US20210225264A1 (en) | Pixel driving circuit, method of driving the same and display device | |
KR19990007180A (en) | Data judgment circuit and data judgment method | |
US6985026B2 (en) | Semiconductor integrated circuit device and cellular terminal using the same | |
KR100601329B1 (en) | Organic electroluminescent device and method of driving the same | |
WO2006021922A2 (en) | Light emitting device display circuit and drive method thereof | |
JP5003586B2 (en) | Semiconductor laser drive circuit | |
JP3488088B2 (en) | Light emitting diode drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040521 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |